JP6401294B2 - 直列共振発振子 - Google Patents

直列共振発振子 Download PDF

Info

Publication number
JP6401294B2
JP6401294B2 JP2016563096A JP2016563096A JP6401294B2 JP 6401294 B2 JP6401294 B2 JP 6401294B2 JP 2016563096 A JP2016563096 A JP 2016563096A JP 2016563096 A JP2016563096 A JP 2016563096A JP 6401294 B2 JP6401294 B2 JP 6401294B2
Authority
JP
Japan
Prior art keywords
oscillation
voltage
tank
phase
drive voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016563096A
Other languages
English (en)
Other versions
JP2017511669A (ja
Inventor
アンドレアーニ、ピエトロ
ファノーリ、ルカ
マットソン、トーマス
Original Assignee
テレフオンアクチーボラゲット エルエム エリクソン（パブル）
テレフオンアクチーボラゲット エルエム エリクソン（パブル）
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テレフオンアクチーボラゲット エルエム エリクソン（パブル）, テレフオンアクチーボラゲット エルエム エリクソン（パブル） filed Critical テレフオンアクチーボラゲット エルエム エリクソン（パブル）
Publication of JP2017511669A publication Critical patent/JP2017511669A/ja
Application granted granted Critical
Publication of JP6401294B2 publication Critical patent/JP6401294B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/145—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of resonant circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1228—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/20—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
    • H03B5/24—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator active element in amplifier being semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/354—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/18—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising distributed inductance and capacitance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00286—Phase shifter, i.e. the delay between the output and input pulse is dependent on the frequency, and such that a phase difference is obtained independent of the frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Reciprocating Pumps (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Read Only Memory (AREA)
  • Dc-Dc Converters (AREA)

Description

本開示は、発振回路、発振回路を動作させる方法、及び発振回路を含む無線通信デバイスに関する。
当分野において知られた、集積回路チップ内に実装される調和発振子（harmonic oscillators）は、概してタンクとして知られるインダクタ及びキャパシタを含み、タンクは当該タンクの共振周波数で動作する。典型的には、そうした発振子は、タンク内へパルス波形を注入し、タンクは、より高い電流高調波をフィルタアウトし、その出力において正弦電圧波形を生成する。タンクは、並列に連結されたインダクタ及びキャパシタを含み、並列共振モードで動作する。並列共振モードでは、並列インピーダンス、即ち並列に連結されたインダクタ及びキャパシタのインピーダンスが高く、相対的に低いバイアス電流から比較的高い発振電圧が生成される。
いくつかの応用例において、例えば無線通信装置においては、低い電力消費と共に極端に低い位相ノイズを有する発振子を要する。そうした組合せを達成することは、今日のナノメートルＣＭＯＳ（complementary metal oxide semiconductor）プロセスでしばしば当てはまるように、特に利用可能な電力サプライ電圧Ｖｄｄが低い場合には困難である。発振電圧の振幅（swing）を増加させれば、発振子の位相ノイズを低減することができる。しかしながら、旧来の発振子は、それらが提供可能な最大電圧振幅により制限され、最大電圧振幅は２Ｖｄｄというピークシングルエンド電圧から３Ｖｄｄまでのレンジを有し、後者はいわゆるＤ級（class-D）発振子において可能である。インダクタのインダクタンスを低減し及びキャパシタのキャパシタンスを増加させても、位相ノイズを減少させることができる。しかしながら、例えばわずか数十ピコヘンリなど、所要のインダクタンスが非常に小さい場合、集積回路の寄生インダクタンス及び寄生抵抗が支配的な役割を演じ始めることに起因して、このアプローチは管理困難となり得る。さらに、非常に小さいインダクタの品質係数はより大きいインダクタについてのものよりも低く、所与の位相ノイズレベルについてより高い電力消費に帰結する。
図１は、並列共振モードを用いる典型的なクラップ発振子を示す。図１を参照して、クラップ発振子は、第１インダクタＬＡ及び第１キャパシタＣＡを含む第１タンクＴＡを有する。第１インダクタＬＡ及び第１キャパシタＣＡは、第１トランジスタＱＡのドレインへ直列に連結されている。差動タンク電圧ＶＯＵＴを提供するために、クラップ発振子は、第２インダクタＬＢ及び第２キャパシタＣＢを含む第２タンクＴＢも有する。第２インダクタＬＢ及び第２キャパシタＣＢは、第２トランジスタＱＢのドレインへ直列に連結されている。第１及び第２トランジスタＱＡ、ＱＢのそれぞれのゲートは、定バイアス電圧ＶＤＣによってバイアスされている。クラップ発振子は電流モードの発振子であるが、これは、第１及び第２トランジスタＱＡ、ＱＢがトランスコンダクタとして動作して、電圧から電流への変換を提供し、及び自身のそれぞれの第１及び第２タンクＴＡ、ＴＢに負荷をかけることなくそれらのタンクへ大きな電流を送出すること、を意味する。したがって、各トランスコンダクタは、高い並列インピーダンスを有さねばならない。第１及び第２タンクＴＡ、ＴＢは、直列に連結されたインダクタ及びキャパシタを有するが、クラップ発振子は、直列に連結されたインダクタ及びキャパシタの直列共振周波数で発振するわけではない。そうではなく、第１並びに第２トランジスタＱＡ、ＱＢのドレイン−ソース間及びソース−グラウンド間のキャパシタンスを含む、両タンク内のすべてのリアクタンス成分によって決定される周波数で、クラップ発振子は発振する。これらのキャパシタンスも図１に表示する。第１及び第２トランジスタＱＡ、ＱＢのソースへ供給される所与のバイアス電流について、発振の振幅（amplitude）は、バイアス電流及び等価並列タンク抵抗に比例する。したがって、図１に示される第１及び第２電流源ＩＡ、ＩＢによってバイアス電流ＩＢＩＡＳが提供される電流モードのクラップ発振子について、タンク電圧ＶＯＵＴの振幅は、次式によって表されることができる。
ＶＯＵＴ＝ｋ．ＩＢＩＡＳ．ＲＰＥＱ （１）
ただし、ＲＰＥＱはタンク各々の等価並列抵抗であり、これはタンク各々の品質係数Ｑに比例し、ｋは比例係数である。クラップ発振子においては、タンク各々の並列抵抗は、ドレイン−ソース間及びソース−グラウンド間の容量性タップを通じたトランジスタソースにおけるフィードバックによって劣化する。
改善された発振子が求められる。
第１の局面に従えば、
電圧レールと第１駆動ノードとの間に直列に連結される誘導素子及び容量素子を含む第１タンク回路と、
第１タンク回路の第１タンク出力へ連結され及び第１駆動ノードへ連結されるフィードバックステージと、
を含む発振回路であって、
フィードバックステージは、第１タンク出力に現れる第１発振タンク電圧に応じて、誘導素子及び容量素子内を流れる発振タンク電流と同相の、第１駆動ノードにおける第１発振駆動電圧を生成する、ように構成され、それにより、発振回路を誘導素子及び容量素子の直列共振モードで発振させる、
発振回路、が提供される。
第２の局面に従えば、発振回路を動作させる方法であって、発振回路は、電圧レールと第１駆動ノードとの間に直列に連結される誘導素子及び容量素子を含む第１タンク回路を含み、方法は、第１タンク出力に現れる第１発振タンク電圧に応じて、第１駆動ノードにおける第１発振駆動電圧を生成することと、第１発振駆動電圧は誘導素子及び容量素子内を流れる発振タンク電流と同相であることと、を含み、それにより、上記発振子を誘導素子及び容量素子の直列共振モードで発振させる、方法、が提供される。
したがって、発振回路は、電圧駆動され、直列共振モードで発振する。これにより、わずか低電力サプライ電圧で高い発振の振幅が可能になり、低い位相ノイズが可能になる。
以下の実施形態は、発振回路及び発振回路を動作させる方法を実現するための、複雑度の低い様々な解決策を提供する。
フィードバックステージは、略矩形の波形を有する第１発振駆動電圧を生成するように構成され得る。この特徴により、スイッチングデバイスを使用することができるようになり、それにより、低い電力消費が可能になる。
発振回路の第１の好ましい実施形態では、第１タンク回路は、第１発振駆動電圧に応じて、第１発振駆動電圧と同相の第１発振タンク電圧を生成する、ように構成されてよく、フィードバックステージは、第１発振タンク電圧に応じて、第１発振タンク電圧と同相の第１発振駆動電圧を生成するように構成される第１ドライバ、を含み得る。同様に、方法の第１の好ましい実施形態は、第１発振駆動電圧と同相の第１発振タンク電圧を生成することと、第１発振タンク電圧に応じて、第１発振タンク電流と同相の第１発振駆動電圧を生成することと、を含み得る。第１の好ましい実施形態により、複雑性の低い態様でシングルエンド発振信号を生成することができるようになる。
発振回路の第１の好ましい実施形態の変種では、第１タンク回路は、第１発振駆動電圧に応じて、第１発振駆動電圧と１８０°別位相の第１発振タンク電圧を生成するように構成されてよく、フィードバックステージは、第１発振タンク電圧に応じて、第１発振タンク電圧に対して信号反転を適用することによって第１発振タンク電圧と１８０°別位相の第１発振駆動電圧を生成するように構成される第１ドライバ、を含み得る。同様に、方法の第１の好ましい実施形態の変種は、第１発振駆動電圧に応じて、第１発振駆動電圧と１８０°別位相の第１発振タンク電圧を生成することと、第１発振タンク電圧に応じて、第１発振タンク電圧に対して信号反転を適用することによって第１発振タンク電圧と１８０°別位相の第１発振駆動電圧を生成することと、を含み得る。この変種により、複雑性の低い態様でシングルエンド発振信号を生成することができるようになる。
発振回路の第２の好ましい実施形態では、第１タンク回路は、第１発振駆動電圧に応じて、第１発振駆動電圧と同相の第１発振タンク電圧を生成する、ように構成されてよく、
フィードバックステージは、
第１発振タンク電圧に対して信号反転を適用することによって第２発振駆動電圧を生成するように構成される第２ドライバと、
第２発振駆動電圧に応じて、第２発振駆動電圧と同相の第２発振タンク電圧を生成するように構成される第２タンク回路と、
第２発振タンク電圧に対して信号反転を適用することによって第１発振駆動電圧を生成するように構成される第１ドライバと、
を含み得る。
同様に、方法の第２の好ましい実施形態は、
第１発振駆動電圧に応じて、第１発振駆動電圧と同相の第１発振タンク電圧を生成することと、
第１発振タンク電圧に対して信号反転を適用することによって第２発振駆動電圧を生成することと、
第２発振駆動電圧に応じて、第２発振駆動電圧と同相の第２発振タンク電圧を生成することと、
第２発振タンク電圧に対して信号反転を適用することによって第１発振駆動電圧を生成することと、
を含み得る。
第２の好ましい実施形態により、複雑性の低い態様で平衡発振信号を生成することができるようになる。第１及び第２タンク回路を使用することにより、複雑性の低い態様で、正確な位相差を提供することができるようになる。
発振回路の第２の好ましい実施形態の第１の変種では、第１タンク回路は、第１発振駆動電圧に応じて、第１発振駆動電圧と１８０°別位相の第１発振タンク電圧を生成する、ように構成されてよく、
フィードバックステージは、
第１発振タンク電圧に対して信号反転を適用することによって第２発振駆動電圧を生成するように構成される第２ドライバと、
第２発振駆動電圧に応じて、第２発振駆動電圧と同相の第２発振タンク電圧を生成するように構成される第２タンク回路と、
第２発振タンク電圧と同相の第１発振駆動電圧を生成するように構成される第１ドライバと、
を含み得る。
同様に、方法の第２の好ましい実施形態の第１の変種は、
第１発振駆動電圧に応じて、第１発振駆動電圧と１８０°別位相の第１発振タンク電圧を生成することと、
第１発振タンク電圧に対して信号反転を適用することによって第２発振駆動電圧を生成することと、
第２発振駆動電圧に応じて、第２発振駆動電圧と同相の第２発振タンク電圧を生成することと、
第２発振タンク電圧と同相の第１発振駆動電圧を生成することと、
を含み得る。
この第１の変種により、複雑性の低い態様で平衡発振信号を生成することができるようになり、低い複雑性で、正確な位相差を提供することができるようになる。
発振回路の第２の好ましい実施形態の第２の変種では、第１タンク回路は、第１発振駆動電圧に応じて、第１発振駆動電圧と１８０°別位相の第１発振タンク電圧を生成する、ように構成されてよく、
フィードバックステージは、
第１発振タンク電圧に応じて、第１発振タンク電圧と同相の第２発振駆動電圧を生成するように構成される第２ドライバと、
第２発振駆動電圧に応じて、第２発振駆動電圧と１８０°別位相の第２発振タンク電圧を生成するように構成される第２タンク回路と、
第２発振タンク電圧に応じて、第２発振タンク電圧と同相の第１発振駆動電圧を生成するように構成される第１ドライバと、
を含み得る。
同様に、方法の第２の好ましい実施形態の第２の変種は、
第１発振駆動電圧に応じて、第１発振駆動電圧と１８０°別位相の第１発振タンク電圧を生成することと、
第１発振タンク電圧に応じて、第１発振タンク電圧と同相の第２発振駆動電圧を生成することと、
第２発振駆動電圧に応じて、第２発振駆動電圧と１８０°別位相の第２発振タンク電圧を生成することと、
第２発振タンク電圧に応じて、第２発振タンク電圧と同相の第１発振駆動電圧を生成することと、
を含み得る。
この第２の変種により、複雑性の低い態様で平衡発振信号を生成することができるようになり、低い複雑性で、正確な位相差を提供することができるようになる。
発振回路の第１及び第２の好ましい実施形態、並びにそれらの変種において、第１タンク回路は、第１発振タンク電流に応じて第１発振タンク電圧を生成するように構成されるセンサデバイス、を含み得る。同様に、方法の第１及び第２の好ましい実施形態、並びにそれらの変種は、第１発振タンク電流に応じて第１発振タンク電圧をセンサデバイス内で生成すること、を含み得る。センサデバイスは、電圧レールと第１駆動ノードとの間の第１誘導素子及び第１容量素子と直列に連結される抵抗素子及び変圧器のうちの１つ、を含み得る。代替的に、センサデバイスは、第１発振タンク電流に応じて第１発振タンク電圧を磁気誘導によって生成するために、第１誘導素子へ磁気的に連結され得る。これらの特徴により、複雑性の低い態様でフィードバックを提供することができるようになる。
発振回路の第３の好ましい実施形態では、第１タンク回路は、第１発振駆動電圧に応じて、第１発振駆動電圧の位相よりも９０°遅れている位相を有する第１発振タンク電圧を生成する、ように構成されてよく、フィードバックステージは、第１発振タンク電圧に対して９０°の位相遅延を適用することによって第１中間発振電圧を生成するように構成される位相シフティングステージと、第１中間発振電圧に対して信号反転を適用することによって第１発振駆動電圧を生成するように構成される第１ドライバと、を含み得る。
同様に、方法の第３の好ましい実施形態は、
第１発振駆動電圧に応じて、第１発振駆動電圧の位相よりも９０°遅れている位相を有する第１発振タンク電圧を生成することと、
第１発振タンク電圧に対して９０°の位相遅延を適用することによって第１中間発振電圧を生成することと、
第１中間発振電圧に対して信号反転を適用することによって第１発振駆動電圧を生成することと、
を含み得る。
第３の好ましい実施形態により、複雑性の低い態様で、直交関係にある信号群を生成することができるようになる。
発振回路の第４の好ましい実施形態では、第１タンク回路は、第１発振駆動電圧に応じて、第１発振駆動電圧の位相よりも９０°進んでいる位相を有する第１発振タンク電圧を生成する、ように構成されてよく、フィードバックステージは、第１発振タンク電圧に対して９０°の位相遅延を適用することによって第１中間発振電圧を生成するように構成される位相シフティングステージと、第１中間発振電圧に応じて、当該第１中間発振電圧と同相の第１発振駆動電圧を生成するように構成される第１ドライバと、を含み得る。
同様に、方法の第４の好ましい実施形態は、
第１発振駆動電圧に応じて、第１発振駆動電圧の位相よりも９０°進んでいる位相を有する第１発振タンク電圧を生成することと、
第１発振タンク電圧に対して９０°の位相遅延を適用することによって第１中間発振電圧を生成することと、
第１中間発振電圧に応じて、当該第１中間発振電圧と同相の第１発振駆動電圧を生成することと、
を含み得る。
第４の好ましい実施形態により、複雑性の低い態様で、直交関係にある信号群を生成することができるようになる。
発振回路の第５の好ましい実施形態では、第１タンク回路は、第１発振駆動電圧に応じて、第１発振駆動電圧の位相よりも９０°遅れている位相を有する第１発振タンク電圧を生成する、ように構成されてよく、
フィードバックステージは、
第１発振タンク電圧に対して９０°の位相遅延を適用することによって第１中間発振電圧を生成するように構成される第１位相シフト回路と、
第１中間発振電圧に応じて、第１中間発振電圧と同相の第２発振駆動電圧を生成するように構成される第２ドライバと、
第２発振駆動電圧に応じて、第２発振駆動電圧の位相よりも９０°遅れている位相を有する第２発振タンク電圧を生成するように構成される第２タンク回路と、
第２発振タンク電圧に対して９０°の位相遅延を適用することによって第２中間発振電圧を生成するように構成される第２位相シフト回路と、
第２中間発振電圧に応じて、第２中間発振電圧と同相の第１発振駆動電圧を生成するように構成される第１ドライバと、
を含み得る。
同様に、方法の第５の好ましい実施形態は、
第１発振駆動電圧に応じて、第１発振駆動電圧の位相よりも９０°遅れている位相を有する第１発振タンク電圧を生成することと、
第１発振タンク電圧に対して９０°の位相遅延を適用することによって第１中間発振電圧を生成することと、
第１中間発振電圧に応じて、第１中間発振電圧と同相の第２発振駆動電圧を生成することと、
第２発振駆動電圧に応じて、第２発振駆動電圧の位相よりも９０°遅れている位相を有する第２発振タンク電圧を生成することと、
第２発振タンク電圧に対して９０°の位相遅延を適用することによって第２中間発振電圧を生成することと、
第２中間発振電圧に応じて、第２中間発振電圧と同相の第１発振駆動電圧を生成することと、
を含み得る。
第５の好ましい実施形態により、複雑性の低い態様で平衡発振信号を生成することができるようになる。
発振回路の第６の好ましい実施形態では、第１タンク回路は、第１発振駆動電圧に応じて、第１発振駆動電圧の位相よりも９０°遅れている位相を有する第１発振タンク電圧を生成する、ように構成されてよく、
フィードバックステージは、
第１発振タンク電圧に対して９０°の位相遅延を適用することによって第１中間発振電圧を生成するように構成される第１位相シフト回路と、
第１中間発振電圧に対して信号反転を適用することによって第２発振駆動電圧を生成するように構成される第２ドライバと、
第２発振駆動電圧に応じて、第２発振駆動電圧の位相よりも９０°進んでいる位相を有する第２発振タンク電圧を生成するように構成される第２タンク回路と、
第２発振タンク電圧に対して９０°の位相遅延を適用することによって第２中間発振電圧を生成するように構成される第２位相シフト回路と、
第２中間発振電圧に応じて、第２中間発振電圧と同相の第１発振駆動電圧を生成するように構成される第１ドライバと、
を含み得る。
同様に、方法の第６の好ましい実施形態は、
第１発振駆動電圧に応じて、第１発振駆動電圧の位相よりも９０°遅れている位相を有する第１発振タンク電圧を生成することを含んでよく、
フィードバックステージは、
第１発振タンク電圧に対して９０°の位相遅延を適用することによって第１中間発振電圧を生成するように構成される第１位相シフタと、
第１中間発振電圧に対して信号反転を適用することによって第２発振駆動電圧を生成するように構成される第２ドライバと、
第２発振駆動電圧に応じて、第２発振駆動電圧の位相よりも９０°進んでいる位相を有する第２発振タンク電圧を生成するように構成される第２タンク回路と、
第２発振タンク電圧に対して９０°の位相遅延を適用することによって第２中間発振電圧を生成するように構成される第２位相シフタと、
第２中間発振電圧に応じて、第２中間発振電圧と同相の第１発振駆動電圧を生成するように構成される第１ドライバと、
を含み得る。
第６の好ましい実施形態により、複雑性の低い態様で平衡発振信号を生成することができるようになる。
発振回路の第７の好ましい実施形態では、第１タンク回路は、第１発振駆動電圧に応じて、第１発振駆動電圧の位相よりも９０°遅れている位相を有する第１発振タンク電圧を生成する、ように構成されてよく、
フィードバックステージは、
第１発振タンク電圧に対して信号反転を適用することによって第２発振駆動電圧を生成するように構成される第２ドライバと、
第２発振駆動電圧に応じて、第２発振駆動電圧の位相よりも９０°遅れている位相を有する第２発振タンク電圧を生成するように構成される第２タンク回路と、
第２発振タンク電圧に応じて、第２発振タンク電圧と同相の第１発振駆動電圧を生成するように構成される第１ドライバと、
を含み得る。
同様に、方法の第７の好ましい実施形態は、
第１発振駆動電圧に応じて、第１発振駆動電圧の位相よりも９０°遅れている位相を有する第１発振タンク電圧を生成することと、
第１発振タンク電圧に対して信号反転を適用することによって第２発振駆動電圧を生成することと、
第２発振駆動電圧に応じて、第２発振駆動電圧の位相よりも９０°遅れている位相を有する第２発振タンク電圧を生成することと、
第２発振タンク電圧に応じて、第２発振タンク電圧と同相の第１発振駆動電圧を生成することと、
を含み得る。
第７の好ましい実施形態により、複雑性の低い態様で平衡発振信号を生成することができるようになる。
発振回路の第８の好ましい実施形態では、第１タンク回路は、第１発振駆動電圧に応じて、第１発振駆動電圧の位相よりも９０°進んでいる位相を有する第１発振タンク電圧を生成する、ように構成されてよく、
フィードバックステージは、
第１発振タンク電圧に対して信号反転を適用することによって第２発振駆動電圧を生成するように構成される第２ドライバと、
第２発振駆動電圧に応じて、第２発振駆動電圧の位相よりも９０°進んでいる位相を有する第２発振タンク電圧を生成するように構成される第２タンク回路と、
第２発振タンク電圧に応じて、第２発振タンク電圧と同相の第１発振駆動電圧を生成するように構成される第１ドライバと、
を含み得る。
同様に、方法の第８の好ましい実施形態は、
第１発振駆動電圧に応じて、第１発振駆動電圧の位相よりも９０°進んでいる位相を有する第１発振タンク電圧を生成することと、
第１発振タンク電圧に対して信号反転を適用することによって第２発振駆動電圧を生成することと、
第２発振駆動電圧に応じて、第２発振駆動電圧の位相よりも９０°進んでいる位相を有する第２発振タンク電圧を生成することと、
第２発振タンク電圧に応じて、第２発振タンク電圧と同相の第１発振駆動電圧を生成することと、
を含み得る。
第８の好ましい実施形態により、複雑性の低い態様で、直交関係にある信号群を生成することができるようになる。
発振回路の第９の好ましい実施形態では、第１タンク回路は、第１発振駆動電圧に応じて、第１発振駆動電圧の位相よりも９０°進んでいる位相を有する第１発振タンク電圧を生成する、ように構成されてよく、
フィードバックステージは、
第１発振タンク電圧に応じて、第１発振タンク電圧と同相の第２発振駆動電圧を生成するように構成される第２ドライバと、
第２発振駆動電圧に応じて、第２発振駆動電圧の位相よりも９０°遅れている位相を有する第２発振タンク電圧を生成するように構成される第２タンク回路と、
第２発振タンク電圧に応じて、第２発振タンク電圧と同相の第１発振駆動電圧を生成するように構成される第１ドライバと、
を含み得る。
同様に、方法の第９の好ましい実施形態は、
第１発振駆動電圧に応じて、第１発振駆動電圧の位相よりも９０°進んでいる位相を有する第１発振タンク電圧を生成することと、
第１発振タンク電圧に応じて、第１発振タンク電圧と同相の第２発振駆動電圧を生成することと、
第２発振駆動電圧に応じて、第２発振駆動電圧の位相よりも９０°遅れている位相を有する第２発振タンク電圧を生成することと、
第２発振タンク電圧に応じて、第２発振タンク電圧と同相の第１発振駆動電圧を生成することと、
を含み得る。
第９の好ましい実施形態により、複雑性の低い態様で、直交関係にある発振信号群を生成することができるようになる。
発振回路の第１０の好ましい実施形態では、第１タンク回路は、第１発振駆動電圧に応じて、第１発振駆動電圧の位相よりも９０°遅れている位相を有する第１発振タンク電圧を生成する、ように構成されてよく、
フィードバックステージは、
第１発振タンク電圧に応じて、第１発振タンク電圧と同相の第２発振駆動電圧を生成するように構成される第２ドライバと、
第２発振駆動電圧に応じて、第２発振駆動電圧の位相よりも９０°遅れている位相を有する第２発振タンク電圧を生成するように構成される第２タンク回路と、
第２発振タンク電圧に応じて、第２発振タンク電圧と同相の第３発振駆動電圧を生成するように構成される第３ドライバと、
第３発振駆動電圧に応じて、第３発振駆動電圧の位相よりも９０°遅れている位相を有する第３発振タンク電圧を生成するように構成される第３タンク回路と、
第３発振タンク電圧に応じて、第３発振タンク電圧と同相の第４発振駆動電圧を生成するように構成される第４ドライバと、
第４発振駆動電圧に応じて、第４発振駆動電圧の位相よりも９０°遅れている位相を有する第４発振タンク電圧を生成するように構成される第４タンク回路と、
第４発振タンク電圧に応じて、第４発振タンク電圧と同相の第１発振駆動電圧を生成するように構成される第１ドライバと、
を含み得る。
同様に、方法の第１０の好ましい実施形態は、
第１発振駆動電圧に応じて、第１発振駆動電圧の位相よりも９０°遅れている位相を有する第１発振タンク電圧を生成することと、
第１発振タンク電圧に応じて、第１発振タンク電圧と同相の第２発振駆動電圧を生成することと、
第２発振駆動電圧に応じて、第２発振駆動電圧の位相よりも９０°遅れている位相を有する第２発振タンク電圧を生成することと、
第２発振タンク電圧に応じて、第２発振タンク電圧と同相の第３発振駆動電圧を生成することと、
第３発振駆動電圧に応じて、第３発振駆動電圧の位相よりも９０°遅れている位相を有する第３発振タンク電圧を生成することと、
第３発振タンク電圧に応じて、第３発振タンク電圧と同相の第４発振駆動電圧を生成することと、
第４発振駆動電圧に応じて、第４発振駆動電圧の位相よりも９０°遅れている位相を有する第４発振タンク電圧を生成することと、
第４発振タンク電圧に応じて、第４発振タンク電圧と同相の第１発振駆動電圧を生成することと、
を含み得る。
第１０の好ましい実施形態により、複雑性の低い態様で、直交関係にある平衡発振信号群を生成することができるようになる。
発振回路の第１１の好ましい実施形態では、第１タンク回路は、第１発振駆動電圧に応じて、第１発振駆動電圧の位相よりも９０°進んでいる位相を有する第１発振タンク電圧を生成する、ように構成されてよく、
フィードバックステージは、
第１発振タンク電圧に応じて、第１発振タンク電圧と同相の第２発振駆動電圧を生成するように構成される第２ドライバと、
第２発振駆動電圧に応じて、第２発振駆動電圧の位相よりも９０°進んでいる位相を有する第２発振タンク電圧を生成するように構成される第２タンク回路と、
第２発振タンク電圧に応じて、第２発振タンク電圧と同相の第３発振駆動電圧を生成するように構成される第３ドライバと、
第３発振駆動電圧に応じて、第３発振駆動電圧の位相よりも９０°進んでいる位相を有する第３発振タンク電圧を生成するように構成される第３タンク回路と、
第３発振タンク電圧に応じて、第３発振タンク電圧と同相の第４発振駆動電圧を生成するように構成される第４ドライバと、
第４発振駆動電圧に応じて、第４発振駆動電圧の位相よりも９０°進んでいる位相を有する第４発振タンク電圧を生成するように構成される第４タンク回路と、
第４発振タンク電圧に応じて、第４発振タンク電圧と同相の第１発振駆動電圧を生成するように構成される第１ドライバと、
を含み得る。
同様に、方法の第１１の好ましい実施形態は、
第１発振駆動電圧に応じて、第１発振駆動電圧の位相よりも９０°進んでいる位相を有する第１発振タンク電圧を生成することと、
第１発振タンク電圧に応じて、第１発振タンク電圧と同相の第２発振駆動電圧を生成することと、
第２発振駆動電圧に応じて、第２発振駆動電圧の位相よりも９０°進んでいる位相を有する第２発振タンク電圧を生成することと、
第２発振タンク電圧に応じて、第２発振タンク電圧と同相の第３発振駆動電圧を生成することと、
第３発振駆動電圧に応じて、第３発振駆動電圧の位相よりも９０°進んでいる位相を有する第３発振タンク電圧を生成することと、
第３発振タンク電圧に応じて、第３発振タンク電圧と同相の第４発振駆動電圧を生成することと、
第４発振駆動電圧に応じて、第４発振駆動電圧の位相よりも９０°進んでいる位相を有する第４発振タンク電圧を生成することと、
第４発振タンク電圧に応じて、第４発振タンク電圧と同相の第１発振駆動電圧を生成することと、
を含み得る。
第１１の好ましい実施形態により、複雑性の低い態様で、直交関係にある平衡発振信号群を生成することができるようになる。
発振回路の第１０及び第１１の好ましい実施形態では、
第１ドライバは、
第１電力サプライレールへ連結されるドレインと、第１ドライバの出力へ連結されるソースと、第１ドライバの入力へ第１連結キャパシタ（coupling capacitor）によって連結されるゲートと、を有する第１トランジスタ、及び、第１ドライバの出力へ連結されるドレインと、第２電力サプライレールへ連結されるソースと、第１電力サプライレールへ第１抵抗器によって連結されるゲートと、を有する第２トランジスタ、
を含んでよく、
第３ドライバは、
第１電力サプライレールへ連結されるドレインと、第３ドライバの出力へ連結されるソースと、第３ドライバの入力へ第２連結キャパシタによって連結されるゲートと、を有する第３トランジスタ、及び、第３ドライバの出力へ連結されるドレインと、第１電力サプライレールへ第２抵抗器によって連結されるソースと、を有する第４トランジスタ、
を含んでよく、
第１トランジスタのゲートは、第４トランジスタのゲートへ連結され、第３トランジスタのゲートは、第２トランジスタのゲートへ連結され、
第１、第２、第３、及び第４トランジスタは、ｎ−チャネルＣＭＯＳ（complementary metal oxide silicon）トランジスタである。
第１及び第３タンク回路を第３電力サプライレールへ連結するために、ｐ−チャネルＣＭＯＳトランジスタではなく、ｎ−チャネルＣＭＯＳトランジスタを使用することにより、より小さい集積回路チップエリアで及びより少ない寄生キャパシタンスでトランジスタを実装することができるようになる。
発振回路の第１２の好ましい実施形態では、第１タンク回路は、第１発振駆動電圧に応じて、第１発振駆動電圧の位相よりも９０°遅れている位相を有する第１発振タンク電圧を生成する、ように構成されてよく、
フィードバックステージは、
第１発振タンク電圧に対して信号反転を適用することによって第２発振駆動電圧を生成するように構成される第２ドライバと、
第２発振駆動電圧に応じて、第２発振駆動電圧の位相よりも９０°遅れている位相を有する第２発振タンク電圧を生成するように構成される第２タンク回路と、
第２発振タンク電圧に対して信号反転を適用することによって第３発振駆動電圧を生成するように構成される第３ドライバと、
第３発振駆動電圧に応じて、第３発振駆動電圧の位相よりも９０°遅れている位相を有する第３発振タンク電圧を生成するように構成される第３タンク回路と、
第３発振タンク電圧に対して信号反転を適用することによって第４発振駆動電圧を生成するように構成される第４ドライバと、
第４発振駆動電圧に応じて、第４発振駆動電圧の位相よりも９０°遅れている位相を有する第４発振タンク電圧を生成するように構成される第４タンク回路と、
第４発振タンク電圧に対して信号反転を適用することによって第１発振駆動電圧を生成するように構成される第１ドライバと、
を含み得る。
同様に、方法の第１２の好ましい実施形態は、
第１発振駆動電圧に応じて、第１発振駆動電圧の位相よりも９０°遅れている位相を有する第１発振タンク電圧を生成することと、
第１発振タンク電圧に対して信号反転を適用することによって第２発振駆動電圧を生成することと、
第２発振駆動電圧に応じて、第２発振駆動電圧の位相よりも９０°遅れている位相を有する第２発振タンク電圧を生成することと、
第２発振タンク電圧に対して信号反転を適用することによって第３発振駆動電圧を生成することと、
第３発振駆動電圧に応じて、第３発振駆動電圧の位相よりも９０°遅れている位相を有する第３発振タンク電圧を生成することと、
第３発振タンク電圧に対して信号反転を適用することによって第４発振駆動電圧を生成することと、
第４発振駆動電圧に応じて、第４発振駆動電圧の位相よりも９０°遅れている位相を有する第４発振タンク電圧を生成することと、
第４発振タンク電圧に対して信号反転を適用することによって第１発振駆動電圧を生成することと、
を含み得る。
第１２の好ましい実施形態により、複雑性の低い態様で、直交関係にある平衡発振信号群を生成することができるようになる。
発振回路の第１３の好ましい実施形態では、第１タンク回路は、第１発振駆動電圧に応じて、第１発振駆動電圧の位相よりも９０°進んでいる位相を有する第１発振タンク電圧を生成する、ように構成されてよく、
フィードバックステージは、
第１発振タンク電圧に対して信号反転を適用することによって第２発振駆動電圧を生成するように構成される第２ドライバと、
第２発振駆動電圧に応じて、第２発振駆動電圧の位相よりも９０°進んでいる位相を有する第２発振タンク電圧を生成するように構成される第２タンク回路と、
第２発振タンク電圧に対して信号反転を適用することによって第３発振駆動電圧を生成するように構成される第３ドライバと、
第３発振駆動電圧に応じて、第３発振駆動電圧の位相よりも９０°進んでいる位相を有する第３発振タンク電圧を生成するように構成される第３タンク回路と、
第３発振タンク電圧に対して信号反転を適用することによって第４発振駆動電圧を生成するように構成される第４ドライバと、
第４発振駆動電圧に応じて、第４発振駆動電圧の位相よりも９０°進んでいる位相を有する第４発振タンク電圧を生成するように構成される第４タンク回路と、
第４発振タンク電圧に対して信号反転を適用することによって第１発振駆動電圧を生成するように構成される第１ドライバと、
を含み得る。
同様に、方法の第１３の好ましい実施形態は、
第１発振駆動電圧に応じて、第１発振駆動電圧の位相よりも９０°進んでいる位相を有する第１発振タンク電圧を生成することと、
第１発振タンク電圧に対して信号反転を適用することによって第２発振駆動電圧を生成することと、
第２発振駆動電圧に応じて、第２発振駆動電圧の位相よりも９０°進んでいる位相を有する第２発振タンク電圧を生成することと、
第２発振タンク電圧に対して信号反転を適用することによって第３発振駆動電圧を生成することと、
第３発振駆動電圧に応じて、第３発振駆動電圧の位相よりも９０°進んでいる位相を有する第３発振タンク電圧を生成することと、
第３発振タンク電圧に対して信号反転を適用することによって第４発振駆動電圧を生成することと、
第４発振駆動電圧に応じて、第４発振駆動電圧の位相よりも９０°進んでいる位相を有する第４発振タンク電圧を生成することと、
第４発振タンク電圧に対して信号反転を適用することによって第１発振駆動電圧を生成することと、
を含み得る。
第１３の好ましい実施形態により、複雑性の低い態様で、直交関係にある平衡発振信号群を生成することができるようになる。
発振回路の第３、第５、第６、第７、第１０、及び第１２の好ましい実施形態では、容量素子は、第１駆動ノードと第１タンク出力との間に連結されてよく、誘導素子は、第１タンク出力と第１電圧レールとの間に連結されてよい。
発振回路の第１、第２、第４、第８、第９、第１１、及び第１３の好ましい実施形態では、誘導素子は、第１駆動ノードと第１タンク出力との間に連結されてよく、容量素子は、第１タンク出力と第１電圧レールとの間に連結されてよい。
第３〜第９の好ましい実施形態は、第１タンク出力と第２タンク出力との間に連結される可変キャパシタンス素子、を含み得る。この特徴により、発振の周波数を変化させることができるようになる。
第１０及び第１１の好ましい実施形態では、
第２ドライバは、
第３電力サプライレールへ連結されるドレインと、第２ドライバの出力へ連結されるソースと、第２ドライバの入力へ第３連結キャパシタによって連結されるゲートと、を有する第５トランジスタ、及び、
第２ドライバの出力へ連結されるドレインと、第４電力サプライレールへ連結されるソースと、第３電力サプライレールへ第３抵抗器によって連結されるゲートと、を有する第６トランジスタ、
を含んでよく、
第４ドライバは、
第３電力サプライレールへ連結されるドレインと、第４ドライバの出力へ連結されるソースと、第４ドライバの入力へ第４連結キャパシタによって連結されるゲートと、を有する第７トランジスタ、及び、
第４ドライバの出力へ連結されるドレインと、第４電力サプライレールへ連結されるソースと、第３電力サプライレールへ第４抵抗器によって連結されるゲートと、を有する第８トランジスタ、
を含んでよく、
第５トランジスタのゲートは、第８トランジスタのゲートへ連結されてよく、第７トランジスタのゲートは、第６トランジスタのゲートへ連結されてよく、
第５、第６、第７、及び第８トランジスタは、ｎ−チャネルＣＭＯＳトランジスタであってよい。
第２及び第４タンク回路を第３電力サプライレールへ連結するために並びに第５及び第７トランジスタを第５電力サプライレールへ連結するために、ｐ−チャネルＣＭＯＳトランジスタではなく、ｎ−チャネルＣＭＯＳトランジスタを使用することにより、より小さい集積回路チップエリアで及びより少ない寄生キャパシタンスでトランジスタを実装することができるようになる。
発振回路の第２及び第５〜第９の好ましい実施形態、並びにそれらの変種では、第１タンク回路及び第２タンク回路は、等しい共振周波数を有し得る。発振回路の第１０〜第１３の好ましい実施形態では、第１、第２、第３、及び第４タンク回路は、等しい共振周波数を有し得る。これらの特徴により、高い電力効率が可能になる。
発振回路の第２及び第５〜第９の好ましい実施形態、並びにそれらの変種では、第１タンク回路及び第２タンク回路は、等しいキャパシタンスと等しいインダクタンスとを有し得る。発振回路の第１０〜第１３の好ましい実施形態では、第１、第２、第３、及び第４タンク回路は、等しいキャパシタンスと等しいインダクタンスとを有し得る。これらの特徴により、共振周波数をほぼマッチさせることができるようになる。
第１の局面に従った発振回路を含む無線通信デバイス、も提供される。
添付の図面を参照して、単に例示のために、好適な実施形態を説明する。
先行技術の発振子の概略図である。 電圧駆動型の直列共振を用いる発振子の動作原理を示す概略図である。 発振回路の概略図である。 タンク回路のタンク構成を示す概略図である。 タンク回路のタンク構成を示す概略図である。 タンク回路のタンク構成を示す概略図である。 タンク回路のタンク構成を示す概略図である。 タンク回路のタンク構成を示す概略図である。 発振回路の概略図である。 発振回路の概略図である。 発振回路の概略図である。 発振回路の概略図である。 発振回路の概略図である。 発振回路の概略図である。 発振回路の概略図である。 発振回路の概略図である。 発振回路の概略図である。 発振回路の概略図である。 ドライバの概略図である。 チューニングのための備えを有する発振回路の概略図である。 図１８を参照して説明した発振回路についての、周波数の関数としての位相ノイズのグラフである。 無線通信装置の概略図である。
以下の説明において、旧来の発振子の並列共振ではなく、インダクタとキャパシタとの間の直列共振を用い、且つインダクタ及びキャパシタにより形成されるタンクが電圧駆動される、発振子トポロジーを開示する。電圧駆動型あるいは電圧モードの直列共振を用いる発振回路の動作原理を、図２を参照して説明する。図２を参照して、インダクタあるいは誘導素子Ｌと、キャパシタあるいは容量素子Ｃと、は直列に連結されて、タンク回路Ｔあるいは共振器を構成する。誘導素子Ｌは、接地電位である電圧レールと接合点１との間に連結され、容量素子Ｃは、接合点１と駆動ノード２との間に連結される。したがって、誘導素子Ｌと容量Ｃとは、接合点１で互いに連結される。正弦波駆動あるいは励起電圧ＶＤ＝Ｖｄｄ．ｓｉｎ（ωｔ）（ただし、Ｖｄｄは電力サプライノード５により供給される電圧、ωは直列に連結された誘導素子Ｌ及び容量素子Ｃのラジアン／秒単位の共振周波数、ｔは時間）が電圧発生器Ｇによって駆動ノード２に印加されると、タンク電圧ＶＴ＝Ｑ．Ｖｄｄ．ｓｉｎ（ωｔ−π／２）（ただし、Ｑは直列に連結された誘導素子Ｌ及び容量素子Ｃの品質係数）が接合点１において生成される。したがって、タンク電圧ＶＴの振幅は、駆動電圧ＶＤの振幅のＱ倍であり、且つ、駆動電圧ＶＤに対してπ／２ラジアン、即ち９０°位相がシフトされる、即ち遅延される。典型的には、今日の集積回路プロセスについて、品質係数Ｑは１０であってよく、したがって、駆動電圧ＶＤが小さいときにタンク電圧ＶＴが高くなり得る。駆動電圧ＶＤは正弦波である必要はなく、代替的に、例えば、方形若しくは矩形の波形、又は有限の立ち上がり時間及び立ち下がり時間を有する略方形若しくは略矩形の波形、を有してもよい。
図２に示される電圧モードの直列共振発振子について、タンク電圧ＶＴの振幅は、次式のように表されることができる。
ｋ．ωＬ．Ｖｄｄ／ＲＳＥＱ＝ｋ．Ｑ．ＶＢＩＡＳ （２）
ただし、ωＬは共振周波数ωにおける誘導素子Ｌのインピーダンス、Ｖｄｄは直列共振を駆動する駆動電圧ＶＤの、電力サプライノード５によって左右される振幅、ＲＳＥＱは等価直列タンク抵抗、Ｑは誘導素子Ｌ及び容量素子Ｃを含むタンクの品質係数、ｋは比例係数、である。
等式（１）と等式（２）とを比較すると、電圧モードの直列共振発振子と電流モードの並列共振発振子との間の顕著な違いが明らかになる。電流モードの並列共振発振子では、発振振幅はバイアス電流ＩＢＩＡＳに比例し、タンクの品質係数Ｑが高ければ、即ち並列タンク抵抗が高ければ、バイアス電流ＩＢＩＡＳは低い。さらに、電流モードの並列共振発振子の電力サプライ電圧は、最大発振振幅を制限する。電圧モードの直列共振発振子では、タンクの品質係数Ｑが高ければ、即ち直列タンク抵抗が低ければ、電力サプライから引き出される電流は高く、発振振幅も高く、タンクの品質係数Ｑは直列タンク抵抗に反比例する。さらに、電圧モードの直列共振発振子では、電力サプライ電圧Ｖｄｄの値によって発振の振幅が直接的に制限されることはなく、そのため、タンクの品質係数Ｑが十分に高ければ、非常に低い電力サプライ電圧の存在下で非常に高い発振振幅が可能になる。これにより、電力サプライからの電流が大きくとも、発振子の位相ノイズを非常に低くすることができるようになる。
引き続き図２を参照して、駆動電圧ＶＤとタンク電圧ＶＴとは直角位相関係を有する、あるいはより簡潔に表現すると、直交している。具体的に、駆動電圧ＶＤの位相は、タンク電圧ＶＴの位相よりも９０°進んでいる。換言すれば、駆動電圧ＶＤの位相は、タンク電圧ＶＴの位相を９０°遅れさせる。しかしながら、後述するように、タンクの代替的な構成を使用してもよく、その場合、駆動電圧ＶＤとタンク電圧ＶＴとの間に異なる位相関係が当てはまる。タンクの直列共振を用いる発振回路の実際の実施形態において、発振回路そのものが、駆動電圧ＶＤを提供することができる。例えば、タンク電圧ＶＴから駆動電圧ＶＤを生成することができ、又は、電力サプライ電圧Ｖｄｄのオンとオフとを切り替えることにより、駆動電圧ＶＤを生成することができる。駆動電圧ＶＤがタンク電圧ＶＴから生成される場合、発振を持続させるべく正のフィードバックを提供するために、タンク電圧ＶＴと駆動電圧ＶＤとの間で所要の位相関係を確保する必要がある。
図３を参照して、発振回路１００は、第１タンク回路Ｔ１及びフィードバック（ＦＢ）ステージＦを含む。第１タンク回路Ｔ１は、第１発振駆動電圧ＶＤ１を第１タンク回路Ｔ１へ印加する第１駆動ノード１２と、第１発振タンク電圧ＶＴ１を第１タンク回路Ｔ１から送出する第１タンク出力１３と、を有する。図３の第１タンク回路Ｔ１は、第１駆動ノード１２と電圧レール１４との間に直列に連結される誘導素子Ｌ及び容量素子Ｃの、後述するいくつかの選択肢としてのタンク構成のうちの１つを有し得る。フィードバックステージＦは、第１発振タンク電圧ＶＴ１を受け取るために第１タンク出力１３へ連結される入力１７と、第１発振駆動電圧ＶＤ１を第１駆動ノード１２へ送出するために第１駆動ノード１２へ連結される出力１８と、を有する。フィードバックステージＦは、後述するいくつかの異なるフィードバック構成のうちの１つを有し、及び、第１発振タンク電圧ＶＴ１に応じて、第１駆動ノード１２と電圧レール１４との間の誘導素子Ｌ及び容量素子Ｃ内を流れる発振タンク電流ＩＴと同相の第１発振駆動電圧ＶＤ１を生成するように構成され、それにより、発振回路１００を誘導素子Ｌ及び容量素子Ｃの直列共振モードで発振させる。
図４〜図８を参照して、第１タンク回路Ｔ１の複数のタンク構成を説明する。これらのタンク構成の各々において、容量素子Ｃ及び誘導素子Ｌは、第１駆動ノード１２と、接地電位又は他の電位であり得る電圧レール１４との間に直列に連結される。
図４を参照して、第１タンク回路Ｔ１の第１のタンク構成は、第１駆動ノード１２と接合点１１との間に連結される容量素子Ｃと、接合点１１と電圧レール１４との間に連結される誘導素子Ｌと、を有する。したがって、この第１のタンク構成は、図２に示されるタンク回路Ｔの構成に相当する。接合点１１は、第１タンク出力１３に連結される。この第１のタンク構成において、第１タンク出力１３に現れる第１発振タンク電圧ＶＴ１は、第１発振駆動電圧ＶＤ１の位相よりも９０°遅れている位相を有する。
図５を参照して、第１タンク回路Ｔ１の第２のタンク構成は、第１駆動ノード１２と接合点１１との間に連結される誘導素子Ｌと、接合点１１と電圧レール１４との間に連結される容量素子Ｃと、を有する。接合点１１は、第１タンク出力１３に連結される。したがって、この第２のタンク構成は、図４に示される第１のタンク構成に相当するが、誘導素子Ｌと容量素子Ｃの位置が入れ替えられている。この第２のタンク構成では、第１発振タンク電圧ＶＴ１は、第１発振駆動電圧ＶＤ１の位相よりも９０°進んでいる位相を有する。
図６を参照して、第１タンク回路Ｔ１の第３のタンク構成は、第１駆動ノード１２と電圧レール１４との間に、誘導素子Ｌ及び容量素子Ｃと直列に連結されるセンサデバイスＳを有する。具体的には、センサデバイスＳは、誘導素子Ｌと容量素子Ｃとの間に連結されるが、第３のタンク構成の図示しない変種では、センサデバイスＳは代わりに、第１駆動ノード１２と容量素子Ｃとの間に連結されてもよいし、誘導素子Ｌと電圧レール１４との間に連結されてもよい。第３のタンク構成の図示しないさらなる変種では、誘導素子Ｌと容量素子Ｃの位置が入れ替えられてもよく、そうすることで、センサデバイスＳは、電圧レール１４とセンサデバイスＳとの間に連結される容量素子Ｃと、第１駆動ノード１２とセンサデバイスＳとの間に連結される誘導素子Ｌと、の間に連結されてよく、或いは、センサデバイスＳは代わりに、第１駆動ノード１２と誘導素子Ｌとの間に連結されるか、又は、センサデバイスＳは代わりに、電圧レール１４と容量素子Ｃとの間に連結されてもよい。発振タンク電流ＩＴは、第１発振駆動電圧ＶＤ１に応じて流れ、センサデバイスＳは、当該発振タンク電流ＩＴに応じて第１発振タンク電圧ＶＴ１を生成するように構成される。具体的には、図６に示される第３のタンク構成では、センサデバイスＳは抵抗素子Ｒを含み、第１タンク出力１３は、抵抗素子Ｒの異なる端子へ連結される一対の端子１３ａ、１３ｂを含む。発振タンク電流ＩＴが抵抗素子Ｒを通じて流れることで、抵抗素子Ｒにわたって及びしたがって一対の端子１３ａ、１３ｂ間に第１発振タンク電圧ＶＴ１が発生する。第３のタンク構成の変種のうち、抵抗素子Ｒの端子の一方が誘導素子Ｌを介することも容量素子Ｃを介することもなく電圧レール１４へ直接連結される変種においては、第１タンク出力１３は代わりに、抵抗素子Ｒの他方の端子、即ち電圧レール１４へ直接連結されていない端子のみに連結されてもよい。発振タンク電流ＩＴは第１発振駆動電圧ＶＤ１と同相であり、第１発振タンク電圧ＶＴ１は発振タンク電圧ＩＴと同相であり且つしたがって第１発振駆動電圧ＶＤ１と同相である。
図７を参照して、第１タンク回路Ｔ１の第４のタンク構成は、第１駆動ノード１２と電圧レール１４との間に、誘導素子Ｌ及び容量素子Ｃと直列に連結されるセンサデバイスＳを有する。具体的には、センサデバイスＳは、誘導素子Ｌと容量素子Ｃとの間に連結されるが、図６を参照して上述したセンサデバイスＳの複数の代替的な位置は、図７のタンク構成で示されるセンサデバイスＳにも適用可能である。発振タンク電流ＩＴは第１発振駆動電圧ＶＤ１に応じて流れ、図７に示されるセンサデバイスＳは、当該発振タンク電流ＩＴに応じて第１発振タンク電圧ＶＴ１を生成するように構成される。具体的には、図７に示される第４のタンク構成では、センサデバイスＳは、第１駆動ノード１２と電圧レール１４との間に誘導素子Ｌ及び容量素子Ｃと直列に連結される一次巻線ＸＰと、第１タンク出力１３の一対の端子１３ａ、１３ｂに連結される二次巻線ＸＳと、一対の端子１３ａ、１３ｂの間に二次巻線ＸＳと並列に連結される抵抗素子Ｒと、を有する変圧器Ｘ、を含む。抵抗素子Ｒは、発振の周波数における二次巻線ＸＳのインピーダンスよりも小さい、例えば十分の一以下の抵抗を有する。発振タンク電流ＩＴが一次巻線ＸＰを通じて流れることにより、二次巻線ＸＳ内を流れる発振センサ電流が生じる。この発振センサ電流が二次巻線ＸＳ及び抵抗素子Ｒ内を流れることにより、一対の端子１３ａ、１３ｂ間に第１発振タンク電圧ＶＴ１が発生する。任意選択で、一対の端子１３ａ、１３ｂのうち一方の端子は電圧レール１４へ又は別の電圧レールへ連結されてもよく、その場合、第１タンク出力１３は代わりに、一対の端子１３ａ、１３ｂという複数の端子のうちの単一の端子を含んでよい。発振タンク電流ＩＴは第１発振駆動電圧ＶＤ１と同相であり、それ故、二次巻線ＸＳ及び抵抗素子Ｒ内を流れる発振センサ電流は、発振タンク電流ＩＴ及び第１発振駆動電圧ＶＤ１と同相である。抵抗素子Ｒ内を発振センサ電流が流れることで、発振センサ電流と同相の第１発振タンク電圧ＶＴ１が発生する。したがって、第１タンク出力１３における第１発振タンク電圧ＶＴ１は、発振タンク電流ＩＴと同相であり且つしたがって第１発振駆動電圧ＶＤ１と同相である。図７を参照して説明した第４のタンク構成の変形例では、抵抗素子Ｒは、トランス抵抗増幅器に置換されてよく、その場合、二次巻線ＸＳが第１タンク出力１３の一対の端子１３ａ、１３ｂへ直接連結されるのに代えて、トランス抵抗増幅器の複数の入力が二次巻線ＸＳのそれぞれの端子へ連結され、トランス抵抗増幅器の１つの出力が第１タンク出力１３へあるいは第１タンク出力１３の一対の端子１３ａ、１３ｂへ連結される。
図８を参照して、第１タンク回路Ｔ１の第５のタンク構成は、図４に示されるのと同様に構成される誘導素子Ｌ及び容量素子Ｃを含むが、代替的に、それらは図５に示されるのと同様に構成されてもよい。図８の第１タンク回路Ｔ１は、誘導素子Ｌと磁気的に連結されるセンサデバイスＳをさらに含む。具体的には、誘導素子ＬとセンサデバイスＳのコイルＭとは磁気的に連結され、それにより変圧器Ｙが形成され、ここで誘導素子Ｌが変圧器Ｙの一次巻線であり、コイルＭが変圧器Ｙの二次巻線である。コイルＭは、第１タンク出力１３の一対の端子１３ａ、１３ｂに連結され、一対の端子１３ａ、１３ｂの間にコイルＭと並列に、抵抗素子Ｒが連結される。抵抗素子Ｒは、発振の周波数におけるコイルＭのインピーダンスよりも小さい、例えば十分の一以下の抵抗を有する。第１発振駆動電圧ＶＤ１に応じて、発振タンク電流ＩＴが誘導素子Ｌを通じて流れ、それにより、コイルＭ内を流れる発振センサ電流が生じる。発振センサ電流はコイルＭ及び抵抗素子Ｒ内を流れ、よって、一対の端子１３ａ、１３ｂ間に第１発振タンク電圧ＶＴ１が発生する。したがって、図８のセンサデバイスＳは、発振タンク電流ＩＴに応じて磁気誘導により第１発振タンク電圧ＶＴ１を生成するように構成される。任意選択で、一対の端子１３ａ、１３ｂのうち一方の端子は、電圧レール１４へ又は別の電圧レールへ連結されてもよく、その場合、第１タンク出力１３は代わりに、一対の端子１３ａ、１３ｂという複数の端子のうちの単一の端子を含み得る。発振タンク電流ＩＴは第１発振駆動電圧ＶＤ１と同相であり、それ故、コイルＭ及び抵抗素子Ｒ内を流れる発振センサ電流は、発振タンク電流ＩＴ及び第１発振駆動電圧ＶＤ１と同相である。抵抗素子Ｒ内を発振センサ電流が流れることで、発振センサ電流と同相の第１発振タンク電圧ＶＴ１が発生する。したがって、第１タンク出力１３における第１発振タンク電圧ＶＴ１は、発振タンク電流ＩＴと同相であり且つしたがって第１発振駆動電圧ＶＤ１と同相である。図８を参照して説明した第５のタンク構成の変形例では、抵抗素子Ｒはトランス抵抗増幅器に置換されてよく、その場合、コイルＭが第１タンク出力１３の一対の端子１３ａ、１３ｂへ直接連結されるのに代えて、トランス抵抗増幅器の複数の入力がコイルＭのそれぞれの端子へ連結され、トランス抵抗増幅器の１つの出力が第１タンク出力１３へあるいは第１タンク出力１３の一対の端子１３ａ、１３ｂへ連結される。
上述した第３、第４、若しくは第５のタンク構成又はそれらの変種の修正バージョンでは、一対の端子１３ａ、１３ｂへのセンサＳの接続は入れ替えられてもよく、それにより、第１発振タンク電圧ＶＴ１が反転され得る、あるいは等価で、第１発振タンク電圧ＶＴ１の位相が１８０°変更され得る。この場合、発振タンク電流ＩＴは第１駆動電圧ＶＤ１と同相であるが、第１発振タンク電圧ＶＴ１は、発振タンク電流ＩＴと１８０°別位相であり、且つしたがって第１発振駆動電圧ＶＤ１と１８０°別位相である。
図４〜図８を参照して説明した様々なタンク構成の第１タンク回路Ｔ１を含み、及び様々なフィードバック構成のフィードバックステージＦを有する、発振回路１００の実施形態を、図９〜図１９を参照して以下に説明する。これらの実施形態のうちのいくつかは、第１タンク回路Ｔ１に加えて第２タンク回路Ｔ２を含み、これらの実施形態のうちのいくつかは、第１及び第２タンク回路Ｔ１、Ｔ２に加えて、第３タンク回路Ｔ３及び第４タンク回路Ｔ４をさらに含む。そうした第２、第３、及び第４タンク回路Ｔ２、Ｔ３、Ｔ４は、図４〜図８を参照して説明した第１〜第５のタンク構成のうちの１つに相当するタンク構成を各々が有してよく、したがって、第２、第３、及び第４の発振駆動電圧ＶＤ２、ＶＤ３、ＶＤ４がそれぞれ印加される参照符号２２、３２、４２で示されるそれぞれの第２、第３、及び第４の駆動ノードと、第２、第３、及び第４の発振タンク電圧ＶＴ２、ＶＴ３、ＶＴ４をそれぞれ送出する参照符号２３、３３、４３で示されるそれぞれの第２、第３、及び第４のタンク出力と、を有し得る。
第１、第２、第３、及び第４タンク回路Ｔ１、Ｔ２、Ｔ３、Ｔ４の各々が有し得る具体的なタンク構成は、それぞれのタンク回路が、第１、第２、第３、及び第４のそれぞれの発振駆動電圧ＶＤ１、ＶＤ２、ＶＤ３、ＶＤ４に対して、同相の発振タンク電圧を生成するように求められるか、位相が９０°進んでいる発振タンク電圧を生成するように求められるか、位相が９０°遅れている発振タンク電圧を生成するように求められるか、１８０°別位相の発振タンク電圧を生成するように求められるか、に依存する。具体的には、第１、第２、第３、又は第４タンク回路Ｔ１、Ｔ２、Ｔ３、Ｔ４が、それぞれの第１、第２、第３、又は第４発振駆動電圧の位相よりも９０°遅れている位相を有するそれぞれの第１、第２、第３、又は第４発振タンク電圧ＶＴ１、ＶＴ２、ＶＴ３、ＶＴ４を生成するように求められる場合、第１、第２、第３、又は第４タンク回路Ｔ１、Ｔ２、Ｔ３、Ｔ４は、図４を参照して説明した第１のタンク構成を有し得る。第１、第２、第３、又は第４タンク回路Ｔ１、Ｔ２、Ｔ３、Ｔ４が、それぞれの第１、第２、第３、又は第４発振駆動電圧の位相よりも９０°進んでいる位相を有するそれぞれの第１、第２、第３、又は第４発振タンク電圧ＶＴ１、ＶＴ２、ＶＴ３、ＶＴ４を生成するように求められる場合、第１、第２、第３、又は第４タンク回路Ｔ１、Ｔ２、Ｔ３、Ｔ４は、図５を参照して説明した第２のタンク構成を有し得る。第１、第２、第３、又は第４タンク回路Ｔ１、Ｔ２、Ｔ３、Ｔ４が、それぞれの第１、第２、第３、又は第４発振駆動電圧ＶＤ１、ＶＤ２、ＶＤ３、ＶＤ４と同相のそれぞれの第１、第２、第３、又は第４発振タンク電圧ＶＴ１、ＶＴ２、ＶＴ３、ＶＴ４を生成するように求められる場合、第１、第２、第３、又は第４タンク回路Ｔ１、Ｔ２、Ｔ３、Ｔ４は、図６、図７、及び図８を参照して説明した第３、第４、若しくは第５のタンク構成又はそれらの変種のうちのいずれかを有し得る。第１、第２、第３、又は第４タンク回路Ｔ１、Ｔ２、Ｔ３、Ｔ４が、それぞれの第１、第２、第３、又は第４発振駆動電圧ＶＤ１、ＶＤ２、ＶＤ３、ＶＤ４と１８０°別位相のそれぞれの第１、第２、第３、又は第４発振タンク電圧ＶＴ１、ＶＴ２、ＶＴ３、ＶＴ４を生成するように求められる場合、第１、第２、第３、又は第４タンク回路Ｔ１、Ｔ２、Ｔ３、Ｔ４は、図６、図７、及び図８を参照して説明した第３、第４、若しくは第５のタンク構成又はそれらの変種のうちのいずれかの、上記修正バージョンを有し得る。
図４〜図８を参照して説明した第１〜第５のタンク構成は、同じ電圧レール１４を有するが、第１、第２、第３、若しくは第４タンク回路Ｔ１、Ｔ２、Ｔ３、Ｔ４のうちのいずれか又はすべては、異なる電圧を提供する異なる電圧レールを有してもよい。
図９を参照して、第１の好ましい実施形態では、発振回路１１０は、図３の発振回路１００に関連して説明したような第１タンク回路Ｔ１及びフィードバックステージＦを含み、フィードバックステージＦは第１のフィードバック構成を有し、その構成では、フィードバックステージＦは、フィードバックステージＦの入力１７とフィードバックステージＦの出力１８との間に直列に連結される第１ドライバＤ１、を含む。第１タンク回路Ｔ１は、第１駆動ノード１２に印加される第１発振駆動電圧ＶＤ１に応じて、第１タンク出力１３における第１発振タンク電圧ＶＴ１を生成する。第１タンク出力１３はフィードバックステージＦの入力１７へ連結され、第１駆動ノード１２はフィードバックステージＦの出力１８へ連結される。第１の好ましい実施形態では、第１タンク回路Ｔ１は、第１発振駆動電圧ＶＤ１と同相の第１発振タンク電圧ＶＴ１を生成し、したがって、図６、図７、又は図８を参照して上述した第３、第４、若しくは第５のタンク構成又はそれらの変種のうちのいずれかを有し得る。第１ドライバＤ１は、第１発振タンク電圧ＶＴ１に応じて、当該第１発振タンク電圧ＶＴ１と同相の第１発振駆動電圧ＶＤ１を生成するので、位相変化は何ら導入されることはない。これが、図中において「０°」で表される。第１ドライバＤ１は、第１タンク出力１３の一対の端子１３ａ、１３ｂへ連結される正及び負の入力端子、換言すれば差動入力、を有し得る。
図９を参照して説明した発振回路１１０の変種では、第１タンク回路Ｔ１は、第１発振駆動電圧ＶＤ１と１８０°別位相の第１発振タンク電圧ＶＴ１を生成し、したがって、図６、図７、又は図８を参照して上述した第３、第４、若しくは第５のタンク構成又はそれらの変種の修正バージョンのうちのいずれかを有し得る。第１ドライバＤ１は、第１発振タンク電圧ＶＴ１に対して信号反転を適用することによって１８０°の位相変化を導入し、それにより、第１発振駆動電圧ＶＤ１が、発振を持続させるために求められるように、第１発振タンク電圧ＶＴ１と１８０°別位相であるようにする。
いくつかの応用例では、差動あるいは平衡発振信号を生成する発振回路、即ち、第１信号成分とも称される一方の信号が他方の信号あるいは第２信号成分を反転させたものである一対の信号を生成する発振回路、を要する。
図１０を参照して、第２の実施形態では、発振回路１１５は、そのような平衡発振信号を生成し、発振回路１１５は、図３の発振回路１００に関連して説明したような第１タンク回路Ｔ１及びフィードバックステージＦを含み、フィードバックステージＦは第２のフィードバック構成を有する。第２のフィードバック構成では、フィードバックステージＦは、第２発振駆動電圧ＶＤ２を第２タンク回路Ｔ２へ印加するための第２駆動ノード２２及び第２発振タンク電圧ＶＴ２を第２タンク回路Ｔ２から送出するための第２タンク出力２３を有する第２タンク回路Ｔ２、を含む。第２タンク出力２３は、フィードバックステージＦの出力１８へ第１ドライバＤ１を介して連結され、第２駆動ノード２２は、フィードバックステージＦの入力１７へ第２ドライバＤ２を介して連結される。第１タンク回路Ｔ１は、第１駆動ノード１２に印加される第１発振駆動電圧ＶＤ１に応じて、当該第１発振駆動電圧ＶＤ１と同相の、第１タンク出力１３における第１発振タンク電圧ＶＴ１を生成する。第２ドライバＤ２は、第１発振タンク電圧ＶＴ１に信号反転を適用することにより、あるいは換言すれば第１発振タンク電圧ＶＴ１を反転させることにより、第１発振タンク電圧ＶＴ１と１８０°別位相の第２発振駆動電圧ＶＤ２を生成する。第２タンク回路Ｔ２は、第２駆動ノード２２に印加される第２発振駆動電圧ＶＤ２に応じて、当該第２発振駆動電圧ＶＤ２と同相の、第２タンク出力２３における第２発振タンク電圧ＶＴ２を生成する。第１ドライバＤ１は、第２発振タンク電圧ＶＴ２に信号反転を適用することにより、第２発振タンク電圧ＶＴ２と１８０°別位相の第１発振駆動電圧ＶＤ１を生成する。したがって、第１発振駆動電圧ＶＤ１は、発振を持続するために求められるように、第１発振タンク電圧ＶＴ１に応じて第１発振タンク電圧ＶＴ１と同相で生成される。第２発振タンク電圧ＶＴ２は、第１発振タンク電圧ＶＴ１に対して１８０°別位相であり、それ故、第１及び第２発振タンク電圧ＶＴ１、ＶＴ２は、平衡発振信号の第１及び第２信号成分として使用されることができる。
図１０を参照して説明した発振回路１１５の第１の変種では、第１タンク回路Ｔ１は、第１発振駆動電圧ＶＤ１と１８０°別位相の第１発振タンク電圧ＶＴ１を生成し、第２ドライバＤ２は、第１発振タンク電圧ＶＴ１に対して信号反転を適用せず、それにより、第１発振駆動電圧ＶＤ１が第１発振タンク電圧ＶＴ１と１８０°別位相であるようにする。
図１０を参照して説明した発振回路１１５の第２の変種では、第１タンク回路Ｔ１は、第１発振駆動電圧ＶＤ１と１８０°別位相の第１発振タンク電圧ＶＴ１を生成し、第２ドライバＤ２は、第１発振タンク電圧ＶＴ１に対して信号反転を適用せず、それによって、第２発振駆動電圧ＶＤ２は第１発振タンク電圧ＶＴ１と同相である。また、第２タンク回路Ｔ２は、第２発振駆動電圧ＶＤ２と１８０°別位相の第２発振タンク電圧ＶＴ２を生成し、第１ドライバは、第２発振タンク電圧ＶＴ２に対して信号反転を適用せず、その結果、第１発振駆動電圧ＶＤ１は第１発振タンク電圧ＶＴ１と１８０°別位相である。したがって、第２発振タンク電圧ＶＴ２は第１発振タンク電圧ＶＴ１に対して１８０°別位相であり、それ故、第１及び第２発振タンク電圧ＶＴ１、ＶＴ２は、平衡発振信号の第１及び第２信号成分として使用され得る。
いくつかの応用例では、直交関係を有する、即ち、位相が９０°異なる一対の発振信号を生成する発振回路が求められる。そうした発振回路は、例えば、無線通信装置において局部発振信号生成に利用される。図１０を参照して説明した発振回路１１５並びにその第１及び第２の変種について、第１及び第２発振タンク電圧ＶＴ１、ＶＴ２の位相関係を説明してきたのは、この位相関係が、発振を持続させるために正のフィードバックを確実にすることに関連しており、また、これらの発振電圧が外部装置によって使用され得るからである。代替的に、外部装置は、第１及び第２のそれぞれのタンク回路Ｔ１、Ｔ２における他の場所で生成される発振電圧を用いてもよく、そうした発振電圧は、第１及び第２発振タンク電圧ＶＴ１、ＶＴ２の位相とは異なる位相を有してもよい。たとえば、第１及び第２タンク回路Ｔ１、Ｔ２が、図６、図７、及び図８を参照して説明したタンク構成のうちのいずれかを有する場合、図６及び図７のタンク構成では、容量素子ＣとセンサＳとの間の接合点１５、又は誘導素子ＬとセンサＳとの間の接合点１９において生成される発振電圧を、図８のタンク構成では、容量素子と誘導素子との間の接合点１１において生成される発振電圧を、外部装置は用いてもよい。したがって、第１及び第２タンク回路Ｔ１、Ｔ２の両方について同じものである必要はないが、タンク構成及びそれらの変種のうちどれが選ばれるかに依存して、外部装置は、第１及び第２発振タンク電圧ＶＴ１、ＶＴ２よりも９０°進んでいる又は遅れている発振電圧群を用いてもよく、具体的には、直交関係を有する発振電圧群が提供されてもよい。
図１１を参照して、第３の実施形態では、発振回路１２０は、図３の発振回路１００に関連して説明したような第１タンク回路Ｔ１及びフィードバックステージＦを含み、フィードバックステージＦは第３のフィードバック構成を有する。第１タンク回路Ｔ１は、第１タンク入力１２に現れる第１発振駆動電圧ＶＤ１に応じて、第１発振駆動電圧ＶＤ１の位相よりも９０°遅れている位相を有する第１発振タンク電圧ＶＴ１を第１タンク出力１３において生成する。第３のフィードバック構成では、フィードバックステージＦは、９０°の位相遅延を適用するために構成される位相シフトステージＰと、第１ドライバＤ１と、を含む。位相シフトステージＰは、第１タンク回路Ｔ１から第１発振タンク電圧ＶＴ１を受け取るために、フィードバックステージＦの入力１７へ連結される。位相シフトステージＰは、位相シフトステージＰの出力１４において、第１発振タンク電圧ＶＴ１に応じて、第１発振タンク電圧ＶＴ１の位相よりも９０°遅れている位相を有する第１中間発振電圧ＶＩ１を生成する。位相シフトステージＰの出力１４は、フィードバックステージＦの出力１８へ第１ドライバＤ１を介して連結され、第１ドライバＤ１は、第１発振中間電圧ＶＩ１に応じて、第１中間発振電圧ＶＩ１に対して信号反転を適用することにより第１発振駆動電圧ＶＤ１を生成する。第１タンク回路Ｔ１により提供される９０°の位相シフトと、位相シフトステージＰにより提供される９０°の位相シフトと、第１ドライバＤ１により提供される、１８０°の位相シフトに相当する反転と、により、第１発振駆動電圧ＶＤ１は、発振を持続させるために求められるように、第１発振タンク電圧ＶＴ１の位相よりも９０°進んでいる位相を有する。第１発振タンク電圧ＶＴ１と第１中間発振電圧ＶＩ１とは位相が９０°異なり、したがって、直交関係にある発振信号群として利用可能である。
図１２を参照して、第４の実施形態では、発振回路１３０は、図１１を参照して説明した第３の実施形態と同様であるが、以下の点で異なる。即ち、第１タンク回路Ｔ１は、第１タンク入力１２に現れる第１発振駆動電圧ＶＤ１に応じて、第１発振駆動電圧ＶＤ１の位相よりも９０°進んでいる位相を有する第１発振タンク電圧ＶＴ１を第１タンク出力１３において生成するように構成され、第１ドライバＤ１は、信号反転を適用するのではなく、第１発振中間電圧ＶＩ１に応じて、第１中間発振電圧ＶＩ１と同相の第１発振駆動電圧ＶＤ１を生成し、その結果、第１発振駆動電圧ＶＤ１は、発振を持続させるために求められるように、第１発振タンク電圧ＶＴ１の位相よりも９０°進んでいる位相を有するようになる。第１発振タンク電圧ＶＴ１と第１中間発振電圧ＶＩ１とは位相が９０°異なり、したがって、直交関係にある発振信号群として利用可能である。
図１３を参照して、第５の実施形態は、発振回路１４０は、図３の発振回路１００に関連して説明したような第１タンク回路Ｔ１及びフィードバックステージＦを含み、フィードバックステージＦは第４のフィードバック構成を有する。第１タンク回路Ｔ１は、第１タンク入力１２に現れる第１発振駆動電圧ＶＤ１に応じて、第１発振駆動電圧ＶＤ１の位相よりも９０°遅れている位相を有する第１発振タンク電圧ＶＴ１を第１タンク出力１３において生成する。第３のフィードバック構成では、フィードバックステージＦは、第１位相シフト回路Ｐ１と、第２位相シフト回路Ｐ２と、第１ドライバＤ１と、第２ドライバＤ２と、第２タンク回路Ｔ２と、を含む。第１位相シフト回路Ｐ１は、フィードバックステージＦの入力１７へ連結され、及び、第１発振タンク電圧ＶＴ１に応じて、第１発振タンク電圧ＶＴ１の位相よりも９０°遅れている位相を有する第１中間発振電圧ＶＩ１を第１位相シフト回路Ｐ１の出力１５において生成する。第１位相シフト回路Ｐ１の出力１５は、第２タンク回路Ｔ２の第２駆動ノード２２へ第２ドライバＤ２を介して連結され、第２ドライバＤ２は、第１中間発振電圧ＶＩ１に応じて、第１中間発振電圧ＶＩ１と同相の第２発振駆動電圧ＶＤ２を生成する。第２発振駆動電圧ＶＤ２は、第２駆動ノード２２へ送出される。第２タンク回路Ｔ２は、第２発振駆動電圧ＶＤ２に応じて、第２発振駆動電圧ＶＤ２の位相よりも９０°遅れている位相を有する第２発振タンク電圧ＶＴ２を第２タンク出力２３において生成する。第２位相シフト回路Ｐ２は、第２タンク回路Ｔ２の第２タンク出力２３へ連結され、及び、第２発振タンク電圧ＶＴ２に応じて、第２発振タンク電圧ＶＴ２の位相よりも９０°遅れている位相を有する第２中間発振電圧ＶＩ２を第２位相シフト回路Ｐ２の出力１６において生成する。第２位相シフト回路Ｐ２の出力１６は、フィードバックステージＦの出力１８へ第１ドライバＤ１を介して連結され、第１ドライバＤ１は、第２中間発振電圧ＶＩ２に応じて、第２中間発振電圧ＶＩ２と同相の第１発振駆動電圧ＶＤ１を生成する。第１及び第２発振タンク電圧ＶＴ１、ＶＴ２は位相が１８０°異なるので、平衡発振信号の第１及び第２信号成分として使用され得る。フィードバックステージＦの出力１８から送出される第１発振駆動電圧ＶＤ１は、発振を持続させるために求められるように、第１発振タンク電圧ＶＴ１の位相よりも２７０°遅れている、あるいは等価的に、第１発振タンク電圧ＶＴ１の位相よりも９０°進んでいる位相を有する。
図１４を参照して、第６の実施形態では、発振回路１５０は、図１３を参照して説明した第５の実施形態と同様であるが、以下の点で異なる。即ち、第２ドライバＤ２は、第１発振中間電圧ＶＩ１に対して信号反転を適用し、それにより、第２ドライバＤ２によって生成される第２発振駆動ＶＤ２が第１発振中間電圧ＶＩ１に対して１８０°別位相であるようにし、第２タンク回路Ｔ２は、第２タンク入力２２に現れる第２発振駆動電圧ＶＤ２に応じて、第２発振駆動電圧ＶＤ２の位相の方を９０°遅くする位相を有する第２発振タンク電圧ＶＴ２を第２タンク出力２３において生成するように構成される。それ故、第１及び第２発振タンク電圧ＶＴ１、ＶＴ２は位相が１８０°異なるので、平衡発振信号の第１及び第２信号成分として使用され得る。また、第１発振駆動電圧ＶＤ１は、発振を持続させるために求められるように、第１発振タンク電圧ＶＴ１の位相よりも９０°進んでいる位相を有する。
図１５を参照して、第７の実施形態では、発振回路１６０は、直交関係を有する一対の信号を生成し、発振回路１６０は、図３の発振回路１００に関連して説明したような第１タンク回路Ｔ１及びフィードバックステージＦを含み、フィードバックステージＦは第５のフィードバック構成を有する。第１タンク回路Ｔ１は、第１駆動ノード１２に印加される第１発振駆動電圧ＶＤ１に応じて、第１発振駆動電圧ＶＤ１の位相よりも９０°遅れている位相を有する、第１タンク出力１３における第１発振タンク電圧ＶＴ１を生成する。第５のフィードバック構成では、フィードバックステージＦは、第２発振駆動電圧ＶＤ２を第２タンク回路Ｔ２へ印加するための第２駆動ノード２２、及び第２発振タンク電圧ＶＴ２を第２タンク回路Ｔ２から送出するための第２タンク出力２３を有する第２タンク回路Ｔ２、を含む。第２タンク出力２３は、フィードバックステージＦの出力１８へ第１ドライバＤ１を介して連結され、第２駆動ノード２２は、フィードバックステージＦの入力１７へ第２ドライバＤ２を介して連結される。第２ドライバＤ２は、第１発振タンク電圧ＶＴ１に信号反転を適用することにより、第１発振タンク電圧ＶＴ１と１８０°別位相の第２発振駆動電圧ＶＤ２を生成する。第２タンク回路Ｔ２は、第２駆動ノード２２に印加される第２発振駆動電圧ＶＤ２に応じて、第２発振駆動電圧ＶＤ２の位相よりも９０°遅れている位相を有する、第２タンク出力２３における第２発振タンク電圧ＶＴ２を生成する。第１ドライバＤ１は、第２発振タンク電圧ＶＴ２に応じて、当該第２発振タンク電圧ＶＴ２と同相の第１発振駆動電圧ＶＤ１を生成する。したがって、第１発振駆動電圧ＶＤ１は、発振を持続させるために求められるように、第１発振タンク電圧ＶＴ１に応じて、当該第１発振タンク電圧ＶＴ１と同相で生成される。第２発振タンク電圧ＶＴ２は、第１発振タンク電圧ＶＴ１に対して１８０°別位相であり、それ故、第１及び第２発振タンク電圧ＶＴ１、ＶＴ２は、平衡発振信号の第１及び第２信号成分として使用されることができる。
図１６を参照して、第８の実施形態では、発振回路１７０は、図１５を参照して説明した第７の実施形態と同様であるが、以下の点で異なる。即ち、第１タンク回路Ｔ１は、第１発振駆動電圧ＶＤ１の位相よりも９０°進んでいる位相を有する第１発振タンク電圧ＶＴ１を生成し、第２タンク回路Ｔ２は、第２発振駆動電圧ＶＤ２の位相よりも９０°進んでいる位相を有する第２発振タンク電圧ＶＴ２を生成する。したがって、第１及び第２発振タンク電圧ＶＴ１、ＶＴ２は位相が９０°異なるため、直交関係を有し、また、第１発振駆動電圧ＶＤ１は、発振を持続させるために求められるように、第１発振タンク電圧ＶＴ１の位相よりも９０°遅れている位相を有する。
図１７を参照して、第９の実施形態では、発振回路１８０は、図１５を参照して説明した第７の実施形態と同様であるが、以下の点で異なる。即ち、第１タンク回路Ｔ１は、第１発振駆動電圧ＶＤ１の位相よりも９０°進んでいる位相を有する第１発振タンク電圧ＶＴ１を生成し、第２ドライバＤ２は、信号反転を適用せず、それにより、第２発振駆動電圧ＶＤ２が第１発振タンク電圧ＶＴ１と同相であるようにする。ここでも、第１及び第２発振タンク電圧ＶＴ１、ＶＴ２は位相が９０°異なるため、直交関係を有し、また、第１発振駆動電圧ＶＤ１は、発振を持続させるために求められるように、第１発振タンク電圧ＶＴ１の位相よりも９０°遅れている位相を有する。
いくつかの応用例では、直交関係を有する、即ち位相が９０°異なる一対の信号を生成する発振回路が求められ、且つ、それらの信号の両方がいずれも第１及び第２信号成分を有し平衡であることが求められる。この場合、０°、９０°、１８０°、及び２７０°の位相を有する４つの信号成分が求められる。そうした発振回路は、例えば、無線通信装置において局部発振信号生成に利用される。
図１８を参照して、第１０の実施形態では、発振回路１９０は、平衡の、直交関係にある発振信号群を生成し、発振回路１９０は、図３の発振回路１００に関連して説明したような第１タンク回路Ｔ１及びフィードバックステージＦを含み、フィードバックステージＦは第６のフィードバック構成を有する。第１タンク回路Ｔ１は、第１駆動ノード１２に印加される第１発振駆動電圧ＶＤ１に応じて、第１発振駆動電圧ＶＤ１の位相よりも９０°遅れている位相を有する、第１タンク出力１３における第１発振タンク電圧ＶＴ１を生成する。第６のフィードバック構成において、フィードバックステージＦは、第２発振駆動電圧ＶＤ２を第２タンク回路Ｔ２へ印加するための第２駆動ノード２２及び第２発振タンク電圧ＶＴ２を第２タンク回路Ｔ２から送出するための第２タンク出力２３を有する第２タンク回路Ｔ２と、第３発振駆動電圧ＶＤ３を第３タンク回路Ｔ３へ印加するための第３駆動ノード３２及び第３発振タンク電圧ＶＴ３を第３タンク回路Ｔ３から送出するための第３タンク出力３３を有する第３タンク回路Ｔ３と、第４発振駆動電圧ＶＤ４を第４タンク回路Ｔ４へ印加するための第４駆動ノード４２及び第４発振タンク電圧ＶＴ４を第４タンク回路Ｔ４から送出するための第４タンク出力４３を有する第４タンク回路Ｔ４と、を含む。フィードバックステージＦは、第４タンク出力４３へ連結される入力７０３並びにフィードバックステージＦの出力１８へ連結され及びそれにより第１駆動ノード１２へ連結される出力７０４を有する第１ドライバＤ１と、フィードバックステージＦの入力１７へ連結され及びそれにより第１タンク出力１３へ連結される入力７０７並びに第２駆動ノード２２へ連結される出力７０８を有する第２ドライバＤ２と、第２タンク出力２３へ連結される入力７３３及び第３駆動ノード３２へ連結される出力７３４を有する第３ドライバＤ３と、第３タンク出力３３へ連結される入力７３７及び第４駆動ノード４２へ連結される出力７３８を有する第４ドライバＤ４と、も含む。第１ドライバＤ１は、第４発振タンク電圧ＶＴ４に応じて、当該第４発振タンク電圧ＶＴ４と同相の第１発振駆動電圧ＶＤ１を生成する。第２ドライバＤ２は、第１発振タンク電圧ＶＴ１に応じて、当該第１発振タンク電圧ＶＴ１と同相の第２発振駆動電圧ＶＤ２を生成する。第３ドライバＤ３は、第２発振タンク電圧ＶＴ２に応じて、当該第２発振タンク電圧ＶＴ２と同相の第３発振駆動電圧ＶＤ３を生成する。第４ドライバＤ４は、第３発振タンク電圧ＶＴ３に応じて、当該第３発振タンク電圧ＶＴ３と同相の第４発振駆動電圧ＶＤ４を生成する。第２発振タンク電圧ＶＴ２は、第１発振タンク電圧ＶＴ１の位相よりも９０°遅れている位相を有し、第３発振タンク電圧ＶＴ３は、第２発振タンク電圧ＶＴ２の位相よりも９０°遅れている位相を有し、第４発振タンク電圧ＶＴ４は、第３発振タンク電圧ＶＴ３の位相よりも９０°遅れている位相を有し、それにより、２つの、直交関係にある平衡発振信号が提供される。第１発振駆動電圧ＶＤ１は、発振を持続させるために求められるように、第１発振タンク電圧ＶＴ１よりも９０°進んでいる。
図１８を参照して説明した発振回路１９０の第１の変種は、第１、第２、第３、及び第４ドライバＤ１、Ｄ２、Ｄ３、Ｄ４の各々が信号反転を提供することにより、第２発振駆動電圧ＶＤ２が第１発振タンク電圧ＶＴ１と１８０°別位相になり、第３発振駆動電圧ＶＤ３が第２発振タンク電圧ＶＴ２と１８０°別位相になり、第４発振駆動電圧ＶＤ４が第３発振タンク電圧ＶＴ３と１８０°別位相になり、且つ第１発振駆動電圧ＶＤ１が第４発振タンク電圧ＶＴ４と１８０°別位相になるようにする、という点で、発振回路１９０と異なる。
図１８を参照して説明した発振回路１９０の第２の変種は、第１タンク回路Ｔ１が第１発振駆動電圧ＶＤ１の位相よりも９０°進んでいる位相を有する第１発振タンク電圧ＶＴ１を生成し、第２タンク回路Ｔ２が第２発振駆動電圧ＶＤ２の位相よりも９０°進んでいる位相を有する第２発振タンク電圧ＶＴ２を生成し、第３タンク回路Ｔ３が第３発振駆動電圧ＶＤ３の位相よりも９０°進んでいる位相を有する第３発振タンク電圧ＶＴ３を生成し、及び、第４タンク回路Ｔ４が第４発振駆動電圧ＶＤ４の位相よりも９０°進んでいる位相を有する第４発振タンク電圧ＶＴ４を生成する、という点で、発振子１９０と異なる。
図１８を参照して説明した発振回路１９０の第３の変種は、第１、第２、第３、及び第４ドライバＤ１、Ｄ２、Ｄ３、Ｄ４の各々が信号反転を提供することにより、第２発振駆動電圧ＶＤ２が第１発振タンク電圧ＶＴ１と１８０°別位相になり、第３発振駆動電圧ＶＤ３が第２発振タンク電圧ＶＴ２と１８０°別位相になり、第４発振駆動電圧ＶＤ４が第３発振タンク電圧ＶＴ３と１８０°別位相になり、且つ第１発振駆動電圧ＶＤ１が第４発振タンク電圧ＶＴ４と１８０°別位相になるようにする、という点で、発振回路１９０と異なる。加えて、第１タンク回路Ｔ１は、第１発振駆動電圧ＶＤ１の位相よりも９０°進んでいる位相を有する第１発振タンク電圧ＶＴ１を生成し、第２タンク回路Ｔ２は、第２発振駆動電圧ＶＤ２の位相よりも９０°進んでいる位相を有する第２発振タンク電圧ＶＴ２を生成し、第３タンク回路Ｔ３は、第３発振駆動電圧ＶＤ３の位相よりも９０°進んでいる位相を有する第３発振タンク電圧ＶＴ３を生成し、及び、第４タンク回路Ｔ４は、第４発振駆動電圧ＶＤ４の位相よりも９０°進んでいる位相を有する第４発振タンク電圧ＶＴ４を生成する。
図１８を参照して説明した発振回路１９０の第１、第２、及び第３の変種の各々は、平衡の、直交関係にある発振信号群を生成する。
図１９を参照して、図１８に示し図１８を参照して説明した発振回路１９０の第１、第２、第３、及び第４ドライバＤ１、Ｄ２、Ｄ３、Ｄ４の好ましい実施形態を示す。第１ドライバＤ１は、ｎ−チャネルＣＭＯＳトランジスタである第１及び第２トランジスタＮ１、Ｎ２を含む。第１トランジスタＮ１は、電力サプライ電圧Ｖｄｄ１を供給する第１電力サプライレール７０へ連結されるドレインＮ１ｄと、第１ドライバＤ１の入力７０３へ第１連結キャパシタＣｂ１により連結されるゲートＮ１ｇと、第１ドライバＤ１の出力７０４へ連結されるソースＮ１ｓと、を有する。第２トランジスタＮ２は、第１ドライバＤ１の出力７０４へ連結されるドレインＮ２ｄと、電力サプライ電圧Ｖｓｓ１を供給する第２電力サプライレール７１へ連結されるソースと、バイアスするために、第１電力サプライレール７０へ第１抵抗器Ｒ１により連結されるゲートＮ２ｇと、を有する。第３ドライバＤ３は、ｎ−チャネルＣＭＯＳトランジスタである第３及び第４トランジスタＮ３、Ｎ４を含む。第３トランジスタＮ３は、第１電力サプライレール７０へ連結されるドレインＮ３ｇと、第３ドライバＤ３へ連結されるゲートＮ３ｇと、を有する。第４トランジスタＮ４は、第１ドライバＤ１の出力７３４へ連結されるドレインＮ４ｄと、第２電力サプライレール７１へ連結されるソースＮ４ｓと、バイアスするために、第１電力サプライレール７０へ第２抵抗器Ｒ２により連結されるゲートＮ４ｇと、を有する。
引き続き図１９を参照して、第２ドライバＤ２は、ｎ−チャネルＣＭＯＳトランジスタである第５及び第６トランジスタＮ５、Ｎ６を含む。第５トランジスタＮ５は、電力サプライ電圧Ｖｄｄ１と同じであり得る電力サプライ電圧Ｖｄｄ２を供給する第３電力サプライレール７２へ連結されるドレインＮ５ｄと、第２ドライバＤ２の入力７０７へ第３連結キャパシタＣｂ３により連結されるゲートＮ５ｇと、第２ドライバＤ２の出力７０８へ連結されるソースＮ５ｓと、を有する。第６トランジスタＮ６は、第２ドライバＤ２の出力７０８へ連結されるドレインＮ６ｄと、電力サプライ電圧Ｖｓｓ１と同じであり得る電力サプライ電圧Ｖｓｓ２を供給する第４電力サプライレール７３へ連結されるソースと、バイアスするために、第３電力サプライレール７２へ第３抵抗器Ｒ３により連結されるゲートＮ６ｇと、を有する。第４ドライバＤ４は、ｎ−チャネルＣＭＯＳトランジスタである第７及び第８トランジスタＮ７、Ｎ８を含む。第７トランジスタＮ７は、第２電力サプライレール７２へ連結されるドレインＮ７ｇと、第４ドライバＤ４の入力７３７へ連結されるゲートＮ７ｇと、第４ドライバＤ４の出力７３８へ連結されるソースＮ７ｓと、を有する。第８トランジスタＮ８は、第４ドライバＤ４の出力７３８へ連結されるドレインＮ８ｄと、第４電力サプライレール７３へ連結されるソースＮ８ｓと、バイアスするために、第３電力サプライレール７２へ第４抵抗器Ｒ４により連結されるゲートＮ８ｇと、を有する。
第１連結キャパシタＣｂ１は、第１及び第４トランジスタＮ１、Ｎ４のそれぞれのゲートＮ１ｇ及びＮ４ｇの図示しない寄生キャパシタンスと共に、容量分圧器を形成して、第１ドライバＤ１の入力７０３に現れる第４発振タンク電圧ＶＴ４に応じて第１及び第４トランジスタＮ１、Ｎ４のそれぞれのゲートＮ１ｇ及びＮ４ｇへ印加される電圧の振幅を、許容可能な値へと低減する。同様に、第２連結キャパシタＣｂ２は、第２及び第３トランジスタＮ２、Ｎ３のそれぞれのゲートＮ２ｇ及びＮ３ｇの図示しない寄生キャパシタンスと共に、容量分圧器を形成して、第３ドライバＤ３の入力７３３に現れる第２発振タンク電圧ＶＴ２に応じて第２及び第３トランジスタＮ２、Ｎ３のそれぞれのゲートＮ２ｇ及びＮ３ｇへ印加される電圧の振幅を低減して、許容可能な値にする。同様に、第３及び第４連結キャパシタＣｂ３、Ｃｂ４は、第５、第６、第７、及び第８トランジスタＮ５、Ｎ６、Ｎ７、Ｎ８のゲートＮ５ｇ、Ｎ６ｇ、Ｎ７ｇ、Ｎ８ｇへ印加される電圧の振幅を低減するために、対応する役割を果たす。
２つ以上のタンク回路を含む発振回路の上述の実施形態において、複数のタンク回路は、等しいあるいは実質的に同じ、例えば５％以内の、共振周波数を有する。これは、高い電力効率に寄与する。具体的には、それらそれぞれの誘導素子は、等しいあるいは実質的に同じインダクタンスを有し、及び、それらそれぞれの容量素子は、等しいあるいは実質的に同じキャパシタンスを有し得る。
第１、第２、第３、及び第４ドライバＤ１、Ｄ２、Ｄ３、Ｄ４の各々は、線形又は非線形の増幅器であってよいが、好ましくは、高電力効率のために、閾値に対するそれらそれぞれの入力における電圧に依存して、典型的には電力サプライ電圧である２つの異なる電圧レベル間で択一的に切り替わるように構成される。したがって、第１、第２、第３、及び第４のそれぞれの発振駆動電圧ＶＤ１、ＶＤ２、ＶＤ３、ＶＤ４は、方形若しくは矩形の波形、又は、有限の立ち上がり時間及び立ち下がり時間を有する略方形若しくは略矩形の波形、を有し得る。第１、第２、第３、及び第４ドライバＤ１、Ｄ２、Ｄ３、Ｄ４は、発振を持続させる目的で、それぞれ第１、第２、第３、及び第４タンク回路Ｔ１、Ｔ２、Ｔ３、Ｔ４へ電力を送出するように構成される。第１、第２、第３、及び第４ドライバＤ１、Ｄ２、Ｄ３、Ｄ４の実施形態を、図１８を参照して説明した発振回路１９０及びその複数の変種に関連して図１９を参照して説明してきたが、これらの実施形態は、開示された発振回路のうち他の発振回路においても用いられ得る。さらに、ｎ−チャネルＣＭＯＳトランジスタのみを含む第１、第２、第３、及び第４ドライバＤ１、Ｄ２、Ｄ３、Ｄ４の実施形態を説明してきたが、これは必須ではなく、代わりに、ｐ−チャネルＣＭＯＳトランジスタ及びｎ−チャネルＣＭＯＳトランジスタを含む変種が用いられてもよい。
任意選択で、開示された発振回路に、発振の周波数をチューニングするための備えを追加してもよい。例えば、図２０は、図１５を参照して説明した発振回路１６０を示しているが、第１の追加のキャパシタＣｘを介して第１タンク出力１３へ連結され且つ第２の追加のキャパシタＣｙを介して第２タンク出力２３へ連結される可変キャパシタンス素子ＣＶを含むチューニングのための備え、が追加されている。第１及び第２の追加のキャパシタＣｘ、Ｃｙは、可変キャパシタンス素子ＣＶへ印加される第１及び第２発振タンク電圧ＶＴ１、ＶＴ２を、可変キャパシタンス素子ＣＶによって許容可能な値へと減衰するために含まれる。可変キャパシタンス素子ＣＶが許容することのできる電圧レベルによっては、第１及び第２の追加のキャパシタＣｘ、Ｃｙを省略して、代わりに、可変キャパシタンス素子ＣＶを第１及び第２タンク出力１３、２３のそれぞれへ直接連結してもよい。典型的には、可変キャパシタンス素子ＣＶにより、約１０％の周波数チューニング範囲が提供され得る。
図２１は、図１８を参照して説明した発振回路１９０の位相ノイズを、発振周波数からの周波数オフセットの関数として示すが、ここで示すのは、第１、第２、第３、及び第４タンク回路Ｔ１、Ｔ２、Ｔ３、Ｔ４の各々の誘導素子が０．５ｎＨのインダクタンスを有し、発振回路１９０が６ＧＨｚの発振周波数で発振するように構成され、第１、第２、第３、及び第４タンク回路Ｔ１、Ｔ２、Ｔ３、Ｔ４の各々の電圧レール１４が０．６Ｖを提供し、及び、発振回路１９０に１１０ｍＡの電流が流れる場合についてである。図２１内のグラフａ）は、総位相ノイズを表し、グラフｂ）は、総位相ノイズに対するサーマルノイズの寄与を表し、グラフｃ）は、総位相ノイズに対するフリッカノイズの寄与を表す。低いサプライ電圧に拘わらず、発振周波数からの１０ＭＨｚオフセットにおいて、例えば−１５０ｄＢｃ／Ｈｚといった非常に低い位相ノイズが得られる。このような低い位相ノイズレベルは、並列共振発振子では、はるかに大きいキャパシタンス及びはるかに低いインダクタンスを要するため、ロバスト性がはるかに低い設計となるであろう。
図２２を参照して、携帯電話等の無線通信デバイス９００は、低雑音増幅器９２０の入力へ連結されるアンテナ９１０を含み、低雑音増幅器９２０は、アンテナ９１０によって受信される無線周波数（ＲＦ）信号を増幅する。低雑音増幅器９２０の出力は、ダウンコンバージョンステージ９３０の第１入力９３２へ連結され、ダウンコンバージョンステージ９３０は、増幅されたＲＦ信号をダウンコンバージョンステージ９３０の第２入力９３４に現れる局部発振信号の直交関係にある成分群とミキシングすることによって、増幅されたＲＦ信号をベースバンドへとダウンコンバートする。ダウンコンバージョンステージ９３０の出力９３６は、デジタル信号プロセッサ（ＤＳＰ）９５０の入力９５２へ、アナログ−デジタル変換器（ＡＤＣ）９４０を介して連結され、ＡＤＣ９４０は、ベースバンド信号をデジタル化する。ＤＳＰ９５０は、デジタル化されたベースバンド信号を復調し及び復号する。ＤＳＰ９５０は、ＤＳＰ９５０の出力９５４において、送信されるべきベースバンド信号も生成する。ＤＳＰ９５０の出力９５４は、アップコンバージョンステージ９７０の第１入力９７２へ、デジタル−アナログ変換器（ＤＡＣ）９６０を介して連結される。アップコンバージョンステージ９７０は、ベースバンド信号をアップコンバージョンステージ９７０の第２入力９７４に現れる局部発振信号の直交関係にある成分群とミキシングすることによって、送信のためにベースバンド信号をＲＦへとアップコンバートする。アップコンバージョンステージ９７０の出力９７６は、電力増幅器９８０を介してアンテナ９１０へ連結され、電力増幅器９８０は、送信のためにＲＦ信号を増幅する。無線通信デバイス９００は、図３を参照して説明した発振回路１００を含み、発振回路１００は、この実施形態では、第１タンク出力１３における第１発振タンク電圧ＶＴ１を生成する。発振回路１００の第１タンク出力１３は、直角生成位相素子９９０の入力９９２へ連結される。直角位相生成素子９９０は、第１発振タンク電圧ＶＴ１から、直角位相生成素子９９０の第１出力９９４及び第２出力９９６における、局部発振信号の直交関係にある成分群を生成する。直角位相生成素子９９０の第１出力９９４はダウンコンバージョンステージ９３０の第２入力９３４へ連結され、直角位相生成素子９９０の第２出力９９６はアップコンバージョンステージ９７０の第２入力９７４へ連結される。局部発振信号が平衡信号であることが求められる応用例では、発振回路１００は、平衡発振信号を生成する実施形態、具体的には図１０、図１３、図１４、及び図１５を参照して説明した発振回路１１５、１４０、１５０、１６０、のうちのいずれを用いてもよい。
無線通信デバイス９００の変種において、発振回路１００及び直角位相生成素子９９０は、図１１、図１２、図１６、及び図１７を参照して説明した、直交関係にある発振信号群又は直交関係にある平衡発振信号群を生成する発振回路１２０、１３０、１７０、１８０のうちの一つに置換されてもよい。
他の変形例及び修正例は、当業者には明らかであろう。そうした変形例及び修正例は、既に知られており且つ本明細書で説明した特徴の代わりに又はそれらに加えて使用され得る等価の及び他の特徴を含んでもよい。別々の実施形態の文脈で説明されている特徴を、単一の実施形態で組み合わせて提供してもよい。逆に、単一の実施形態の文脈で説明されている特徴を、別々に又は何らかの好適なサブコンビネーションで提供してもよい。
「comprising」という用語は他の要素も工程も排除するものではないこと、「a」又は「an」という用語は複数を排除するものではないこと、請求項に記載される複数の特徴の機能を単一の特徴が果たし得ること、及び、請求項内の参照符号は請求の範囲を限定するものと解釈されてはならないこと、を注記しておく。ある構成要素が具体的な機能を実行するように「構成される」又は「適合される」と説明されている場合、当該構成要素が検討されている文脈によっては、当該構成要素がその機能を実行する「ために」単に好適である、と考えることが適切である場合があること、も注記しておく。本文を通じて、これらの用語は、具体的な文脈がそうではないと特定していない限り、概して互換可能であると考えられる。図面は必ずしも原寸に比例していないこと、そうではなく、本発明の原理を示す際に概して強調がなされていること、も注記しておく。

Claims (25)

  1. 電圧レール（１４）と第１駆動ノード（１２）との間に直列に連結される誘導素子（Ｌ）及び容量素子（Ｃ）を含む第１タンク回路（Ｔ１）と、
    前記第１タンク回路（Ｔ１）の第１タンク出力（１３）へ連結され及び前記第１駆動ノード（１２）へ連結されるフィードバックステージ（Ｆ）と、
    を含む発振回路（１００）であって、
    前記フィードバックステージ（Ｆ）は、前記第１タンク出力（１３）に現れる第１発振タンク電圧に応じて、前記誘導素子（Ｌ）及び前記容量素子（Ｃ）内を流れる発振タンク電流と同相の、前記第１駆動ノード（１２）における第１発振駆動電圧を生成する、ように構成され、それにより、前記発振回路（１００）を前記誘導素子（Ｌ）及び前記容量素子（Ｃ）の直列共振モードで発振させる、
    発振回路（１００）。
  2. 前記フィードバックステージ（Ｆ）は、略矩形の波形を有する前記第１発振駆動電圧を生成する、ように構成される、請求項１に記載の発振回路（１００）。
  3. 前記第１タンク回路（Ｔ１）は、前記第１発振駆動電圧に応じて、前記第１発振駆動電圧と同相の前記第１発振タンク電圧を生成する、ように構成され、前記フィードバックステージ（Ｆ）は、前記第１発振タンク電圧に応じて、前記第１発振タンク電圧と同相の前記第１発振駆動電圧を生成するように構成される第１ドライバ（Ｄ１）、を含む、請求項１又は請求項２に記載の発振回路（１１０）。
  4. 前記第１タンク回路（Ｔ１）は、前記第１発振駆動電圧に応じて、前記第１発振駆動電圧と１８０°別位相の前記第１発振タンク電圧を生成する、ように構成され、前記フィードバックステージ（Ｆ）は、前記第１発振タンク電圧に応じて、前記第１発振タンク電圧に対して信号反転を適用することによって前記第１発振タンク電圧と１８０°別位相の前記第１発振駆動電圧を生成するように構成される第１ドライバ（Ｄ１）、を含む、請求項１又は請求項２に記載の発振回路（１１０）。
  5. 前記第１タンク回路（Ｔ１）は、前記第１発振駆動電圧に応じて、前記第１発振駆動電圧と同相の前記第１発振タンク電圧を生成する、ように構成され、
    前記フィードバックステージ（Ｆ）は、
    前記第１発振タンク電圧に対して信号反転を適用することによって第２発振駆動電圧を生成するように構成される第２ドライバ（Ｄ２）と、
    前記第２発振駆動電圧に応じて、前記第２発振駆動電圧と同相の第２発振タンク電圧を生成するように構成される第２タンク回路（Ｔ２）と、
    前記第２発振タンク電圧に対して信号反転を適用することによって前記第１発振駆動電圧を生成するように構成される第１ドライバ（Ｄ１）と、
    を含む、
    請求項１又は請求項２に記載の発振回路（１１５）。
  6. 前記第１タンク回路（Ｔ１）は、前記第１発振駆動電圧に応じて、前記第１発振駆動電圧と１８０°別位相の前記第１発振タンク電圧を生成する、ように構成され、
    前記フィードバックステージ（Ｆ）は、
    前記第１発振タンク電圧に対して信号反転を適用することによって第２発振駆動電圧を生成するように構成される第２ドライバ（Ｄ２）と、
    前記第２発振駆動電圧に応じて、前記第２発振駆動電圧と同相の第２発振タンク電圧を生成するように構成される第２タンク回路（Ｔ２）と、
    前記第２発振タンク電圧と同相の前記第１発振駆動電圧を生成するように構成される第１ドライバ（Ｄ１）と、
    を含む、
    請求項１又は請求項２に記載の発振回路（１１５）。
  7. 前記第１タンク回路（Ｔ１）は、前記第１発振駆動電圧に応じて、前記第１発振駆動電圧と１８０°別位相の前記第１発振タンク電圧を生成する、ように構成され、
    前記フィードバックステージ（Ｆ）は、
    前記第１発振タンク電圧に応じて、前記第１発振タンク電圧と同相の第２発振駆動電圧を生成するように構成される第２ドライバ（Ｄ２）と、
    前記第２発振駆動電圧に応じて、前記第２発振駆動電圧と１８０°別位相の第２発振タンク電圧を生成するように構成される第２タンク回路（Ｔ２）と、
    前記第２発振タンク電圧に応じて、前記第２発振タンク電圧と同相の前記第１発振駆動電圧を生成するように構成される第１ドライバ（Ｄ１）と、
    を含む、
    請求項１又は請求項２に記載の発振回路（１１５）。
  8. 前記第１タンク回路（Ｔ１）は、前記第１発振タンク電流に応じて前記第１発振タンク電圧を生成するように構成されるセンサデバイス（Ｓ）、を含む、請求項３〜７のいずれか１項に記載の発振回路（１１０、１１５）。
  9. 前記センサデバイス（Ｓ）は、前記電圧レール（１４）と前記第１駆動ノード（１２）との間の前記誘導素子（Ｌ）及び前記容量素子（Ｃ）と直列に連結される抵抗素子（Ｒ）及び変圧器（Ｘ）のうちの１つ、を含む、請求項８に記載の発振回路（１１０、１１５）。
  10. 前記センサデバイス（Ｓ）は、前記第１発振タンク電流に応じて前記第１発振タンク電圧を磁気誘導によって生成するために、前記誘導素子（Ｌ）へ磁気的に連結される、請求項８に記載の発振回路（１１０、１１５）。
  11. 前記第１タンク回路（Ｔ１）は、前記第１発振駆動電圧に応じて、前記第１発振駆動電圧の位相よりも９０°遅れている位相を有する前記第１発振タンク電圧を生成する、ように構成され、前記フィードバックステージ（Ｆ）は、前記第１発振タンク電圧に対して９０°の位相遅延を適用することによって第１中間発振電圧を生成するように構成される位相シフティングステージ（Ｐ）、を含み、前記第１中間発振電圧に対して信号反転を適用することによって前記第１発振駆動電圧を生成するように構成される第１ドライバ（Ｄ１）、をさらに含む、請求項１又は請求項２に記載の発振回路（１２０）。
  12. 前記第１タンク回路（Ｔ１）は、前記第１発振駆動電圧に応じて、前記第１発振駆動電圧の位相よりも９０°進んでいる位相を有する前記第１発振タンク電圧を生成する、ように構成され、前記フィードバックステージ（Ｆ）は、前記第１発振タンク電圧に対して９０°の位相遅延を適用することによって第１中間発振電圧を生成するように構成される位相シフティングステージ（Ｐ）、を含み、前記第１中間発振電圧に応じて、当該第１中間発振電圧と同相の前記第１発振駆動電圧を生成するように構成される第１ドライバ（Ｄ１）、をさらに含む、請求項１又は請求項２に記載の発振回路（１３０）。
  13. 前記第１タンク回路（Ｔ１）は、前記第１発振駆動電圧に応じて、前記第１発振駆動電圧の位相よりも９０°遅れている位相を有する前記第１発振タンク電圧を生成する、ように構成され、
    前記フィードバックステージ（Ｆ）は、
    前記第１発振タンク電圧に対して９０°の位相遅延を適用することによって第１中間発振電圧を生成するように構成される第１位相シフト回路（Ｐ１）と、
    前記第１中間発振電圧に応じて、前記第１中間発振電圧と同相の第２発振駆動電圧を生成するように構成される第２ドライバ（Ｄ２）と、
    前記第２発振駆動電圧に応じて、前記第２発振駆動電圧の位相よりも９０°遅れている位相を有する第２発振タンク電圧を生成するように構成される第２タンク回路（Ｔ２）と、
    前記第２発振タンク電圧に対して９０°の位相遅延を適用することによって第２中間発振電圧を生成するように構成される第２位相シフト回路（Ｐ２）と、
    前記第２中間発振電圧に応じて、前記第２中間発振電圧と同相の前記第１発振駆動電圧を生成するように構成される第１ドライバ（Ｄ１）と、
    を含む、
    請求項１又は請求項２に記載の発振回路（１４０）。
  14. 前記第１タンク回路（Ｔ１）は、前記第１発振駆動電圧に応じて、前記第１発振駆動電圧の位相よりも９０°遅れている位相を有する前記第１発振タンク電圧を生成する、ように構成され、
    前記フィードバックステージ（Ｆ）は、
    前記第１発振タンク電圧に対して９０°の位相遅延を適用することによって第１中間発振電圧を生成するように構成される第１位相シフト回路（Ｐ１）と、
    前記第１中間発振電圧に対して信号反転を適用することによって第２発振駆動電圧を生成するように構成される第２ドライバ（Ｄ２）と、
    前記第２発振駆動電圧に応じて、前記第２発振駆動電圧の位相よりも９０°進んでいる位相を有する第２発振タンク電圧を生成するように構成される第２タンク回路（Ｔ２）と、
    前記第２発振タンク電圧に対して９０°の位相遅延を適用することによって第２中間発振電圧を生成するように構成される第２位相シフト回路（Ｐ２）と、
    前記第２中間発振電圧に応じて、前記第２中間発振電圧と同相の前記第１発振駆動電圧を生成するように構成される第１ドライバ（Ｄ１）と、
    を含む、
    請求項１又は請求項２に記載の発振回路（１５０）。
  15. 前記第１タンク回路（Ｔ１）は、前記第１発振駆動電圧に応じて、前記第１発振駆動電圧の位相よりも９０°遅れている位相を有する前記第１発振タンク電圧を生成する、ように構成され、
    前記フィードバックステージ（Ｆ）は、
    前記第１発振タンク電圧に対して信号反転を適用することによって第２発振駆動電圧を生成するように構成される第２ドライバ（Ｄ２）と、
    前記第２発振駆動電圧に応じて、前記第２発振駆動電圧の位相よりも９０°遅れている位相を有する第２発振タンク電圧を生成するように構成される第２タンク回路（Ｔ２）と、
    前記第２発振タンク電圧に応じて、前記第２発振タンク電圧と同相の前記第１発振駆動電圧を生成するように構成される第１ドライバ（Ｄ１）と、
    を含む、
    請求項１又は請求項２に記載の発振回路（１６０）。
  16. 前記第１タンク回路（Ｔ１）は、前記第１発振駆動電圧に応じて、前記第１発振駆動電圧の位相よりも９０°進んでいる位相を有する前記第１発振タンク電圧を生成する、ように構成され、
    前記フィードバックステージ（Ｆ）は、
    前記第１発振タンク電圧に対して信号反転を適用することによって第２発振駆動電圧を生成するように構成される第２ドライバ（Ｄ２）と、
    前記第２発振駆動電圧に応じて、前記第２発振駆動電圧の位相よりも９０°進んでいる位相を有する第２発振タンク電圧を生成するように構成される第２タンク回路（Ｔ２）と、
    前記第２発振タンク電圧に応じて、前記第２発振タンク電圧と同相の前記第１発振駆動電圧を生成するように構成される第１ドライバ（Ｄ１）と、
    を含む、
    請求項１又は請求項２に記載の発振回路（１７０）。
  17. 前記第１タンク回路（Ｔ１）は、前記第１発振駆動電圧に応じて、前記第１発振駆動電圧の位相よりも９０°進んでいる位相を有する前記第１発振タンク電圧を生成する、ように構成され、
    前記フィードバックステージ（Ｆ）は、
    前記第１発振タンク電圧に応じて、前記第１発振タンク電圧と同相の第２発振駆動電圧を生成するように構成される第２ドライバ（Ｄ２）と、
    前記第２発振駆動電圧に応じて、前記第２発振駆動電圧の位相よりも９０°遅れている位相を有する第２発振タンク電圧を生成するように構成される第２タンク回路（Ｔ２）と、
    前記第２発振タンク電圧に応じて、前記第２発振タンク電圧と同相の前記第１発振駆動電圧を生成するように構成される第１ドライバ（Ｄ１）と、
    を含む、
    請求項１又は請求項２に記載の発振回路（１８０）。
  18. 前記第１タンク回路（Ｔ１）は、前記第１発振駆動電圧に応じて、前記第１発振駆動電圧の位相よりも９０°遅れている位相を有する前記第１発振タンク電圧を生成する、ように構成され、
    前記フィードバックステージ（Ｆ）は、
    前記第１発振タンク電圧に応じて、前記第１発振タンク電圧と同相の第２発振駆動電圧を生成するように構成される第２ドライバ（Ｄ２）と、
    前記第２発振駆動電圧に応じて、前記第２発振駆動電圧の位相よりも９０°遅れている位相を有する第２発振タンク電圧を生成するように構成される第２タンク回路（Ｔ２）と、
    前記第２発振タンク電圧に応じて、前記第２発振タンク電圧と同相の第３発振駆動電圧を生成するように構成される第３ドライバ（Ｄ３）と、
    前記第３発振駆動電圧に応じて、前記第３発振駆動電圧の位相よりも９０°遅れている位相を有する第３発振タンク電圧を生成するように構成される第３タンク回路（Ｔ３）と、
    前記第３発振タンク電圧に応じて、前記第３発振タンク電圧と同相の第４発振駆動電圧を生成するように構成される第４ドライバ（Ｄ４）と、
    前記第４発振駆動電圧に応じて、前記第４発振駆動電圧の位相よりも９０°遅れている位相を有する第４発振タンク電圧を生成するように構成される第４タンク回路（Ｔ４）と、
    前記第４発振タンク電圧に応じて、前記第４発振タンク電圧と同相の前記第１発振駆動電圧を生成するように構成される第１ドライバ（Ｄ１）と、
    を含む、
    請求項１又は請求項２に記載の発振回路（１９０）。
  19. 前記第１タンク回路（Ｔ１）は、前記第１発振駆動電圧に応じて、前記第１発振駆動電圧の位相よりも９０°進んでいる位相を有する前記第１発振タンク電圧を生成する、ように構成され、
    前記フィードバックステージ（Ｆ）は、
    前記第１発振タンク電圧に応じて、前記第１発振タンク電圧と同相の第２発振駆動電圧を生成するように構成される第２ドライバ（Ｄ２）と、
    前記第２発振駆動電圧に応じて、前記第２発振駆動電圧の位相よりも９０°進んでいる位相を有する第２発振タンク電圧を生成するように構成される第２タンク回路（Ｔ２）と、
    前記第２発振タンク電圧に応じて、前記第２発振タンク電圧と同相の第３発振駆動電圧を生成するように構成される第３ドライバ（Ｄ３）と、
    前記第３発振駆動電圧に応じて、前記第３発振駆動電圧の位相よりも９０°進んでいる位相を有する第３発振タンク電圧を生成するように構成される第３タンク回路（Ｔ３）と、
    前記第３発振タンク電圧に応じて、前記第３発振タンク電圧と同相の第４発振駆動電圧を生成するように構成される第４ドライバ（Ｄ４）と、
    前記第４発振駆動電圧に応じて、前記第４発振駆動電圧の位相よりも９０°進んでいる位相を有する第４発振タンク電圧を生成するように構成される第４タンク回路（Ｔ４）と、
    前記第４発振タンク電圧に応じて、前記第４発振タンク電圧と同相の前記第１発振駆動電圧を生成するように構成される第１ドライバ（Ｄ１）と、
    を含む、
    請求項１又は請求項２に記載の発振回路（１９０）。
  20. 前記第１タンク回路（Ｔ１）は、前記第１発振駆動電圧に応じて、前記第１発振駆動電圧の位相よりも９０°遅れている位相を有する前記第１発振タンク電圧を生成する、ように構成され、
    前記フィードバックステージ（Ｆ）は、
    前記第１発振タンク電圧に対して信号反転を適用することによって第２発振駆動電圧を生成するように構成される第２ドライバ（Ｄ２）と、
    前記第２発振駆動電圧に応じて、前記第２発振駆動電圧の位相よりも９０°遅れている位相を有する第２発振タンク電圧を生成するように構成される第２タンク回路（Ｔ２）と、
    前記第２発振タンク電圧に対して信号反転を適用することによって第３発振駆動電圧を生成するように構成される第３ドライバ（Ｄ３）と、
    前記第３発振駆動電圧に応じて、前記第３発振駆動電圧の位相よりも９０°遅れている位相を有する第３発振タンク電圧を生成するように構成される第３タンク回路（Ｔ３）と、
    前記第３発振タンク電圧に対して信号反転を適用することによって第４発振駆動電圧を生成するように構成される第４ドライバ（Ｄ４）と、
    前記第４発振駆動電圧に応じて、前記第４発振駆動電圧の位相よりも９０°遅れている位相を有する第４発振タンク電圧を生成するように構成される第４タンク回路（Ｔ４）と、
    前記第４発振タンク電圧に対して信号反転を適用することによって前記第１発振駆動電圧を生成するように構成される第１ドライバ（Ｄ１）と、
    を含む、
    請求項１又は請求項２に記載の発振回路（１９０）。
  21. 前記第１タンク回路（Ｔ１）は、前記第１発振駆動電圧に応じて、前記第１発振駆動電圧の位相よりも９０°進んでいる位相を有する前記第１発振タンク電圧を生成する、ように構成され、
    前記フィードバックステージ（Ｆ）は、
    前記第１発振タンク電圧に対して信号反転を適用することによって第２発振駆動電圧を生成するように構成される第２ドライバ（Ｄ２）と、
    前記第２発振駆動電圧に応じて、前記第２発振駆動電圧の位相よりも９０°進んでいる位相を有する第２発振タンク電圧を生成するように構成される第２タンク回路（Ｔ２）と、
    前記第２発振タンク電圧に対して信号反転を適用することによって第３発振駆動電圧を生成するように構成される第３ドライバ（Ｄ３）と、
    前記第３発振駆動電圧に応じて、前記第３発振駆動電圧の位相よりも９０°進んでいる位相を有する第３発振タンク電圧を生成するように構成される第３タンク回路（Ｔ３）と、
    前記第３発振タンク電圧に対して信号反転を適用することによって第４発振駆動電圧を生成するように構成される第４ドライバ（Ｄ４）と、
    前記第４発振駆動電圧に応じて、前記第４発振駆動電圧の位相よりも９０°進んでいる位相を有する第４発振タンク電圧を生成するように構成される第４タンク回路（Ｔ４）と、
    前記第４発振タンク電圧に対して信号反転を適用することによって前記第１発振駆動電圧を生成するように構成される第１ドライバ（Ｄ１）と、
    を含む、
    請求項１又は請求項２に記載の発振回路（１９０）。
  22. 前記容量素子（Ｃ）は、前記第１駆動ノード（１２）と前記第１タンク出力（１３）との間に連結され、前記誘導素子（Ｌ）は、前記第１タンク出力（１３）と前記第１電圧レール（１４）との間に連結される、請求項８、９、１０、１１、１３、１４、１５、１８、及び２１のいずれか１項に記載の発振回路（１００）。
  23. 前記誘導素子（Ｌ）は、前記第１駆動ノード（１２）と前記第１タンク出力（１３）との間に連結され、前記容量素子（Ｃ）は、前記第１タンク出力（１３）と前記第１電圧レール（１４）との間に連結される、請求項８、９、１０、１２、１６、１７、及び１９のいずれか１項に記載の発振回路（１００）。
  24. 請求項１〜２３のいずれかに記載の発振回路（１００）を含む、無線通信デバイス（９００）。
  25. 発振回路（１００）を動作させる方法であって、前記発振回路（１００）は、第１電圧レール（１４）と第１駆動ノード（１２）との間に直列に連結される誘導素子（Ｌ）及び容量素子（Ｃ）を含む第１タンク回路（Ｔ１）を含み、前記方法は、第１タンク出力（１３）に現れる第１発振タンク電圧に応じて、前記第１駆動ノードにおける第１発振駆動電圧を生成することと、前記第１発振駆動電圧は前記誘導素子（Ｌ）及び前記容量素子（Ｃ）内を流れる第１発振タンク電流と同相であることと、を含み、それにより、前記発振子（１００）を前記誘導素子（Ｌ）及び前記容量素子（Ｃ）の直列共振モードで発振させる、方法。
JP2016563096A 2014-04-17 2014-04-17 直列共振発振子 Active JP6401294B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2014/057873 WO2015158387A1 (en) 2014-04-17 2014-04-17 Series-resonance oscillator

Publications (2)

Publication Number Publication Date
JP2017511669A JP2017511669A (ja) 2017-04-20
JP6401294B2 true JP6401294B2 (ja) 2018-10-10

Family

ID=50513933

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016563096A Active JP6401294B2 (ja) 2014-04-17 2014-04-17 直列共振発振子

Country Status (12)

Country Link
US (2) US9755627B2 (ja)
EP (1) EP3132536B1 (ja)
JP (1) JP6401294B2 (ja)
KR (1) KR101811279B1 (ja)
CN (1) CN106233618B (ja)
AU (1) AU2014390744B2 (ja)
BR (1) BR112016023836A2 (ja)
ES (1) ES2845605T3 (ja)
MX (1) MX357527B (ja)
PT (1) PT3132536T (ja)
RU (1) RU2646319C1 (ja)
WO (1) WO2015158387A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140357186A1 (en) * 2013-05-29 2014-12-04 Texas Instruments Incorporated Method and apparatus for die-to-die communication
MX357527B (es) 2014-04-17 2018-07-13 Ericsson Telefon Ab L M Oscilador de resonancia en serie.
US9641164B2 (en) 2014-06-24 2017-05-02 Technische Universiteit Delft Quadrature LC tank digitally controlled ring oscillator
US9859358B2 (en) * 2015-05-26 2018-01-02 Altera Corporation On-die capacitor (ODC) structure
RU2666226C1 (ru) * 2017-12-14 2018-09-06 Федеральное государственное бюджетное образовательное учреждение высшего образования "Оренбургский государственный университет" Rc-генератор
KR102234204B1 (ko) 2019-02-11 2021-03-31 주식회사 에스아이디어코스틱 바닥 충격음 저감 판넬
RU2705448C1 (ru) * 2019-03-11 2019-11-07 Федеральное государственное бюджетное образовательное учреждение высшего образования "Оренбургский государственный университет" Перестраиваемый rc-генератор

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60172805A (ja) * 1984-01-30 1985-09-06 Nippon Telegr & Teleph Corp <Ntt> コイル励磁用発振回路
US6411170B2 (en) 2000-02-10 2002-06-25 Matsushita Electric Industrial Co., Ltd. Oscillation circuit
EP1356576B1 (en) * 2001-01-30 2004-10-06 True Solar Autonomy Holding B.V. Voltage converting circuit
US6690243B1 (en) * 2001-06-07 2004-02-10 Cypress Semiconductor Corp. Multi-phase voltage-controlled oscillator at modulated, operating frequency
US7158049B2 (en) * 2003-03-24 2007-01-02 Schlumberger Technology Corporation Wireless communication circuit
US7500012B2 (en) 2004-03-31 2009-03-03 International Business Machines Corporation Method for controlling dataflow to a central system from distributed systems
EP1583237B1 (en) * 2004-03-31 2007-12-05 Deutsche Thomson-Brandt Gmbh Circuit arrangement for the operation of a switching transistor
EP1638203A1 (en) * 2004-09-21 2006-03-22 Dialog Semiconductor GmbH Oscillator with controlled duty cycle
US7414481B2 (en) 2006-01-30 2008-08-19 University Of Washington Receiver with colpitts differential oscillator, colpitts quadrature oscillator, and common-gate low noise amplifier
JP4402143B2 (ja) * 2007-09-10 2010-01-20 株式会社日立製作所 発振器及びそれを用いた通信システム
US8044733B1 (en) 2008-08-07 2011-10-25 Marvell International Ltd. Stress tolerant differential colpitts voltage controlled oscillators
KR101043418B1 (ko) 2009-05-15 2011-06-22 한국과학기술원 부성저항을 개선시킨 차동 콜피츠 전압 제어 발진기
RU2421875C1 (ru) * 2010-01-21 2011-06-20 Юрий Сергеевич Иванченко Кварцевый генератор ударного возбуждения
MX357527B (es) 2014-04-17 2018-07-13 Ericsson Telefon Ab L M Oscilador de resonancia en serie.

Also Published As

Publication number Publication date
US10505525B2 (en) 2019-12-10
MX2016013383A (es) 2017-01-18
ES2845605T3 (es) 2021-07-27
MX357527B (es) 2018-07-13
KR20160133552A (ko) 2016-11-22
PT3132536T (pt) 2021-01-05
AU2014390744B2 (en) 2017-09-28
BR112016023836A2 (pt) 2017-08-15
RU2646319C1 (ru) 2018-03-02
AU2014390744A1 (en) 2016-10-27
KR101811279B1 (ko) 2017-12-22
CN106233618B (zh) 2019-07-19
JP2017511669A (ja) 2017-04-20
US20170338808A1 (en) 2017-11-23
US9755627B2 (en) 2017-09-05
EP3132536B1 (en) 2020-11-25
CN106233618A (zh) 2016-12-14
EP3132536A1 (en) 2017-02-22
US20150381157A1 (en) 2015-12-31
WO2015158387A1 (en) 2015-10-22

Similar Documents

Publication Publication Date Title
JP6401294B2 (ja) 直列共振発振子
US7375596B2 (en) Quadrature voltage controlled oscillator
KR100691281B1 (ko) 쿼드러처 전압제어발진기
US9041477B2 (en) Voltage-controlled oscillator
US20120249250A1 (en) Quadrature Voltage Controlled Oscillator
US20140159825A1 (en) Voltage controlled oscillator with low phase noise and high q inductive degeneration
US20070173218A1 (en) Offset local oscillator without using frequency divider
CN107834980B (zh) 基于电流复用技术的混频器
US20230208357A1 (en) Oscillator with biased cross-coupled transistors, a current source, a tail resistor and a tail capacitor
Wei et al. An amplitude-balanced current-reused CMOS VCO using spontaneous transconductance match technique
US20220286089A1 (en) Quadrature oscillator circuitry and circuitry comprising the same
Hu et al. A transformer-based inverted complementary cross-coupled VCO with a 193.3 dBc/Hz FoM and 13kHz 1/f 3 noise corner
US9595980B2 (en) Oscillation circuit and transmitter including the same
KR20100025789A (ko) 무선통신용 주파수 체배기 및 이의 구동방법
OA18065A (en) Series-resonance oscillator
US9425739B1 (en) Tunable quadrature oscillator
Agarwal et al. Low power, low phase noise current reuse 2.45 GHz LC oscillator with MOS resistor
JP2011239285A (ja) 発振器
KR101670552B1 (ko) Ｒｆ 부성저항 회로와 교차 결합 상보형 트랜스포머 피드백 발진기 구조를 이용한 신호 발생기
TWI572136B (zh) 負電阻產生器、包含負電阻之負載以及放大器之負載
JP2018505609A (ja) 高電圧スイッチ
JP2013048367A (ja) 信号変換回路ならびにそれを用いた増幅回路，送信装置および通信装置
KR20120070054A (ko) 4 위상 전압 제어 발진기

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180821

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180906

R150 Certificate of patent or registration of utility model

Ref document number: 6401294

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250