KR20080112605A - 저전력 주파수 발생 회로 - Google Patents
저전력 주파수 발생 회로 Download PDFInfo
- Publication number
- KR20080112605A KR20080112605A KR1020070061200A KR20070061200A KR20080112605A KR 20080112605 A KR20080112605 A KR 20080112605A KR 1020070061200 A KR1020070061200 A KR 1020070061200A KR 20070061200 A KR20070061200 A KR 20070061200A KR 20080112605 A KR20080112605 A KR 20080112605A
- Authority
- KR
- South Korea
- Prior art keywords
- frequency
- controlled oscillator
- voltage controlled
- frequency multiplier
- current
- Prior art date
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 7
- 239000003990 capacitor Substances 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 7
- 230000010355 oscillation Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 238000004891 communication Methods 0.000 description 6
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 description 1
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
- H03B5/1228—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more field effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
본 발명은 전류 재사용(current reused) 방식을 적용하여 전압제어발진기와 주파수 체배기의 전원단을 단일화시킴으로써 전류 소모를 줄인 저전력 주파수 발생 회로에 관한 것으로, 상기 저전력 주파수 발생 회로는 일정한 범위의 주파수 신호를 발생시키는 전압 제어 발진기; 및 상기 전압 제어 발진기에서 발생된 주파수 신호를 입력받아, 그 정수 배의 주파수 신호를 출력하는 주파수 체배기(multiplier)를 포함하고, 상기 전압 제어 발진기 및 주파수 체배기는 하나의 전원단과 접지단 사이에 직렬로 연결되어 상기 전원단에서 접지단으로 이어지는 전원 전류의 전달 경로를 형성한다.
전압 제어 발진기, 주파수 체배기, 전류 재사용,
Description
도 1은 종래의 주파수 발생 회로를 나타낸 회로도,
도 2는 본 발명에 따른 저전력 주파수 발생 회로의 일 실시 예를 나타낸 회로도,
도 3은 도 2에 보인 저전력 주파수 발생 회로의 상세 회로 구현 예를 나타낸 회로도,
도 4는 도 2에 보인 저전력 주파수 발생 회로에서의 동작 파형도, 그리고
도 5는 본 발명에 의한 저전력 주파수 발생 회로에 구비되는 전압 제어 발진기의 동작을 설명하기 위한 도면이다.
본 발명은 전압원의 설계가 간단해지면서 전류 소모량을 줄여 저전력 구동을 가능하게 한 저전력 주파수 발생 회로에 관한 것이다.
최근의 통신 시장은 이동(mobile), 방송(Broadcast), 및 접 속(Connectivity), 이 3개의 축을 중심으로 발전해가고 있다.
이 중에서 접속(Connectivity)은 예를 들어, IEEE 802.15.4(ZigBee) 표준에 따른 근거리, 저속 통신 분야와 관련된 것으로서, 홈 네트워크, 물류, 유통분야에서 응용될 수 있다. 이 분야에서는, 그 응용의 성격상 한 번의 설치로 가능한 오랫 동안 사용할 수 있어야 한다.
이에 상기 근거리, 저속 통신 분야의 응용에 적용되는 각종 통신 부품에 대해서는, 저전력으로 구동가능한 회로 구현을 위한 연구가 이루어지고 있다.
그런데, 지금까지의 저전력 연구는 단순히 반도체 기술의 발전에 따라서 전원 전압을 낮추어 전력 소모를 줄이는 방식으로 이루어져 왔으며, 회로 차원에서의 저전력 구현 방법에 대해서는 아직까지 활발한 연구가 이루어지지 않고 있다.
예를 들어, 도 1은 대표적인 통신 부품으로서, 위상 동기 루프(PLL)을 포함하는 주파수 발생 회로에서 많이 사용되는 전압 제어 발진기(11)와 주파수 체배기(12)를 나타낸다.
상기 전압 제어 발진기(11) 및 주파수 체배기(12)는, 일정 주파수의 신호를 발생시키기 위하여 사용되는 것으로서, 예를 들어, 무선 송수신기에서 주파수 변환시의 발진 신호를 발생시키는데 사용된다.
특히, 안정된 고주파의 신호가 요구되는 경우에 주로 사용되는 것으로서, 위상 동기 루프에 의해 안정된 전압 제어 발진기(11)의 출력 신호를 주파수 체배기(12)에서 정수배로 증가시켜 원하는 안정된 고주파 신호를 얻는다.
그런데, 도 1에 도시된 바와 같이, 기존의 주파수 발생 회로에 있어서, 상기 전압 제어 발진기(11)와 주파수 체배기(12)의 전원단 VDD1, VDD2는 각각 독립적으로 설계되어 있어, 각각의 전원단으로 동작 전류 I1, I2를 각각 인가받아 동작한다.
따라서, 종래의 주파수 발생 회로는, 반도체 기술의 발전에 의하여 전압 제어 발진기(11)와 주파수 체배기(12) 각각의 전원 전압을 낮추어 전류 소모량을 줄인다 하더라도, 총 전류 소모량은 상기 전압 제어 발진기(11)의 전류 소모량과 주파수 체배기(12)의 전류 소모량의 합이 된다. 즉 통신 장치의 전체 전류 소모에서 봤을 때, 감소시킬 수 있는 전류 소모량에는 한계가 있다.
한편, 전통적으로 회로 구현시 전류 소모를 줄이는 방법으로서 캐스캐이드(cascade) 방식이 알려져 있으나, 이는 동작전압이 낮아질 경우 구현하기가 어렵다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 제안된 것으로서, 그 목적은, 전류 재사용(current reused) 방식을 적용하여 전압원을 단일화시킴으로서 전류 소모를 현격히 감소시킬 수 있는 저전력 주파수 발생 회로를 제공하는 것이다.
상기와 같은 본 발명의 목적을 달성하기 위하여, 본 발명은, 일정한 범위의 주파수 신호를 발생시키는 전압 제어 발진기; 및 상기 전압 제어 발진기에서 발생된 주파수 신호를 입력받아, 그 정수 배의 주파수 신호를 출력하는 주파수 체배 기(multiplier)를 포함하고, 상기 전압 제어 발진기 및 멀티플라이어가 하나의 전원단과 접지단 사이에 직렬로 연결되어 상기 전원단에서 접지단으로 이어지는 전원 전류의 전달 경로를 형성하는 것을 특징으로 하는 저전력 신호 발생 회로를 제공한다.
또한, 상기 본 발명에 의한 저전력 신호 발생 회로에 있어서, 상기 전압 제어 발진기와 주파수 체배기의 전원 전류 전달 경로 상의 접점과 그라운드 사이에 구비되어 교류 전류 성분을 제거하는 바이패스 캐패시터를 더 포함하는 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시 예를 상세히 설명한다. 다만, 본 발명의 바람직한 실시 예에 대한 동작 원리를 상세하게 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.
또한, 도면 전체에 걸쳐 유사한 기능 및 작용을 하는 부분에 대해서는 동일한 도면 부호를 사용한다.
덧붙여, 명세서 전체에서, 어떤 부분이 다른 부분과 '연결'되어 있다고 할때, 이는 '직접적으로 연결'되어 있는 경우뿐만 아니라, 그 중간에 다른 소자를 사이에 두고 '간접적으로 연결'되어 있는 경우도 포함한다. 또한 어떤 구성 요소를 '포함'한다는 것은, 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것 이 아니라, 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 3은 본 발명의 바람직한 실시 예에 따른 저전력 주파수 발생 회로의 기본 구조를 나타낸 도면이다.
도 3에 도시된 바와 같이, 본 발명에 의한 저전력 주파수 발생 회로는, 일정한 범위의 주파수 신호를 발생시키는 전압 제어 발진기(21)와, 상기 전압 제어 발진기(21)에서 발생된 주파수 신호를 입력받아, 그 정수 배의 주파수 신호를 출력하는 주파수 체배기(multiplier)(22)를 포함하며, 상기 전압 제어 발진기(21) 및 주파수 체배기(22)는 하나의 전원단(VDD)과 접지단 사이에 직렬로 연결되어 상기 전원단(VDD)에서 접지단으로 이어지는 전원 전류의 전달 경로를 형성하도록 구현된다.
더하여, 본 발명에 의한 저전력 신호 발생 회로는, 상기 전압 제어 발진기(21)와 주파수 체배기(22)의 전원 전류 전달 경로 상의 접점과 그라운드 사이에 구비되어 교류 전류 성분을 제거하는 바이패스 캐패시터(23)를 더 구비한다.
상기와 같이 하나의 전원단(VDD)에 전압 제어 발진기(21)와 주파수 체배기(22)를 직렬로 연결하는데 있어서, 상기 도 2에 보인 실시 예에서는 전압 제어 발진기(21)가 전원단에 연결되고, 상기 주파수 체배기가 접지단(22)에 연결되도록 구현하고 있으나, 꼭 이에 한정되지 않는다. 즉, 상기 예와는 반대로, 상기 주파수 체배기(22)가 전원단에 연결되고, 상기 전압 제어 발진기(21)가 접지단에 연결될 수도 있다.
상술한 구성에 의하면, 전원단에 연결된 전압 제어 발진기(21)(다른 예의 경우에는 주파수 체배기(22))에 인가된 전원 전류(I1)가 접지단에 연결된 주파수 체배기(22)(다른 예의 경우에는 전압 제어 발진기(21))로 흘러들어가 재사용됨으로써, 상기 전압 제어 발진기(21) 및 주파수 체배기(22)가 하나의 전원으로 동작된다.
이때, 상기 전압 제어 발진기(21) 및 주파수 체배기(22)는 각각 VDD/2의 전원전압으로 동작하도록 설계된다. 따라서 낮은 전압원으로 동작가능하도록 하기 위해서, 상기 전압 제어 발진기(21) 및 주파수 체배기(22)는 안정적인 바이어스 공급을 위해서 사용되는 전류원을 포함하지 않는다.
상기와 같이 전압 제어 발진기(21) 및 주파수 체배기(22)의 전원 전류 경로가 연결되는 경우, 상기 전압 제어 발진기(21)에서 발생된 교류 전류 성분이 주파수 체배기(22)쪽으로 전달될 수 있다. 이를 위해 본 발명은 상기 바이패스 캐패시터(23)를 상기 전압 제어 발진기(21)와 주파수 체배기(22)의 전원 전류 전달 경로 상의 접점과 접지사이에 구비함으로써, 상기 교류 전원 성분이 접지로 바이패스시킨다.
도 3은 본 발명에 의한 신호 발생 회로의 실제 구현 예를 나타낸 상세 회로도이다.
도 3을 참조하면, 상기 전압 제어 발진기(21)는, 전원단에 직렬로 연결되며 상호 게이트와 드레인이 크로스 결합된 제1,2 트랜지스터(M1,M2)와, 상기 제1,2 트 랜지스터(M1)의 각 드레인 사이에 병렬로 연결된 제1인덕터(L1) 및 제1,2가변 캐패시터(VC1,VC2)로 이루어지며, 상기 제1,2 트랜지스터(M1,M2)의 드레인으로부터 발진 신호(+f1, -f1)가 출력된다.
상기 주파수 체배기(22)는, 상기 제2 트랜지스터(M2)의 소스에 그의 소스가 연결되고, 각각 캐패시터(C1,C2)를 통해 상기 +발진 신호(+f1)가 게이트로 인가되며, 서로 소스와 드레인이 연결된 제3,4 트랜지스터(M3,M4)와, 소스 접지되며 각각 캐패시터(C3,C4)를 통해 상기 -발진 신호(-f1)가 게이트로 인가되며 서로 소스와 드레인이 연결된 제5,6 트랜지스터(M5,M6)와, 상기 제3,4 트랜지스터(M3,M4)의 드레인 접점과 상기 제5,6 트랜지스터(M5,M6)의 드레인 접점 사이에 체배 주파수(예를 들어, 2×f2)에서 공진하도록 병렬 연결된 제2 인덕터(L2) 및 제3,4 가변 캐패시터(VC3,VC4)와, 상기 제3,4 트랜지스터(M3,M4)의 게이트와 드레인 사이에 구비되는 제1,2 저항(R1,R2)과, 상기 제5,6 트랜지스터(M5,M6)의 게이트와 드레인 사이에 구비되는 제3,4 저항(R3,R4)을 포함하여 이루어진다. 상기 제3,4 트랜지스터(M3,M4)의 드레인은 + 체배 주파수(+2f1)를 출력하는 +출력단에 연결되고, 제5,6 트랜지스터(M5,M6)의 드레인은 - 체배 주파수(-2×f1)를 출력하는 -출력단에 연결된다.
상기에서, 전압 제어 발진기(21)의 제1,2 가변 캐패시터(VC1, VC2)는 그의 LC 공진 주파수가 원하는 발진 주파수(예를 들어, f1)가 되도록 그 캐패시턴스 성분이 설정되며, 주파수 체배기(22)의 제3,4 가변 캐패시터(VC3,VC4)는 그의 LC 공 진 주파수가 원하는 체배 주파수(예를 들어, 2×f1)이 되도록 그 캐패시턴스 성분이 설정된다. 특히, 본 실시 예에서는 상기 주파수 체배기(22)가 발진주파수가 2배 주파수 신호를 출력하는 것으로 설명되어 있으나, 이는 예시에 불과하며, 발명의 범위를 한정하기 위한 것은 아니다.
상기 도 3의 회로도를 참조하여 설명하면, 상기 전압 제어 발진기(21)는 전원단에서 인가된 전원 전류(Itank)에 의해 동작하여, 상기 제1,2 가변 캐패시터(VC1,VC2) 및 제1 인덕터(L1)의 공진 주파수를 상기 제1,2 트랜지스터(M1,M2)에 의해 발진시켜 출력한다. 이때, 상기 제1,2 가변 캐패시터(VC1,VC2)의 캐패시턴스를 조정함으로써 그 발진 주파수를 변경할 수 있다.
상기 전원단에서 그라운드방향으로 흐르는 전류(Itank)는 전압 제어 발진기(21)의 제2 트랜지스터(M2)의 소스를 통해 주파수 체배기(22)로 인가되며, 이때, 상기 전원 전류(Itank)에 포함된 교류 성분은 바이패스 캐패시터(23)를 통해 제거된다.
다음으로 상기 제2 트랜지스터(M2)의 소스측으로부터 전원 전류를 인가받은 주파수 체배기(22)는 또한, 상기 전압 제어 발진기(21)로부터 발생된 +/- 발진 신호(+f1,-f1)를 인가받으며, 이는 캐패시터(C1~C4)를 통해서 제1 ~ 제4 트랜지스터(M1~M4)의 게이트로 인가된다. 상기 제1~제4 트랜지스터(M1~M4)의 비선형 특성에 의하여, 그의 드레인으로 상기 입력된 발진 신호(+f1, -f1) 및 그의 고조파 성분이 나타나며, 그 중에서 상기 제3,4 가변 캐패시터(VC3,VC4) 및 제2 인덕터(L2)에 의해 결정된 공진 주파수(2×f1)에 대응하는 주파수 성분이 출력단으로 출력된다.
상기에서, 제1 내지 제4 가변 캐패시터(VC1~VC4)의 캐패시턴스는 원하는 주파수 대역에 따라서 가변되도록 PLL등의 제어 소자를 통해 제어될 수 있다.
도 4는 상술한 실시 예에 따른 주파수 발생 회로의 시뮬레이션 결과를 보인 동작 파형도로서, (a)는 상기 전압 제어 발진기(21)의 출력 파형도이고, (b)는 주파수 체배기(22)의 출력 파형도이다. 도시된 바와 같이, 전압 제어 발진기(21)에서 대략 1.5V의 진폭을 갖는 안정된 발진 신호를 출력하고, 주파수 체배기(22)에서는 대략 600mV의 진폭을 갖는 안정된 2배로 체배된 발진 신호를 안정적으로 출력하는 것을 알 수 있다.
상기의 본 발명에 의한 주파수 발생 회로에서는, 전압 제어 발진기(21)와 주파수 체배기(22)를 모두 포함하는 회로에 있어서, 상기 전압 제어 발진기(21)와 주파수 체배기(22)가 하나의 전압원을 함께 사용하기 때문에, 전압원 설계가 간단해지며, 한 회로에서 사용된 전류를 다른 회로에서 재사용하기 때문에, 전류 소모를 줄일 수 있다.
더하여, 본 발명에 의한 주파수 발생 회로는, 동작 전류를 펄스 형태로 구현함으로써, 평균 전류량을 줄여 전체적인 전류 소모를 더 감소시킬 수 있다.
도 5의 본 발명에 의한 주파수 발생 회로에 있어서의 동작 전류 Itank 및 그 구현 원리를 설명하기 위한 도면이다.
본 발명에 의한 주파수 발생 회로에 흐르는 동작 전류 Itank는 도 5의 (a)와 같은 형태를 갖는다. 이 경우, 출력 신호에 대하여 요구되는 진폭을 맞추면서 전체적인 평균 전류량을 감소시킬 수 있다.
상술한 도 5의 (a)와 같은 전류는 바이어스 전압 Vbias가 일정한 주기의 사인파 형태를 갖도록 하며, 상기 바이어스 전압 Vbias 와 트랜지스터의 임계전압 Vth_p과의 관계가 도 5의 (b)에 도시된 바와 같은 관계를 갖도록 설정함으로써 얻어질 수 있다.
이상에서 설명한 본 발명은 전술한 실시 예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경할 수 있다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 당업자에게 있어 명백할 것이다.
상술한 바에 의하면, 본 발명은 전압 제어 발진기와 주파수 체배기가 동시에 사용되는 회로에 있어서, 전압 제어 발진기(또는 주파수 체배기)에서 사용된 전원 전류를 주파수 체배기(또는 전압 제어 발진기)에서 재사용되도록 전원 라인을 연결하여, 상기 전압 제어 발진기와 주파수 체배기를 하나의 전원으로 구동시킴으로써, 전압원의 설계가 간단해지면, 전류 소모량을 줄일 수 있는 우수한 효과가 있으며, 이를 통해 최근의 통신 기술분야에서 요구되는 저전력 요구를 만족시킬 수 있는 우수한 효과가 있다.
Claims (4)
- 일정한 범위의 주파수 신호를 발생시키는 전압 제어 발진기; 및상기 전압 제어 발진기에서 발생된 주파수 신호를 입력받아, 그 정수 배의 주파수 신호를 출력하는 주파수 체배기(multiplier)를 포함하고,상기 전압 제어 발진기 및 주파수 체배기는 하나의 전원단과 접지단 사이에 직렬로 연결되어 상기 전원단에서 접지단으로 이어지는 전원 전류의 전달 경로를 형성하는 것을 특징으로 하는 저전력 신호 발생 회로.
- 제1항에 있어서,상기 전압 제어 발진기와 주파수 체배기의 전원 전류 전달 경로 상의 접점과 그라운드 사이에 구비되어 교류 전류 성분을 제거하는 바이패스 캐패시터를 더 포함하는 것을 특징으로 하는 저전력 신호 발생 회로.
- 제2항에 있어서,상기 전압 제어 발진기가 전원단에 연결되고, 상기 주파수 체배기가 접지단에 연결되는 것을 특징으로 하는 저전력 신호 발생 회로.
- 제2항에 있어서,상기 주파수 체배기가 전원단에 연결되고, 상기 전압 제어 발진기가 접지단에 연결되는 것을 특징으로 하는 저전력 신호 발생회로.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070061200A KR20080112605A (ko) | 2007-06-21 | 2007-06-21 | 저전력 주파수 발생 회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070061200A KR20080112605A (ko) | 2007-06-21 | 2007-06-21 | 저전력 주파수 발생 회로 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20080112605A true KR20080112605A (ko) | 2008-12-26 |
Family
ID=40370312
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070061200A KR20080112605A (ko) | 2007-06-21 | 2007-06-21 | 저전력 주파수 발생 회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20080112605A (ko) |
-
2007
- 2007-06-21 KR KR1020070061200A patent/KR20080112605A/ko not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6867656B2 (en) | Self-dividing oscillators | |
US7961058B2 (en) | Frequency divider using an injection-locking-range enhancement technique | |
KR101437506B1 (ko) | 주파수 분할기, 주파수 분할기 회로, 및 주파수 분할을 위한 방법 | |
US20110156829A1 (en) | Oscillator combined circuit, semiconductor device, and current reuse method | |
KR100756031B1 (ko) | 커플링 캐패시터를 포함한 4위상 전압제어발진기 | |
KR100691281B1 (ko) | 쿼드러처 전압제어발진기 | |
Lu et al. | A low-power quadrature VCO and its application to a 0.6-V 2.4-GHz PLL | |
US8493105B2 (en) | Injection-locked frequency divider | |
CN103036558B (zh) | 压控振荡器 | |
US8723609B2 (en) | Voltage-controlled oscillator module and method for generating oscillator signals | |
US8217725B2 (en) | Electrical circuit and ring oscillator circuit including even-number inverters | |
Yamamoto et al. | 55GHz CMOS frequency divider with 3.2 GHz locking range | |
CN101183851A (zh) | 一种可降低闪烁噪声的lc正交压控振荡器 | |
US20120249250A1 (en) | Quadrature Voltage Controlled Oscillator | |
Lo et al. | A 5-GHz CMOS LC quadrature VCO with dynamic current-clipping coupling to improve phase noise and phase accuracy | |
RU2646319C1 (ru) | Последовательный резонансный генератор | |
US20140159825A1 (en) | Voltage controlled oscillator with low phase noise and high q inductive degeneration | |
Jalil et al. | A low power 3-stage voltage-controlled ring oscillator in 0.18 µm CMOS process for active RFID transponder | |
CN106209086A (zh) | 电压控制环形振荡器 | |
TWI450492B (zh) | 電感電容振盪器 | |
US20140159782A1 (en) | Divide-By-Three Injection-Locked Frequency Divider | |
CN106788410A (zh) | 利用注入锁定环形振荡器产生正交本振信号的电路 | |
CN102201785A (zh) | 一种超低功耗压控振荡器电路及其信号处理方法 | |
Bhardwaj et al. | A 0.11 mm 2, 5.7-to-6.7 GHz, parametrically pumped quadrature LC-VCO with digital outputs | |
Neeraja et al. | Review of Ultra Low Power Receiver Front-end Designs |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |