JP5512816B2 - 2分周インジェクションロックリング発振器回路 - Google Patents
2分周インジェクションロックリング発振器回路 Download PDFInfo
- Publication number
- JP5512816B2 JP5512816B2 JP2012528100A JP2012528100A JP5512816B2 JP 5512816 B2 JP5512816 B2 JP 5512816B2 JP 2012528100 A JP2012528100 A JP 2012528100A JP 2012528100 A JP2012528100 A JP 2012528100A JP 5512816 B2 JP5512816 B2 JP 5512816B2
- Authority
- JP
- Japan
- Prior art keywords
- channel transistor
- ilro
- coupled
- lead
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B27/00—Generation of oscillations providing a plurality of outputs of the same frequency but differing in phase, other than merely two anti-phase outputs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
- H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
- H03B5/1212—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
- H03B5/1228—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more field effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
- H03B2200/006—Functional aspects of oscillators
- H03B2200/0074—Locking of an oscillator by injecting an input signal directly into the oscillator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
- H03B2200/006—Functional aspects of oscillators
- H03B2200/0078—Functional aspects of oscillators generating or using signals in quadrature
Description
Claims (22)
- 第1Nチャネルトランジスタ及び第2Nチャネルトランジスタを備え、第1Nチャネルトランジスタのドレインが第1出力ノードであり、第2Nチャネルトランジスタのドレインが第2出力ノードであり、第1Nチャネルトランジスタのゲートが前記第2出力ノードに結合され、前記第2Nチャネルトランジスタのゲートが前記第1出力ノードに結合された第1クロスカップルトランジスタ対と、
前記第1Nチャネルトランジスタのソースに結合された第1リードと、前記第2Nチャネルトランジスタのソースに結合された第2リードとを有し、前記第1および第2出力ノードにおいて第1出力信号の電圧スイングを増加させる、第1キャパシタと、
第1電流注入回路と、
第1リード及び第2リードを有する第1負荷抵抗であって、前記第1負荷抵抗の前記第1リードが前記第1出力ノードに結合された前記第1負荷抵抗と、
第1リード及び第2リードを有する第2負荷抵抗であって、前記第2負荷抵抗の前記第1リードが前記第2出力ノードに結合され、前記第1負荷抵抗の前記第2リード及び前記第2負荷抵抗の前記第2ノードが電源電圧ノードに結合された前記第2負荷抵抗と
を備える第1インジェクションロックリング発振器(ILRO:Injection-locked Ring Oscillator)を備え、
前記第1電流注入回路は、
ソース、ドレイン、及びゲートを有する第3Nチャネルトランジスタであって、前記第3Nチャネルトランジスタの前記ドレインが前記第1Nチャネルトランジスタの前記ソースに結合され、前記第3Nチャネルトランジスタの前記ゲートが前記第1電流注入回路の前記第1入力ノードに結合された前記第3Nチャネルトランジスタと、
ソース、ドレイン、及びゲートを有する第4Nチャネルトランジスタであって、前記第4Nチャネルトランジスタの前記ドレインが前記第2Nチャネルトランジスタの前記ソースに結合され、前記第4Nチャネルトランジスタの前記ゲートが前記第1電流注入回路の前記第1入力ノードに結合された前記第4Nチャネルトランジスタと、を備え、
前記第1ILROは、
前記第1ILROに与えられる1つの入力信号のみに基づいて、前記第1出力ノードにおける第1出力信号を第1電圧状態から第2電圧状態へと駆動し、前記1つの入力信号は前記第1入力ノードに与えられる、
周波数分周器(frequency divider)。 - 前記1つの入力信号は、第1周波数で発振し、
前記第1出力信号は、第2周波数で発振し、
前記第1周波数は、前記第2周波数の2倍である、請求項1の周波数分周器。 - 第5Nチャネルトランジスタ及び第6Nチャネルトランジスタを含み、前記第5Nチャネルトランジスタのドレインが第3出力ノードであり、前記第6Nチャネルトランジスタのドレインが第4出力ノードであり、前記第5Nチャネルトランジスタのゲートが前記第4出力ノードに結合され、前記第6Nチャネルトランジスタのゲートが前記第3出力ノードに結合された第2クロスカップルトランジスタ対と、
前記第5Nチャネルトランジスタの前記ソースに結合された第1リードと、前記第6Nチャネルトランジスタの前記ソースに結合された第2リードとを有し、前記第3および第4出力ノードにおいて第2出力信号の電圧スイングを増加させる第2キャパシタと、
前記第5Nチャネルトランジスタの前記ソースに結合された第1リードと、前記第6Nチャネルトランジスタの前記ソースに結合された第2リードと、第2入力ノードとを有する第2電流注入回路と
を備える第2インジェクションロックリング発振器(ILRO)を更に備える請求項1の周波数分周器。 - 差動入力信号が、前記第1電流注入回路の前記第1入力ノードと前記第2電流注入回路の前記第2入力ノードとの間に与えられ、
同相(I:in-phase)差動出力信号が、前記第1ILROの前記第1及び第2出力ノード間に与えられ、
直交位相(Q:quadrature)差動出力信号が、前記第2ILROの前記第3及び第4出力ノード間に与えられる、請求項3の周波数分周器。 - 前記第1ILROは、
ソース、ドレイン、及びゲートを有する第5Nチャネルトランジスタであって、前記第5Nチャネルトランジスタの前記ドレインが前記第2ILROの前記第3出力ノードに結合され、前記第5Nチャネルトランジスタの前記ゲートが第1交流(AC)結合キャパシタを介して前記第1Nチャネルトランジスタの前記ソースに結合された前記第5Nチャネルトランジスタと、
ソース、ドレイン、及びゲートを有する第6Nチャネルトランジスタであって、前記第6Nチャネルトランジスタの前記ドレインが前記第2ILROの前記第4出力ノードに結合され、前記第6Nチャネルトランジスタの前記ゲートが第2交流(AC)結合キャパシタを介して前記第2Nチャネルトランジスタの前記ソースに結合され、前記第5Nチャネルトランジスタの前記ソース及び前記第6Nチャネルトランジスタの前記ソースが電流源に結合された前記第6Nチャネルトランジスタと
を更に備える請求項3の周波数分周器。 - 同相(I:in-phase)差動出力信号が、前記第1及び第2出力ノード間に与えられ、
直交位相(Q:quadrature)差動出力信号が、前記第1Nチャネルトランジスタの前記ソースと前記第2Nチャネルトランジスタの前記ソースとの間に与えられる、請求項1の周波数分周器。 - 第2入力ノード、第3出力ノード、及び第4出力ノードを有する第2インジェクションロックリング発振器(ILRO)と、
第3入力ノード、第5出力ノード、及び第6出力ノードを有する第3インジェクションロックリング発振器(ILRO)と
を備え、前記第3ILROの前記第5出力ノードは前記第1ILROの前記第1入力ノードに結合され、前記第3ILROの前記第6出力ノードは前記第2ILROの前記第2入力ノードに結合される、請求項1の周波数分周器。 - 第3入力信号が第1周波数で前記第3入力ノードに与えられ、
第2周波数の同相(I:in-phase)差動出力信号が、前記第1ILROの前記第1及び第2出力ノード間に与えられ、
直交位相(Q:quadrature)差動出力信号が、前記第2ILROの前記第3及び第4出力ノード間に与えられ、
前記第1周波数は前記第2周波数の4倍である、請求項7の周波数分周器。 - 前記電流注入回路の前記第3Nチャネルトランジスタの前記ソース及び前記第4Nチャネルトランジスタの前記ソースはグランドノードに結合される、請求項1の周波数分周器。
- 前記第1ILROのゲイン値は2より大きい、請求項1の周波数分周器。
- 第1周波数の第1発振信号を受信する第1入力リードと、第2周波数の同相(I:in-phase)差動出力信号を出力する第1出力リード及び第2出力リードとを有し、前記第1周波数が前記第2周波数の2倍である第1インジェクションロックリング発振器(ILRO:Injection-locked Ring Oscillator)を備え、該ILROは、
第1Nチャネルトランジスタ及び第2Nチャネルトランジスタを含み、前記第1Nチャネルトランジスタのドレインが前記第1出力リードに結合され、前記第2Nチャネルトランジスタのドレインが前記第2出力リードに結合されたクロスカップルトランジスタ対と、
前記第1Nチャネルトランジスタのソースに結合された第1リードと、前記第2Nチャネルトランジスタのソースに結合された第2リードとを有し、前記同相(I)差動出力信号の電圧スイングを増加させるキャパシタと、
前記第1Nチャネルトランジスタの前記ソースに結合された第1リードと、前記第2Nチャネルトランジスタの前記ソースに結合された第2リードと、前記第1ILROの前記第1入力リードに結合された第3リードとを有する電流注入回路と、
第1リード及び第2リードを有する第1負荷抵抗であって、前記第1負荷抵抗の前記第1リードが前記第1出力ノードに結合された前記第1負荷抵抗と、
第1リード及び第2リードを有する第2負荷抵抗であって、前記第2負荷抵抗の前記第1リードが前記第2出力ノードに結合され、前記第1負荷抵抗の前記第2リード及び前記第2負荷抵抗の前記第2ノードが電源電圧ノードに結合された前記第2負荷抵抗と
を備え、
前記第1ILROは、
前記第1ILROに与えられる1つの入力信号のみに基づいて、前記第1出力ノードにおける第1出力信号を第1電圧状態から第2電圧状態へと駆動し、前記1つの入力信号は前記第1発振信号であり、
前記第1ILROと実質的に等しい構成であり、第2発振信号を受信する第2入力リードと、直交位相(Q:quadrature)差動出力信号を出力する第3出力リード及び第4出力リードとを有する第2ILROを更に備え、
前記第1発振信号と前記第2発振信号は差動入力信号であり、
前記同相(I)信号と前記直交位相(Q)信号は、約90°位相がずれている、
周波数分周器。 - 前記第1ILROのゲイン値は2より大きい、請求項1の周波数分周器。
- 第1電流注入回路を介して与えられる第1入力信号のデジタルhigh状態に応答して、第1インジェクションロックリング発振器(ILRO:Injection-locked Ring Oscillator)の第1出力ノードに与えられた電圧を第1電圧状態にラッチすることであって、
ソース、ドレイン、及びゲートを有する第3Nチャネルトランジスタであって、前記第3Nチャネルトランジスタの前記ドレインが、クロスカップルトランジスタ対の第1Nチャネルトランジスタのソースと、第1キャパシタの第1リードとに結合され、前記第3Nチャネルトランジスタの前記ゲートが前記第1電流注入回路の前記第1入力ノードに結合された前記第3Nチャネルトランジスタと、
ソース、ドレイン、及びゲートを有する第4Nチャネルトランジスタであって、前記第4Nチャネルトランジスタの前記ドレインが前記クロスカップルトランジスタ対の第2Nチャネルトランジスタのソースと、第1キャパシタの第2リードとに結合され、前記第4Nチャネルトランジスタの前記ゲートが前記第1電流注入回路の前記第1入力ノードに結合された前記第4Nチャネルトランジスタと、を備え、回路電源電圧を第1負荷抵抗値で割った値に実質的に等しい電流が前記クロスカップルトランジスタの前記第1Nチャネルトランジスタに流れることと、
前記第1電流注入回路を介して与えられる前記第1入力信号のデジタルlow状態に応答して、第1出力ノードに与えられた前記電圧を第2電圧状態にトグルすること(toggling)であって、前記第1入力信号は前記ILROに与えられる唯一の入力信号であり、前記第1出力ノードに与えられた前記電圧が第1キャパシタの両端のインテグレイトチャージ(integrating charge)によって増大されることと
を備える方法。 - 回路グランド電圧及び前記回路電源電圧は前記第1ILROに供給され、
前記第1電圧状態は前記回路グランド電圧から100ミリボルト以内であり、前記第2電圧状態は前記回路電源電圧から50ミリボルト以内である、請求項13の方法。 - 前記第1電流注入回路を介して与えられる前記第1入力信号の前記デジタルhigh状態に応答して、前記第1ILROの第2出力ノードに与えられた電圧を前記第2電圧状態にラッチすることであって、前記第1ILROの第2Nチャネルトランジスタに実質的に電流が流れないことと、
前記第1電流注入回路を介して与えられる前記第1入力信号の前記デジタルlow状態に応答して、第2出力ノードに与えられた前記電圧を前記第1電圧状態にトグルすることであって、前記第2出力ノードの前記電圧が前記第1キャパシタの両端のインテグレイトチャージによって低減されることと
を更に備える請求項13の方法。 - 前記第1ILROは、周波数分周器回路の一部である、請求項15の方法。
- 前記第1ILROの前記第1出力ノードと前記第2出力ノードとの間に与えられた差動出力信号を受信すること
を更に備える請求項15の方法。 - 第2入力信号のデジタルhigh状態に応答して、第2ILROの第3出力ノードに与えられた電圧と前記第2ILROの第4出力ノードに与えられた電圧とをラッチすることと、
前記第2入力信号のデジタルhigh状態に応答して、前記第2ILROの前記第3出力ノードに与えられた前記電圧と前記第2ILROの前記第4出力ノードに与えられた前記電圧とをトグルすることと
を更に備え、前記第1入力信号は、前記第2入力信号に対して約180°位相がずれている、請求項15の方法。 - 第3入力信号のデジタルhigh状態に応答して、第3ILROの第5出力ノードに与えられた前記電圧と前記第3ILROの第6出力ノードに与えられた前記電圧とをラッチすることと、
前記第3入力信号のデジタルhigh状態に応答して、前記第3ILROの前記第5出力ノードに与えられた前記電圧と前記第3ILROの前記第6出力ノードに与えられた前記電圧とをトグルすることと
を更に備え、前記第5出力ノードは前記第1入力信号を前記第1ILROに供給し、前記第6出力ノードは前記第2入力信号を前記第2ILROに供給する、請求項18の方法。 - 前記第1ILROの第3電圧ノードに与えられた電圧信号を反転することであって、これにより反転電圧信号を生成することと、
前記反転電圧信号を前記第2ILROの前記第1出力ノードに送信することと
を更に備える請求項18の方法。 - 第1入力信号を固定された整数(fixed-integer)によって周波数分割し(frequency dividing)、これにより同相(in-phase)差動出力信号を生成する手段と
を備え、前記周波数分割する手段は第1キャパシタを含み、少なくとも部分的に(at least in part)前記第1キャパシタは、前記I差動出力信号の電圧スイングを増加させ、前記周波数分割する手段は第1インジェクションロックリング発振器(ILRO:Injection-locked Ring Oscillator)を備える、周波数分周器回路、
前記第1ILROは、
第1Nチャネルトランジスタ及び第2Nチャネルトランジスタを含むクロスカップルトランジスタ対と、
第1リード及び第2リードを有する第1負荷抵抗であって、前記第1負荷抵抗の前記第1リードが前記第1出力ノードに結合された前記第1負荷抵抗と、
第1リード及び第2リードを有する第2負荷抵抗であって、前記第2負荷抵抗の前記第1リードが前記第2出力ノードに結合され、前記第1負荷抵抗の前記第2リード及び前記第2負荷抵抗の前記第2ノードが電源電圧ノードに結合された前記第2負荷抵抗と、
前記周波数分周器回路への第1入力信号を第1電流注入回路を介して受信するコンダクタと、を備え、前記第1電流注入回路は、
ソース、ドレイン、及びゲートを有する第3Nチャネルトランジスタであって、前記第3Nチャネルトランジスタの前記ドレインが前記周波数分割する手段の前記第1Nチャネルトランジスタのソースと、前記第1キャパシタの第1リードとに結合され、前記第3Nチャネルトランジスタの前記ゲートが前記第1電流注入回路の前記第1入力ノードに結合された前記第3Nチャネルトランジスタと、
ソース、ドレイン、及びゲートを有する第4Nチャネルトランジスタであって、前記第4Nチャネルトランジスタの前記ドレインが前記周波数分割する手段の前記第2Nチャネルトランジスタのソースと、前記第1キャパシタの第2リードとに結合され、前記第4Nチャネルトランジスタの前記ゲートが前記第1電流注入回路の前記第1入力ノードに結合された前記第4Nチャネルトランジスタと、を備え、
前記第1ILROは、前記第1ILROに与えられる前記第1入力信号のみに基づいて、前記第1出力ノードにおける第1出力信号を第1電圧状態から第2電圧状態へと駆動し、前記第1入力信号は前記第1入力ノードに与えられる、
周波数分周器(frequency divider)。 - 前記周波数分周器回路への第2入力信号を受信する第2コンダクタを更に備え、
前記第1入力信号及び前記第2入力信号は差動入力信号であり、
前記手段は前記第2入力信号を周波数分割して、これにより直交位相(Q:quadrature)差動出力信号を生成し、
前記手段はまた、第2キャパシタを備え、
少なくとも部分的に(at least in part)前記第2キャパシタは、前記Q差動出力信号の第2電圧スイングを増加させる、請求項21の周波数分周器回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/553,498 | 2009-09-03 | ||
US12/553,498 US8487670B2 (en) | 2009-09-03 | 2009-09-03 | Divide-by-two injection-locked ring oscillator circuit |
PCT/US2010/047877 WO2011029041A1 (en) | 2009-09-03 | 2010-09-03 | Divide-by-two injection-locked ring oscillator circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013504268A JP2013504268A (ja) | 2013-02-04 |
JP5512816B2 true JP5512816B2 (ja) | 2014-06-04 |
Family
ID=43037193
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012528100A Active JP5512816B2 (ja) | 2009-09-03 | 2010-09-03 | 2分周インジェクションロックリング発振器回路 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8487670B2 (ja) |
EP (1) | EP2474093B1 (ja) |
JP (1) | JP5512816B2 (ja) |
KR (1) | KR101437506B1 (ja) |
CN (1) | CN102484449B (ja) |
WO (1) | WO2011029041A1 (ja) |
Families Citing this family (50)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8615205B2 (en) * | 2007-12-18 | 2013-12-24 | Qualcomm Incorporated | I-Q mismatch calibration and method |
US8970272B2 (en) * | 2008-05-15 | 2015-03-03 | Qualcomm Incorporated | High-speed low-power latches |
US8712357B2 (en) * | 2008-11-13 | 2014-04-29 | Qualcomm Incorporated | LO generation with deskewed input oscillator signal |
US8718574B2 (en) | 2008-11-25 | 2014-05-06 | Qualcomm Incorporated | Duty cycle adjustment for a local oscillator signal |
US8847638B2 (en) * | 2009-07-02 | 2014-09-30 | Qualcomm Incorporated | High speed divide-by-two circuit |
US8791740B2 (en) * | 2009-07-16 | 2014-07-29 | Qualcomm Incorporated | Systems and methods for reducing average current consumption in a local oscillator path |
US8212592B2 (en) * | 2009-08-20 | 2012-07-03 | Qualcomm, Incorporated | Dynamic limiters for frequency dividers |
JP5829264B2 (ja) * | 2010-03-23 | 2015-12-09 | ユニヴァーシティ オブ ワシントン | 周波数逓倍トランシーバ |
US8854098B2 (en) | 2011-01-21 | 2014-10-07 | Qualcomm Incorporated | System for I-Q phase mismatch detection and correction |
US8829954B2 (en) * | 2011-03-23 | 2014-09-09 | Qualcomm Incorporated | Frequency divider circuit |
US9099956B2 (en) | 2011-04-26 | 2015-08-04 | King Abdulaziz City For Science And Technology | Injection locking based power amplifier |
US8779810B2 (en) | 2011-07-15 | 2014-07-15 | Qualcomm Incorporated | Dynamic divide by 2 with 25% duty cycle output waveforms |
US8570108B2 (en) * | 2011-08-05 | 2013-10-29 | Qualcomm Incorporated | Injection-locking a slave oscillator to a master oscillator with no frequency overshoot |
TW201316676A (zh) * | 2011-10-14 | 2013-04-16 | Ind Tech Res Inst | 注入式除頻器 |
TWI442739B (zh) * | 2011-12-02 | 2014-06-21 | Univ Nat Sun Yat Sen | 應用注入鎖定技術之極座標接收機 |
US8626106B2 (en) | 2011-12-06 | 2014-01-07 | Tensorcom, Inc. | Method and apparatus of an input resistance of a passive mixer to broaden the input matching bandwidth of a common source/gate LNA |
WO2013085971A1 (en) * | 2011-12-06 | 2013-06-13 | Tensorcom, Inc. | An injection locked divider with injection point located at a tapped inductor |
US9264282B2 (en) | 2013-03-15 | 2016-02-16 | Innophase, Inc. | Polar receiver signal processing apparatus and methods |
US9024696B2 (en) | 2013-03-15 | 2015-05-05 | Innophase Inc. | Digitally controlled injection locked oscillator |
US8929486B2 (en) | 2013-03-15 | 2015-01-06 | Innophase Inc. | Polar receiver architecture and signal processing methods |
US9154077B2 (en) | 2012-04-12 | 2015-10-06 | Qualcomm Incorporated | Compact high frequency divider |
US20140159782A1 (en) * | 2012-12-07 | 2014-06-12 | Michael Peter Kennedy | Divide-By-Three Injection-Locked Frequency Divider |
US9083588B1 (en) | 2013-03-15 | 2015-07-14 | Innophase, Inc. | Polar receiver with adjustable delay and signal processing metho |
US9219486B2 (en) * | 2013-11-18 | 2015-12-22 | California Institute Of Technology | Quadrature-based injection locking of ring oscillators |
US9300249B2 (en) * | 2014-07-22 | 2016-03-29 | Qualcomm Incorporated | Differential crystal oscillator circuit |
CN104184484B (zh) * | 2014-08-06 | 2016-10-05 | 杭州电子科技大学 | 一种注入锁定振荡器及无线接收射频前端 |
US9813033B2 (en) | 2014-09-05 | 2017-11-07 | Innophase Inc. | System and method for inductor isolation |
US10536309B2 (en) | 2014-09-15 | 2020-01-14 | Analog Devices, Inc. | Demodulation of on-off-key modulated signals in signal isolator systems |
US9660848B2 (en) * | 2014-09-15 | 2017-05-23 | Analog Devices Global | Methods and structures to generate on/off keyed carrier signals for signal isolators |
US10270630B2 (en) | 2014-09-15 | 2019-04-23 | Analog Devices, Inc. | Demodulation of on-off-key modulated signals in signal isolator systems |
US9998301B2 (en) | 2014-11-03 | 2018-06-12 | Analog Devices, Inc. | Signal isolator system with protection for common mode transients |
US9564880B2 (en) | 2014-12-23 | 2017-02-07 | Motorola Solutions, Inc. | Systems and methods for generating injection-locked, frequency-multiplied output signals |
US9497055B2 (en) | 2015-02-27 | 2016-11-15 | Innophase Inc. | Method and apparatus for polar receiver with digital demodulation |
US10158509B2 (en) | 2015-09-23 | 2018-12-18 | Innophase Inc. | Method and apparatus for polar receiver with phase-amplitude alignment |
US9673828B1 (en) | 2015-12-02 | 2017-06-06 | Innophase, Inc. | Wideband polar receiver architecture and signal processing methods |
US9673829B1 (en) | 2015-12-02 | 2017-06-06 | Innophase, Inc. | Wideband polar receiver architecture and signal processing methods |
US10326460B2 (en) | 2017-01-19 | 2019-06-18 | Samsung Electronics Co., Ltd. | Wide-range local oscillator (LO) generators and apparatuses including the same |
US10122397B2 (en) | 2017-03-28 | 2018-11-06 | Innophase, Inc. | Polar receiver system and method for Bluetooth communications |
US10503122B2 (en) | 2017-04-14 | 2019-12-10 | Innophase, Inc. | Time to digital converter with increased range and sensitivity |
US10108148B1 (en) | 2017-04-14 | 2018-10-23 | Innophase Inc. | Time to digital converter with increased range and sensitivity |
US10523254B2 (en) * | 2017-07-20 | 2019-12-31 | Qualcomm Incorporated | Mixer S11 control via sum component termination |
US11095296B2 (en) | 2018-09-07 | 2021-08-17 | Innophase, Inc. | Phase modulator having fractional sample interval timing skew for frequency control input |
US10840921B2 (en) | 2018-09-07 | 2020-11-17 | Innophase Inc. | Frequency control word linearization for an oscillator |
US10622959B2 (en) | 2018-09-07 | 2020-04-14 | Innophase Inc. | Multi-stage LNA with reduced mutual coupling |
US10942255B2 (en) * | 2018-10-11 | 2021-03-09 | Globalfoundries U.S. Inc. | Apparatus and method for integrating self-test oscillator with injection locked buffer |
US11070196B2 (en) | 2019-01-07 | 2021-07-20 | Innophase Inc. | Using a multi-tone signal to tune a multi-stage low-noise amplifier |
US10728851B1 (en) | 2019-01-07 | 2020-07-28 | Innophase Inc. | System and method for low-power wireless beacon monitor |
US11431358B2 (en) * | 2019-08-23 | 2022-08-30 | Samsung Electronics Co., Ltd. | Device and method for upconverting signal in wireless communication system |
CN111865297B (zh) * | 2020-07-27 | 2024-02-23 | 北京兆芯电子科技有限公司 | 高速差分分频器 |
WO2024005813A1 (en) * | 2022-06-30 | 2024-01-04 | Intel Corporation | Apparatus, system, and method of local oscillator (lo) generator |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8089324B2 (en) | 2006-08-05 | 2012-01-03 | Min Ming Tarng | Varactor-free amplitude controlled oscillator(ACO) for system on chip and system on card Xtaless clock SOC |
JP2004502371A (ja) * | 2000-06-26 | 2004-01-22 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 絶縁増幅器を備える直角位相高周波発振器 |
US7062247B2 (en) * | 2002-05-15 | 2006-06-13 | Nec Corporation | Active double-balanced mixer |
US6911870B2 (en) * | 2002-08-02 | 2005-06-28 | Agere Systems, Inc. | Quadrature voltage controlled oscillator utilizing common-mode inductive coupling |
US7228977B2 (en) | 2003-06-16 | 2007-06-12 | Whirlpool Corporation | Workroom storage system |
US6946917B2 (en) | 2003-11-25 | 2005-09-20 | Texas Instruments Incorporated | Generating an oscillating signal according to a control current |
US20050253659A1 (en) * | 2004-05-14 | 2005-11-17 | Pierre Favrat | Current-controlled quadrature oscillator using differential gm/C cells incorporating amplitude limiters |
US7521976B1 (en) | 2004-12-08 | 2009-04-21 | Nanoamp Solutions, Inc. | Low power high speed latch for a prescaler divider |
KR100818241B1 (ko) * | 2005-02-14 | 2008-04-01 | 삼성전자주식회사 | 쿼드러쳐 전압 제어 발진기 |
KR100802119B1 (ko) * | 2005-02-28 | 2008-02-11 | 삼성전자주식회사 | 스위치를 이용한 가변 축퇴 임피던스 제공회로, 및 이를 이용한 전자회로 |
US7515011B2 (en) | 2005-08-03 | 2009-04-07 | Farnworth Warren M | Microwave routing element, methods of routing microwaves and systems including same |
US7557664B1 (en) | 2005-10-31 | 2009-07-07 | University Of Rochester | Injection-locked frequency divider |
US7414481B2 (en) * | 2006-01-30 | 2008-08-19 | University Of Washington | Receiver with colpitts differential oscillator, colpitts quadrature oscillator, and common-gate low noise amplifier |
KR100756031B1 (ko) * | 2006-04-10 | 2007-09-05 | 삼성전기주식회사 | 커플링 캐패시터를 포함한 4위상 전압제어발진기 |
US20080164955A1 (en) * | 2007-01-04 | 2008-07-10 | Pfeiffer Ullrich R | Voltage controlled oscillator circuits and methods using variable capacitance degeneration for increased tuning range |
JP5145988B2 (ja) * | 2007-02-27 | 2013-02-20 | セイコーエプソン株式会社 | 発振回路、発振器 |
US7737797B2 (en) | 2007-11-07 | 2010-06-15 | Mediatek Inc. | Controllable oscillating system and related method for selectively adjusting currents passing through cross-coupling driving device |
US20090251227A1 (en) | 2008-04-03 | 2009-10-08 | Jasa Hrvoje Hery | Constant gm oscillator |
US8212592B2 (en) | 2009-08-20 | 2012-07-03 | Qualcomm, Incorporated | Dynamic limiters for frequency dividers |
-
2009
- 2009-09-03 US US12/553,498 patent/US8487670B2/en not_active Expired - Fee Related
-
2010
- 2010-09-03 CN CN201080039073.1A patent/CN102484449B/zh active Active
- 2010-09-03 EP EP10754386.0A patent/EP2474093B1/en not_active Not-in-force
- 2010-09-03 WO PCT/US2010/047877 patent/WO2011029041A1/en active Application Filing
- 2010-09-03 KR KR1020127008630A patent/KR101437506B1/ko active IP Right Grant
- 2010-09-03 JP JP2012528100A patent/JP5512816B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
EP2474093B1 (en) | 2017-10-18 |
CN102484449A (zh) | 2012-05-30 |
KR101437506B1 (ko) | 2014-09-03 |
JP2013504268A (ja) | 2013-02-04 |
CN102484449B (zh) | 2015-03-11 |
KR20120062869A (ko) | 2012-06-14 |
US8487670B2 (en) | 2013-07-16 |
EP2474093A1 (en) | 2012-07-11 |
US20110050296A1 (en) | 2011-03-03 |
WO2011029041A1 (en) | 2011-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5512816B2 (ja) | 2分周インジェクションロックリング発振器回路 | |
US9374100B2 (en) | Low power LO distribution using a frequency-multiplying subharmonically injection-locked oscillator | |
US8570076B2 (en) | Parallel path frequency divider circuit | |
US8212592B2 (en) | Dynamic limiters for frequency dividers | |
JP5502998B2 (ja) | 高速デバイド−バイ−ツー回路 | |
JP5259823B2 (ja) | 三分周直交位相周波数分周器 | |
CN101540603A (zh) | 用于高频信号的功效推挽式缓冲电路、系统和方法 | |
TWI381642B (zh) | 信號源裝置及用以產生一輸出信號之信號源裝置 | |
US11646722B2 (en) | Clock generator circuit for generating duty cycle clock signals at low power | |
Khan et al. | Low power LC-quadrature VCO with superior phase noise performance in 0.13 µm RF-CMOS process for modern WLAN application | |
Rady et al. | An ultra low power integrated radio TX link supplied from a switched capacitor DC–DC converter in 65-nm CMOS achieving 2 mbps | |
US10637521B1 (en) | 25% duty cycle clock generator having a divider with an inverter ring arrangement | |
JP2010283682A (ja) | ローカル信号生成回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130827 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20131028 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20131105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140225 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140326 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5512816 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |