CN102473592A - 使用硅纳米粒子流体以原位控制一组掺杂剂扩散分布的方法 - Google Patents

使用硅纳米粒子流体以原位控制一组掺杂剂扩散分布的方法 Download PDF

Info

Publication number
CN102473592A
CN102473592A CN201080033759XA CN201080033759A CN102473592A CN 102473592 A CN102473592 A CN 102473592A CN 201080033759X A CN201080033759X A CN 201080033759XA CN 201080033759 A CN201080033759 A CN 201080033759A CN 102473592 A CN102473592 A CN 102473592A
Authority
CN
China
Prior art keywords
substrate
sheet resistance
minutes
temperature
environment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201080033759XA
Other languages
English (en)
Inventor
G·斯卡尔德拉
D·泊普拉维斯基
M·罗伯斯
S·夏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innovalight Inc
Original Assignee
Innovalight Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innovalight Inc filed Critical Innovalight Inc
Publication of CN102473592A publication Critical patent/CN102473592A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Sustainable Development (AREA)
  • Photovoltaic Devices (AREA)

Abstract

本发明公开了一种在基板上形成多掺杂结的方法。所述方法包括以下步骤：用硼原子掺杂所述基板的正面，并且以图案形式沉积油墨，所述油墨包含一组纳米粒子和一组溶剂；以及在烘焙环境中将所述基板加热至介于约200℃和约800℃之间的第一温度并持续介于约3分钟和约20分钟之间的第一时间段以生成致密膜油墨图案；将所述基板在第二温度下、在具有沉积环境的扩散炉中暴露于掺杂剂源并持续第二时间段，所述沉积环境包括POCh、N2载气、主要N2气体和反应性O2气体，其中所述N2载气与O2气体的比率介于约1∶1至约1.5∶1之间。

Description

使用硅纳米粒子流体以原位控制一组掺杂剂扩散分布的方法
相关申请的交叉引用
本专利申请要求于2009年7月2日提交的美国临时专利申请61/222,628和于2009年7月21日提交的美国专利申请12/506,811的权益，所述专利申请全文均以引用方式并入本文中。
发明领域
本公开一般来讲涉及p-n结，具体地讲涉及使用硅纳米粒子流体以原位控制一组掺杂剂扩散分布的方法。
发明背景
太阳能电池将太阳能直接转化为直流电能。一般被构造成光电二极管的太阳能电池允许光透入金属触点附近，使得生成的载流子(电子或空穴(不含电子))可按电流形式来提取。并且和大多数其他二极管一样，光电二极管通过组合p-型和n-型半导体以形成结而形成。
因此电场(或内置电位)中结的p-型侧上的电子可被吸引到n-型区域(通常掺有磷)并受到p-型区域(通常掺有硼)排斥，而电场中结的n-型侧上的空穴因此可被吸引到p-型区域并受到n-型区域排斥。通常，n-型区域和/或p-型区域可各自分别包括不同水平的相对掺杂剂浓度，通常显示为n-、n+、n++、p-、p+、p++等。内置电位和因此电场大小通常取决于两个相邻的层之间的掺杂水平。
实质地影响太阳能电池性能的载流子寿命(复合寿命)被定义为过剩的少数载流子(半导体区域中的非掺杂载流子)复合而导致电流无法传导所经历的平均时间。同样，扩散长度为载流子复合前迁移的平均距离。一般来讲，尽管增加掺杂剂浓度会提高导电性，但其往往也会增加复合。因此，复合寿命或复合长度越短，金属区域一定就越接近生成载流子的位置。
大多数太阳能电池通常在硅基板上形成，硅基板上掺有第一掺杂剂(通常为硼)以形成吸收区，第二反向掺杂剂(通常为磷)在其上扩散而形成发射区，从而完成p-n结。在添加钝化和抗反射涂层后，可添加金属触点(发射极上的细栅和主栅以及吸收体背部的垫片)以提取生成的电荷。具体地讲，必须针对载流子收集以及与金属电极的接触来优化发射极掺杂剂浓度。
一般来讲，发射区中低浓度的(取代型)掺杂剂原子将导致低复合(从而得到更高的太阳能电池效率)，以及与金属电极的不良电接触。相反地，高浓度的(取代型)掺杂剂原子将导致高复合(从而降低太阳能电池效率)，以及与金属电极的低电阻欧姆接触。通常，为了降低制造成本，单掺杂剂扩散一般用于形成发射极，掺杂浓度按低复合和低电阻欧姆接触间的折衷进行选择。因此，潜在的太阳能电池效率(太阳光转化为电的百分比)受到限制。
一种解决方案为使用双掺杂的或选择性发射极。选择性发射极使用针对低复合而优化的第一轻掺杂区域，以及针对低电阻欧姆金属触点而优化的第二重掺杂区域(掺杂剂类型相同)。然而，选择性发射极构型可能难以在一步扩散过程中实现并且可能涉及若干个掩蔽步骤，因此增加了制造成本。此外，由于在高掺杂和低掺杂发射区之间通常不存在可视界线，在此前沉积的高掺杂区域上金属触点的对齐可能比较困难。
和发射区一样，BSF(背表面场)的沉积可能也存在问题。BSF通常为位于太阳能电池背面的区域，这趋于使吸收区中的少数载流子受到后表面的高复合区域和基板的金属化区域的排斥。一般来讲，BSF可使用与吸收区中所用类型相同的掺杂剂来形成。在这种情况下，BSF中的掺杂剂原子浓度要选择为比用于掺杂吸收区更高的浓度，从而在基板本体和后表面之间形成势垒。BSF通常使用铝(或其他沉积材料)来形成，一般来讲首先丝网印刷在太阳能电池背部，然后与正面金属触点(通常由丝网印刷的银浆形成)一起在带式炉中共烧。通常，基板中的硅原子趋于在铝中扩散，随后重结晶，从而将铝原子结合到硅晶体中。
然而，虽然其比较容易制造，但是铝的热膨胀系数(约24μm/m℃)远大于硅(约3μm/m℃)。因此，其趋于发生基板翘曲。并且，虽然用丝网印刷的Al BSF一定程度上降低了载流子复合，但是在背面仍会发生趋于降低太阳能电池效率的显著复合。
根据前述，希望提供使用硅纳米粒子流体以原位控制掺杂剂扩散分布的方法。
发明概述
本发明在一个实施方案中涉及在基板上形成多掺杂结的方法。该方法包括提供掺有硼原子的基板，所述基板包括基板正表面；以及将油墨以油墨图案沉积在所述基板正表面上，所述油墨包含一组纳米粒子和一组溶剂。该方法还包括在烘焙环境中将基板加热至介于约200℃和约800℃之间的第一温度并持续介于约3分钟和约20分钟之间的第一时间段以生成致密膜油墨图案。该方法也包括使基板在介于约700℃和约1000℃之间的第二温度下、在具有沉积环境的扩散炉中暴露于掺杂剂源并持续约5分钟至约35分钟的第二时间段，所述沉积环境包括POCl3、N2载气、主要N2气体和反应性O2气体，其中N2载气与反应性O2气体之间的比率介于约1∶1至约1.5∶1之间。该方法也包括在驱入环境中将基板加热至介于约800℃和约1100℃之间的第三温度。
附图简述
以举例的方式而非限制性方式在附图中对本发明进行说明，其中相似的附图标号表示相似的部件，在附图中：
图1示出了根据本发明的带有选择性发射极和铝的太阳能电池的简图；
图2示出了根据本发明的在配有各种油墨构型的第一实验中的八组结晶硅基板的简图；
图3A-C示出了根据本发明的针对实验1的硅基板的一组磷扩散分布的简图；
图4示出了根据本发明的在配有各种油墨构型的第二实验中的八组结晶硅基板的简图；
图5示出了根据本发明的针对单结晶硅基板的FTIR(傅里叶变换红外)光谱的简图；并且
图6示出了根据本发明的配有各种油墨构型并在其上喷涂有磷掺杂剂源的三组结晶硅基板的简图；并且
图7示出了根据本发明的配有各种油墨构型并在其上喷涂有磷掺杂剂源的两组结晶硅基板的简图。
发明详述
现将结合如附图所示的本发明的一些优选实施方案来详细描述本发明。为了能够全面理解本发明，在以下说明中阐述了许多具体细节。然而对于本领域的技术人员而言将显而易见的是，没有这些具体细节中的部分或所有这些具体细节也能实践本发明。在其他情况下，为了不给本发明增加不必要的理解难度，未详细示出熟知的工序和/或结构。
如前所述，在基板上形成多掺杂结(例如针对太阳能电池)趋于出现问题，这是由于通常需要多个单独的扩射和图案化步骤，从而增加了制造成本。
可通过有利的方式将硅纳米粒子流体(例如油墨、浆料等)以(油墨)图案沉积在硅基板表面上，使得一组轻掺杂区域和一组重掺杂区域均被原位形成。就选择性发射极而言，可形成具有介于约90Ohm/sq至约120Ohm/sq之间的薄层电阻的轻掺杂区域，并且可形成具有介于约30Ohm/sq至约60Ohm/sq之间的薄层电阻的重掺杂区域(掺杂剂类型相同)。
不受理论的束缚，发明人认为显著较大的沉积纳米粒子的表面区域(与相对较小的下层基板的表面区域比较)允许形成较大体积的表面PSG，其继而允许沉积较大数量的磷。
具有至少一个小于100nm的维度的纳米粒子基本上具有显著大的表面区域。例如，直径为10纳米的硅纳米粒子可具有约314nm2的表面区域。因此，较大的表面区域使得P2O5中磷的还原程度比在硅基板表面上时更大(通过如下方程式1A-B中所述的反应)。然后磷可通过形成在硅流体层中形成(通过硅纳米粒子的部分烧结形成)的硅团簇通道扩散到下层的硅基板。
因此，通过将驱入温度维持在高于850℃，并且进一步通过改变驱入环境中氮气与氧气的比率，可将硅纳米粒子流体沉积的区域(流体区域)和无沉积硅纳米粒子流体的区域(暴露区域)在高和轻掺杂构型间转换。
一般来讲，为了形成多掺杂结(例如选择性发射极)，通常使用气体组合和掩蔽步骤将掺杂剂沉积在IV族基板上。即，首先将掩蔽物沉积在IV族(例如硅等)基板(其中待高度掺杂的区域被暴露)上，之后将IV族基板暴露于第一掺杂剂气体。然后移除掩蔽物，并且将IV族基板暴露于第二低浓度掺杂剂气体，从而得到选择性发射极构型。
例如，为了使磷扩散到掺杂硼的硅基板中，使用POCl3(三氯氧化磷)。反应通常为：
Figure BPA00001498953900051
[方程式1A]
Figure BPA00001498953900052
[方程式1B]
Figure BPA00001498953900053
[方程式2]
涉及POCl3扩散过程的典型气体包括：环境氮气(主要N2气体)、流过填充有液态POCl3的鼓泡器的氮气载气(N2载气)、配置成与气态POCl3反应以形成沉积(处理)气体的反应性氧气(反应性O2气体)以及配置成其后形成氧化物层的任选地主要氧气(主要O2气体)。
一般来讲，首先将硅基板置于具有主要N2气体的加热管式炉中。然后将POCl3蒸汽流入管式炉中，加热至沉积温度，并暴露于反应性O2气体中以在硅基板上形成P2O5(氧化磷)以及CI2(氯)气体，氯气与硅基板上的金属杂质反应并除去金属杂质。P2O5继而与硅基板反应以形成SiO2和游离的P原子。在沉积期间硅片的同时氧化导致SiO2P2O5层(PSG或磷硅酸盐玻璃)的形成。
通常采用附加的驱入步骤(不含任何POCl3流)，所述驱入步骤使用沉积温度或更高温度进行以使游离的磷原子进一步扩散到硅基板中，并替换晶格中的硅原子以用于载流子生成。在此步骤期间，可包括主要N2气体和/或主要O2气体的一组驱入环境气体流入管式炉中。氧气的使用将导致在硅片表面形成氧化物层。此类氧化物层使P原子从PSG层至硅基板的扩散减弱，从而允许对所得扩散分布进行更多控制。一般来讲，对于给定温度，磷在SiO2中比在硅中扩散缓慢。
同样，可使用BBr3(三溴化硼)将硼沉积在磷掺杂的硅基板上。反应通常为：
Figure BPA00001498953900061
[方程式3A]
[方程式3B]
Figure BPA00001498953900063
[方程式2]
涉及BBr3扩散过程的典型气体包括：环境氮气(主要N2气体)、流过填充有液态BBr3的鼓泡器的氮气载气(N2载气)、配置成与气态BBr3反应以形成沉积(处理)气体的反应性氧气(反应性O2气体)以及可任选地配置成其后形成氧化物层的主要氧气(主要O2气体)。一般来讲，首先将硅基板置于具有主要N2气体的加热管式炉中。然后将BBr3蒸汽流入管式炉，加热至沉积温度，然后暴露于反应性O2(氧气)气体以在硅基板上形成B2O3(氧化硼)。
B2O3其继而与硅基板反应形成SiO2和游离的B原子。在沉积期间硅片的同时氧化导致SiO2B2O3层(BSG或硼硅酸盐玻璃)的形成。
通常采用附加的驱入步骤(不含任何BBr3流)，所述驱入步骤使用沉积温度或更高温度进行以使游离的硼原子进一步扩散到硅基板中，并替换晶格中的硅原子以用于载流子生成。在此步骤期间，可包括氮气(主要N2气体)和/或氧气(主要O2气体)的一组驱入环境气体流入管式炉中。氧气的使用将导致在硅片表面形成氧化物层。此类氧化物层使B原子从B2O3层至硅基板的扩散减弱，从而允许对所得扩散分布进行更多控制。一般来讲，对于给定温度，硼在SiO2中比在硅中扩散缓慢。在一些情况下，预沉积的氧化物层可在硅片上生长，以得到更好的扩散均匀度。
与如上所述的PSG一样，发明人还认为显著较大的沉积纳米粒子的表面区域(与相对较小的下层基板的表面区域比较)允许形成较大体积的表面PSG，其继而允许沉积较大数量的硼(通过如下方程式3A-B中所述的反应进行)。
对硅片进行磷掺杂的另一个方法为喷涂技术，可利用此技术将磷酸(H3PO4)混合物(通常与水或醇(例如乙醇或甲醇)混合)喷涂于晶片上，然后进行热处理。
使用磷酸作为掺杂剂源，通过以下反应使磷扩散到硅片中：
Figure BPA00001498953900071
[方程式4A]
Figure BPA00001498953900072
[方程式4B]
第一步涉及磷酸的脱水，其在硅表面上生成氧化磷(P2O5)，继而将氧化磷用作磷源。P2O5继而与硅基板反应形成SiO2和游离的P原子。
在硅基板表面上沉积纳米粒子层的一种方法为通过流体(例如胶态分散体)的使用进行沉积。一般来讲，由于粒子表面与溶剂的相互作用足够强以至于能够克服密度上的差异，因此可能得到IV族纳米粒子的胶态分散体，这通常可产生下沉或漂浮在液体中的材料。即，较小纳米粒子比较大纳米粒子更易于分散。通常，油墨的粒子载量可为约3重量％。相比之下，如果粒子载量基本上增加了超过约10重量％，胶态分散体则变稠成为浆料。
一般来讲，在真空或基本上不含氧的惰性环境中将IV族纳米粒子转移到胶态分散体或浆料中；此外，粒子分散方法和设备的使用(例如超声波降解、高剪切搅拌器和高压/高剪切匀化器)可用于促进纳米粒子在所选溶剂或溶剂混合物中分散。
溶剂的实例包括醇、醛、酮、羧酸、酯、胺、有机基硅氧烷、卤化烃和其他烃溶剂。此外，可混合溶剂以优化物理特征，例如粘度、密度、极性等。
此外，为了更好地在胶态分散体中分散IV族纳米粒子，可通过添加有机化合物(例如醇、醛、酮、羧酸、酯和胺以及有机基硅氧烷)来形成纳米粒子封端基团。作为另外一种选择，可通过将气体添加到等离子腔中来原位添加封端基团。可随后在烧结过程中将这些封端基团移除，或者在烧结过程前立即在低温预热中移除。
例如，适用于制备封端的IV族半导体纳米粒子的大体积封端剂包括C4-C8支链醇、环状醇、醛和酮(例如叔-丁醇、异丁醇、环己醇、甲基-环己醇、正丁醛、异丁醛、环己酮)和有机硅氧烷(例如甲氧基(三(三甲基硅基)硅烷)(MTTMSS)、三(三甲基硅基)硅烷(TTMSS)、十甲基四硅氧烷(DMTS)和三甲基甲氧基硅烷(TMOS))。
配制好后，可将胶态分散体涂覆在基板上，然后进行热处理以将IV族纳米粒子烧结成致密导电膜。施涂方法的实例包括但不限于辊涂、槽模涂布、凹版印刷、柔性版滚筒印刷(flexographic drum printing)和喷墨印刷方法等。
此外，掺杂的IV族纳米粒子胶态分散体的各种构型可通过掺杂的、无掺杂的和/或不同掺杂的IV族纳米粒子的选择性共混进行配制。例如，可制备共混的IV族纳米粒子胶态分散体的各种配方，其中结的特定层的掺杂剂含量可通过共混掺杂的和无掺杂的IV族纳米粒子来拟定，以实现对该层的要求。作为另外一种选择，共混的IV族纳米粒子胶态分散体可用于补偿基板缺陷(例如氧原子的钝化)，以减少不期望的能量状态。
现在参见图1，其为带有选择性发射极和铝BSF的太阳能电池的简图。在通用构型中，n++扩散区114和n-扩散区108首先在p-(轻掺杂)硅基板110上形成。然后在p-(轻掺杂)硅基板110上形成SiO2层106以帮助钝化硅基板110的正面。
然后使SiNx 104层在SiO2层106的正面上形成。类似于SiO2层106，SiNx层104有助于钝化硅基板110的表面，从而使晶片本体受到的外部源的污染最小化以及少数载流子在硅基板110表面的复合降低。此外，可优化SiNx 104层以降低太阳能电池正面的反射率，从而大幅提高效率，进而提高性能。
然后通常在硅基板110上形成正面金属触点102和背表面场(BSF)/背面金属触点116。正面金属触点102通常由银浆形成，银浆包含银粉(70至80重量％)、硼硅酸铅玻璃PbO-B2O3-SiO2(1至10重量％)和有机组分(15至30重量％)。BSF/背面金属触点116通常由铝形成，并且被构造成建立排斥少数载流子并因此使少数载流子后表面复合影响最小化的电场。此外，银垫片[未示出]通常施用于BSF/背面金属触点116上以有利于互连到模块中的焊接。
实验1
现在参见图2，其示出了根据本发明的、配有各种硅纳米粒子流体构型的八组结晶硅基板的简图；所有基板组均包括去损伤层蚀刻的p-型硅基板，每组厚度约180μm，电阻率约2Ohm-cm。首先用piranha(硫酸(H2SO4)和过氧化氢(H2O2)的混合物)清洗基板。清洗后接着进行去离子水冲洗步骤，然后进行后续的缓冲氧化物蚀刻液(BOE)浸泡，再进行最后的去离子水冲洗。然后在将硅纳米粒子流体(包含具有约1.4重量％磷的硅纳米粒子)沉积在基板的一侧上之前，使用N2对基板进行干燥，所述硅纳米粒子流体在一组有机溶剂中包含约4重量％硅纳米粒子。
在600℃的温度下进行烘焙后，在烘焙环境中用快速热处理(RTP)工具持续处理约3分钟，以使膜密实并蒸发溶剂分子，从而形成致密膜。虽然烘焙环境在此实验中为惰性的，但也可使用氧化环境。
一般来讲，组210中的所有基板在扩散炉中均暴露于掺杂剂源，扩散炉具有POCl3、N2和O2的沉积环境，温度范围介于约725℃至约850℃，并且暴露时间范围介于约20分钟至约35分钟，接着为附加的驱入热步骤，其中驱入环境范围至多约1000℃，该步骤持续时间至多约30分钟。整个过程的时间范围介于约50分钟至约240分钟。基板表面和致密膜表面上残余的PSG玻璃层随后通过BOE清洁步骤经过约5分钟来除去。
在基板分组210c中，驱入温度升高至约1000℃、持续约30分钟。基板分组210a具有只含氮气的驱入环境，其倾斜升温至约975℃而无任何保持时间，从而得到约34.7Ohm/sq的流体区域平均薄层电阻和约99.6Ohm/sq的暴露区域平均薄层电阻。
基板分组210b具有约1∶1比率的主要N2和主要O2的驱入环境，持续约15分钟，从而得到约30.0Ohm/sq的流体区域平均薄层电阻和约130.6Ohm/sq的暴露区域平均薄层电阻。并且基板分组210c具有约1∶1比率的主要N2和主要O2的第一驱入环境，其持续约15分钟，并且该分组具有只含氮气的第二驱入环境，其持续约30分钟，从而得到约25.7Ohm/sq的流体区域平均薄层电阻和约103.8Ohm/sq的暴露区域平均薄层电阻。虽然基板分组210b显示出比轻掺杂区域的优选范围(约90Ohm/sq至约120Ohm/sq)略高的平均暴露区域薄层电阻，它仍可用于形成选择性发射极。
分组216中的所有基板具有持续约20分钟的、约800℃的初始沉积温度，沉积期间具有约1∶1的载气N2与反应性O2比率，以及至少约900℃的驱入温度。基板分组216a具有仅含主要N2的驱入环境，持续约15分钟，从而得到约48.8Ohm/sq的流体区域平均薄层电阻和约105.6Ohm/sq的暴露区域平均薄层电阻。
基板分组216b具有约1∶1比率的主要N2和主要O2的驱入环境，在约925℃下持续约15分钟，从而得到约49.3Ohm/sq的流体区域平均薄层电阻和约106.4Ohm/sq的暴露区域平均薄层电阻。基板分组216c具有仅含主要N2的驱入环境，持续约15分钟，从而得到约48.7Ohm/sq的流体区域平均薄层电阻和约105.6Ohm/sq的暴露区域平均薄层电阻。
基板组214具有持续约20分钟的、约800℃的初始沉积温度，沉积期间具有2∶1的载气N2与反应性O2比率，以及在主要N2和主要O2中持续约15分钟的、约850℃的驱入温度。基板分组214的构型也可用于形成选择性发射极，但具有反向分布。即，流体区域为轻掺杂的并且暴露区域为重掺杂的。不受理论的束缚，发明人认为此效应可通过将驱入温度降至约850℃以及将载气N2与反应性O2在沉积期间的比率增加至约2∶1来实现。因此，流体区域平均薄层电阻为约115.6Ohm/sq，并且暴露区域平均薄层电阻为约60.4Ohm/sq。
相比之下，基板分组212a-c和218b具有通常对于最佳选择性发射极构型而言过高的平均薄层电阻。如前所述，高的薄层电阻通常对应于轻掺杂构型，这趋于使复合最小化，但也趋于形成不良的欧姆金属触点。
基板分组212a具有约276.9Ohm/sq的流体区域平均薄层电阻和约227.7Ohm/sq的暴露区域平均薄层电阻。基板分组212b具有约233.2Ohm/sq的流体区域平均薄层电阻和约127.5Ohm/sq的暴露区域平均薄层电阻。基板分组212c具有约147.7Ohm/sq的流体区域平均薄层电阻和约153.8Ohm/sq的暴露区域平均薄层电阻。基板分组218b具有约179.1Ohm/sq的流体区域平均薄层电阻和约58.2Ohm/sq的暴露区域平均薄层电阻。所有基板均具有约850℃或更小的驱入温度，通常不足以形成最佳的选择性发射极掺杂剂扩散分布。
相比之下，基板分组218a、218c具有对最佳选择性发射极构型而言过低的暴露区域平均薄层电阻。
如前所述，低薄层电阻通常对应于趋于形成良好欧姆金属触点的重掺杂构型，但也由于增大的复合而往往不利于载流子收集。
基板分组218a具有约35.6Ohm/sq的流体区域平均薄层电阻和34.1Ohm/sq的暴露区域平均薄层电阻。基板分组218c具有约48.7Ohm/sq的流体区域平均薄层电阻和约31.9Ohm/sq的暴露区域平均薄层电阻。所有基板均具有约850℃或更小的沉积温度和约925℃或更小的驱入温度，该驱入温度也不足以形成最佳的选择性发射极掺杂剂扩散分布。
参见图3A-C，其为一组磷扩散分布的简图，通过SRP(扩展电阻探针法)对根据本发明的受到与实验1相同的印刷和热处理的抛光硅基板进行测量。图3A示出了在按如上所述各种后续加热步骤进行POCI3扩散后，在暴露区域下的一组磷分布图。以微米表示的深度302沿水平轴示出，而以cm-3表示的载流子浓度304沿垂直轴示出。从图中可看出，表面掺杂剂浓度随热预算增大而降低，对应于暴露区域中PSG的磷含量随驱入的温度和持续时间增加而消耗。
图3B示出了在按如上所述各种后续加热步骤进行POCl3扩散后，在流体区域下的一组磷分布图。以微米表示的深度302沿水平轴示出，而以cm-3表示的载流子浓度304沿垂直轴示出。从图中可看出，表面浓度基本上保持不变，而扩散分布随驱入的温度和持续时间增加继续深入到基板中。这些结果表明，在这些处理条件下，硅流体覆盖区域中PSG的磷含量不会随热预算增大而轻易消耗，因而趋于用作准无限磷源。
图3C示出在约725℃下持续约35分钟的POCI3扩散后暴露区域和流体区域下的一组磷分布，接着在主要N2中倾斜升温至约975℃，然后在主要N2和主要O2中经过约15分钟驱入。以微米表示的深度302沿水平轴示出，而以cm-3表示的载流子浓度304沿垂直轴示出。因此，所得流体区域中的表面浓度为约1.5×1020cm-3，而暴露区域中的表面浓度为约2.25×1019cm-3。
实验2
现在参见图4，该简图示出了根据本发明的、配有各种硅纳米粒子流体构型的八组结晶硅基板。所有基板组均包括去损伤层蚀刻的p-型硅基板，每组厚度约180μm，电阻率约2Ohm-cm。首先用piranha(硫酸(H2SO4)和过氧化氢(H2O2)的混合物)清洗所有基板。清洗后接着进行去离子水冲洗步骤，然后进行后续的BOE浸泡，再进行最后的去离子水冲洗。然后在将硅纳米粒子流体沉积在基板一侧上之前，使用N2对基板进行干燥，所述硅纳米粒子流体在一组有机溶剂中的包含约4重量％硅纳米粒子。
在约600℃的温度下进行烘焙后，在烘焙环境中用快速热处理(RTP)工具持续处理约3分钟，以使膜密实并蒸发溶剂分子，从而形成致密膜。虽然烘焙环境在此实验中为惰性的，但也可使用氧化环境。
然后在POCl3、N2和O2的沉积/驱入环境中，并且在介于约750℃至约900℃的温度下，将基板暴露于扩散炉中的掺杂剂源约35分钟。基板表面和致密膜表面上残余的PSG层随后通过BOE(缓冲氧化物蚀刻液)清洁步骤经过约5分钟来除去。
将包含硅纳米粒子(含约1.4重量％磷)的油墨沉积在基板组410-412的一侧上，而将包含硅纳米粒子(含约5.6重量％磷)的油墨沉积在基板组414-416的一侧上。然后分别测量所得有油墨沉积的区域和无油墨沉积的区域的薄层电阻值。
如前所述，选择性发射极使用针对低复合而优化的第一轻掺杂区域，以及针对低电阻欧姆金属触点而优化的第二重掺杂区域(掺杂剂类型相同)。
因此，介于约90Ohm/sq至约120Ohm/sq之间的薄层电阻(如范围426所示)优选用于轻掺杂区域，而介于约30Ohm/sq至约60Ohm/sq之间的薄层电阻(如范围428所示)优选用于重掺杂区域。基板组412和416均可得到适用于选择性发射极形成的薄层电阻，而基板组410和414不能得到。基板分组412和416的构型可用于形成选择性发射极，但具有反向分布。即，流体区域为轻掺杂的而暴露区域为重掺杂的。
组412中的所有基板都具有持续约35分钟的、约850℃或更大的组合沉积/驱入温度，沉积期间具有1∶1的氮气(载气N2)与氧气(反应性O2)比率，以及包含硅纳米粒子(具有约1.4重量％的磷掺杂剂百分比)的流体。基板分组412a得到135.9Ohm/sq的流体区域平均薄层电阻和46.1Ohm/sq的暴露区域平均薄层电阻，而基板分组412b得到135.9Ohm/sq的流体区域平均薄层电阻和17.8Ohm/sq的暴露区域平均薄层电阻。
同样，组416中的基板具有持续约35分钟的、约850℃或更大的组合沉积/驱入温度，沉积期间具有1∶1的氮气(载气N2)与氧气(反应性O2)比率，以及包含硅纳米粒子(具有约5.6重量％的磷掺杂剂百分比)的流体。基板分组416a得到114.5Ohm/sq的流体区域平均薄层电阻和46.7Ohm/sq的暴露区域平均薄层电阻，而基板分组416b得到86.0Ohm/sq的流体区域平均薄层电阻和19.1Ohm/sq的暴露区域平均薄层电阻。
相比之下，组410中的所有基板都具有持续约35分钟的、约800℃或更小的组合沉积/驱入温度，沉积期间具有约1∶1的载气N2与反应性O2比率，以及包含硅纳米粒子(具有约1.4重量％的磷掺杂剂百分比)的流体。基板分组310a得到约297.5Ohm/sq的流体区域平均薄层电阻和约304.9Ohm/sq的暴露区域平均薄层电阻，而基板分组410b得到约243.5Ohm/sq的流体区域平均薄层电阻和约157.0Ohm/sq的暴露区域平均薄层电阻，其不足以形成最佳选择性发射极掺杂剂扩散分布。
相比之下，组414中的所有基板都具有持续约35分钟的、约800℃或更小的组合沉积/驱入温度，沉积期间具有1∶1的载气N2与反应性O2比率，以及包含硅纳米粒子(具有约5.6重量％的磷掺杂剂百分比)的流体。基板分组414a得到约317.0Ohm/sq的流体区域平均薄层电阻和约275.2Ohm/sq的暴露区域平均薄层电阻，而基板分组414b得到182.6Ohm/sq的流体区域平均薄层电阻和约147.8Ohm/sq的暴露区域平均薄层电阻，其不足以形成最佳选择性发射极掺杂剂扩散分布。
实验3
现在参见图5，其为根据本发明的双面抛光单结晶硅基板的FTIR(傅里叶变换红外)光谱简图，硅基板具有约10000Ohm-cm的电阻率，并且在其上沉积有包含具有约1.4重量％磷的硅纳米粒子的流体。第一光谱506示出无沉积油墨的基板区域的吸光度，而第二光谱508示出有沉积油墨的基板区域的吸光度。
一般来讲，傅里叶变换光谱技术是一种基于对辐射源时间相干性的测量来采集光谱的测量技术，使用电磁辐射或其他类型辐射502(表示为水平轴上的波数)的时域测量。在特定样品内化学键特有的某些共振频率处，辐射504将被吸收(表示为垂直轴上的吸光度A.U.)，从而得到光谱中的一系列峰，进而可将这些峰用于辨识样品内的化学键。辐射吸收与给定频率下的键吸收数成比例。
在此，将硅流体的图案化贴片沉积在抛光单结晶硅基板上，使得仅覆盖表面一部分。在惰性环境中用快速热处理(RTP)工具持续处理约3分钟而将基板加热至约600℃，以烘焙出流体中的溶剂并进一步使膜密实，从而形成致密膜。将基板加载到标准管式炉中，然后在约800℃下持续进行约20分钟的POCI3沉积步骤，沉积期间使用约1∶1的载气N2与反应性O2气体比率。无需进行后续的驱入步骤。因此在PSG沉积在结晶硅基板和沉积的硅流体区域上后，此过程终止。
第一光谱506和第二光谱508示出在P＝O(磷氧双键)特征性的1350cm-1以及Si-O(硅氧单键)特征性的约450cm-1、800cm-1和1100cm-1范围内的峰，所有峰均为沉积PSG膜的典型特征。第二(有油墨)光谱508的吸光度显著大于第一(无油墨)光谱506的吸光度，这表明与无油墨区域相比，其明显有更多PSG嵌入油墨区域。与无油墨区域相比，明显有更多PSG嵌入油墨区域的证据与和硅基板表面相比油墨层可为PSG沉积提供较大硅表面区域一致。
实验4
参见图6，该简图示出根据本发明的配有各种油墨构型并在其上喷涂有磷掺杂剂源的三组结晶硅基板。
所有基板组均包括去损伤层蚀刻的p-型硅基板，每组厚度约180μm，电阻率约2Ohm-cm。首先用piranha(硫酸(H2SO4)和过氧化氢(H2O2)的混合物)清洗基板组。清洗后接着进行去离子水冲洗步骤，然后进行后续的缓冲氧化物蚀刻液(BOE)浸泡，再进行最后的去离子水冲洗。然后在将硅纳米粒子流体采用喷墨以图案形式沉积在基板正面上之前，使用N2对基板进行干燥，其中基板组608包含具有约0.0重量％(无掺杂的)磷的硅纳米粒子，基板组610包含具有约1.4重量％磷的硅纳米粒子并且基板组612包含约5.6重量％磷的硅纳米粒子，所有的硅纳米粒子均在一组有机溶剂中。
然后将所得硅纳米粒子膜在约600℃下用快速热处理(RTP)工具持续烘焙约3分钟，随后将它们加载到在线掺杂炉中。然后将磷掺杂剂源喷涂在基板正面上，随后将基板在传送带式炉中在约800℃下持续处理约20分钟。对于每一组，在有沉积硅纳米粒子流体(油墨)和无沉积硅纳米粒子流体(暴露)的表面区域测量薄层电阻。在组608、610和612中可看出，硅基板上沉积硅纳米粒子流体(608a、610a和612a)的存在导致与相应的暴露区域(608b、610b和612b)进行比较时薄层电阻增大，这意味着包含纳米粒子层的区域中掺杂降低。这些结果表明，可将硅纳米粒子流体调整到适合于选择性发射极的轻掺杂区域的范围。在组608、610和612中也可看出，增大硅纳米粒子中的掺杂浓度一般会导致油墨区域下的薄层电阻减小，这说明增强了掺杂剂原子到基板中的扩散。
实验5
参见图7，该简图示出根据本发明的配有各种油墨构型并在其上喷涂有磷掺杂剂源的两组结晶硅基板。
所有基板组包括去损伤层蚀刻的p-型硅基板，每组厚度约180μm，电阻率约2Ohm-cm。首先用piranha(硫酸(H2SO4)和过氧化氢(H2O2)的混合物)清洗基板组。清洗后接着进行去离子水冲洗步骤，然后进行后续的缓冲氧化物蚀刻液(BOE)浸泡，再进行最后的去离子水冲洗。然后在将硅纳米粒子流体采用喷墨以图案形式沉积在基板正面上之前，使用N2对基板进行干燥，其中基板组708和710包含一组有机溶剂中的具有约1.4重量％磷的硅纳米粒子。
然后将所得硅纳米粒子膜在约400℃下在惰性环境中持续烘焙约3分钟，以使膜致密并且蒸发溶剂分子，从而形成致密膜，随后将基板加载到在线掺杂炉中，其中磷掺杂剂源被喷涂到基板正面。随后将基板组708在约800℃下持续处理约20分钟，并且将基板组710在传送带式炉中在约857℃下持续处理约20分钟。对于每一组，在有沉积硅纳米粒子流体(油墨)和无沉积硅纳米粒子流体(暴露)的表面区域测量薄层电阻。
因此，对于基板组708，纳米粒子流体沉积区域708a和对应的暴露区域708b的薄层电阻通常过高。然而，对于基板组710，在较高温度下处理时，区域710a和710b的薄层电阻明显较低，其中纳米粒子流体沉积区域710a的薄层电阻落在适合于选择性发射极的轻掺杂区域的范围内。而且虽然暴露区域710b的薄层电阻刚好落在适合于选择性发射极的重掺杂区域的范围外，但是发明人认为可通过热处理来调整掺杂分布。
就本发明的目的而言并且除非另外指明，“一个”是指“一个或多个”。本文引用的所有专利、专利申请、参考文献和出版物的全文以引用方式并入本文，该引用的范围就如同单独将它们以引用方式并入一样。
已参照各种具体的和例证性的实施方案对本发明进行了描述。然而应当理解，在保持在本发明的精神和范围内的情况下，可作出多种变型和修改。本发明的优点包括制备用于电气器件(例如太阳能电池)的低成本且高效的结。
虽然已公开了示例性实施例和最佳模式，但可以对公开的实施例进行修改和变型，同时保持在以下权利要求书所限定的本发明的主题和精神范围内。

Claims (27)

1.在基板上形成多掺杂结的方法，所述方法包括：
提供掺有硼原子的基板，所述基板包括基板正表面；
将油墨以油墨图案形式沉积在所述基板正表面上，所述油墨包含一组纳米粒子和一组溶剂；
将所述基板在烘焙环境中加热至第一温度并持续第一时间段以生成致密膜油墨图案；
将所述基板在第二温度下、在具有沉积环境的扩散炉中暴露于掺杂剂源并持续第二时间段，所述沉积环境包括POCl3、N2载气、主要N2气体和反应性O2气体，其中PSG层在所述基板正表面和所述致密膜油墨图案上形成；以及
在驱入环境中将所述基板加热至第三温度；
其中具有第一薄层电阻的第一扩散区域在被所述致密膜油墨图案覆盖的基板正表面下形成，并且具有第二薄层电阻的第二扩散区域在未被所述致密膜油墨图案覆盖的基板正表面下形成，并且其中所述第一薄层电阻基本上小于所述第二薄层电阻。
2.权利要求1的方法，其中所述第一温度介于约200℃和约800℃之间，并且所述第一时间段介于约3分钟和约20分钟之间。
3.权利要求1的方法，其中所述N2载气与所述反应性O2气体的比率介于约1∶1至约1.5∶1之间，所述第二温度介于约700℃和约1000℃之间，并且所述第二时间段介于约5分钟和约35分钟之间。
4.权利要求1的方法，其中所述第三温度介于约800℃和约1100℃之间。
5.权利要求1的方法，其中所述第一温度介于约200℃和约800℃之间，并且所述第一时间段介于约3分钟和约8分钟之间。
6.权利要求1的方法，其中所述第二温度介于约725℃和约825℃之间，并且所述第二时间段介于约10分钟和约35分钟之间。
7.权利要求1的方法，其中所述第二温度介于约750℃和约850℃之间，并且所述第二时间段介于约10分钟和约30分钟之间。
8.权利要求1的方法，其中所述第二温度为约800℃，并且所述第二时间段为约20分钟。
9.权利要求1的方法，其中所述第三温度介于约875℃和约1000℃之间。
10.权利要求1的方法，其中所述第三温度介于约850℃和约1050℃之间。
11.权利要求1的方法，其中所述第三温度为约900℃。
12.权利要求1的方法，其中将所述基板加热至所述第三温度的步骤在第三时间段进行，所述第三时间段介于约15分钟和约30分钟之间。
13.权利要求1的方法，其中所述第一薄层电阻介于约20Ohm/sq和约70Ohm/sq之间，并且所述第二薄层电阻介于约80Ohm/sq和约140Ohm/sq之间。
14.权利要求1的方法，其中所述第一薄层电阻介于约30Ohm/sq和约60Ohm/sq之间，并且所述第二薄层电阻介于约90Ohm/sq和约120Ohm/sq之间。
15.权利要求1的方法，其中所述第一薄层电阻介于约30Ohm/sq和约50Ohm/sq之间，并且所述第二薄层电阻介于约100Ohm/sq和约110Ohm/sq之间。
16.权利要求1的方法，其中所述烘焙环境为惰性环境和氧化环境中的一种。
17.权利要求1的方法，其中所述驱入环境为惰性环境和氧化环境中的一种。
18.在基板上形成多掺杂结的方法，所述方法包括：
提供掺有硼原子的基板，所述基板包括基板正表面；
将油墨以油墨图案形式沉积在所述基板正表面上，所述油墨包含一组纳米粒子和一组溶剂；
在烘焙环境中将所述基板加热至介于约200℃和约800℃之间的第一温度并持续介于约3分钟和约20分钟之间的第一时间段以生成致密膜油墨图案；
将所述基板在介于约725℃和约825℃之间的第二温度下、在具有沉积环境的扩散炉中暴露于掺杂剂源并持续约10分钟至约25分钟的第二时间段，所述沉积环境包括POCl3、N2载气、主要N2气体和反应性O2气体，其中所述N2载气与所述反应性O2气体之间的比率介于约1.5∶1至2∶1之间，
其中PSG层在所述基板正表面和所述致密膜油墨图案上形成；以及
将所述基板在驱入环境中暴露于介于约825℃和约875℃之间的第三温度下约10分钟至约20分钟；
其中具有第一薄层电阻的第一扩散区域在被所述油墨图案覆盖的基板正表面下形成，而具有第二薄层电阻的第二扩散区域在未被所述油墨图案覆盖的基板正表面下形成，并且其中所述第一薄层电阻基本上大于所述第二薄层电阻。
19.权利要求18的方法，其中所述烘焙环境为惰性环境和氧化环境中的一种。
20.权利要求18的方法，其中所述驱入环境为惰性环境和氧化环境中的一种。
21.权利要求18的方法，其中所述第一薄层电阻介于约80Ohm/sq和约140Ohm/sq之间，并且所述第二薄层电阻介于约20Ohm/sq和约70Ohm/sq之间。
22.权利要求18的方法，其中所述第一薄层电阻介于约90Ohm/sq和约120Ohm/sq之间，并且所述第二薄层电阻介于约30Ohm/sq和60Ohm/sq之间。
23.权利要求18的方法，其中所述第一薄层电阻介于约100Ohm/sq和约110Ohm/sq之间，并且所述第二薄层电阻介于约30Ohm/sq和50Ohm/sq之间。
24.在基板上形成多掺杂结的方法，所述方法包括：
提供掺有硼的基板，所述基板包括基板正表面；
将油墨以油墨图案形式沉积在所述基板正表面上，所述油墨包含一组纳米粒子和一组溶剂；
在烘焙环境中将所述基板加热至介于约200℃和约800℃之间的第一温度并持续介于约3分钟和约20分钟之间的第一时间段以生成致密膜油墨图案；以及
将所述基板在介于约850℃和约900℃之间的第二温度下、在具有沉积/驱入环境的扩散炉中暴露于掺杂剂源并持续介于约20分钟和约35分钟之间的第二时间段，所述沉积/驱入环境包括POCl3、N2载气、主要N2气体和反应性O2气体，其中所述N2载气和所述反应性O2气体具有约1∶1至约1.5∶1的比率，其中PSG层在所述基板正表面和所述致密膜油墨图案上形成；
其中具有第一薄层电阻的第一扩散区域在被所述油墨图案覆盖的基板正表面下形成，而具有第二薄层电阻的第二扩散区域在未被所述油墨图案覆盖的基板正表面下形成，并且其中所述第一薄层电阻基本上小于所述第二薄层电阻。
25.权利要求24的方法，其中所述第一薄层电阻介于约80Ohm/sq和约140Ohm/sq之间，并且所述第二薄层电阻介于约20Ohm/sq和约70Ohm/sq之间。
26.权利要求24的方法，其中所述第一薄层电阻介于约90Ohm/sq和约120Ohm/sq之间，并且所述第二薄层电阻介于约30Ohm/sq和60Ohm/sq之间。
27.权利要求24的方法，其中所述第一薄层电阻介于约100Ohm/sq和约110Ohm/sq之间，并且所述第二薄层电阻介于约30Ohm/sq和50Ohm/sq之间。
CN201080033759XA 2009-07-02 2010-06-30 使用硅纳米粒子流体以原位控制一组掺杂剂扩散分布的方法 Pending CN102473592A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US22262809P 2009-07-02 2009-07-02
US61/222,628 2009-07-02
US12/506,811 US8163587B2 (en) 2009-07-02 2009-07-21 Methods of using a silicon nanoparticle fluid to control in situ a set of dopant diffusion profiles
US12/506,811 2009-07-21
PCT/US2010/040623 WO2011002898A1 (en) 2009-07-02 2010-06-30 Methods of using a silicon nanoparticle fluid to control in situ a set of dopant diffusion profiles

Publications (1)

Publication Number Publication Date
CN102473592A true CN102473592A (zh) 2012-05-23

Family

ID=43411432

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080033759XA Pending CN102473592A (zh) 2009-07-02 2010-06-30 使用硅纳米粒子流体以原位控制一组掺杂剂扩散分布的方法

Country Status (7)

Country Link
US (2) US8163587B2 (zh)
EP (1) EP2449577A4 (zh)
JP (1) JP2012532474A (zh)
KR (1) KR20120042904A (zh)
CN (1) CN102473592A (zh)
TW (1) TW201115631A (zh)
WO (1) WO2011002898A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113555468A (zh) * 2021-06-18 2021-10-26 普乐新能源科技(徐州)有限公司 一种提升n型硅片硼扩散方阻均匀性的工艺
CN113594299A (zh) * 2021-07-27 2021-11-02 普乐新能源科技(徐州)有限公司 一种n型硅片p++结构的制作工艺

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101675531B (zh) 2007-02-16 2013-03-06 纳克公司 太阳能电池结构、光生伏打模块及对应的工艺
US8361834B2 (en) * 2008-03-18 2013-01-29 Innovalight, Inc. Methods of forming a low resistance silicon-metal contact
US20100294349A1 (en) * 2009-05-20 2010-11-25 Uma Srinivasan Back contact solar cells with effective and efficient designs and corresponding patterning processes
US8163587B2 (en) * 2009-07-02 2012-04-24 Innovalight, Inc. Methods of using a silicon nanoparticle fluid to control in situ a set of dopant diffusion profiles
US8420517B2 (en) * 2009-07-02 2013-04-16 Innovalight, Inc. Methods of forming a multi-doped junction with silicon-containing particles
US8912083B2 (en) 2011-01-31 2014-12-16 Nanogram Corporation Silicon substrates with doped surface contacts formed from doped silicon inks and corresponding processes
WO2012151410A1 (en) * 2011-05-03 2012-11-08 Sandvik Thermal Process, Inc Novel doping process for solar cell manufacture
CN102270701A (zh) * 2011-07-25 2011-12-07 江苏伯乐达光伏有限公司 选择性发射极晶硅太阳能电池的一次性扩散工艺
US8822262B2 (en) * 2011-12-22 2014-09-02 Sunpower Corporation Fabricating solar cells with silicon nanoparticles
US9059341B1 (en) 2014-01-23 2015-06-16 E I Du Pont De Nemours And Company Method for manufacturing an interdigitated back contact solar cell
DE102015202603A1 (de) 2015-02-12 2016-08-18 J. Schmalz Gmbh Unterdruckerzeugervorrichtung und Schlauchheber mit einer Unterdruckerzeugervorrichtung

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6313004B1 (en) * 1998-11-11 2001-11-06 Nec Corporation Method for manufacturing semiconductor devices
CN101132033A (zh) * 2007-10-08 2008-02-27 苏州阿特斯阳光电力科技有限公司 一种制造太阳能电池的磷扩散方法
CN101167191A (zh) * 2005-04-26 2008-04-23 信越半导体股份有限公司 太阳能电池的制造方法和太阳能电池及半导体装置的制造方法
WO2008091393A2 (en) * 2006-12-21 2008-07-31 Innovalight, Inc. Group iv nanoparticles and films thereof
CN101378055A (zh) * 2008-09-27 2009-03-04 无锡固电半导体股份有限公司 自整角机模块用高可靠性达林顿管及其制作方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4068018A (en) 1974-09-19 1978-01-10 Nippon Electric Co., Ltd. Process for preparing a mask for use in manufacturing a semiconductor device
US4152824A (en) * 1977-12-30 1979-05-08 Mobil Tyco Solar Energy Corporation Manufacture of solar cells
US4445267A (en) 1981-12-30 1984-05-01 International Business Machines Corporation MOSFET Structure and process to form micrometer long source/drain spacing
US5627081A (en) 1994-11-29 1997-05-06 Midwest Research Institute Method for processing silicon solar cells
US5656556A (en) 1996-07-22 1997-08-12 Vanguard International Semiconductor Method for fabricating planarized borophosphosilicate glass films having low anneal temperatures
JP3082679B2 (ja) 1996-08-29 2000-08-28 日本電気株式会社 薄膜トランジスタおよびその製造方法
US6552414B1 (en) 1996-12-24 2003-04-22 Imec Vzw Semiconductor device with selectively diffused regions
JP3468670B2 (ja) 1997-04-28 2003-11-17 シャープ株式会社 太陽電池セルおよびその製造方法
JP3211872B2 (ja) 1997-07-29 2001-09-25 日本電気株式会社 薬液処理方法、半導体基板の処理方法及び半導体装置の製造方法
NL1012961C2 (nl) * 1999-09-02 2001-03-05 Stichting Energie Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
US6833575B2 (en) 2002-08-29 2004-12-21 Micron Technology, Inc. Dopant barrier for doped glass in memory devices
US6998288B1 (en) 2003-10-03 2006-02-14 Sunpower Corporation Use of doped silicon dioxide in the fabrication of solar cells
US7144751B2 (en) 2004-02-05 2006-12-05 Advent Solar, Inc. Back-contact solar cells and methods for fabrication
CA2586965A1 (en) 2004-11-10 2006-05-18 Daystar Technologies, Inc. Pallet based system for forming thin-film solar cells
KR100601973B1 (ko) 2004-11-25 2006-07-18 삼성전자주식회사 나노 입자를 이용한 나노 스케일의 반도체 소자의 제조 방법
US7355238B2 (en) 2004-12-06 2008-04-08 Asahi Glass Company, Limited Nonvolatile semiconductor memory device having nanoparticles for charge retention
US8461628B2 (en) * 2005-03-18 2013-06-11 Kovio, Inc. MOS transistor with laser-patterned metal gate, and method for making the same
US7435361B2 (en) 2005-04-14 2008-10-14 E.I. Du Pont De Nemours And Company Conductive compositions and processes for use in the manufacture of semiconductor devices
NL1030200C2 (nl) 2005-10-14 2007-04-17 Stichting Energie Werkwijze voor het vervaardigen van n-type multikristallijn silicium zonnecellen.
DE102006003283A1 (de) 2006-01-23 2007-07-26 Gp Solar Gmbh Verfahren zur Herstellung eines Halbleiterbauelements mit unterschiedlich stark dotierten Bereichen
US20070246689A1 (en) 2006-04-11 2007-10-25 Jiaxin Ge Transparent thin polythiophene films having improved conduction through use of nanomaterials
US7767520B2 (en) 2006-08-15 2010-08-03 Kovio, Inc. Printed dopant layers
WO2008060874A1 (en) 2006-11-10 2008-05-22 Evergreen Solar, Inc. Substrate with two sided doping and method of producing the same
WO2008061131A2 (en) 2006-11-15 2008-05-22 Innovalight, Inc. A method of fabricating a densified nanoparticle thin film with a set of occluded pores
US7776724B2 (en) 2006-12-07 2010-08-17 Innovalight, Inc. Methods of filling a set of interstitial spaces of a nanoparticle thin film with a dielectric material
JP5710879B2 (ja) 2007-01-03 2015-04-30 ナノグラム・コーポレイションＮａｎｏＧｒａｍ Ｃｏｒｐｏｒａｔｉｏｎ シリコン／ゲルマニウムによるナノ粒子インク、ドーピングされた粒子、印刷法、及び半導体用途のためのプロセス
US8197650B2 (en) 2007-06-07 2012-06-12 Sensor Innovations, Inc. Silicon electrochemical sensors
JP5629210B2 (ja) 2007-08-31 2014-11-19 ヘレウス プレシャス メタルズ ノース アメリカ コンショホーケン エルエルシー 太陽電池用層状コンタクト構造
US7704866B2 (en) 2008-03-18 2010-04-27 Innovalight, Inc. Methods for forming composite nanoparticle-metal metallization contacts on a substrate
US20090239363A1 (en) 2008-03-24 2009-09-24 Honeywell International, Inc. Methods for forming doped regions in semiconductor substrates using non-contact printing processes and dopant-comprising inks for forming such doped regions using non-contact printing processes
US7923368B2 (en) 2008-04-25 2011-04-12 Innovalight, Inc. Junction formation on wafer substrates using group IV nanoparticles
TWI368999B (en) 2008-07-15 2012-07-21 Mosel Vitelic Inc Method for manufacturing solar cell
US7838400B2 (en) 2008-07-17 2010-11-23 Applied Materials, Inc. Rapid thermal oxide passivated solar cell with improved junction
US20100035422A1 (en) 2008-08-06 2010-02-11 Honeywell International, Inc. Methods for forming doped regions in a semiconductor material
US7615393B1 (en) * 2008-10-29 2009-11-10 Innovalight, Inc. Methods of forming multi-doped junctions on a substrate
US20120100666A1 (en) 2008-12-10 2012-04-26 Applied Materials Italia S.R.L. Photoluminescence image for alignment of selective-emitter diffusions
US20100294349A1 (en) 2009-05-20 2010-11-25 Uma Srinivasan Back contact solar cells with effective and efficient designs and corresponding patterning processes
US8163587B2 (en) * 2009-07-02 2012-04-24 Innovalight, Inc. Methods of using a silicon nanoparticle fluid to control in situ a set of dopant diffusion profiles

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6313004B1 (en) * 1998-11-11 2001-11-06 Nec Corporation Method for manufacturing semiconductor devices
CN101167191A (zh) * 2005-04-26 2008-04-23 信越半导体股份有限公司 太阳能电池的制造方法和太阳能电池及半导体装置的制造方法
WO2008091393A2 (en) * 2006-12-21 2008-07-31 Innovalight, Inc. Group iv nanoparticles and films thereof
CN101132033A (zh) * 2007-10-08 2008-02-27 苏州阿特斯阳光电力科技有限公司 一种制造太阳能电池的磷扩散方法
CN101378055A (zh) * 2008-09-27 2009-03-04 无锡固电半导体股份有限公司 自整角机模块用高可靠性达林顿管及其制作方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
厦门大学物理系半导体物理教研室: "《半导体器件工艺原理》", 30 June 1977, article "液态磷源扩散", pages: 149-153 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113555468A (zh) * 2021-06-18 2021-10-26 普乐新能源科技(徐州)有限公司 一种提升n型硅片硼扩散方阻均匀性的工艺
CN113555468B (zh) * 2021-06-18 2024-01-23 普乐新能源科技(泰兴)有限公司 一种提升n型硅片硼扩散方阻均匀性的工艺
CN113594299A (zh) * 2021-07-27 2021-11-02 普乐新能源科技(徐州)有限公司 一种n型硅片p++结构的制作工艺
CN113594299B (zh) * 2021-07-27 2024-01-26 普乐新能源科技(泰兴)有限公司 一种n型硅片p++结构的制作工艺

Also Published As

Publication number Publication date
JP2012532474A (ja) 2012-12-13
US8163587B2 (en) 2012-04-24
US8394658B2 (en) 2013-03-12
EP2449577A4 (en) 2014-04-16
US20110003464A1 (en) 2011-01-06
EP2449577A1 (en) 2012-05-09
KR20120042904A (ko) 2012-05-03
US20120052665A1 (en) 2012-03-01
WO2011002898A1 (en) 2011-01-06
TW201115631A (en) 2011-05-01

Similar Documents

Publication Publication Date Title
CN102473592A (zh) 使用硅纳米粒子流体以原位控制一组掺杂剂扩散分布的方法
CN102714148B (zh) 形成具有含硅颗粒的多掺杂结的方法
CN102246275B (zh) 在基片上形成多掺杂结的方法
US8138070B2 (en) Methods of using a set of silicon nanoparticle fluids to control in situ a set of dopant diffusion profiles
CN102047389B (zh) 使用ⅳ族纳米颗粒在晶片基底上形成结区
US7615393B1 (en) Methods of forming multi-doped junctions on a substrate
CN101828266B (zh) Ⅳ族纳米颗粒结以及由其构成的设备
CN102782810B (zh) 形成低电阻硅金属触点的方法
US20140151706A1 (en) Structures incorporating silicon nanoparticle inks, densified silicon materials from nanoparticle silicon deposits and corresponding methods
KR20100124823A (ko) 기판 상에 복합 나노입자-금속 금속화 접촉부를 형성하는 방법
US20140162445A1 (en) Silicon substrates with doped surface contacts formed from doped silicon based inks and corresponding processes
Ebong et al. High efficiency inline diffused emitter (ILDE) solar cells on mono‐crystalline CZ silicon
TWI580065B (zh) Diffusion method of impurity diffusion component and manufacturing method of solar cell
CN104662642B (zh) 掺杂半导体衬底的方法
NL2003324C2 (en) Photovoltaic cell with a selective emitter and method for making the same.
Uzum et al. Silica-sol-based spin-coating barrier layer against phosphorous diffusion for crystalline silicon solar cells
TW201813116A (zh) 帶p型擴散層的半導體基板的製造方法、帶p型擴散層的半導體基板、太陽電池元件的製造方法及太陽電池元件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120523