CN102467973A - 一种存储器测试方法及装置 - Google Patents

一种存储器测试方法及装置 Download PDF

Info

Publication number
CN102467973A
CN102467973A CN2010105495411A CN201010549541A CN102467973A CN 102467973 A CN102467973 A CN 102467973A CN 2010105495411 A CN2010105495411 A CN 2010105495411A CN 201010549541 A CN201010549541 A CN 201010549541A CN 102467973 A CN102467973 A CN 102467973A
Authority
CN
China
Prior art keywords
test
array
signal
tested
actuator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010105495411A
Other languages
English (en)
Other versions
CN102467973B (zh
Inventor
李崇仁
刘平
查锦
崔小乐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University Shenzhen Graduate School
Original Assignee
Peking University Shenzhen Graduate School
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University Shenzhen Graduate School filed Critical Peking University Shenzhen Graduate School
Priority to CN201010549541.1A priority Critical patent/CN102467973B/zh
Publication of CN102467973A publication Critical patent/CN102467973A/zh
Application granted granted Critical
Publication of CN102467973B publication Critical patent/CN102467973B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明公开了一种存储器的测试方法,包括如下步骤:控制器发出测试命令,使存储器的被测阵列处于测试状态;信号发生器接收到所述测试命令后,产生相应的测试信号;执行器接收到所述测试信号后,将其输入所述被测阵列,所述被测阵列产生功耗以形成所述被测阵列测试所需的测试温度,从而得到测试结果,即通过被测阵列自身的功耗产生的温度进行老化测试,而不需要通过外部对被测阵列进行加温,从而避免了外部温度控制不准、内部温度分布不均、以及只考虑电性能故障而不考虑被测阵列的自身功耗所引起的测试误差等因素产生的测试误差,从而使存储器的可靠性测试结果更准确,工序更简单,成本也更低。

Description

一种存储器测试方法及装置
技术领域
本发明涉及一种存储器的测试方法,尤其涉及一种存储器的可靠性的测试方法及装置。
背景技术
根据统计结果,故障在集成电路产品生命周期内的分布可以用浴缸曲线表示,如图1所示。其中横轴表示集成电路产品的工作时间,纵轴表示故障率,从图1可知,集成电路产品的故障大都出现在最初工作的一段时间之内,主要是由于电路制造工艺过程中的缺陷造成的,故障率很高。老化测试是加速集成电路产品渡过这段时期的重要手段。它的原理是通过对集成电路施加一定过应力(高温或者高电压),使电路早期的一些故障,比如电子迁移,热载流子退化,氧化层薄弱点等能够尽快的显现出来,从而实现产品有效筛选。
存储器是一类重要且应用广泛的集成电路产品,目前通常基于老化炉实现其老化测试。首先,将带有多个存储器样片的老化测试板放到老化炉内,按照标准设置测试温度(如125℃),由老化炉加温到测试温度以进行一定时间的试验检测。测试电压分为静态电压和动态电压两种,选择加哪种电压与所要测试的故障类型有关。如果是测试数据线或者单元连接可靠等类故障,可以选择静态高压测试。这里所加的高压主要是加在数据线上的电压,这个电压可以通过修改过的译码器电路来实现,如图2和图3是现有的一种技术方案,图2中的wbi信号是老化测试控制信号,当wbi输入为1时,或非门输出为0,译码器电路失效,被测电路再使用其它输入信号使所有数据线导通,进而实现静态高压输入。另外,也可以使用外加的电路实现测试输入。如果是测试诸如单元存储电容一类的可靠性问题,输入就需要动态电压,如图4所示,通过外部输入直接对存储电容,或者控制晶体管的栅电容进行充放电,观察供电总线上的电流大小来判断被测的电路是否已经失效。
上面几种方法有一个共同点,就是在测试过程中只考虑了电压一种因素,大家都默认了电路上的高温由老化炉提供。但是,对于实际工作的电路,这种假设显然是有缺陷的。电路在工作过程中会产生功耗,进而转化为热量,特别是在状态转换过程中的动态功耗产生的热量甚至有可能使电路烧毁。因此,在施加高压过程中,只考虑电路的电性能故障,而不考虑电路自身的功耗所产生的热量的影响,其结果是不准确的。另外,外部施加的高温并不能精确的反应电路本身的温度分布情况,这与电路的导热性能有关,也与老化炉的温控能力有关。随着存储器的密度逐渐加大,存储器(特别是闪存)已经向3D方向发展,高温老化测试的老化炉更无法反应被测电路的真实温度分布情况,所得的测试结果的可靠性也就大大的降低。
发明内容
本发明要解决的主要技术问题是,提供一种存储器测试方法及装置,利用被测阵列电路的自身功耗产生的温度进行老化测试,避免由于温度无法精确控制,外部加热导致被测电路内部的温度分布不均,以及只考虑电性能故障等所产生的误差。
为解决上述技术问题,本发明提供一种存储器测试装置,用于对存储器的被测阵列进行测试,包括控制器、信号发生器、与所述被测阵列相连的执行器;所述信号发生器在所述控制器控制下,产生测试信号并通过所述执行器输入到所述被测阵列使其产生功耗以形成所述被测阵列测试所需的测试温度。
在本发明的一种实施例中,所述执行器包括与所述被测阵列的行相连接的第一执行器以及与所述被测阵列的列相连接的第二执行器,所述信号发生器在控制器的作用下产生的测试信号包括老化测试信号,所述老化测试信号包括行测试信号和列测试信号,所述行测试信号通过所述第一执行器输入到所述被测阵列以使所述被测阵列产生静态功耗,所述列测试信号通过第二执行器输入到所述被测阵列以使所述被测阵列产生动态功耗。
在本发明的一种实施例中,所述第一执行器和第二执行器为MOS管或者三极管。
在本发明的一种实施例中,还包括老化炉,用于对所述被测阵列进行进一步加温,使其达到预设的测试温度。
本发明还提供一种存储器测试方法,包括如下步骤:
控制器发出测试命令,使所述存储器的被测阵列处于测试状态;
信号发生器接收到所述测试命令后,产生相应的所述测试信号;
执行器接收到所述测试信号后,将其输入所述被测阵列使所述被测阵列产生功耗以形成所述被测阵列测试所需的测试温度,从而得到测试结果。
在本发明的一种实施例中,所述测试命令包括使所述执行器处于开启状态的使能命令,还包括静态功耗测试命令和动态功耗测试命令;所述测试信号包括老化测试信号,所述老化测试信号包括行测试信号和列测试信号;所述执行器包括与所述被测阵列的行相连接的第一执行器以及与所述被测阵列的列相连接的第二执行器。
在本发明的一种实施例中,所述信号发生器接收到的测试命令不包含所述动态功耗测试命令时,则只产生所述行测试信号,否则,产生所述行测试信号和列测试信号。
在本发明的一种实施例中,所述信号发生器接收到的测试命令包含所述动态功耗测试命令时,所述信号发生器先产生行测试信号并通过第一执行器输入到所述被测阵列,待所述被测阵列字线上的存储单元都达到其开启电压时,信号发生器产生列测试信号并将其通过第二执行器输入到所述被测阵列以产生动态功耗。
在本发明的一种实施例中,所述行测试信号的值为1。
在本发明的一种实施例中,所述列测试信号为振荡信号。
在本发明的一种实施例中,所述测试命令还包括老化测试命令和功能测试命令,所述测试信号还包括功能测试信号;所述被测阵列相邻布置,所述信号发生器接收到所述测试命令后,判断是否同时包含老化测试命令和功能测试命令,如果是,则所述信号发生器产生相应的所述老化测试信号并通过相应的执行器输入到所述需要进行老化测试的被测阵列,待其达到预设的温度后,所述信号发生器产生功能测试信号对需要进行功能的被测阵列进行相应的功能测试,其中所述进行老化测试的阵列将功耗产生的温度传递给进行功能测试的阵列以使进行功能测试的阵列达到功能测试所需的测试温度;否则,则只产生相应的所述老化测试信号并通过相应的执行器输入所述被测阵列。
在本发明的一种实施例中,所述测试命令还包括老化测试命令和功能测试命令,所述测试信号还包括功能测试信号;所述存储器的同一阵列同时进行老化测试和功能测试命令时,信号发生器产生相应的所述老化测试信号并通过相应的所述执行器发送给所述同一阵列中需要进行老化测试的行和列,待其达到预设的温度后,信号发生器产生功能测试信号对所述同一阵列需要进行功能测试的行和列进行功能测试,其中所述进行老化测的行和列将功耗产生的温度传递给进行功能测试的行和列以使所述进行功能测试的阵列达到功能测试所需的测试温度。
在本发明的一种实施例中,所述阵列为分割式位线连接。
本发明的有益效果是:本发明提供的存储器测试方法,可根据测试目的通过控制器发出相应的测试命令,信号发生器接收到上述测试命令后,产生相应的测试信号,并通过执行器输入被测阵列对其进行相应的测试,即通过被测阵列自身的功耗产生的温度进行老化测试,而不需要通过外部对被测阵列进行加温,从而避免了外部温度控制不准、内部温度分布不均、以及只考虑电性能故障而不考虑被测阵列的自身功耗所引起的测试误差等因素产生的测试误差,从而使存储器的可靠性测试结果更准确,工序更简单,成本也更低。
附图说明
图1为集成电路电路产品的故障分布率曲线图;
图2为一种静态高压测试的实现方式的信号输入模块电路;
图3为一种静态高压测试的实现方式的被测模块电路;
图4为一种动态高压测试的实现方式的测试模块电路;
图5为本发明一种实施例的DRAM结构存储器的检测框图;
图6为本发明一种实施例的分割式位线结构的DRAM的老化测试电路图;
图7为本发明一种实施例的测试信号图;
图8为本发明一种实施例被测电路功耗仿真对比图。
具体实施方式
下面通过具体实施方式结合附图对本发明作进一步详细说明。
针对现有的老化测试的温度不能精确控制、被测电路的内部温度分布不均,只考虑电性能等因素导致的测试结果误差大,且随着存储器的结构的改变,现有的老化炉不能很好的适应等问题,本发明提供了一种存储器的测试方法,具体如下:
控制器发出测试命令,使存储器的被测阵列处于测试状态;
信号发生器接收到测试命令后,产生相应的测试信号;
执行器接收到测试信号后,将其输入被测阵列使被测阵列产生功耗已其测试需要的测试温度,从而得到测试结果。
其中,上述测试命令包括使能命令,在需要测试的时候,使执行器处于开启的状态;还包括静态功耗测试命令和动态功耗测试命令,以根据需要检测的故障的类型选择相应的测试命令进行测试,另外,上述测试命令还可包括老化测试命令和功能测试命令,在进行老化测试的同时,还可对本发明的存储器进行一定的功能测试。上述执行器包括与被测阵列的行相连接的第一执行器和与被测试阵列的列相连接的第二执行器。上述测试信号包括老化测试信号,用于对被测阵列进行老化测试,老化测试信号包括用于产生静态功耗的行测试信号和用于产生动态功耗的列测试信号,其中,为了使被测阵列的功耗尽可能大,从而使产生较高的温度,列测试信号可采用振荡信号,但信号的振荡频率需根据具体的被测阵列的电路具体选择,而非越大越好,以防止频率过高而烧坏被测电路。综上可知,本发明通过存储器的被测阵列的自身功耗产生的温度进行老化测试,从而得到精确的测试结果,且不受存储器的结构限制,有很好的通用性和实用性。另外,本发明提供的存储器的测试方法在实现老化测试的同时,还可进行一定的功能测试,从而降低测试的工序及成本。
下面结合附图对本发明做进一步的说明。
本发明提供的方法和装置适用于DRAM、SRAM以及FLASH等类型的存储器,为了帮助更好的理解本发明,下面以一个32*32的DRAM阵列为例做进一步说明。
请参考图5,该图为本实施例装置的总体框图,从图可知,控制器与信号发生器连接,信号发生器分别与第一执行器和第二执行器与各个阵列相行和列相连接,其中,本实施例中的第一执行器和第二执行器可优选为MOS管或者三极管,本实施例中优选MOS管。图中MOS管与各个阵列的字线和位线(即矩阵的行和列的控制线)的一端连接,且该端为阵列的非数据输入端,具体连接请参考图6,从图6中可知,MOS管的栅极接使能信号,在正常的工作模式下,使能信号为0,阵列的行MOS管和列MOS管都被断开,测试信号无法输入,不影响阵列的正常的工作。当需要进行老化测试时,控制器下发测试命令,其中包括使能命令,使使能信号的值为1,从而打开执行器MOS管,使阵列处于被测状态,然后控制器根据测试目的下发其他的测试命令对被测阵列进行相应的测试。下面以一个32*32的DRAM阵列为例列举以下两种具体的情况以帮助更好的理解本发明:
情况一、只对被测阵列进行老化测试且只测试由其静态功耗可判断的故障类型,则控制器下达的测试命令包括、使能命令、老化测试命令和静态功耗测试命令,信号发生器接收到上述命令后,首先使预充电路工作,将阵列中所有的位线初始化到预设的电压值,比如0.9V,然后断开预充电路,输入使能信号1,以打开行、列的MOS管,然后产生相应的老化测试信号即行测试信号通过第一执行器向被测阵列所有的行输入,带被测阵列的静态功耗使其到达测试需要的测试温度时,对其进行相应的老化测试。上述两个信号一直持续到老化过程结束。为了保证被则阵列的功耗尽可能的大,从而使产生的温度容易达到测试需要的温度,可让存储阵列上的所有管子都处于工作状态,即是行测试信号的值在测试过程中保持为1即可保证被测阵列的静态功耗最大。
情况二、只对被测阵列进行老化测试且只测试由其动态功耗就可判断的故障类型或者由其动态功耗和静态功耗一起可判断的故障类型,则控制器下达的测试命令中包括使能命令、老化测试命令、动态功耗测试命令或者还包括静态功耗测试命令,信号发生器接收到上述命令后,首先使预充电路工作,将阵列中所有的位线初始化到预设的电压值,比如0.9V,然后断开预充电路,输入使能信号1,以打开行、列的MOS管,然后产生相应的老化测试信号即行测试信号通过第一执行器向被测阵列所有的行输入,当所有位线电压都稳定到了存储晶体管开启电压,所有的存储单元被打开,此时信号发生器产生列测试信号并通过第二执行器输入被测阵列,从而对被测阵列的动态功耗进行测试。由于阵列的动态功耗主要表现在存储单元的充放电。如果在存储单元的输入端接一个振荡信号,使单元上的值以一定的频率在0和1之间跳变,则该电路的动态功耗在理论上可以达到最大。因此,我们可以选择如图7所示的一组测试信号。当然,根据实际需要,我们也可选择其他的振荡频率和波形的测试信号,表一给出一组输入不同测试信号时被测阵列的功耗情况以供参考。值得注意的是,上述振荡频率的选择并非越大越好,尽管振荡频率越大其产生的功耗越高,但上述振荡频率应该根据被测电路的实际情况进行选择,不能超出被测阵列的承受范围,否则将会烧坏被测阵列,我们的测试也就适得其反了。
在图7中,从上往下,第一个信号为使能信号,使执行器即MOS管处于开启状态,从而使测试信号可以输入被测阵列。第二个信号为列测试信号,从图中可知它可以是一个以一定频率在0、1之间振荡的振荡信号,有利于在被测阵列的最大限度内加大其动态功耗,从而有利于温度的提升。第三个信号为行测试信号,在测试时间段内,其一直保持为1,保证被测阵列的静态功耗最大。
表一
  DRAM操作   普通工作模式   改进的老化模式
  所有单元同时震荡   82.5uW   1.02mW
  半边正震荡半边负震荡   1.02mW   8.34mW
  半边单元震荡   1.02mW   2.77mW
上面的表格为利用HSpice仿真的一个32*32的存储器阵列电路在不同的测试信号情况下的结果,第一行为所有的单元都进行振荡的情况,即为输入图6中所示测试信号的情况,其仿真结果见图8,其中,第一行第二列中的82.5uW是阵列中单个单元在上述测试信号下工作时产生的功耗,见图8中上半部分的仿真图,第一行第三列中的1.02mW为阵列中的所有单元在上述测试信号下工作的功耗,见图7中下半部分的仿真图,由上对比可知,所有单元都同时工作的功耗比单个单元工作产生的功耗大十多倍,因此本实施例中的行测试信号在测试期间的值为1,使被测阵列的所有管子处于工作状态。上面表格的第二行为被测阵列的单元半边正震荡半边负震荡的工作情况,即将被测阵列的所有单元的一半加上正振荡,另一半加上负振荡,从表格中可知,其比第一种情况的功耗提升的八倍左右,主要原因是,当字线和位线上的信号相同时,字线上的电容会被降低,从而也降低了该线上消耗的信号,因此当加入相反信号的时候,抵消了这种降低,功耗进一步提升,当只对被测阵列的所有单元的一半的振荡信号,如第三行的数据,功耗相对第一种也有所增加,但是增加的没有第二种情况明显。上面几种情况体现了在不同的测试信号下被测阵列的能耗情况,可根据具体的被测电路需要的测试温度选择与之适应的能耗情况。另外,在进行高温应力测试的同时,通过提高输入电压也能够提高电路的功耗,这种方式同时还能实现电路的高压应力测试。如可按照可靠性试验的相关标准规定合理选择输入高压,与发明所提供方法配合使用,则可产生更好老化测试效果,也起到降低测试成本的作用。
本发明提供的方法可在对被测阵列进行老化测试的同时还可对其进行功能测试。现列举以下两种情况以帮助更好的理解:
情况三、对存储器的某一个阵列进行老化测试,且老化测试的故障类型需要对被测阵列进行动态功耗和静态功耗测试,对与上述被测阵列相邻的一个阵列进行功能测试,如上述两个阵列的布局可为图5所示DRAM阵列1和DRAM阵列2,由于上述DRAM阵列1和DRAM阵列2位于同一块电路板上或者同一个晶片上,上述阵列的位置靠的比较近,因此温度分布也比较均匀。在对DRAM阵列1进行老化测试时,DRAM阵列1的功耗增加,温度升高,进而向相邻的DRAM阵列2传递,因此DRAM阵列2在没有输入信号的情况就可以处于一个高温应力下,此时就可对DRAM阵列2在高温应力下信号发生器输入相关的功能测试信号对其进行功能测试。上述情况只是列举了两个DRAM阵列的情况,在多个DRAM阵列时,其测试原理也是一样的,比如有6个DRAM阵列,其序号依次为1、2、3、4、5、6,且依次相邻,则可设置为先对第1、3、5DRAM阵列进行老化测试,同时对2、4、6DRAM阵列进行功能测试,在上述测试步骤完成之后,又可对2、4、6DRAM阵列进行老化测试,同时对1、3、5DRAM阵列进行功能测试。根据测试目的,例如在不需要对1做功能测试时,测试的顺序也可为先对1、2、4、6进行老化测试的同时对3、5进行功能测试,然后对3、5进行老化测试的同时对2、4、6进行功能测试。这样就可对所有的被测阵列进行老化测试的同时进行一定的功能测试,从而减少测试的工序,降低了测试成本。
情况四、对同一个被测阵列进行老化测试的同时还对其进行功能测试,且老化测试的情况与上述情况三相同。此时我们可将阵列设置成分割式位线结构,请见图6,即阵列中的行与行之间的单元间隔排列,比如第一行第一列设置有单元,则第一行第二列不设置,只在第一行的奇数列设置单元,相应的第二行只在其偶数列设置单元,这样依次排列直到最后一行。因此,在进行老化测试时,可先对上述阵列的奇数行按上述老化测试的方法进行老化测试,同时上述阵列的偶数行由于奇数行进行老化测试时产生的温度的传递也达到了一个高温的环境,此时可对偶数行加相应的功能测试信号对其进行相应的功能测试。同样,上述测试过程结束后,可反过来对阵列的偶数行进行老化测试,对其奇数行进行功能测试。因此,本发明也可实现对同一个阵列同时进行功能测试和老化测试,从而降低测试成本。
当然,在针对某些特殊的电路,当其老化测试的温度要求较高时,而通过本发明提供的方法又达不到老化测试的温度时,可以外加老化炉,使其达到测试所需的温度。例如:某个电路的测试温度为150度,单独采用本发明提供的方法和装置在电路的承受限度内只能将其加温到120,则可外加老化炉,将其进一步加温到150。这里虽然也采用了老化炉,但老化炉提供的温度只需要30度,易于控制,且由于电路本身已经通过功耗加温到120度,其内部的温度分布均匀,老化炉对其加温时,不会存在电路内部的温度分布不均匀的现象,因此采用本发明的方法和装置外加老化炉的方式进行测试的误差也非常小,基本不会影响测试的结果。
本发明提供的存储器的检测方法及装置中的控制器可根据检测目的发出相应的测试命令,对被测阵列的相应测试项进行测试,从而利用被测阵列的自身功耗达到测试所需的温度,即建立了一个内测试环境,避免通过老化炉对被测阵列实行外部加温导致的温度控制不准,被测阵列的内部温度分布不均,且没考虑被测阵列自身功耗产生的温度等因素产生的测试误差。另外,本发明提供的测试方法和装置还可在对被测阵列进行老化测试的同时,进行一定的功能测试,从而减少测试工序,降低测试的成本;进一步的,本发明通过被测阵列的自身功耗产生的温度进行老化测试,从而得到精确的测试结果,不受存储器的结构限制,有很好的通用性和实用性。
以上内容是结合具体的实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明的保护范围。

Claims (13)

1.一种存储器测试装置,用于对存储器的被测阵列进行测试,其特征在于,包括控制器、信号发生器、与所述被测阵列相连的执行器;所述信号发生器在所述控制器控制下,产生测试信号并通过所述执行器输入到所述被测阵列使其产生功耗以形成所述被测阵列测试所需的测试温度。
2.如权利要求1所述的装置,其特征在于,所述执行器包括与所述被测阵列的行相连接的第一执行器以及与所述被测阵列的列相连接的第二执行器,所述信号发生器在控制器的作用下产生的测试信号包括老化测试信号,所述老化测试信号包括行测试信号和列测试信号,所述行测试信号通过所述第一执行器输入到所述被测阵列以使所述被测阵列产生静态功耗,所述列测试信号通过第二执行器输入到所述被测阵列以使所述被测阵列产生动态功耗。
3.如权利要求1所述的装置,其特征在于,所述第一执行器和第二执行器为MOS管或者三极管。
4.如权利要求1-3任一所述的装置,其特征在于,还包括老化炉,用于对所述被测阵列进行进一步加温,使其达到预设的测试温度。
5.一种存储器测试方法,其特征在于包括如下步骤:
控制器发出测试命令,使所述存储器的被测阵列处于测试状态;
信号发生器接收到所述测试命令后,产生相应的所述测试信号;
执行器接收到所述测试信号后,将其输入所述被测阵列使所述被测阵列产生功耗以形成所述被测阵列测试所需的测试温度,从而得到测试结果。
6.如权利要求5所述的方法,其特征在于,所述测试命令包括使所述执行器处于开启状态的使能命令,还包括静态功耗测试命令和动态功耗测试命令;所述测试信号包括老化测试信号,所述老化测试信号包括行测试信号和列测试信号;所述执行器包括与所述被测阵列的行相连接的第一执行器以及与所述被测阵列的列相连接的第二执行器。
7.如权利要求6所述的方法,其特征在于,所述信号发生器接收到的测试命令不包含所述动态功耗测试命令时,则只产生所述行测试信号,否则,产生所述行测试信号和列测试信号。
8.如权利要求7所述的方法,其特征在于,所述信号发生器接收到的测试命令包含所述动态功耗测试命令时,所述信号发生器先产生行测试信号并通过第一执行器输入到所述被测阵列,待所述被测阵列上的存储单元都达到其开启电压时,信号发生器产生列测试信号并将其通过第二执行器输入到所述被测阵列以产生动态功耗。
9.如权利要求5-8任一所述的方法,其特征在于,所述行测试信号的值为1。
10.如权利要求5-8任一所述的方法,其特征在于,所述列测试信号为振荡信号。
11.如权利要求6所述的方法,其特征在于,所述测试命令还包括老化测试命令和功能测试命令,所述测试信号还包括功能测试信号;所述被测阵列相邻布置,所述信号发生器接收到所述测试命令后,判断是否同时包含老化测试命令和功能测试命令,如果是,则所述信号发生器产生相应的所述老化测试信号并通过相应的执行器输入到所述需要进行老化测试的被测阵列,待其达到预设的温度后,所述信号发生器产生功能测试信号对需要进行功能的被测阵列进行相应的功能测试,其中所述进行老化测试的阵列将功耗产生的温度传递给进行功能测试的阵列以使进行功能测试的阵列达到功能测试所需的测试温度;否则,则只产生相应的所述老化测试信号并通过相应的执行器输入所述被测阵列。
12.如权利要求6所述的方法,其特征在于,所述测试命令还包括老化测试命令和功能测试命令,所述测试信号还包括功能测试信号;所述存储器的同一阵列同时进行老化测试和功能测试命令时,信号发生器产生相应的所述老化测试信号并通过相应的所述执行器发送给所述同一阵列中需要进行老化测试的行和列,待其达到预设的温度后,信号发生器产生功能测试信号对所述同一阵列需要进行功能测试的行和列进行功能测试,其中所述进行老化测的行和列将功耗产生的温度传递给进行功能测试的行和列以使所述进行功能测试的阵列达到功能测试所需的测试温度。
13.如权利要求12所述的方法,其特征在于,所述阵列为分割式位线连接。
CN201010549541.1A 2010-11-18 2010-11-18 一种存储器测试方法及装置 Active CN102467973B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010549541.1A CN102467973B (zh) 2010-11-18 2010-11-18 一种存储器测试方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010549541.1A CN102467973B (zh) 2010-11-18 2010-11-18 一种存储器测试方法及装置

Publications (2)

Publication Number Publication Date
CN102467973A true CN102467973A (zh) 2012-05-23
CN102467973B CN102467973B (zh) 2014-11-05

Family

ID=46071493

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010549541.1A Active CN102467973B (zh) 2010-11-18 2010-11-18 一种存储器测试方法及装置

Country Status (1)

Country Link
CN (1) CN102467973B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109481286A (zh) * 2018-12-25 2019-03-19 杭州电子科技大学 经络穴位定位装置及方法
CN110261754A (zh) * 2018-03-12 2019-09-20 爱思开海力士有限公司 半导体装置以及包括该半导体装置的测试系统
CN113075529A (zh) * 2021-03-23 2021-07-06 北京灵汐科技有限公司 芯片老化测试方法与装置、存储介质、测试设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1867834A (zh) * 2003-08-14 2006-11-22 英特尔公司 自热老化
CN1925041A (zh) * 2005-09-01 2007-03-07 日立环球储存科技荷兰有限公司 数据存储装置测试方法和数据存储装置制造方法
CN101858956A (zh) * 2010-05-27 2010-10-13 北京新润泰思特测控技术有限公司 老化测试系统

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1867834A (zh) * 2003-08-14 2006-11-22 英特尔公司 自热老化
CN1925041A (zh) * 2005-09-01 2007-03-07 日立环球储存科技荷兰有限公司 数据存储装置测试方法和数据存储装置制造方法
CN101858956A (zh) * 2010-05-27 2010-10-13 北京新润泰思特测控技术有限公司 老化测试系统

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110261754A (zh) * 2018-03-12 2019-09-20 爱思开海力士有限公司 半导体装置以及包括该半导体装置的测试系统
CN109481286A (zh) * 2018-12-25 2019-03-19 杭州电子科技大学 经络穴位定位装置及方法
CN113075529A (zh) * 2021-03-23 2021-07-06 北京灵汐科技有限公司 芯片老化测试方法与装置、存储介质、测试设备

Also Published As

Publication number Publication date
CN102467973B (zh) 2014-11-05

Similar Documents

Publication Publication Date Title
CN100445762C (zh) 补偿受试电子器件故障造成的测试信号恶化的装置及方法
JP3914534B2 (ja) メモリ装置
US9627096B2 (en) Semiconductor memory device
JP3381929B2 (ja) 半導体装置
JP2018190480A (ja) ランダム・アクセス・メモリ及び関連する回路、方法及びシステム
CN102467973B (zh) 一种存储器测试方法及装置
US8848471B2 (en) Method for optimizing refresh rate for DRAM
TW200605088A (en) Apparatus and method for testing semiconductor memory device
US10692586B2 (en) Semiconductor device
US20020050813A1 (en) Burn-in test method for a semiconductor chip and burn-in test apparatus therefor
US8867282B2 (en) Semiconductor apparatus with open bit line structure
US20080285358A1 (en) Method and circuit for stressing upper level interconnects in semiconductor devices
CN104992723A (zh) 一种高可靠sram编译器控制电路
CN105448350A (zh) Sram测试键、测试装置以及sram测试方法
US7411809B2 (en) Ferroelectric memory to be tested by applying disturbance voltage to a plurality of ferroelectric capacitors at once in direction to weaken polarization, and method of testing the same
US7502268B2 (en) Voltage control apparatus and method of controlling voltage using the same
CN102915763B (zh) 闪存装置
KR100364032B1 (ko) 반도체 장치, 그의 테스트 장치 및 방법
CN106158048B (zh) 修复信息存储电路以及包括其的半导体装置
US6845048B2 (en) System and method for monitoring internal voltages on an integrated circuit
CN111984478A (zh) 一种eeprom芯片传递式测试方法及系统
Baeg et al. DRAM failure cases under hot-carrier injection
CN1152421C (zh) 测试电路的方法
CN103280241A (zh) 存储器的测试电路及方法
KR100512159B1 (ko) 반도체 메모리 장치의 패드 레이 아웃

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant