CN110261754A - 半导体装置以及包括该半导体装置的测试系统 - Google Patents

半导体装置以及包括该半导体装置的测试系统 Download PDF

Info

Publication number
CN110261754A
CN110261754A CN201811423539.2A CN201811423539A CN110261754A CN 110261754 A CN110261754 A CN 110261754A CN 201811423539 A CN201811423539 A CN 201811423539A CN 110261754 A CN110261754 A CN 110261754A
Authority
CN
China
Prior art keywords
signal
semiconductor device
identification information
wordline
timing signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811423539.2A
Other languages
English (en)
Other versions
CN110261754B (zh
Inventor
金正贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN110261754A publication Critical patent/CN110261754A/zh
Application granted granted Critical
Publication of CN110261754B publication Critical patent/CN110261754B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/006—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56012—Timing aspects, clock generation, synchronisation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56016—Apparatus features
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5602—Interface to device under test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

本公开提供了一种半导体装置以及包括该半导体装置的测试系统。根据本公开的半导体装置可以包括识别信息寄存器，其被配置为储存用于识别半导体装置的识别信息。半导体装置还可以包括识别信息解码器，其被配置为对识别信息进行解码并且输出解码结果作为选择信号。半导体装置还可以包括字线使能控制电路，其被配置为根据选择信号来产生用于在预定时间处同时使能或禁止半导体装置的所有字线的字线控制信号。

Description

半导体装置以及包括该半导体装置的测试系统
相关申请的交叉引用
本申请要求2018年3月12日向韩国知识产权局提交的申请号为10-2018-0028474的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
各种实施例总体而言涉及一种半导体电路，更具体而言，涉及一种半导体装置、包括该半导体装置的测试系统以及由该测试系统执行的方法。
背景技术
诸如半导体存储器的半导体装置在晶片级工艺之后被制造为封装件时经受各种测试。
晶片级半导体芯片或封装式半导体芯片可以安装在测试设备中并由测试设备测试。
各种测试可以包括老化测试。
老化测试指的是如下的测试：通过长时间使能字线和感测放大器以及然后禁止字线和感测放大器来对与半导体存储器的字线、感测放大器等耦接的电路组件施加应力，并确定是否由于应力而发生缺陷。
发明内容
各种实施例针对一种能够减少测试时间并减小最大电流量的半导体装置以及包括该半导体装置的测试系统。
根据本公开的半导体装置可以包括识别信息寄存器，其被配置为储存用于识别半导体装置的识别信息。所述半导体装置还可以包括识别信息解码器，其被配置为对所述识别信息进行解码并且输出解码结果作为选择信号。所述半导体装置还可以包括字线使能控制电路，其被配置为根据所述选择信号来产生用于在预定时间处同时使能或禁止所述半导体装置的所有字线的字线控制信号。
根据本公开的另一个半导体装置可以包括：识别信息解码器，其被配置为对用于识别半导体装置的识别信息进行解码，并且输出解码结果作为选择信号；操作控制电路，其被配置为响应于老化测试命令来产生字线使能时段信号和操作时段信号；以及定时信号发生电路，其被配置为根据所述操作时段信号来产生多个定时信号。所述半导体装置还可以包括：多路复用器，其被配置为根据所述选择信号来选择所述多个定时信号中的一个，并且输出选中的信号作为多路复用信号；脉冲发生器，其被配置为根据所述多路复用信号来产生预操作脉冲信号；以及操作选择电路，其被配置为根据所述字线使能时段信号来输出所述预操作脉冲信号作为使能定时信号或禁止定时信号。所述半导体装置还可以包括字线使能电路，其被配置为响应于所述使能定时信号和所述禁止定时信号来产生用于同时使能多个字线中的所有字线的字线控制信号。
根据本公开的测试系统可以包括：测试设备，其被配置为对至少一个半导体装置执行老化测试操作；以及多个半导体装置，其与所述测试设备耦接。所述测试设备可以向多个半导体装置共同地提供老化测试命令。响应于所述老化测试命令，所述多个半导体装置可以根据用于所述多个半导体装置的裸片识别信息而基于组来执行所述老化测试操作。
由根据本公开的实施例的由用于执行老化测试的测试系统执行的方法包括由所述测试系统的测试设备向所述测试系统的多个半导体装置发送老化测试命令。所述方法还包括：在一时间段期间响应于所述老化测试命令，对从所述多个半导体装置中选中的一组多个半导体装置执行老化测试，其中在所述时间段期间，用于选中的组的每个半导体装置的所有字线被激活。
附图说明
图1示出了说明根据一个实施例的测试系统的配置的示图。
图2示出了说明根据一个实施例的图1中的半导体装置的配置的示图。
图3示出了说明根据一个实施例的图2中的字线使能控制电路的配置的示图。
图4示出了说明根据一个实施例的图3中的操作控制电路的配置的示图。
图5示出了说明根据一个实施例的图3中的操作选择电路的配置的示图。
图6示出了说明图3中的字线使能控制电路的操作的定时图。
图7示出了说明根据一个实施例的图2中的字线使能控制电路的配置的示图。
图8示出了说明根据一个实施例的图7中的字线使能控制电路的操作的定时图。
图9示出了说明根据一个实施例的图1中的测试系统的操作的定时图。
具体实施方式
下面参照附图来描述根据本公开的实施例的半导体装置和包括该半导体装置的测试系统。
图1示出了说明根据一个实施例的测试系统100的配置的示图。
如图1中所示，测试系统100可以包括测试设备101和多个半导体装置200-1至200-n，所述多个半导体装置与测试设备101耦接并且由测试设备101测试。对于特定的实施例，多个半导体装置200-1至200-n被安装在测试设备101中。
可以通过老化测试(例如，基于组)顺序地测试多个半导体装置200-1至200-n。
多个半导体装置200-1至200-n可以被划分为多个组MG0至MG3。
裸片识别(ID)信息可以用作用于识别多个半导体装置200-1至200-n的信息。裸片ID信息可包括多个比特位。
例如，基于十进制值，多个半导体装置200-1至200-n的裸片ID信息的各个段可以具有不同的值。
在至少两个组中包括的半导体装置的裸片ID信息的段中，基于二进制值，多个半导体装置200-1至200-n可以在从最高有效位(MSB)到最低有效位(LSB)的多个比特位中的一个比特位或多个比特位(在下文中，被称为识别信息)处具有相同的值。
因此，可以通过经由识别信息来对半导体装置进行分组的方法而将多个半导体装置200-1至200-n划分为多个组MG0至MG3。
图1中的多个组MG0至MG3的布置仅是为了便于描述而选择的一个示例。在实际测试过程中，每个组可以根据识别信息而具有不同的位置和不同数量的半导体装置。
半导体装置200-1至200-n中的每个半导体装置可以包括多个存储体BK。
每个存储体BK可以包括多个字线WL0至WLn和多个位线BL。尽管未示出，但是每个存储体BK可以包括耦接到多个字线WL0至WLn和多个位线BL的存储单元，并且包括用于感测并放大存储单元的数据的感测放大器。
测试设备101可以将命令ECMD和老化测试信号WBI经由通信线102提供至多个半导体装置200-1至200-n。
根据一个实施例的测试系统100在测试的初始阶段仅输入一个老化测试命令，使得所有半导体装置200-1至200-n的老化测试可以利用时间差来执行，而不需要来自测试设备101的额外控制。
也就是说，测试设备101可以向多个半导体装置200-1至200-n共同地提供老化测试命令，并且多个半导体装置200-1至200-n可以响应于老化测试命令而在与其裸片ID信息相对应的时间处基于组来执行与老化测试相关的内部控制操作。
与老化测试相关的内部控制操作可以包括字线使能/禁止操作，或者字线使能/禁止操作和感测放大器使能/禁止操作。
测试设备101可以将命令ECMD通过通信线102之中的地址通道中的地址的一部分提供至多个半导体装置200-1至200-n。
与通过组合地址获得的命令ECMD不同，测试设备101可以将老化测试信号WBI经由特定信号线以DC电平提供至多个半导体装置200-1至200-n。
例如，当老化测试信号WBI处于高电平时，老化测试信号WBI可以限定老化测试模式。
当多个半导体装置200-1至200-n的所有存储体BK的字线同时被使能时，可以减少执行老化测试所需的时间量。
然而，当多个半导体装置200-1至200-n中的所有存储体的字线同时被使能时，电流可能快速上升以引起测试设备101的异常操作或者可能会发生电源电压下降。
因此，根据一个实施例的测试系统100可以在测试的初始阶段仅输入一个或有限数量的老化测试命令，使得整个半导体装置200-1至200-n的老化测试可以及时自动分配并且在不需要来自测试系统100的额外控制的情况下来执行。
图2示出了图1中的半导体装置的配置。
如图2中所示，多个半导体装置200-1至200-n中的任何一个(如所示，例如半导体装置200-1)可以包括：命令解码器201、识别信息寄存器202、识别信息解码器203以及字线使能控制电路300。
命令解码器201可以通过对由测试设备101提供的外部命令ECMD进行解码来产生内部命令iCMD。
内部命令iCMD可以包括限定字线使能或禁止的命令。
识别信息寄存器202可以将与裸片ID信息的至少一部分相对应的裸片ID信息或识别信息DATA_DI储存为用于识别半导体装置200-1或半导体装置200-1至200-n中的每个半导体装置的信息。
识别信息寄存器202可以根据老化测试信号WBI而输出识别信息DATA_DI。
识别信息寄存器202可以使用熔丝阵列的一部分来储存与包括半导体装置200-1的修复操作的各种操作相关的信息，并且储存在熔丝阵列的一部分中的识别信息DATA_DI可以在上电序列时段(power-up sequence period)期间被自动输出。
识别信息寄存器202可以输出裸片ID信息的多个比特位之中的一个或更多个比特位作为识别信息DATA_DI，一个或更多个比特位被预先设定为将多个半导体装置200-1至200-n划分为多个组MG0至MG3。
识别信息解码器203可以响应于老化测试信号WBI而对识别信息DATA_DI进行解码，并且可以输出解码结果作为选择信号SEL<0:3>。
选择信号SEL<0:3>可以对于各个组MG0至MG3而采用不同的值。因此，选择信号SEL<0:3>可以用作用于控制所有的半导体装置200-1至200-n的老化测试的信号，使得可以在多个组MG0至MG3上分配并执行老化测试。
当内部命令iCMD被输入到字线使能控制电路300时，字线使能控制电路300可以根据选择信号SEL<0:3>来产生字线控制信号WLCTRL，该字线控制信号WLCTRL用于在预定时间处同时使能或禁止半导体装置200-1的所有字线WL0至WLn。如本文中关于参数(诸如字线的使能时间或禁止时间)使用的词语“预定”意味着在参数被用于过程或算法之前确定参数的值。对于一些实施例，在过程或算法开始之前确定参数的值。在其他实施例中，参数的值在过程或算法期间但在参数用于过程或算法之前来确定。
图3示出了根据一个实施例的字线使能控制电路300-1的配置，例如，图2的字线使能控制电路300的第一配置。
如图3中所示，字线使能控制电路300-1可以包括：操作控制电路310、定时信号发生电路390、第一脉冲发生器(PG1)340、多路复用器350、第二脉冲发生器(PG2)360、操作选择电路370和字线使能电路380。
操作控制电路310可以响应于内部命令iCMD和复位信号RST而产生字线使能时段信号ITV_WLEN和操作时段信号OPR_EN。
定时信号发生电路390可以根据操作时段信号OPR_EN来产生多个定时信号。
定时信号发生电路390可以包括振荡器320和移位寄存器330。
振荡器320可以在操作时段信号OPR_EN的激活时段期间产生振荡信号OSC。
移位寄存器330可以响应于振荡信号OSC而产生定时信号，即，移位信号SF0至SF3。
第一脉冲发生器340可以根据移位信号SF0至SF3中的移位信号SF3来产生复位信号RST。
多路复用器350可以根据选择信号SEL<0:3>来选择移位信号SF0至SF3中的一个，并且可以将选中的信号输出作为多路复用信号MXOUT。
第二脉冲发生器360可以根据多路复用信号MXOUT来产生预操作脉冲信号PO。
操作选择电路370可以根据字线使能时段信号ITV_WLEN来输出预操作脉冲信号PO作为使能定时信号WLE或禁止定时信号WLD。
字线使能电路380可以响应于使能定时信号WLE和禁止定时信号WLD而产生用于同时使能所有字线WL0至WLn的字线控制信号WLCTRL。
字线控制信号WLCTRL可以包括行激活信号和用于控制半导体装置200-1的行地址解码器(未示出)的信号，以选择所有字线WL0至WLn而与行地址无关。
图4示出了图3中的操作控制电路310的配置。
如图4中所示，操作控制电路310可以包括第一SR锁存器311、逻辑门312和313以及第二SR锁存器314。
第一SR锁存器311可以根据限定字线使能的内部命令iCMD:EN和限定字线禁止的内部命令iCMD:DIS来产生字线使能时段信号ITV_WLEN。
第一SR锁存器311可以根据限定字线使能的内部命令iCMD:EN来激活字线使能时段信号ITV_WLEN，并且可以根据限定字线禁止的内部命令iCMD:DIS来去激活字线使能时段信号ITV_WLEN。
组合的逻辑门(即，NOR门312和反相器313)可以对限定字线使能的内部命令ENiCMD:EN和限定字线禁止的内部命令iCMD:DIS执行“或”运算，并且输出运算结果。
第二SR锁存器314可以根据反相器313的输出和复位信号RST来产生操作时段信号OPR_EN。
第二SR锁存器314可以根据反相器313的输出来激活操作时段信号OPR_EN，并且可以根据复位信号RST来去激活操作时段信号OPR_EN。
图5示出了图3中的操作选择电路370的配置。
如图5中所示，操作选择电路370可以包括多个逻辑门371至375。
第一与非门371和第一反相器372可以对字线使能时段信号ITV_WLEN和预操作脉冲信号PO执行与操作，并且可以输出“与”操作结果作为使能定时信号WLE。
第二反相器373可以将预操作脉冲信号PO反相，并且输出反相信号。
第二与非门374和第三反相器375可以对字线使能时段信号ITV_WLEN和第二反相器373的输出信号执行“与”操作，并且可以输出“与”操作结果作为禁止定时信号WLD。
图6示出了说明图3中的字线使能控制电路300-1的操作的定时图。
参考图6，描述了字线使能控制电路300-1的操作。
根据限定字线使能的内部命令iCMD:EN，字线使能时段信号ITV_WLEN和操作时段信号OPR_EN可以被激活。
在操作时段信号OPR_EN的激活时段期间，可以产生振荡信号OSC。
根据振荡信号OSC，可以顺序地激活移位信号SF0至SF3。
当选择信号SEL<0:3>具有值“0100”时，例如，移位信号SF1可以根据与选择信号SEL<0:3>相对应的振荡信号OSC的第二脉冲而被激活，并且被输出为多路复用信号MXOUT。
可以根据多路复用信号MXOUT来产生预操作脉冲信号PO。
因为字线使能时段信号ITV_WLEN被激活为高电平，所以可以输出预操作脉冲信号PO作为使能定时信号WLE。
根据使能定时信号WLE，字线使能电路380可以利用字线控制信号WLCTRL来同时使能所有存储体BK的字线WL0至WLn。
根据移位信号SF3，可以产生复位信号RST。
根据复位信号RST，操作时段信号OPR_EN可以被去激活。
随着操作时段信号OPR_EN被去激活，可以停止振荡信号OSC的产生。
然后，根据限定字线禁止的内部命令iCMD:DIS，字线使能时段信号ITV_WLEN可以被去激活，并且操作时段信号OPR_EN可以被激活。
在操作时段信号OPR_EN的激活时段期间，可以产生振荡信号OSC。
根据振荡信号OSC，移位信号SF0至SF3可以被顺序地激活。
因为选择信号SEL<0:3>具有值“0100”，所以移位信号SF1可以根据与选择信号SEL<0:3>相对应的振荡信号OSC的第二脉冲而被激活，并且被输出为多路复用信号MXOUT。
根据多路复用信号MXOUT，可以产生预操作脉冲信号PO。
因为字线使能时段信号ITV_WLEN被去激活为低电平，所以预操作脉冲信号PO可以被输出为禁止定时信号WLD。
根据禁止定时信号WLD，字线使能电路380可以利用字线控制信号WLCTRL来同时禁止所有存储体BK的字线WL0至WLn。
根据移位信号SF3，可以产生复位信号RST。
根据复位信号RST，操作时段信号OPR_EN可以被去激活。
随着操作时段信号OPR_EN被去激活，可以停止振荡信号OSC的产生。
图7说明了根据一个实施例的字线使能控制电路300-2的配置(例如，图2中的字线使能控制电路300的第二配置)。
如图7中所示，字线使能控制电路300-2可以包括操作控制电路310、定时信号发生电路430、第一脉冲发生器340、多路复用器350、第二脉冲发生器360、操作选择电路370以及字线使能电路380。
对于一个实施例，操作控制电路310、第一脉冲发生器340、多路复用器350、第二脉冲发生器360、操作选择电路370和字线使能电路380可以与针对图3所述的相同方式进行配置。因此，这里不再重复对这些组件的详细描述。
定时信号发生电路430可以根据操作时段信号OPR_EN来产生多个定时信号。
定时信号发生电路430可以包括延迟电路。
延迟电路可以通过利用多个延迟DLY将操作时段信号OPR_EN顺序地延迟来产生定时信号，即，多个延迟信号RC0至RC3。
第一脉冲发生器340可以根据多个延迟信号RC0至RC3的延迟信号RC3来产生复位信号RST。
多路复用器350可以根据选择信号SEL<0:3>来选择延迟信号RC0至RC3中的一个，并且可以输出选中的信号作为多路复用信号MXOUT。
图8示出了说明图7中的字线使能控制电路300-2的操作的定时图。
参考图8，描述了字线使能控制电路300-2的操作。
根据限定字线使能的内部命令iCMD:EN，字线使能时段信号ITV_WLEN和操作时段信号OPR_EN可以被激活。
根据操作时段信号ORP_EN，多个延迟信号RC0至RC3可以被顺序地激活。
当选择信号SEL<0:3>具有值“0010”时，例如，可以输出与选择信号SEL<0:3>相对应的延迟信号RC2作为多路复用信号MXOUT。
根据多路复用信号MXOUT，可以产生预操作脉冲信号PO。
因为字线使能时段信号ITV_WLEN被激活为高电平，所以可以输出预操作脉冲信号PO作为使能定时信号WLE。
根据使能定时信号WLE，字线使能电路380可以利用字线控制信号WLCTRL来同时使能所有存储体BK的字线WL0至WLn。
根据延迟信号RC3，可以产生复位信号RST。
根据复位信号RST，操作时段信号OPR_EN可以被去激活。
然后，根据限定字线禁止的内部命令iCMD:DIS，字线使能时段信号ITV_WLEN可以被去激活，并且操作时段信号OPR_EN可以被激活。
根据操作时段信号ORP_EN，多个延迟信号RC0至RC3可以被顺序地激活。
因为选择信号SEL<0:3>具有值“0010”，所以可以输出与选择信号SEL<0:3>相对应的延迟信号RC2作为多路复用信号MXOUT。
根据多路复用信号MXOUT，可以产生预操作脉冲信号PO。
因为字线使能时段信号ITV_WLEN被去激活为低电平，所以可以输出预操作脉冲信号PO作为禁止定时信号WLD。
根据禁止定时信号WLD，字线使能电路380可以利用字线控制信号WLCTRL来同时禁止所有存储体BK的字线WL0至WLn。
根据延迟信号RC3，可以产生复位信号RST。
根据复位信号RST，操作时段信号OPR_EN可以被去激活。
图9示出了说明根据实施例的测试系统(例如，图1中的测试系统100)的操作的定时图。
参考图9，根据本公开的实施例描述了测试系统(例如，测试系统100)的操作。
假设选择信号SEL<0:3>的值是“1000”、“0100”、“0010”和“0001”，这些值根据图1中的各个组MG0至MG3的识别信息DATA_DI而产生。
测试设备101可以向多个半导体装置200-1至200-n共同提供限定字线使能的外部命令ECMD。
多个半导体装置200-1至200-n可以确定外部命令ECMD，并且根据解码结果来识别限定字线使能的内部命令iCMD:EN。
在多个组MG0至MG3中，对应于第一组MG0的半导体装置(其中选择信号SEL<0:3>的值被设置为“1000”)可以根据使能定时信号WLE执行老化测试相关操作(即，在第一时间处同时使能其所有存储体BK的字线WL0至WLn的操作)，该使能定时信号WLE在比其它组的半导体装置更早的定时处被激活。
在多个组MG0至MG3中，对应于第二组MG1的半导体装置(其中选择信号SEL<0:3>的值被设置为“0100”)可以根据使能定时信号WLE来执行老化测试相关操作(即，在第二时间处同时使能其所有存储体BK的字线WL0至WLn的操作)，该使能定时信号WLE在与第一组MG0相对应的半导体装置之后在第二时间处被激活。
在多个组MG0至MG3中，对应于第三组MG2的半导体装置(其中选择信号SEL<0:3>的值被设置为“0010”)可以根据使能定时信号WLE来执行老化测试相关操作(即，在第三时间处同时使能其所有存储体BK的字线WL0至WLn的操作)，该使能定时信号WLE在与第二组MG1相对应的半导体装置之后在第三时间处被激活。
在多个组MG0至MG3中，对应于第四组MG3的半导体装置(其中选择信号SEL<0:3>的值被设置为“0001”)可以根据使能定时信号WLE来执行老化测试相关操作(即，在最后时间处同时使能其所有存储体BK的字线WL0至WLn的操作)，该使能定时信号WLE在与第三组MG2相对应的半导体装置之后在最后时间处被激活。
测试设备101可以向多个半导体装置200-1至200-n共同提供限定字线禁止的外部命令ECMD。
多个半导体装置200-1至200-n可以确定外部命令ECMD，以及因此根据解码结果来识别限定字线禁止的内部命令iCMD:DIS。
多个组MG0至MG3可以根据利用时间差激活的禁止定时信号WLD而以与字线使能操作相同的顺序来执行同时禁止所有字线中的字线WL0至WLn的操作。也就是说，第一组MG0、第二组MG1、第三组MG2和第四组MG3可以顺序地执行字线禁止操作。
尽管上面已经描述了各种实施例，但是本领域技术人员将理解，所描述的实施例表示有限数量的可能实施例。因此，基于所呈现的实施例，不应限制本文中描述的半导体装置和包括所述半导体装置的测试系统。

Claims (21)

1.一种半导体装置，包括：
识别信息寄存器，其被配置为储存用于识别半导体装置的识别信息；
识别信息解码器，其被配置为对所述识别信息进行解码并且输出解码结果作为选择信号；以及
字线使能控制电路，其被配置为响应于被输入的命令，根据所述选择信号来产生用于在预定时间处同时使能或禁止所述半导体装置的所有字线的字线控制信号。
2.根据权利要求1所述的半导体装置，其中，所述识别信息寄存器根据老化测试信号而将所述识别信息输出至所述识别信息解码器。
3.根据权利要求1所述的半导体装置，其中，用于储存操作相关信息的熔丝阵列的一部分被用作所述识别信息寄存器，所述操作包括所述半导体装置的修复操作，并且储存在所述熔丝阵列的一部分中的所述识别信息在上电序列时段期间被自动输出。
4.根据权利要求1所述的半导体装置，其中，所述字线使能控制电路包括：
操作控制电路，其被配置为响应于所述命令来产生字线使能时段信号和操作时段信号；
定时信号发生电路，其被配置为根据所述操作时段信号来产生多个定时信号；
多路复用器，其被配置为根据所述选择信号来选择所述定时信号中的一个，以及输出选中的信号作为多路复用信号；
脉冲发生器，其被配置为根据所述多路复用信号来产生预操作脉冲信号；
操作选择电路，其被配置为根据所述字线使能时段信号而输出所述预操作脉冲信号作为使能定时信号或禁止定时信号；以及
字线使能电路，其被配置为响应于所述使能定时信号和所述禁止定时信号来产生用于同时使能所述多个字线的字线控制信号。
5.根据权利要求4所述的半导体装置，其中，所述定时信号发生电路包括：
振荡器，其被配置为在所述操作时段信号的激活时段期间产生振荡信号；以及
移位寄存器，其被配置为响应于所述振荡信号来产生所述多个定时信号。
6.根据权利要求4所述的半导体装置，其中，所述定时信号发生电路包括延迟电路，所述延迟电路被配置为通过将所述操作时段信号顺序地延迟来产生所述多个定时信号。
7.一种半导体装置，包括：
识别信息解码器，其被配置为对用于识别半导体装置的识别信息进行解码，并且输出解码结果作为选择信号；
操作控制电路，其被配置为响应于老化测试命令来产生字线使能时段信号和操作时段信号；
定时信号发生电路，其被配置为根据所述操作时段信号来产生多个定时信号；
多路复用器，其被配置为根据所述选择信号来选择所述多个定时信号中的一个，并且输出选中的信号作为多路复用信号；
脉冲发生器，其被配置为根据所述多路复用信号来产生预操作脉冲信号；
操作选择电路，其被配置为根据所述字线使能时段信号来输出所述预操作脉冲信号作为使能定时信号或禁止定时信号；以及
字线使能电路，其被配置为响应于所述使能定时信号和所述禁止定时信号来产生用于同时使能多个字线的全部字线的字线控制信号。
8.根据权利要求7所述的半导体装置，还包括识别信息寄存器，其被配置为根据老化测试信号而将所述识别信息输出至所述识别信息解码器。
9.根据权利要求7所述的半导体装置，其中，所述识别信息在上电序列时段期间被自动输出至所述识别信息解码器，所述识别信息被储存在用于储存操作相关信息的熔丝阵列的一部分中，所述操作包括所述半导体装置的修复操作。
10.根据权利要求7所述的半导体装置，其中，所述定时信号发生电路包括：
振荡器，其被配置为在操作时段信号的激活时段期间产生振荡信号；以及
移位寄存器，其被配置为响应于所述振荡信号来产生所述多个定时信号。
11.根据权利要求7所述的半导体装置，其中，所述定时信号发生电路包括延迟电路，所述延迟电路被配置为通过将所述操作时段信号顺序地延迟来产生所述多个定时信号。
12.一种测试系统，包括：
测试设备；以及
多个半导体装置，其与所述测试设备耦接，
其中，所述测试设备向所述多个半导体装置共同地提供老化测试命令，以及
其中，响应于所述老化测试命令，所述多个半导体装置根据用于所述多个半导体装置的裸片识别信息而利用时间差来基于组执行老化测试操作。
13.根据权利要求12所述的测试系统，其中，所述裸片识别信息的至少一部分用于识别半导体装置，以及
其中，所述多个半导体装置被划分成多个组，以及其中，所述多个组中的每个组包括至少一个具有相同识别信息的半导体装置。
14.根据权利要求13所述的测试系统，其中，所述多个组中的至少两个组具有不同的位置，并且所述多个组中的至少两个组根据所述识别信息而具有不同数量的半导体装置。
15.根据权利要求12所述的测试系统，其中，所述测试设备仅向所述多个半导体装置共同地提供一个老化测试命令。
16.根据权利要求12所述的测试系统，其中，所述老化测试操作包括同时使能属于一个组的所有半导体装置的所有字线的操作。
17.根据权利要求12所述的测试系统，其中，所述多个半导体装置中的每个半导体装置包括：
识别信息解码器，其被配置为对所述裸片识别信息进行解码，并且输出解码结果作为选择信号；
操作控制电路，其被配置为响应于所述老化测试命令来产生字线使能时段信号和操作时段信号；
定时信号发生电路，其被配置为根据所述操作时段信号来产生多个定时信号；
多路复用器，其被配置为根据所述选择信号来选择所述多个定时信号中的一个，并且被配置为输出选中的信号作为多路复用信号；
脉冲发生器，其被配置为根据所述多路复用信号来产生预操作脉冲信号；
操作选择电路，其被配置为根据所述字线使能时段信号来输出所述预操作脉冲信号作为使能定时信号或禁止定时信号；以及
字线使能电路，其被配置为响应于所述使能定时信号和所述禁止定时信号中的至少一个来产生用于同时使能所述多个字线的字线控制信号。
18.根据权利要求17所述的测试系统，还包括识别信息寄存器，其被配置为根据老化测试信号而将所述裸片识别信息输出至所述识别信息解码器。
19.根据权利要求17所述的测试系统，其中，所述识别信息在上电序列时段期间被自动输出至所述识别信息解码器，所述识别信息被储存在用于储存操作相关信息的熔丝阵列的一部分中，所述操作包括所述半导体装置的修复操作。
20.根据权利要求17所述的测试系统，其中，所述定时信号发生电路包括：
振荡器，其被配置为在操作时段信号的激活时段期间产生振荡信号；以及
移位寄存器，其被配置为响应于所述振荡信号来产生所述多个定时信号。
21.根据权利要求17所述的测试系统，其中，所述定时信号发生电路包括延迟电路，其被配置为通过将所述操作时段信号顺序地延迟来产生所述多个定时信号。
CN201811423539.2A 2018-03-12 2018-11-27 半导体装置以及包括该半导体装置的测试系统 Active CN110261754B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180028474A KR102471500B1 (ko) 2018-03-12 2018-03-12 반도체 장치 및 이를 포함하는 테스트 시스템
KR10-2018-0028474 2018-03-12

Publications (2)

Publication Number Publication Date
CN110261754A true CN110261754A (zh) 2019-09-20
CN110261754B CN110261754B (zh) 2022-11-22

Family

ID=67843857

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811423539.2A Active CN110261754B (zh) 2018-03-12 2018-11-27 半导体装置以及包括该半导体装置的测试系统

Country Status (3)

Country Link
US (1) US10816591B2 (zh)
KR (1) KR102471500B1 (zh)
CN (1) CN110261754B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210026486A (ko) 2019-08-30 2021-03-10 주식회사 엘지화학 이차전지 충방전 장치

Citations (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4961053A (en) * 1985-07-24 1990-10-02 Heinz Krug Circuit arrangement for testing integrated circuit components
CN1052003A (zh) * 1989-11-13 1991-06-05 国际商业机器公司 用于次级寻址段寄存器的扩展寻址
US5047711A (en) * 1989-08-23 1991-09-10 Silicon Connections Corporation Wafer-level burn-in testing of integrated circuits
CN1116710A (zh) * 1994-06-08 1996-02-14 三星电子株式会社 半导体存储器装置的晶片老化检测电路
CN1163475A (zh) * 1995-11-29 1997-10-29 东芝株式会社 控制器大容量存储器混装型半导体集成电路器件及测试法
CN1217546A (zh) * 1997-11-13 1999-05-26 三菱电机株式会社 有控制字线激活/非激活定时电路的同步型半导体存储器
WO2000052487A1 (en) * 1999-03-01 2000-09-08 Formfactor, Inc. Efficient parallel testing of integrated circuit devices using a known good device to generate expected responses
CN1281250A (zh) * 1999-07-14 2001-01-24 国际商业机器公司 自刷新的dram的dc老化的字线激活的定时
TW492015B (en) * 1999-09-10 2002-06-21 Sibercore Technologies Inc Variable width content addressable memory device for searching variable width data
CN1638079A (zh) * 2003-12-22 2005-07-13 株式会社瑞萨科技 半导体集成电路器件的制造方法
JP2005291996A (ja) * 2004-04-01 2005-10-20 Oki Electric Ind Co Ltd 半導体集積回路
US7106083B2 (en) * 2004-12-29 2006-09-12 United Microelectronics Corp. Testing system and testing method for DUTs
CN1838308A (zh) * 2005-02-02 2006-09-27 英飞凌科技股份公司 用于改变字线有效工作周期的方法和装置
CN1985330A (zh) * 2004-08-05 2007-06-20 富士通株式会社 半导体存储器
US7257745B2 (en) * 2005-01-31 2007-08-14 International Business Machines Corporation Array self repair using built-in self test techniques
US7268570B1 (en) * 2006-06-27 2007-09-11 International Business Machines Corporation Apparatus and method for customized burn-in of cores on a multicore microprocessor integrated circuit chip
CN101055760A (zh) * 2006-04-14 2007-10-17 海力士半导体有限公司 半导体存储器件的自刷新操作
KR20080092683A (ko) * 2007-04-13 2008-10-16 주식회사 하이닉스반도체 워드 라인 테스트 제어 회로
US20080304346A1 (en) * 2007-06-07 2008-12-11 Novat Nintunze Apparatus and method reducing aging in a data storage device
CN102467973A (zh) * 2010-11-18 2012-05-23 北京大学深圳研究生院 一种存储器测试方法及装置
US8363507B2 (en) * 2009-08-06 2013-01-29 Samsung Electronics Co., Ltd. Wordline driver, memory device including the same and method of driving a wordline
CN105406842A (zh) * 2014-09-05 2016-03-16 爱思开海力士有限公司 半导体器件的输出时序控制电路及其方法
US20170076778A1 (en) * 2015-09-16 2017-03-16 Micron Technology, Inc. Timing control circuit shared by a plurality of banks
CN106920574A (zh) * 2015-12-24 2017-07-04 爱思开海力士有限公司 测试模式控制电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3913715B2 (ja) 2003-06-18 2007-05-09 株式会社東芝 不良検出方法
US7120842B2 (en) * 2003-09-22 2006-10-10 Texas Instruments Incorporated Mechanism to enhance observability of integrated circuit failures during burn-in tests
KR20140083592A (ko) * 2012-12-26 2014-07-04 에스케이하이닉스 주식회사 반도체 메모리 장치의 워드라인 제어 회로
KR102236572B1 (ko) * 2014-12-30 2021-04-07 에스케이하이닉스 주식회사 반도체 메모리 및 이를 이용한 반도체 시스템

Patent Citations (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4961053A (en) * 1985-07-24 1990-10-02 Heinz Krug Circuit arrangement for testing integrated circuit components
US5047711A (en) * 1989-08-23 1991-09-10 Silicon Connections Corporation Wafer-level burn-in testing of integrated circuits
CN1052003A (zh) * 1989-11-13 1991-06-05 国际商业机器公司 用于次级寻址段寄存器的扩展寻址
CN1116710A (zh) * 1994-06-08 1996-02-14 三星电子株式会社 半导体存储器装置的晶片老化检测电路
CN1163475A (zh) * 1995-11-29 1997-10-29 东芝株式会社 控制器大容量存储器混装型半导体集成电路器件及测试法
CN1217546A (zh) * 1997-11-13 1999-05-26 三菱电机株式会社 有控制字线激活/非激活定时电路的同步型半导体存储器
WO2000052487A1 (en) * 1999-03-01 2000-09-08 Formfactor, Inc. Efficient parallel testing of integrated circuit devices using a known good device to generate expected responses
CN1281250A (zh) * 1999-07-14 2001-01-24 国际商业机器公司 自刷新的dram的dc老化的字线激活的定时
TW492015B (en) * 1999-09-10 2002-06-21 Sibercore Technologies Inc Variable width content addressable memory device for searching variable width data
CN1638079A (zh) * 2003-12-22 2005-07-13 株式会社瑞萨科技 半导体集成电路器件的制造方法
JP2005291996A (ja) * 2004-04-01 2005-10-20 Oki Electric Ind Co Ltd 半導体集積回路
CN1985330A (zh) * 2004-08-05 2007-06-20 富士通株式会社 半导体存储器
US7106083B2 (en) * 2004-12-29 2006-09-12 United Microelectronics Corp. Testing system and testing method for DUTs
US7257745B2 (en) * 2005-01-31 2007-08-14 International Business Machines Corporation Array self repair using built-in self test techniques
CN1838308A (zh) * 2005-02-02 2006-09-27 英飞凌科技股份公司 用于改变字线有效工作周期的方法和装置
CN101055760A (zh) * 2006-04-14 2007-10-17 海力士半导体有限公司 半导体存储器件的自刷新操作
US7268570B1 (en) * 2006-06-27 2007-09-11 International Business Machines Corporation Apparatus and method for customized burn-in of cores on a multicore microprocessor integrated circuit chip
KR20080092683A (ko) * 2007-04-13 2008-10-16 주식회사 하이닉스반도체 워드 라인 테스트 제어 회로
US20080304346A1 (en) * 2007-06-07 2008-12-11 Novat Nintunze Apparatus and method reducing aging in a data storage device
US8363507B2 (en) * 2009-08-06 2013-01-29 Samsung Electronics Co., Ltd. Wordline driver, memory device including the same and method of driving a wordline
CN102467973A (zh) * 2010-11-18 2012-05-23 北京大学深圳研究生院 一种存储器测试方法及装置
CN105406842A (zh) * 2014-09-05 2016-03-16 爱思开海力士有限公司 半导体器件的输出时序控制电路及其方法
US20170076778A1 (en) * 2015-09-16 2017-03-16 Micron Technology, Inc. Timing control circuit shared by a plurality of banks
CN106920574A (zh) * 2015-12-24 2017-07-04 爱思开海力士有限公司 测试模式控制电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
付在明: "高速脉冲电平的一种精密控制电路设计", 《电子测量技术》 *

Also Published As

Publication number Publication date
KR102471500B1 (ko) 2022-11-28
US20190277906A1 (en) 2019-09-12
KR20190107342A (ko) 2019-09-20
CN110261754B (zh) 2022-11-22
US10816591B2 (en) 2020-10-27

Similar Documents

Publication Publication Date Title
US5604756A (en) Testing device for concurrently testing a plurality of semiconductor memories
US7941713B2 (en) Programmable self-test for random access memories
US6959256B2 (en) Universally accessible fully programmable memory built-in self-test (MBIST) system and method
US7366965B2 (en) Semiconductor integrated circuit
US20060156136A1 (en) System for storing device test information on a semiconductor device using on-device logic for determination of test results
CN112767982A (zh) 地址计数电路、存储器件及其操作方法
US7523366B2 (en) Storage efficient memory system with integrated BIST function
KR950003014B1 (ko) 반도체 메모리 장치의 번-인 테스트회로 및 번-인 테스트방법
JPH1069800A (ja) テスト回路を有する半導体集積回路及びテスト回路を有する半導体集積回路のテスト方法
US6014336A (en) Test enable control for built-in self-test
JPH1069799A (ja) 集積回路メモリ・デバイス用組込み自己テスト装置
US9390049B2 (en) Logical unit address assignment
CN103456369B (zh) 修复控制电路和使用修复控制电路的半导体集成电路
US10535418B2 (en) Memory device including repair circuit and operation method thereof
CN110261754A (zh) 半导体装置以及包括该半导体装置的测试系统
CN109727632A (zh) 半导体器件的测试模式设置电路和方法
US20080077831A1 (en) Semiconductor integrated circuit, BIST circuit, design program of BIST circuit, design device of BIST circuit and test method of memory
US6288958B1 (en) Semiconductor storage device and burn-in test method
US7539911B2 (en) Test mode for programming rate and precharge time for DRAM activate-precharge cycle
US20130265831A1 (en) Semiconductor device having plural data input/output terminals
KR102169833B1 (ko) 멀티 랭크의 병렬 테스트를 위한 메모리 및 이를 포함하는 반도체 장치
US7454676B2 (en) Method for testing semiconductor chips using register sets
KR20160122484A (ko) 반도체 장치
KR102179568B1 (ko) 반도체장치 및 반도체시스템
US20160291082A1 (en) Semiconductor devices, semiconductor systems including the same, methods of testing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant