CN105448350A - Sram测试键、测试装置以及sram测试方法 - Google Patents

Sram测试键、测试装置以及sram测试方法 Download PDF

Info

Publication number
CN105448350A
CN105448350A CN 201410437349 CN201410437349A CN105448350A CN 105448350 A CN105448350 A CN 105448350A CN 201410437349 CN201410437349 CN 201410437349 CN 201410437349 A CN201410437349 A CN 201410437349A CN 105448350 A CN105448350 A CN 105448350A
Authority
CN
Grant status
Application
Patent type
Prior art keywords
transistor
test
node
sram
time
Prior art date
Application number
CN 201410437349
Other languages
English (en)
Inventor
张弓
王楠
Original Assignee
中芯国际集成电路制造(上海)有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

本发明提出一种SRAM测试键及其测试方法,采用本发明SRAM测试键进行SRAM单元电容测量的过程中,以测量电流的方式来获取电容值,电流计的精度较高,并且电流计测出的电流为多次对测试电容进行多次充电的总电荷量,因此误差较小,最终的得到的测试电容的电容值更精确。并且采用电流计进行SRAM单元的电容测量无需校准,测量速度较快,通过对本发明SRAM测试键进行不同频率的充放电,将得到的不同测量值进而处理,能够减小漏电流对电容测量的影响,进一步提高得到的测试电容的精度。

Description

SRAM测试键、测试装置以及SRAM测试方法

技术领域

[0001] 本发明涉及半导体领域,尤其涉及一种SRAM测试键、测试装置以及SRAM测试方法。

背景技术

[0002] 静态随机存储器(SRAM)作为挥发性存储器中的一种,具有高速度、低功耗以及与标准工艺相兼容等优点,广泛应用于PC、智能卡、数码相机、多媒体播放器等领域。

[0003] 现有技术的SRAM单元通常为6T或8T结构。现有常见6T结构的SRAM单元通常包括存储单元和两个读写单元。其中存储单元包括两个上拉晶体管和两个下拉晶体管,两个上拉晶体管与字线相连,两个下拉晶体管与地线相连,存储单元有两个存储节点和两个打开节点,用于存储1或0信号;两个读写单元为两个传输晶体管,每个传输晶体管一端与存储单元的一个存储节点和一个打开节点相连,另一端与位线相连,用于对存储单元进行读写操作。

[0004] 在SRAM单元中,SRAM单元中位线对地电容或地线对地电容能够反映SRAM单元的读写速度。

[0005] 由于单个SRAM单元的位线对地电容或地线对地电容很小,一般会同时测量多个并联的SRAM单元的位线对地电容或地线对地电容。现有技术一般采用电桥电容测量法测量位线对地电容或地线对地电容。

[0006] 参考图1,示出了一种采用电桥电容测量法测量位线对地电容方法的示意图。在测量位线对地电容时,将电桥电容测量仪01的第一端口 02与多个并联的SRAM单元03的位线集合04电连接,第二端口 05与多个并联的SRAM单元的除去位线集合外的其他数据节点06电连接,利用电桥平衡的原理测量位线对地电容。

[0007] 但是采用电桥电容测量法测试电容很难避免漏电流的影响,精度较差,并且每次使用电桥电容测量仪测量前都需要校准,测量速度较慢。

发明内容

[0008] 本发明解决的问题是提供一种SRAM测试键、测试装置以及SRAM测试方法,提高SRAM单元电容测量速度和精度,进而提高生产效率,并提高SRAM单元的质量。

[0009] 为解决上述问题,本发明实施例提供了一种SRAM测试键,包括:

[0010] 多个SRAM单元,所述多个SRAM单元包括多个数据节点,所述数据节点包括字线和位线;

[0011] 第一节点,与多个SRAM单元的字线或位线电连接;

[0012] 第二节点,与多个SRAM单元的其他数据节点电连接,并与公共电压电源电连接,所述第二节点和第一节点之间形成测试电容;

[0013] 第一晶体管,源极与工作电压电源电连接,漏极与所述第一节点电连接;

[0014] 第二晶体管,源极与所述第一节点电连接,漏极与第二节点电连接;

[0015] 所述第一晶体管打开第二晶体管关闭时用于对所述测试电容充电;所述第二晶体管打开第一晶体管关闭时用于对所述测试电容放电。

[0016] 可选的,SRAM测试键还包括:

[0017] 从所述第二节点引出的第一端子,用于实现第二节点与公共电压电源的电连接;

[0018] 从所述第一晶体管源极引出的第二端子,用于实现所述第一晶体管的源极与工作电压电源电连接;

[0019] 从所述第一晶体管栅极引出的第三端子,用于加载控制所述第一晶体管打开或关闭的信号;

[0020] 从所述第二晶体管栅极引出的第四端子,用于加载控制所述第二晶体管打开或关闭的信号。

[0021] 可选的,所述第一节点与多个SRAM单元的字线相连,所述其他数据节点包括多个SRAM单元的P阱、N阱、多个SRAM单元的工作电压节点以及多个SRAM单元的位线。

[0022] 可选的,所述第一节点与多个SRAM单元的位线相连,所述其他数据节点包括多个SRAM单元的P阱、N阱、多个SRAM单元的工作电压节点以及多个SRAM单元的字线。

[0023] 可选的,所述第一晶体管为P型晶体管,所述第二晶体管为N型晶体管。

[0024] 本发明还提供一种测试装置,用于对本发明提供的SRAM测试键进行测试,所述测试装置包括:

[0025] 控制单元,与所述第一晶体管和第二晶体管的栅极相连,用于控制第一晶体管和第二晶体管的开关状态;

[0026] 电流计,用于测量所述SRAM测试键中经第一节点流入多个SRAM单元的电流;

[0027] 计算单元,用于根据经第一节点流入多个SRAM单元的电流值除以单位时间内充放电的次数,得到每次充放电中充入测试电容的电荷量,还用于根据第一节点和第二节点之间的电压差以及每次充放电中充入测试电容的电荷量,得到测试电容的电容值。

[0028] 可选的,所述电流计串联在第一晶体管的源极和工作电压电源之间。

[0029] 可选的,所述控制单元用于向第一晶体管栅极提供第一脉冲电压,使第一晶体管的打开和关闭呈周期性变化,所述控制单元还用于向第二晶体管提供为第二脉冲电压,使第二晶体管的打开和关闭成周期性变化。

[0030] 可选的,所述第一脉冲电压和第二脉冲电压的脉冲周期相等。

[0031] 可选的,所述测试键中的第一晶体为P型晶体管,第二晶体管为N型晶体管;

[0032] 所述第一脉冲电压包括交替进行的第一高电平时间和第一低电平时间,在第一高电平时间内,第一晶体管关闭,在第一低电平时间内,第一晶体管打开;

[0033] 所述第二脉冲电压包括交替进行的第二高电平时间和第二低电平时间,在第二高电平时间内,第二晶体管打开,在第二低电平时间内,第二晶体管关闭。

[0034] 可选的,所述第一脉冲电压的周期与所述第二脉冲电压的周期相同,并且,所述第二高电平时间与所述第一高电平时间相交叠且第二高电平时间小于第一高电平时间,所述第二低电平时间与所述第一低电平时间相交叠且第二低电平时间大于第一低电平时间。

[0035] 可选的,在第一脉冲电压进入第一高电平时间之后,第二脉冲电压保持在第二低电平时间达第一延迟时间,在第一延迟时间之后第二脉冲电压再进入第二高电平时间。

[0036] 可选的,在第二脉冲电压进入第二低电平时间之后,第一脉冲电压保持在第一高电平时间达第二延迟时间,在第二延迟时间之后第一脉冲电压再进入第一低电平时间。

[0037] 可选的,所述第一延迟时间的长度为第一高电平时间的十分之一,所述第二延迟时间的长度为第一高电平时间的十分之一。

[0038] 本发明还提供一种SRAM测试方法,包括:

[0039] 提供本发明所提供的SRAM测试键;

[0040] 打开第一晶体管,关闭第二晶体管,使第一节点和第二节点之间形成的测试电容充电;

[0041] 关闭第一晶体管,打开第二晶体管,使所述测试电容放电;

[0042] 在充放电过程之后,将经第一节点流入多个SRAM单元的电流值除以单位时间内充放电的次数,得到每次充放电中充入测试电容的电荷量,再根据第一节点和第二节点之间的电压差以及每次充放电中充入测试电容的电荷量,得到测试电容的电容值。

[0043] 可选的,打开和关闭第一晶体管的呈周期性变化,打开和关闭第二晶体管呈周期性变化。

[0044] 可选的,打开和关闭第一晶体管的周期与打开和关闭第二晶体管的周期相等。

[0045] 可选的,在第一晶体管进入关闭状态之后,使第二晶体管保持在关闭状态达第一延迟时间,在第一延迟时间之后使第二晶体管再进入打开状态。

[0046] 可选的,在第二晶体管进入关闭状态之后,使第一晶体管保持在关闭状态达第二延迟时间,在第二延迟时间之后使第一晶体管再进入打开状态。

[0047] 可选的,得到每次充放电中充入测试电容的电荷量步骤包括:

[0048] 多次对测试电容进行充放电,以实现第一充放电的步骤之后,测量流过经第一节点流入多个SRAM单元的电流,得到第一电流值;多次对测试电容进行充放电,以实现第二充放电的步骤之后,测量流过经第一节点流入多个SRAM单元的电流,得到第二电流值;第一充放电的过程中单位时间内进行测试电容的充放电次数为第一频率;第二充放电的过程中单位时间内进行测试电容的充放电次数为第二频率,所述第一频率大于第二频率;

[0049] 将第一电流值和第二电流值之差除以第一频率与第二频率之差,得到每次充入测试电容的电荷量。

[0050] 与现有技术相比,本发明技术方案具有以下优点:

[0051] 对本发明的测试键进行测试,可以通过测量经第一节点流入多个SRAM单元的电流,获得充电过程中充入第一节点与第二节点之间的电荷量,进而得到第一节点与第二节点之间形成的测试电容的电容值。以测量电流的方式来获取电容值,无需校准,测量速度较快,通过对本发明SRAM测试键进行不同频率的充放电,将得到的不同测量值进而处理,能够减小漏电流对电容测量的影响,提高测量的精度。

[0052] 本发明提供的测试键的测试装置采用电流计进行电流测量,电流计的精度较高,并且电流计测出的电流为多次对测试电容进行多次充电的总电荷量,误差较小,最终的得到的测试电容的电容值更精确。并且采用电流计进行SRAM单元的电容测量无需校准,测量速度较快,

[0053] 可选方案中,通过对本发明SRAM测试键进行不同频率的充放电,将得到的不同电流值相减,能够减小漏电流对的电流计测出的电流影响,进一步提高测量的电容值精度。

附图说明

[0054] 图1为现有技术一种采用电桥电容测量法测量位线对地电容方法的示意图;

[0055] 图2为本发明SRAM测试键一实施例的电路结构示意图;

[0056] 图3为图2所示SRAM测试键中SRAM单元的电路示意图;

[0057] 图4为本发明SRAM测试键的测试方法一实施例脉冲周期的示意图。

具体实施方式

[0058] 现有技术采用电桥电容测量法测量SRAM单元电容,很难避免漏电流的影响,精度较差,并且每次使用电桥电容测量仪测量前都需要校准,测量速度较慢。

[0059] 为解决上述问题,本发明提出一种SRAM测试键、测试装置以及SRAM测试方法,所述SRAM测试键包括:多个SRAM单元,所述多个SRAM单元包括多个数据节点,所述数据节点包括字线和位线;第一节点,与多个SRAM单元的字线或位线电连接;第二节点,与多个SRAM单元的其他数据节点电连接,并与公共电压电源电连接,所述第二节点和第一节点之间形成测试电容;第一晶体管,源极与工作电压电源电连接,漏极与所述第一节点电连接;第二晶体管,源极与所述第一节点电连接,漏极与第二节点电连接;所述第一晶体管打开第二晶体管关闭时用于对所述测试电容充电;所述第二晶体管打开第一晶体管关闭时用于对所述测试电容放电。

[0060] 采用本发明SRAM测试键进行SRAM单元的电容测量的过程中,以测量电流的方式来获取电容值,无需校准,测量速度较快,通过对本发明SRAM测试键进行不同频率的充放电,将得到的不同测量值进而处理,能够减小漏电流对电容测量的影响,提高测量的精度。

[0061] 为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。

[0062] 参考图2,示出了本发明SRAM测试键一实施例的电路结构示意图。本发明SRAM测试键大致包括:

[0063] 多个SRAM单元,所述多个SRAM单元包括多个数据节点。

[0064] 具体地,在本实施例中,多个SRAM单元组成SRAM单元阵列100。所述SRAM单元阵列100形成于衬底上,所述衬底可以为硅衬底,还可以为锗硅层衬底或绝缘体上硅衬底等其它衬底,对此本发明不做任何限制。

[0065] 参考图3,示出了图2中SRAM单元的电路示意图。在本实施例中,每个SRAM单元都包括字线BL、位线WL以及工作电压节点Vdd',以及上拉晶体管HJ1,HJ2、下拉晶体管TO1,TO2、栅传输晶体管PG1,PG2等电路结构。

[0066] 数据节点为SRAM单元中具有输入或输出功能的部分,用于作为SRAM测试键的测试点。多个SRAM单元的字线BL、位线WL、工作电压节点Vdd'以及上拉晶体管、下拉晶体管以及栅传输晶体管的P阱和N阱作为测试键的数据节点,但是本发明对数据节点的类型不做限制,在其他实施例中,所述数据节点还可以包括其他SRAM单元中具有输入或输出功能的部分。

[0067] 需要说明的是,图3示出的使一种6T结构的SRAM单元,但是本发明对测试键中SRAM单元的类型不做限制,在其他实施例中,所述SRAM单元为现有技术中任意一种SRAM单元类型,如5T结构的SRAM单元、7T结构的SRAM单元、8T结构的SRAM单元等。

[0068] 继续参考图2,本发明测试键还包括第一节点101,所述第一节点101与多个SRAM单元的字线或位线电连接。

[0069] 第二节点102,所述第二节点102与多个SRAM单元的其他数据节点电连接,并与公共电压电源Vss电连接,第一节点101和第二节点102之间能够形成测试电容。

[0070] 在本实施例中,SRAM测试键所测试的电容为SRAM单元中字线对地的电容,SRAM单元阵列100中的多个字线WL与第一节点101电连接,具体地,指的是将SRAM单元阵列100中的多个字线WL电连接在一起并引出一个输出节点111,以此输出节点111与第一节点101电连接。在本实施例中,所述其他数据节点112包括:多个SRAM单元的位线BL、上拉晶体管、下拉晶体管以及栅传输晶体管的P阱和N阱以及多个SRAM单元的工作电压节点。多个SRAM单元的工作电压节点Vdd'是为SRAM单元提供工作电压的输入端口。

[0071] 在其他实施例中,当以SRAM单元阵列100中的多个位线BL与第一节点101电连接时,所述其他数据节点包括:上拉晶体管、下拉晶体管以及栅传输晶体管的P阱和N阱以及多个SRAM单元的工作电压节点、SRAM单元阵列100中的多个字线WL。

[0072] 需要说明的是,由于第一节点101和第二节点102没有电连接,因此,输出节点111和其它数据节点112之间形成测试电容,这个测试电容是SRAM单元阵列100的寄生电容,所述寄生电容包括:SRAM单元阵列100中的层间介质层等绝缘结构作为测试电容的介质,输出节点111和其它数据节点112作为测试电容的两个极板。

[0073] 第一节点101和第二节点102分别与输出节点111和其它数据节点112电连接,因此,也可以认为第一节点101和第二节点102之间形成所述测试电容。

[0074] 继续参考图2,本实施例测试键还包括第一晶体管107,源极与工作电压电源电连接,漏极与第一节点101电连接。第二晶体管108,源极与第一节点101电连接,漏极与第一端子104电连接。

[0075] 需要说明的是,在本实施例中,所述第一晶体管107为P型晶体管,所述第二晶体管108为N型晶体管。

[0076] N型晶体管的载流子迁移率大,采用N型晶体管作为第二晶体管108,测试电容的放电速度较快,但是本发明对第一晶体管107、第二晶体管108的具体类型不做限制,在其他实施例中,所述第一晶体管107还可以为N型晶体管,所述第二晶体管108还可以为P型晶体管,还可以通过增大第二晶体管108栅宽的方式来加快测试电容的放电速度。

[0077] 继续参考图2,本实施例SRAM测试键还包括:从所述第二节点102引出的第一端子104,用于实现第二节点102与公共电压电源Vss电连接;从所述第一晶体管107源极引出的第二端子103,用于实现所述第一晶体管107的源极与工作电压电源Vdd电连接;从所述第一晶体管107栅极引出的第三端子105,用于加载控制所述第一晶体管107打开或关闭的信号;从所述第二晶体管108栅极引出的第四端子106,用于加载控制所述第二晶体管108打开或关闭的信号。

[0078] 在对本实施例测试键进行测试的过程中,打开第一晶体管107,关闭第二晶体管108,使第一节点101和第二节点102之间形成的测试电容充电;关闭第一晶体管107,打开第二晶体管108,使所述测试电容放电;在充放电过程之后,将经第一节点101流入多个SRAM单元的电流值除以单位时间内充放电的次数,得到每次充放电中充入测试电容的电荷量,根据第一节点101和第二节点102之间的电压差以及每次充放电中充入测试电容的电荷量,进而能够得到测试电容的电容值。

[0079] 还需要说明的是,由于测量本发明测试键中测试电容的目的时反应实际工作的SRAM单元的性能,因此,在本发明测试键中,每个SRAM单元的结构与实际工作的SRAM单元的结构相同。

[0080] 本发明还提供一种测试装置,用于对所述的SRAM测试键进行测试。可以继续参考图2,图2也示出了本发明测试装置一实施例的示意图,本发明测试装置包括:

[0081] 控制单元120,与所述第一晶体管107和第二晶体管108的栅极相连,用于控制第一晶体管107和第二晶体管108的开关状态。

[0082] 具体地,通过控制单元120对第一晶体管107和第二晶体管108施加不同的电压,使第一晶体管107打开,第二晶体管108关闭,对测试键中第一节点101与第二节点102之间的测试电容充电,使第一晶体管107关闭,第二晶体管108打开,使测试电容放电。

[0083] 所述控制单元120可以为与本实施例测试键形成于同一晶圆上的集成电路,也可以为外接的驱动电路,本发明对控制单元120是集成器件还是一独立器件不做限制。

[0084] 电流计113,用于测量所述SRAM测试键中,经第一节点101流入多个SRAM单元的电流。需要说明的是,在本实施例中,所述电流计113可以串联在第一晶体管107源极和工作电压电源103之间。

[0085] 计算单元130,用于根据经第一节点101流入多个SRAM单元的电流值除以单位时间内充放电的次数,得到每次充放电中充入测试电容的电荷量,还用于根据第一节点101和第二节点102之间的电压差以及每次充放电中充入测试电容的电荷量,得到测试电容的电容值。

[0086] 计算单元130可以通过电流计113获得经第一节点流入多个SRAM单元的电流,可以通过所述控制单元120获得单位时间内充放电的次数,从而获得充电过程中充入第一节点101与第二节点102之间测试电容的电荷量,进而得到第一节点101与第二节点102之间形成的测试电容的电容值。

[0087] 需要说明的是,在本实施例中,所述控制单元120用于向第一晶体管107栅极提供第一脉冲电压,使第一晶体管107的打开和关闭呈周期性变化,所述控制单元120还用于向第二晶体管108提供为第二脉冲电压,使第二晶体管108的打开和关闭呈周期性变化。

[0088] 可以参考图4,示出了图2所示测试装置中控制单元的脉冲周期的示意图。图线201为第一脉冲电压的电压曲线,图线202为第二脉冲电压的电压曲线。

[0089] 在本实施例中,为保证在一定时间内,测试电容充电与放电的次数相等,使第一脉冲电压的脉冲周期Tx与第二脉冲电压的脉冲周期Ty相等,这样在同样的时间内,第一脉冲电压经历的脉冲周期Tx数量与第二脉冲电压的经历的脉冲周期Ty数量相等,测试键中第一晶体管107的打开关闭次数与第二晶体管108的打开关闭次数相等,因此,测试电容充电与放电的次数相等。

[0090] 结合参考图2,在本实施例中,根据控制单元102输出的脉冲电压,第一晶体管107、第二晶体管108的打开状态、关闭状态也呈周期性变化。

[0091] 在本实施例中,所述测试键中的第一晶体管107为P型晶体管,第二晶体管108为N型晶体管。所述第一脉冲电压包括交替进行的第一高电平时间T1和第一低电平时间T2,在第一高电平时间T1内,所述第一脉冲电压保持在第一高电平,第一晶体管107关闭,在第一低电平时间内,所述第一脉冲电压保持在第一低电平,第一晶体管107打开。所述第二脉冲电压包括交替进行的第二高电平时间T3和第二低电平时间T4,在第二高电平时间T3内,所述第二脉冲电压保持在第二高电平,第二晶体管108打开,在第二低电平时间内,所述第二脉冲电压保持在第二低电平,第二晶体管108关闭。

[0092] 如图4所示,在本实施例中,所述第二高电平时间T3与所述第一高电平时间T1相交叠且第二高电平时间T3小于第一高电平时间T1,第一低电平时间T2与所述第二低电平时间T4相交叠且第一低电平时间T2小于所述第二低电平时间T4。

[0093] 具体地,在第二高电平时间T3与所述第一高电平时间T1相交叠的时间内,第一晶体管107处于关闭状态,第二晶体管108处于打开状态,测试电容放电;在第一低电平时间T2与所述第二低电平时间T4相交叠的时间内,第一晶体管107处于打开状态,第二晶体管108处于关闭状态,测试电容充电。

[0094] 在第一脉冲电压进入第一高电平时间T1之后,第二脉冲电压保持在第二低电平时间T4达第一延迟时间T5,在第一延迟时间T5之后第二脉冲电压再进入第二高电平时间T3。

[0095] 在第二脉冲电压进入第二低电平时间T4之后,第一脉冲电压保持在第一高电平时间T1达第二延迟时间T6,在第二延迟时间T6之后第一脉冲电压再进入第一低电平时间T2。

[0096] 第一延迟时间T5可以看作在测试电容的充电时间和放电时间之间的电荷保持时间,第二延迟时间T6可以看作在测试电容的放电时间和充电时间之间的空置时间。第一延迟时间T5的意义在于,在第一晶体管107关闭后第一延迟时间T5内使测试电容完成充电之后,再打开第二晶体管108,使测试电容放电,避免测试电容没有完成充电过程就进入放电过程的情况。第二延迟时间T6的意义在于,在第二晶体管108关闭后第二延迟时间T6使测试电容中存储的电荷清空,之后再进行下一次充电。

[0097] 但是本发明对此不做限制,在其他实施例中,在第一脉冲电压进入第一高电平时间T1之后,第二脉冲电压可以立即进入第二高电平时间T3,在第二脉冲电压进入第二低电平时间T4之后,第一脉冲电压可以立即进入第一低电平时间T2。

[0098] 可选的,所述第一延迟时间T5的长度为第一高电平时间T1的十分之一,所述第二延迟时间T6的长度为第一高电平时间T1的十分之一。

[0099] 需要说明的是,在本实施例中,由于将电流计113串联在第一晶体管107源极和第二端子103之间,只有在测试电容充电的过程中,电流流过电流计113,在测试电容放电的过程中,电流不流过电流计113,因此电流计113测得的电流即单位时间内充入测试电容的电荷量,测得的电流较为准确。但是本发明对电流计113接入的位置不做限制,在其他实施例中,所述电流计113还可以串联在第一晶体管107漏极与第一节点101之间。

[0100] 本发明还提供一种测试键的测试方法,所述测试键的测试方法能够对本发明提供的测试键进行测试,以获得本发明测试键中测试电容的电容值。

[0101] 继续参考图2,本发明测试键的测试方法大致包括:

[0102] 至少进行一次对测试电容充放电过程,在充放电过程中,测量经第一节点流入SRAM单元阵列100的电流。

[0103] 其中,每次对测试电容充放电过程包括:

[0104] 打开第一晶体管107,关闭第二晶体管108,使第一节点101和第二节点102之间形成的测试电容充电。

[0105] 打开第二晶体管107,关闭第一晶体管108,使所述测试电容放电。

[0106] 具体地,第一晶体管107源极与工作电压电源Vdd电连接,当第一晶体管107打开,第二晶体管108关闭时,电流经第一晶体管107、第一节点101流入SRAM单元阵列100,测试电容完成充电。

[0107] 当第二晶体管108打开,第一晶体管107关闭时,第一节点101与第二节点102电连接,电流经第一节点101、第二晶体管108、第二节点102流入公共电压电源Vss,测试电容完成放电。

[0108] 在充放电过程中,测量经第一节点101流入SRAM单元阵列100的电流。

[0109] 在充放电过程之后,将经第一节点101流入SRAM单元阵列100的电流值除以单位时间内充放电的次数,得到每次充放电中充入测试电容的电荷量,根据第一节点101和第二节点102之间的电压差以及每次充放电中充入测试电容的电荷量,得到测试电容的电容值。

[0110] 实际应用中,在单位时间内,至少对测试电容进行一次充放电过程,如果在单位时间内只进行一次充电过程,则经第一节点101流入SRAM单元阵列100的电流I即行一次充电充入测试电容的电荷量Q,通过电容公式C = Q/U(U为第一节点101和第二节点102之间的电压差),能够得到测试电容的电容值。还可以在单位时间内对测试电容进行M(M>1)次充放电过程,则以每次充电充入测试电容的电荷量Q = I/M,再通过电容公式C = Q/U能够得到测试电容的电容值。

[0111] 通过本发明测试键的测试方法,以测试电流的方法获得测试电容的电容值,省去了现有技术中使用电桥电容测试仪并进行校准的繁琐步骤,提高了测试速度。

[0112] 在本实施例中,采用本发明提供的测试装置进行本发明测试方法。具体地,请继续参考图2。

[0113] 在本实施例中,采用所述测试装置中的电流计113测量经第一节点101流入SRAM单元阵列100的电流。使所述测试装置中的控制单元120给第一晶体管107和第二晶体管108提供栅极电压,以控制第一晶体管107和第二晶体管108的打开或关闭。

[0114] 在本实施例中,由于测试电容进行多次充放电速度较快,为使得到的测试电容至更精确,对测试电容进行多次充放电过程。具体地,使所述控制单元120向第一晶体管107栅极提供第一脉冲电压,使第一晶体管107的打开和关闭呈周期性变化,所述控制单元还向第二晶体管108提供第二脉冲电压,使第二晶体管108的打开和关闭呈周期性变化。

[0115] 具体地,可以根据图4所示的第一脉冲电压和第二脉冲电压分别控制第一晶体管107和第二晶体管108的开关状态。可以认为,第一晶体管107、第二晶体管108打开并关闭一次的时间为一个开关周期。

[0116] 在本实施例中,使第一脉冲电压的脉冲周期Tx与第二脉冲电压的脉冲周期Ty相等,使得所述第一晶体管107和第二晶体管108的开关周期相等,即打开和关闭第一晶体管107的周期与打开和关闭第二晶体管108的周期相等。这样在同样的时间内,第一晶体管107经历的开关周期数量与第二晶体管108的经历的开关周期数量相等,测试键中第一晶体管107的打开关闭次数与第二晶体管108的打开关闭次数相等,因此,测试电容充电与放电的次数相等。

[0117] 在本实施例中,所述测试键中的第一晶体管107为P型晶体管,第二晶体管108为N型晶体管。所述第一脉冲电压包括交替进行的第一高电平时间T1和第一低电平时间T2,在第一高电平时间T1内,所述第一脉冲电压保持在第一高电平,使第一晶体管107关闭,在第一低电平时间T2内,所述第一脉冲电压保持在第一低电平,使第一晶体管107打开。相应地,所述第二脉冲电压包括交替进行的第二高电平时间T3和第二低电平时间T4,在第二高电平时间内,所述第二脉冲电压保持在第二高电平,使第二晶体管108打开,在第二低电平时间内,所述第二脉冲电压保持在第二低电平,使第二晶体管108关闭。

[0118] 如图4所示在第一低电平时间T2与第二低电平时间T4相交叠的时间内,使第一晶体管107处于打开状态,第二晶体管108处于关闭状态,测试电容充电;在第二高电平时间T3与第一高电平时间T1相交叠的时间内,使第一晶体管107处于关闭状态,第二晶体管108处于打开状态,测试电容放电。

[0119] 在第一脉冲电压进入第一高电平时间T1之后,第二脉冲电压保持在第二低电平时间T4达第一延迟时间T5,在第一延迟时间T5之后第二脉冲电压再进入第二高电平时间T3。这样在第一晶体管107进入关闭状态之后,使第二晶体管108保持在关闭状态达第一延迟时间T5,在第一延迟时间T5之后使第二晶体管108再进入打开状态。这样第一晶体管107关闭后第一延迟时间T5内使测试电容完成充电之后,再打开第二晶体管108,使测试电容放电,避免测试电容没有完成充电过程就进入放电过程的情况。

[0120] 在第二脉冲电压进入第二低电平时间T4之后,第一脉冲电压保持在第一高电平时间T1达第二延迟时间T6,在第二延迟时间T6之后第一脉冲电压再进入第一低电平时间T2。这样在第二晶体管108进入关闭状态之后,第一晶体管107保持在关闭状态达第二延迟时间T6,在第二延迟时间T6之后第一晶体管107再进入打开状态。在第二晶体管108关闭后第二延迟时间T6使测试电容中存储的电荷清空,之后再进行下一次充电。

[0121] 但是本发明对此不做限制,在其他实施例中,还可以在第一晶体管107关闭时立即打开第二晶体管108,或者,在第二晶体管108关闭时立即打开第一晶体管107。

[0122] 第一脉冲电压和第二脉冲电压的脉冲频率为单位时间内对测试电容进行充放电的次数。本发明测试键的测试方法,可以在单位时间内对测试电容进行多次充放电,即采用较高脉冲频率的第一脉冲电压和第二脉冲电压对测试电容进行充放电,将电流计103测出的电流值除以第一晶体管107、第二晶体管108栅极的脉冲频率,即可得到每次充入测试电容的电荷量,进而通过电容公式C = Q/U,得到第一节点101和第二节点102之间测试电容的电容值。

[0123] 具体地,在本实施例中,本发明测试装置中的计算单元130可以通过电流计113获得经第一节点101流入多个SRAM单元的电流值,并可以通过所述控制单元120获得单位时间内充放电的次数,从而获得充电过程中充入第一节点101与第二节点102之间测试电容的电荷量,进而通过电容公式C = Q/U,得到第一节点101与第二节点102之间形成的测试电容的电容值。

[0124] 对测试键进行测试时使用的一般工作电流均为固定脉冲频率的交流电,因此,采用一般的工作电流即能完成单位时间内对测试电容进行多次充放电的步骤。需要说明的是,脉冲频率为脉冲周期的倒数。

[0125] 可选地,可以对测试电容进行第一频率的第一充放电步骤,和第二频率的第二充放电步骤。所述第一频率为第一充放电的过程中单位时间内进行测试电容的充放电次数,所述第二频率为第二充放电的过程中单位时间内进行测试电容的充放电次数,所述第一频率大于第二频率。具体地,在本实施例中,第一频率为50HZ,第二频率为30HZ。

[0126] 具体地,进行第一充放电步骤,所述第一充放电包括多次对测试电容进行充放电的步骤;测量流过经第一节点101流入SRAM单元阵列100的电流,得到第一电流值Ix。

[0127] 进行第二充放电步骤,所述第二充放电包括多次对测试电容进行充放电的步骤;测量流过经第一节点102流入SRAM单元阵列100的电流,得到第二电流值Iy。

[0128] 具体地,将第一电流值Ix和第二电流值Iy之差除以第一频率与第二频率之差,得到每次充入多个SRAM单元的电荷量Qz。

[0129] 在本实施例中,电荷量Qz = (Ix-1y) / (50-30)。

[0130] 在本实施例中,通过所述电荷量Qz和第二节点102 (可以从第一端子104处获得)和第一节点101 (可以从第二端子103处获得)之间的电压差U,能够得到测试电容的电容值Cz。

[0131] 具体地,测试电容的电容值Cz = Qz/U。

[0132] 需要说明的是,本实施例中,Ix为第一充放电中,单位时间内充入测试电容的电荷,Iy为第二充放电中,单位时间内充入测试电容的电荷。在第一充放电中,单位时间内对测试电容进行50次充放电,在第二充放电中,单位时间内对测试电容进行30次充放电。需要说明的是,在第一充放电和第二充放电中,在第一晶体管107的一个开关周期内,处于打开状态的时间占开关周期的比例相同,在第二晶体管108的一个开关周期内,处于打开状态的时间占开关周期的比例相同,也就是说,第一充放电中的第一晶体管107、第二晶体管108脉冲频率曲线与第二充放电中的第一晶体管107、第二晶体管108脉冲频率曲线形状相同但是周期不同。

[0133] 需要说明的是,在对测试电容进行充电和放电的过程中,第一晶体管107的打开时间实际上包括实际的充电时间和电荷的保持时间,测试电容的每次实际充电时间很短,远小于电荷的保持时间,所以第一充放电中每次的实际充电时间和第二充放电的每次实际充电时间中的漏电流可以忽略。而在电荷保持时间中,第一节点101电荷已经储满,在第一节点101和公共电压电源Vss之间的高电位差下,电荷没有通路,第二晶体管108的漏电流较大。此外,第二晶体管108的打开时间实际上包括实际的放电时间和空置时间,测试电容的每次实际放电时间很短,远小于空置时间,并且在实际放电时间,在第一节点101和公共电压电源Vss之间的高电位差下,电荷形成通路,第二晶体管108的漏电流较小,所以第一充放电中每次的实际放电时间和第二充放电中每次实际放电时间中的漏电流也可以忽略。在空置时间中,在工作电压电源和第一节点101之间的高电位差下,电荷没有通路,第一晶体管107的漏电流较大。

[0134] 在本实施例中,在第一充放电中,单位时间内对测试电容进行50次充放电,在第二充放电中,单位时间内对测试电容进行30次充放电。也就是说,第一充放电和第二充放电均采用较高频率进行充放电,第一充放电和第二充放电的充放电时间的差异可以忽略,即可以认为第一充放电和第二充放电中的总实际充电时间和总实际放电时间大致相等。这样在单位时间(如1秒)内,第一充放电的总电荷保持时间约等于第二充放电的总电荷保持时间,第一充放电的总空置时间约等于第二充放电的总空置时间。在同样长度的电荷保持时间内或同样长度的空置时间内,通过电流计113的漏电流基本相同。因此可以认为在单位时间内,第一充放电中通过电流计113的漏电流等于第二充放电中通过电流计113的漏电流。

[0135] 因此,第一充放电中漏电流造成电流计113的示数变化量和第二充放电的漏电流造成电流计113的示数变化量近似于相等。

[0136] 因此,Ix-1y为对测试电容进行20次充放电,单位时间充入测试电容的电荷量,并且在Ix-1y中,第一充放电和第二充放电中漏电流造成电流计113的示数变化量抵消,仅剩下实际充入测试电容的电荷量,再除以充放电次数20,得到每次充入测试电容的电荷量,进而得到测试电容的电容值。这样可以减小漏电流造成的影响,进一步提高了得到的电容值的精度。

[0137] 需要说明的是,本发明对是否进行两次脉冲周期不同的充电放电步骤不做限制,在其他实施例中,还可以仅进行一次单一脉冲周期的充电放电步骤,以电流计113测得的电流值除以脉冲频率,得到每次充入测试电容的电荷量,进而得到测试电容的电容值。

[0138] 虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种SRAM测试键,其特征在于,包括: 多个SRAM单元,所述多个SRAM单元包括多个数据节点,所述数据节点包括字线和位线.第一节点,与多个SRAM单元的字线或位线电连接; 第二节点,与多个SRAM单元的其他数据节点电连接,并与公共电压电源电连接,所述第二节点和第一节点之间形成测试电容; 第一晶体管,源极与工作电压电源电连接,漏极与所述第一节点电连接; 第二晶体管,源极与所述第一节点电连接,漏极与第二节点电连接; 所述第一晶体管打开第二晶体管关闭时用于对所述测试电容充电;所述第二晶体管打开第一晶体管关闭时用于对所述测试电容放电。
2.如权利要求1所述的SRAM测试键,其特征在于,SRAM测试键还包括:从所述第二节点引出的第一端子,用于实现第二节点与公共电压电源的电连接; 从所述第一晶体管源极引出的第二端子,用于实现所述第一晶体管的源极与工作电压电源电连接; 从所述第一晶体管栅极引出的第三端子,用于加载控制所述第一晶体管打开或关闭的信号; 从所述第二晶体管栅极引出的第四端子,用于加载控制所述第二晶体管打开或关闭的信号。
3.如权利要求1所述的SRAM测试键,其特征在于,所述第一节点与多个SRAM单元的字线相连,所述其他数据节点包括多个SRAM单元的P阱、N阱、多个SRAM单元的工作电压节点以及多个SRAM单元的位线。
4.如权利要求1所述的SRAM测试键,其特征在于,所述第一节点与多个SRAM单元的位线相连,所述其他数据节点包括多个SRAM单元的P阱、N阱、多个SRAM单元的工作电压节点以及多个SRAM单元的字线。
5.如权利要求1所述的SRAM测试键,其特征在于,所述第一晶体管为P型晶体管,所述第二晶体管为N型晶体管。
6.一种测试装置,用于对权利要求1〜5中任意一项权利要求所述的SRAM测试键进行测试,其特征在于,包括: 控制单元,与所述第一晶体管和第二晶体管的栅极相连,用于控制第一晶体管和第二晶体管的开关状态; 电流计,用于测量所述SRAM测试键中经第一节点流入多个SRAM单元的电流; 计算单元,用于根据经第一节点流入多个SRAM单元的电流值除以单位时间内充放电的次数,得到每次充放电中充入测试电容的电荷量,还用于根据第一节点和第二节点之间的电压差以及每次充放电中充入测试电容的电荷量,得到测试电容的电容值。
7.如权利要求6所述的测试装置,其特征在于,所述电流计串联在第一晶体管的源极和工作电压电源之间。
8.如权利要求6所述的测试装置,其特征在于,所述控制单元用于向第一晶体管栅极提供第一脉冲电压,使第一晶体管的打开和关闭呈周期性变化,所述控制单元还用于向第二晶体管提供为第二脉冲电压,使第二晶体管的打开和关闭成周期性变化。
9.如权利要求8所述的测试装置,其特征在于,所述第一脉冲电压和第二脉冲电压的脉冲周期相等。
10.如权利要求6所述的测试装置,其特征在于,所述测试键中的第一晶体为P型晶体管,第二晶体管为N型晶体管; 所述第一脉冲电压包括交替进行的第一高电平时间和第一低电平时间,在第一高电平时间内,第一晶体管关闭,在第一低电平时间内,第一晶体管打开;所述第二脉冲电压包括交替进行的第二高电平时间和第二低电平时间,在第二高电平时间内,第二晶体管打开,在第二低电平时间内,第二晶体管关闭。
11.如权利要求10所述的测试装置,其特征在于,所述第一脉冲电压的周期与所述第二脉冲电压的周期相同,并且,所述第二高电平时间与所述第一高电平时间相交叠且第二高电平时间小于第一高电平时间,所述第二低电平时间与所述第一低电平时间相交叠且第二低电平时间大于第一低电平时间。
12.如权利要求11所述的测试装置,其特征在于,在第一脉冲电压进入第一高电平时间之后,第二脉冲电压保持在第二低电平时间达第一延迟时间,在第一延迟时间之后第二脉冲电压再进入第二高电平时间。
13.如权利要求12所述的测试装置,其特征在于,在第二脉冲电压进入第二低电平时间之后,第一脉冲电压保持在第一高电平时间达第二延迟时间,在第二延迟时间之后第一脉冲电压再进入第一低电平时间。
14.如权利要求13所述的测试装置,其特征在于,所述第一延迟时间的长度为第一高电平时间的十分之一,所述第二延迟时间的长度为第一高电平时间的十分之一。
15.一种SRAM测试方法,其特征在于,包括: 提供如权利要求1至5任意一项权利要求所述的SRAM测试键; 打开第一晶体管,关闭第二晶体管,使第一节点和第二节点之间形成的测试电容充电; 关闭第一晶体管,打开第二晶体管,使所述测试电容放电; 在充放电过程之后,将经第一节点流入多个SRAM单元的电流值除以单位时间内充放电的次数,得到每次充放电中充入测试电容的电荷量,再根据第一节点和第二节点之间的电压差以及每次充放电中充入测试电容的电荷量,得到测试电容的电容值。
16.如权利要求15所述的SRAM测试方法,其特征在于,打开和关闭第一晶体管的呈周期性变化,打开和关闭第二晶体管呈周期性变化。
17.如权利要求16所述的SRAM测试方法,其特征在于,打开和关闭第一晶体管的周期与打开和关闭第二晶体管的周期相等。
18.如权利要求15所述的SRAM测试方法,其特征在于,在第一晶体管进入关闭状态之后,使第二晶体管保持在关闭状态达第一延迟时间,在第一延迟时间之后使第二晶体管再进入打开状态。
19.如权利要求15所述的SRAM测试方法,其特征在于,在第二晶体管进入关闭状态之后,使第一晶体管保持在关闭状态达第二延迟时间,在第二延迟时间之后使第一晶体管再进入打开状态。
20.如权利要求15所述的SRAM测试方法,其特征在于,得到每次充放电中充入测试电容的电荷量步骤包括: 多次对测试电容进行充放电,以实现第一充放电的步骤之后,测量流过经第一节点流入多个SRAM单元的电流,得到第一电流值;多次对测试电容进行充放电,以实现第二充放电的步骤之后,测量流过经第一节点流入多个SRAM单元的电流,得到第二电流值;第一充放电的过程中单位时间内进行测试电容的充放电次数为第一频率;第二充放电的过程中单位时间内进行测试电容的充放电次数为第二频率,所述第一频率大于第二频率; 将第一电流值和第二电流值之差除以第一频率与第二频率之差,得到每次充入测试电容的电荷量。
CN 201410437349 2014-08-29 2014-08-29 Sram测试键、测试装置以及sram测试方法 CN105448350A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201410437349 CN105448350A (zh) 2014-08-29 2014-08-29 Sram测试键、测试装置以及sram测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201410437349 CN105448350A (zh) 2014-08-29 2014-08-29 Sram测试键、测试装置以及sram测试方法

Publications (1)

Publication Number Publication Date
CN105448350A true true CN105448350A (zh) 2016-03-30

Family

ID=55558447

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201410437349 CN105448350A (zh) 2014-08-29 2014-08-29 Sram测试键、测试装置以及sram测试方法

Country Status (1)

Country Link
CN (1) CN105448350A (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1425924A (zh) * 2001-12-14 2003-06-25 旺宏电子股份有限公司 电容测量电路与方法
US20050024068A1 (en) * 2000-08-30 2005-02-03 Van Horn Mark T. Apparatus for measuring parasitic capacitance and inductance of I/O leads on an electrical component using a network analyzer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050024068A1 (en) * 2000-08-30 2005-02-03 Van Horn Mark T. Apparatus for measuring parasitic capacitance and inductance of I/O leads on an electrical component using a network analyzer
CN1425924A (zh) * 2001-12-14 2003-06-25 旺宏电子股份有限公司 电容测量电路与方法

Similar Documents

Publication Publication Date Title
US6762966B1 (en) Method and circuit to investigate charge transfer array transistor characteristics and aging under realistic stress and its implementation to DRAM MOSFET array transistor
US6256241B1 (en) Short write test mode for testing static memory cells
US5432731A (en) Ferroelectric memory cell and method of sensing and writing the polarization state thereof
US7184936B1 (en) Timing variation measurement system and method
US20070132523A1 (en) Leakage oscillator based aging monitor
US6404222B1 (en) Chip capacitance measurement circuit
Blalock et al. A high-speed clamped bit-line current-mode sense amplifier
US6603328B2 (en) Semiconductor integrated circuit
US20060097802A1 (en) Sram ring oscillator
US7088606B2 (en) Dynamic RAM storage techniques
US20020116696A1 (en) Capacitance and transmission line measurements for an integrated circuit
US20060050600A1 (en) Circuit for verifying the write speed of SRAM cells
US4504929A (en) Dynamic semiconductor memory device
US6501283B2 (en) Circuit configuration for measuring the capacitance of structures in an integrated circuit
US20070086232A1 (en) Ring oscillator row circuit for evaluating memory cell performance
US6756787B2 (en) Integrated circuit having a current measuring unit
US6754094B2 (en) Circuit and method for testing a ferroelectric memory device
US6229296B1 (en) Circuit and method for measuring and forcing an internal voltage of an integrated circuit
US7668037B2 (en) Storage array including a local clock buffer with programmable timing
US20100296329A1 (en) Differential Plate Line Screen Test for Ferroelectric Latch Circuits
US6731129B1 (en) Apparatus for measuring capacitance of a semiconductor device
US7106073B1 (en) Method and system for area efficient charge-based capacitance measurement
US6876208B2 (en) Semiconductor device and method of checking semiconductor storage device
US6778449B2 (en) Method and design for measuring SRAM array leakage macro (ALM)
US20060245242A1 (en) Triple pulse method for mram toggle bit characterization

Legal Events

Date Code Title Description
C06 Publication
C10 Entry into substantive examination