CN102457183B - 开关稳压器 - Google Patents
开关稳压器 Download PDFInfo
- Publication number
- CN102457183B CN102457183B CN201110240124.3A CN201110240124A CN102457183B CN 102457183 B CN102457183 B CN 102457183B CN 201110240124 A CN201110240124 A CN 201110240124A CN 102457183 B CN102457183 B CN 102457183B
- Authority
- CN
- China
- Prior art keywords
- pulse
- switching
- switch
- transistor
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000009499 grossing Methods 0.000 claims description 16
- 238000003079 width control Methods 0.000 claims 1
- 238000006243 chemical reaction Methods 0.000 abstract description 4
- 238000012544 monitoring process Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 20
- 241001125929 Trisopterus luscus Species 0.000 description 19
- 230000007423 decrease Effects 0.000 description 14
- 239000003990 capacitor Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 235000012771 pancakes Nutrition 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 230000033228 biological regulation Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Abstract
一种开关稳压器，具有以下部件：输出电路，具有第一晶体管、第二晶体管以及作为输出端子的其连接节点；开关控制单元，根据负载产生第一开关脉冲和第二开关脉冲，用于交替开关第一晶体管和第二晶体管；以及第一比较器，监测输出电压，并产生脉冲停止控制信号，用于当输出电压上升时停止产生开关脉冲，当输出电压下降时产生开关脉冲。此外开关控制单元响应于脉冲停止控制信号，进行用于停止开关脉冲产生的停止操作以及用于产生开关脉冲的开关操作，并且当负载电路的负载增加时，向第一比较器输出定时控制信号，用于加快从停止操作向开关操作的转换定时。
Description
技术领域
本发明涉及开关稳压器。
背景技术
开关稳压器从所供应的电源电压产生负载电路使用的内部电源电压。从DC电源电压产生DC内部电源电压的开关稳压器又称为“DC-DC变换器”。
开关稳压器具有第一晶体管和第二晶体管，所述第一晶体管连接较高电源电压侧，所述第二晶体管连接较低电源电压(接地)侧，并经由LC平滑电路向负载电路提供输出电压，所述LC平滑电路连接到两个晶体管的连接节点。通过适当地控制两个晶体管的开关操作，将输出电压维持在期望电势。LC平滑电路设置在形成开关稳压器的集成电路芯片外部，或者设置在集成电路芯片上。
开关稳压器监测输出电压，并交替导通第一晶体管和第二晶体管，从而将输出电压维持在期望电势。例如，如果负载重且输出电压下降，则延长第一晶体管的“导通”周期，从而抑制输出电压的下降。或者，开关稳压器监测输出电流，并根据输出电流水平控制第一晶体管的“导通”周期，所述输出电流水平根据输出负载水平而变化。
在日本专利申请特开第11-155281号和日本专利申请特开第2009-148111号中公开了开关稳压器。
为了提高开关稳压器的效率，在轻负载状态下减少两个晶体管的开关计数。例如，在轻负载状态下降低开关频率以减少开关计数。或者，在轻负载状态下通过停止两个晶体管的开关操作，在一定时间里减少开关计数。因此，当负载轻时，减少由于开关操作而产生的开关损耗，从而提高效率。
但是，如果开关次数减少，或者开关操作停止，则产生不向输出端提供电流的时间，且这段时间里输出电压的下降增加输出电压的波动(波纹)，这是个问题。特别地，即使在轻负载状态下如果负载逐渐增加，那么输出电压的下降程度也会增加，且输出电压波动(波纹)也增加。
发明内容
根据实施例的一个方面，一种开关稳压器，该开关稳压器具有以下部件：输出电路，该输出电路具有连接较高电源侧的第一晶体管、连接较低电源侧的第二晶体管以及作为输出端子的所述第一晶体管与第二晶体管的连接节点；开关控制单元，该开关控制单元根据经由平滑电路连接所述输出端子的负载电路的负载，产生第一开关脉冲和第二开关脉冲，用于交替开关所述第一晶体管和所述第二晶体管；以及第一比较器，监测通过所述平滑电路产生的输出电压，并产生脉冲停止控制信号，用于当所述输出电压上升时停止产生所述第一开关脉冲和所述第二开关脉冲，当所述输出电压下降时产生所述第一开关脉冲和所述第二开关脉冲。并且，所述开关控制单元响应于所述脉冲停止控制信号，进行用于停止产生所述第一开关脉冲和所述第二开关脉冲的停止操作以及用于产生所述第一开关脉冲和所述第二开关脉冲的开关操作，并且当所述负载电路的负载增加时，向所述第一比较器输出定时控制信号，用于加快从所述停止操作向所述开关操作的转换定时。
附图说明
图1示出开关稳压器的操作。
图2是曲线图，说明开关稳压器的负载电流Io与效率的关系。
图3是电流模式型开关稳压器的方框图。
图4示出图3中的开关稳压器的操作。
图5是比较器型开关稳压器的方框图。
图6示出图5中的开关稳压器的操作。
图7是根据第一实施例的开关稳压器的方框图。
图8是脉冲产生电路21的方框图。
图9是PFM比较器COMP1的电路图。
图10示出第一实施例的开关稳压器的操作。
图11是根据第二实施例的开关稳压器的方框图。
图12是脉冲产生电路的方框图。
图13示出第二实施例的开关稳压器的操作。
图14是根据第三实施例的比较器型开关稳压器中的PFM比较器COMP1的电路图。
图15示出根据第三实施例的比较器型开关稳压器的操作。
图16是根据第四实施例的电流模式型PFM比较器COMP1的电路图。
图17示出根据第四实施例的开关稳压器的操作。
具体实施方式
根据本实施例的开关稳压器具有以下部件：输出电路，该输出电路具有第一晶体管和第二晶体管，所述第一晶体管连接较高电源侧，所述第二晶体管连接较低电源侧；以及开关控制单元，该开关控制单元根据负载电路的负载产生第一开关脉冲和第二开关脉冲，用于交替开关第一晶体管和第二晶体管，所述负载电路经由平滑电路连接到输出端子，所述输出端子即第一晶体管和第二晶体管的连接节点。下面描述开关稳压器的具体构造。
图1示出开关稳压器的操作。在负载电流值Io大的重负载状态下，开关控制单元连续产生第一开关脉冲和第二开关脉冲，所述第一开关脉冲和第二开关脉冲根据负载电路的负载进行了脉冲宽度调制(PWM)。在图1中，开关波形的脉冲宽度是恒定的，但实际上脉冲宽度是根据负载来控制的。例如，当负载变得更重时，第一晶体管的“导通”时间增加，当负载变得更轻时，“导通”时间减少。结果，将输出电压维持为近似恒定。
另一方面，在轻负载状态下，开关控制单元交替重复开关操作周期(图1中的SW)和停止周期(图1中的ST)，在所述开关操作周期中，通过脉冲宽度调制等方式产生第一开关脉冲和第二开关脉冲，在所述停止周期中，停止产生第一开关脉冲和第二开关脉冲。结果，输出电压具有波纹电压，该波纹电压在开关周期SW里上升，在停止周期ST里下降。
因此在重负载模式下，第一晶体管和第二晶体管通过PWM进行开关操作，而在轻负载模式下，交替重复开关周期SW和停止周期ST。换言之，因为开关脉冲的密度下降，所以在轻负载模式下进行一种PFM。
图2是曲线图，说明开关稳压器的负载电流Io与效率的关系。效率是提供给负载电路的功率关于输入功率的比率。如图2所示，当负载变轻时效率下降，这是因为用于开关操作的功耗关于提供给负载电路的功率的比率更大。特别地，在轻负载状态下降低停止周期ST中的电流消耗是提高效率所必需的。因此针对当负载小的时候控制开关周期SW和停止周期ST的比较器而言，为了在停止周期里将电流消耗最小化，将偏置电流设置为最小值。
图3是电流模式型开关稳压器的方框图。要提供给负载电路10的输出电压Vo产生自电源电压Vin。开关稳压器的输出电路具有P沟道MOS晶体管PMOS(第一晶体管)和N沟道MOS晶体管NMOS(第二晶体管)，所述PMOS连接电源电压Vin侧(较高电源电压)，所述NMOS连接接地Vss侧(较低电源电压)。由电感器Lo和电容器Co组成的平滑电路连接到两个晶体管的连接节点LX。经由平滑电路产生输出电压Vo。在很多情况下，由电感器Lo和电容器Co组成的平滑电路设置在半导体芯片外部，开关稳压器形成在该半导体芯片上。但是在某些情况下，也可以将平滑电路设置在半导体芯片上。
第一晶体管和第二晶体管通过第一开关脉冲Pout和第二开关脉冲Nout交替导通或关断。如果第一晶体管PMOS导通且第二晶体管NMOS关断，则连接节点LX变为电源电势，且电流Ip流向电感器Lo。当第一晶体管PMOS导通以后，流入电感器Lo的电流ILo(＝Ip)逐渐增加。然后如果第一晶体管PMOS关断且第二晶体管NMOS导通，则来自第二晶体管NMOS的电流In流向电感器Lo。流向电感器Lo的电流ILo自增加的电流值逐渐下降。然后电流ILo最终变为零，且在某些情况下，电流ILo在与图3中的箭头标记相反的方向上流动。
电感器Lo中流动的电流中，AC分量在电容器Co中充电，而DC分量作为负载电流Io流向负载电路10。当负载变重时，电流Ip增加，而当负载变轻时，电流Ip减少。
开关稳压器的开关控制单元20具有误差放大器ERRAMP、I/V转换电路22以及第二比较器(PWM比较器)COMP2，所述误差放大器ERRAMP将通过电阻器Ra、Rb对输出电压Vo分压而产生的反馈电压FB与第一基准电压Vref1之间的差放大，所述I/V转换电路22将流经第一晶体管PMOS与电源电压Vin之间的电阻器R1的电流Ip转换为电压Vdr，所述第二比较器COMP2将转换后的电压Vdr与通过误差放大器ERRAMP输出的差分电压Verr进行比较，并输出脉冲宽度调制(PWM)信号PWM_out。
误差放大器ERRAMP进行控制使得反馈电压FB变为等于第一基准电压Vref1。电流Ip以及从其转换得到的电压Vdr与第一晶体管PMOS的开关操作同步地间歇产生，所述电压Vdr取决于负载的轻重。因此，PWM信号PWM_out是一脉冲信号，该脉冲信号所具有的占空比根据负载的轻重而定。
误差放大器ERRAMP具有反馈电容器C1，如果负载变重，输出电压Vo下降且反馈电压FB下降，则差分电压Verr上升。另一方面，如果负载变轻且输出电压Vo上升，则差分电压Verr下降。换言之，差分电压Verr变化，从而具有输出电压Vo的相反相位。
如上所述，如果负载变重，则电流Ip增加，因此电压Vdr上升。结果，通过PWM比较器COMP2产生的PWM信号PWM_out的脉冲宽度变宽。另一方面，如果负载变轻，则电压Vdr下降，且PWM信号PWM_out的脉冲宽度变窄。
开关控制单元20还具有以下部件：脉冲产生电路21，用于产生第一开关脉冲Pout和第二开关脉冲Nout；以及振荡器OSC，用于产生基准时钟信号OSC_REF。脉冲产生电路21与基准时钟OSC_REF同步地产生第一开关脉冲Pout和第二开关脉冲Nout，所述第一开关脉冲Pout和第二开关脉冲Nout的占空比是基于PWM信号PWM_out控制的。
开关控制单元20具有第一比较器(PFM比较器)COMP1，该PFM比较器COMP1将误差放大器产生的差分电压Verr(负输入)与第二基准电压(PFM阈值电压)pfmvth(正输入)进行比较。PFM比较器COMP1确定轻负载状态下PFM模式中开关操作和停止操作的定时。换言之，如果输出电压Vo上升且差分电压Verr下降，则PFM比较器COMP1将输出信号compout设置为H(高)电平，如果输出电压Vo下降且差分电压Verr上升，则PFM比较器COMP1将输出信号compout设置为L(低)电平。
如果compout为H电平，则脉冲产生电路21停止产生第一开关脉冲Pout和第二开关脉冲Nout，如果compout为L电平，则脉冲产生电路21产生第一开关脉冲Pout和第二开关脉冲Nout。换言之，PFM比较器COMP1是用于产生PFM控制信号compout的比较器。PFM控制信号compout是脉冲停止控制信号，而第二基准电压pfmvth是用于在PFM模式下区别停止操作与开关操作的PFM阈值电压。
因此在重负载中，将输出电压Vo维持在期望电压，将PFM控制信号compout维持在L电平，且脉冲产生电路21连续产生第一开关脉冲Pout和第二开关脉冲Nout。另一方面，就轻负载状态下的PFM操作而言，输出电压Vo脉动，如果输出电压Vo上升，则PFM控制信号compout变为H电平，脉冲产生电路21进入不产生开关脉冲的停止操作，而如果输出电压Vo下降，则PFM控制信号compout变为L电平，脉冲产生电路21进入产生开关脉冲的开关操作。
图4示出图3中的开关稳压器的操作。在图4中，示出从轻到重的三种轻负载状态，以及一重负载状态。当负载变重时输出电流Io增加。如上所述，在重负载状态下，脉冲产生电路21连续产生PWM控制的第一开关脉冲Pout和第二开关脉冲Nout。在轻负载状态下，交替重复产生第一开关脉冲和第二开关脉冲的开关周期SW以及不产生第一开关脉冲和第二开关脉冲的停止周期ST。
响应于输出电压Vo的变化，误差放大器ERRAMP的差分电压Verr变化，以具有输出电压Vo的相反相位。如果差分电压Verr变为低于PFM阈值电压pfmvth，则PFM控制信号compout变为H电平，且开关停止周期ST开始。这在图4中示出为t1、t3和t5以及T1、T3和T5。另一方面，如果差分电压Verr变为高于pfmvth，则PFM控制信号compout变为L电平，且开关周期SW开始。这在图4中示出为t2、t4和t6以及T2、T4和T6。
但是，因为第一比较器COMP1的响应速度，当PFM控制信号compout变化时的时间T1至T6需要关于当差分电压Verr越过阈值pfmvth时的时间t1至t6的一定延迟时间。如图2所示，在轻负载状态下为了使效率更高，将偏置电流设计为最小值，因此，第一比较器COMP1的响应速度慢。
在停止周期ST中，第一晶体管和第二晶体管不进行开关操作，因此没有电流提供给平滑电路。因此，在停止周期ST里输出电压Vo由于负载电路的负载电流而下降。此外，如图4所示，即使在轻负载状态下，输出电压Vo的电压下降也根据负载水平而不同。负载最重的轻负载状态3下输出电压Vo的下降水平大于负载最轻的轻负载状态1下输出电压Vo的下降水平。
结果，在轻负载状态下，在开关周期SW与停止周期ST交替重复的PFM模式下，当负载变重时，输出电压Vo的波动电压和波纹电压更高。波纹电压的这种增加降低了开关稳压器(是DC-DC变换器)的输出电压质量，这不是期望的。
图5是比较器型开关稳压器的方框图。就比较器型而言，用于产生PFM控制信号compout的PFM比较器COMP1将通过电阻器Ra、Rb对输出电压Vo分压而产生的反馈电压FB(负输入)与基准电压(PFM阈值电压)Vref3(正输入)进行比较。PFM比较器COMP1的输出经由反相器24变为PFM控制信号compout。
PWM电路23监测输出电压Vo并产生PWM脉冲PWM_out，该PWM脉冲PWM_out被调制为具有根据Vo的脉冲宽度。然后，脉冲产生电路21基于PWM脉冲PWM_out，与基准时钟(未示出)同步地产生第一开关脉冲Pout和第二开关脉冲Nout。
就轻负载状态下的PFM控制而言，脉冲产生电路21根据PFM控制信号compout重复产生第一开关脉冲和第二开关脉冲的开关周期SW以及不产生第一开关脉冲和第二开关脉冲的停止周期ST，就重负载状态下的PWM控制而言，产生第一开关脉冲和第二开关脉冲。
图6示出图5中的开关稳压器的操作。如同图4，在图6中，示出从轻到重的三种轻负载状态，以及一重负载状态。当负载变重时输出电流Io增加。在重负载状态下，脉冲产生电路21连续产生PWM控制的第一开关脉冲Pout和第二开关脉冲Nout，另一方面，在轻负载状态下的PFM控制中，交替重复产生第一开关脉冲和第二开关脉冲的开关周期SW以及不产生第一开关脉冲和第二开关脉冲的停止周期ST。
PFM比较器COMP1将输出电压Vo的分压FB与基准电压Vref3进行比较，如果输出电压Vo上升并超过基准电压Vref3，就将PFM控制信号compout设置为H电平。这示出为时间t1、t3和t5以及T1、T3和T5。另一方面，如果输出电压Vo下降并变为小于基准电压Vref3，则PFM比较器COMP1将PFM控制信号compout设置为L电平。这示出为时间t2、t4和t6以及T2、T4和T6。停止周期ST在时间T1、T3和T5开始，而开关周期SW在时间T2、T4和T6开始。
但是因为PFM比较器COMP1的响应时间，所以PFM控制信号compout变化的时间T1至T6关于输出电压Vo越过基准电压Vref3的时间t1至t6落后一定的延迟时间。这是因为PFM比较器的偏置电流被设置为最小值。
同样就比较器型而言，在停止周期ST中，第一晶体管和第二晶体管不进行开关操作，因此没有电流提供给平滑电路Lo和Co，并且由于负载电路的负载电流，输出电压Vo在停止周期ST里下降。此外，即使在轻负载状态下，输出电压Vo的电压下降也根据负载水平而不同。负载最重的轻负载状态3下输出电压Vo的下降水平大于负载最轻的轻负载状态1下输出电压Vo的下降水平。
结果，在轻负载状态下，在开关周期SW与停止周期ST交替重复的PFM模式下，当负载更重时，输出电压Vo的波动电压(即波纹电压)增加。
[第一实施例]
图7是根据第一实施例的开关稳压器的方框图。它是电流模式型开关稳压器，与图3中相同的组成元件用相同的标记示出。
在图7中，与图3的一个区别在于，在轻负载状态下的PFM模式中，脉冲产生电路21对应于开关周期SW中的开关计数输出控制信号CTL，并且根据该控制信号CNT控制第一比较器COMP1的响应速度。当开关计数增加时，将响应速度控制为更快，且将PFM控制信号compout的开关定时控制为更快。换言之，控制信号CNT是用于将PFM比较器COMP1的开关定时控制为更快的定时控制信号。根据下面所述的实例，通过控制第一比较器COMP1的偏置电流值来控制响应速度。换言之，响应速度通过增加偏置电流而增加。
图8是脉冲产生电路21的方框图。在脉冲产生电路21中，反发射(anti-shoot)电路30与基准时钟OSC_REF同步，并产生具有对应于PWM信号PWM_out的占空比的第一开关脉冲Pout和第二开关脉冲Nout。反发射电路30产生第一开关脉冲Pout和第二开关脉冲Nout，因此第一晶体管和第二晶体管不同时导通。反发射电路30在开关周期SW(compout＝L)中产生第一开关脉冲Pout和第二开关脉冲Nout，并根据PFM控制信号compout在停止周期(compout＝H)中停止产生第一开关脉冲Pout和第二开关脉冲Nout。
脉冲产生电路21具有计数器32，计数器32确定开关周期SW中的开关计数SWC，且计数器32的计数信号A至D被输出作为控制信号CTL。在计数信号A至D中，当开关计数增加时变为“1”的计数信号A至D的数量增加。当PFM控制信号compout从L电平上升到H电平时，计数值被载入PFM比较器COMP1，且之后立即复位。
图9是PFM比较器COMP1的电路图。在图9中，示出PFM比较器的偏置电流电路35和差分晶体管电路34。偏置电流电路35包括电流镜像电路33和开关SW1至SW4，开关SW1至SW4的通/断由控制信号CTL的计数信号A至D控制。
在电流镜像电路33中，流向晶体管P1、P2、P3和P4的电流是晶体管尺寸比(更准确而言，栅极宽度比)乘以基准电流Iref。如果这里计数信号A至D变为“1”，则开关SW1、SW2、SW3和SW4分别导通，且流向差分晶体管电路34的偏置电流Ibias增加。如果偏置电流Ibias增加，则差分晶体管电路34的响应特性变快，从差分电压Verr超过阈值pfmvth到PFM控制信号compout反相的时间减少(变短)。
图10示出第一实施例的开关稳压器的操作。在图10中，除了图4中所示的输出电流Io、输出电压Vo、差分电压Verr、连接节点的电压LX以及PFM控制信号compout之外，还示出计数器32的计数值、PFM比较器COMP1的偏置电流Ibias以及第一开关脉冲Pout和第二开关脉冲Nout。
同样在图10中，示出轻负载模式下的PFM模式以及重负载模式下的PWM模式，在轻负载模式中，负载最轻的轻负载1、负载第二轻的轻负载2以及负载最重的轻负载3依次过渡。输出电压Vo和差分电压Verr具有相反的相位。在轻负载状态下的PFM模式中，如果差分电压Verr变为低于阈值pfmvth，则PFM控制信号compout变为H电平，且PFM比较器COMP1将脉冲产生电路设置为停止操作ST状态，另一方面，如果差分电压Verr变为高于阈值，则PFM控制信号compout变为L电平，且PFM比较器COMP1将脉冲产生电路设置为开关操作SW状态。
在重负载模式下的PWM模式中，当电流Ip增加时可变地控制开关脉冲Pout和Nout的占空比，因此通过晶体管PMOS的驱动时间增加。但是在图10中，为了简化附图，脉冲宽度为恒定的。
如图10所示，对应于差分电压Verr在时间t1至t6的变化，PFM比较器COMP1经过一定时间延迟以后将PFM控制信号compout反转为H电平或L电平。
在图4中，为了抑制输出电压Vo中的下降宽度，也就是为了抑制波纹电压的增加，在轻负载状态下，在PFM模式的停止操作周期ST中，开关稳压器进行以下操作。
首先在轻负载状态下的PFM模式中，计数器32确定开关操作周期SW中的开关计数。在开关操作周期SW中，产生第一开关脉冲Pout和第二开关脉冲Nout，并且当第一开关脉冲Pout为L电平时，输出电压Vo由于第一晶体管PMOS的驱动操作而上升。如果输出电压Vo上升到一定电压，则差分电压Verr变为低于阈值pfmvth(时间t1、t3和t5)，并且响应于这种状态，PFM比较器COMP1将PFM控制信号compout反转为H电平(时间T1、T3和T5)。当PFM控制信号compout变为H时，PFM比较器进入停止操作周期ST。
在停止操作周期ST中，第一晶体管和第二晶体管不工作，因此输出电压Vo由于负载电流而下降。如果输出电压下降到一定电压，则差分电压Verr变为大于阈值pfmvth(时间t2、t4和t6)，并且响应于这种状态，PFM比较器COMP1将PFM控制信号compout反转为L电平(时间T2、T4和T6)。从时间t2、t4和t6到时间T2、T4和T6的各个延迟时间对应于PFM比较器COMP2的响应速度。
在开关操作周期SW中，如果负载轻，那么因为输出电压Vo通过小的开关计数上升到期望水平，所以计数器的计数值小，而如果负载重，那么计数值大。因此对应于计数值的增加，将PFM比较器的偏置电流Ibias增加以使得PFM比较器的响应速度更快，从而减少(缩短)从时间t2、t4和t6到时间T2、T4和T6的各个延迟时间。因为时间T2至T3中的计数值为“2”，所以时间T3至T4中的偏置电流Ibias增加，且因为时间T4至T5中的计数值为“3”，所以时间T5至T6中的偏置电流Ibias进一步增加。
结果，从时间t4至T4的延迟时间以及从时间t6至T6的延迟时间按此顺序减少，并且在负载变重的轻负载2和轻负载3中，停止操作周期ST的结束定时加快，停止操作周期ST中输出电压Vo的下降水平降低。因此，可以抑制输出电压Vo的波纹电压。
另一方面，在重负载状态下的PWM模式中，PFM控制信号compout不从L电平变为H电平，因此计数器的计数值的控制信号CTL不被载入和反映在PFM比较器的偏置电路35中。
本实施例中，优选地在负载最轻的轻负载1状态，设置所需的PFM比较器的最小偏置电流。然后，通过计数器和PFM比较器COMP1的偏置电流电路，在PFM控制信号compout＝L的开关操作SW期间检测负载水平，根据检测的负载水平，在compout＝H的下一个停止操作周期ST中增加偏置电流Ibias。因此，仅当负载变重时增加PFM比较器的偏置电流，结果，提高了效率。
[第二实施例]
图11是根据第二实施例的开关稳压器的方框图。它是比较器型开关稳压器，与图5相同。与图5的区别在于，在轻负载状态下的PFM模式中，脉冲产生电路21对应于开关周期SW中的开关计数输出控制信号CTL，并且根据该控制信号CNT控制第一比较器COMP1的响应速度。该操作近似与第一实施例相同。
图12是脉冲产生电路的方框图。脉冲产生电路21具有反发射电路30和计数器32，所述反发射电路30基于PWM信号PWM_out产生第一开关脉冲Pout和第二开关脉冲Nout，从而不同时导通，所述计数器32在轻负载状态下的PFM模式中，确定开关操作周期SW中的开关计数。计数器32的操作与第一实施例相同。
同样在第二实施例中，根据计数值可变地控制PFM比较器COMP1的偏置电流。PFM比较器的构造与图9相同。因为当开关操作周期SW中开关计数更高时负载更重，所以PFM比较器的偏置电流受控为当开关计数更高时增加。然后，在轻负载模式中当负载变重时PFM比较器的响应速度变快，结果，可通过减少停止周期ST而抑制输出电压Vo的下降水平。
图13示出第二实施例的开关稳压器的操作。图13与示出第一实施例的操作的图10的区别在于，PFM比较器COMP1基于输出电压Vo与基准电压Vref3的比较来产生PFM控制信号compout。其他轻负载状态下PFM控制信号compout、计数值计数器以及PFM比较器的偏置电流Ibias的控制与图10相同。
换言之，就像图10，计数器32确定开关操作周期SW中的开关计数，在开关操作周期SW中，如果负载轻则计数值小，如果负载重则计数值大。因此对应于计数值的增加，PFM比较器的偏置电流Ibias增加且PFM比较器的响应速度增加，从而减少从时间t2、t4和t6到时间T2、T4和T6的各个延迟时间。因为时间T2至T3中的计数值为“2”，所以时间T3至T4中的偏置电流Ibias增加，且因为时间T4至T5中的计数值为“3”，所以时间T5至T6中的偏置电流Ibias进一步增加。
结果，从时间t4至T4的延迟时间以及从时间t6至T6的延迟时间按此顺序减少，并且在负载变重的轻负载2和轻负载3中，停止操作周期ST的结束定时加快，停止操作周期ST中输出电压Vo的下降水平降低。因此，可以抑制重负载情况下输出电压Vo的波纹电压。如图13所示，输出电压Vo的波纹电压下降，结果，轻负载状态下输出电压Vo的平均电压近似与重负载状态下理想输出电压Vo的平均值相同。
[第三实施例]
在第一实施例和第二实施例中，在轻负载状态下的PFM模式中，测量负载，当负载变重时，增加PFM比较器的偏置电流并加快其响应速度，因此加快从停止操作ST到开关操作SW的开关定时。
但是在第三实施例中，当在比较器型开关稳压器中负载变重时，PFM比较器的偏移电压增加，因此PFM比较器COMP1利用比基准电压Vref3更高的电平进行比较操作。
图14是根据第三实施例的比较器型开关稳压器中的PFM比较器COMP1的电路图。在该PFM比较器COMP1中，偏置电流电路35产生恒定偏置电流Ibias。而差分晶体管电路34具有以下部件：栅极被施加负输入反馈电压FB的P沟道晶体管P10、栅极被施加正输入基准电压Vref3的P沟道晶体管组P11至P14、N沟道负载晶体管N10和N11、电阻器R12以及N沟道晶体管N12。差分晶体管电路34还具有分别对应于晶体管组P11至P14的开关SW11至SW14。
设计使得当所有开关SW11至SW14导通时，晶体管组P11至P14的总晶体管尺寸(栅极宽度)与晶体管P10的相同，且晶体管P10以及晶体管组P11至P14的偏移电压为零。开关SW11至SW14分别通过计数信号A至D控制，并且正输入侧P11至P14的晶体管尺寸(栅极宽度)被可变地控制。当控制信号A至D为“1”时，开关SW11至SW14关断。
如果负载电路的负载变重，则更多的计数信号A至D变为“1”，从而减少组成差分晶体管的晶体管组P11至P14的数量。结果，晶体管组P11至P14的总晶体管尺寸(栅极宽度)减小。因此，差分晶体管电路34的偏移电压变化，并且如果反馈电压FB下降，则晶体管P10在高于基准电源Vref3的电平导通，晶体管N12关断，且PFM控制信号compout变为L电平。
通过像这样利用计数信号A至D改变PFM比较器COMP1的偏移电压，与负载轻的情况相比，当负载重时，PFM比较器的开关定时变快。
图15示出根据第三实施例的比较器型开关稳压器的操作。如同与图6比较所示，PFM比较器COMP1的偏移电压“偏移”在时间T2至T3和时间T4至T5以后的停止周期ST(T3至T4，T5至T6)中更高，在所述时间中计数器值变为“2”和“3”。因此，如果输出电压Vo下降到高于基准电压Vref3的电平(时间t4、t6)，则PFM比较器COMP1启动开关操作SW，且PFM控制信号compout在响应时间过去以后从H电平转换为L电平。
换言之，通过控制偏移电压，加快了从停止操作ST到开关操作SW的开关定时，并可抑制停止周期里输出电压Vo的下降水平。结果，可将输出电压Vo的波纹电压保持为低值。在图15中，轻负载状态下输出电压Vo的平均值与重负载状态下的平均值匹配。
在第三实施例中，优选地根据PFM比较器的最小操作速度将PFM比较器COMP1的偏置电流Ibias设置为最小值，并且可变地控制偏移电压，而不增加偏置电流Ibias。然后，可进一步抑制轻负载模式中PFM比较器电流消耗，并可提高效率。
[第四实施例]
根据第四实施例的开关稳压器是电流模式型，并且是图14所示第三实施例的PFM比较器COMP1所应用于的开关稳压器。
图16是根据第四实施例的电流模式型PFM比较器COMP1的电路图。与图14不同，分别将误差放大器的输出Verr输入负输入侧，将PFM阈值电压pfmvth输入正输入侧。设计使得当只有一个开关SW11导通时，晶体管P11的晶体管尺寸(栅极宽度)与晶体管P10的相同，且晶体管P10以及晶体管组P11至P14的偏移电压为零。
分别通过计数信号A至D控制开关SW11至SW14，并且就像图14，可变地控制正输入侧的晶体管尺寸(栅极宽度)，并且可变地控制比较器的偏移电压。当控制信号A至D为“1”时，在这种情况下，开关SW11至SW14导通。
如果负载电路的负载变重，则更多的计数信号A至D变为“1”，从而增加构成差分晶体管的晶体管组P11至P14的数量。结果，晶体管组P11至P14的总晶体管尺寸(栅极宽度)增加。因此，差分晶体管电路34的偏移电压改变，并且如果差分电压Verr增加，则晶体管P10侧在低于阈值电压pfmvth的电平关断，晶体管N12导通，且PFM控制信号compout变为L电平。
通过像这样，利用计数信号A至D改变PFM比较器COMP1的偏移电压，与负载轻的情况相比，当负载重时，PFM比较器的开关定时变快。
通过这种方式，在电流模式型中，PFM比较器COMP1将误差放大器的输出Verr(具有与输出电压Vo相反的相位)与阈值电压pfmvth进行比较。在轻负载模式下，当负载变重时更多的计数信号A至D变为“1”，并且所连接的晶体管组P11至P14的数量增加，并且总晶体管尺寸(栅极宽度)相应地增加。结果，偏移电压改变，并且当差分电压Verr上升时，晶体管P10侧在低于阈值电压pfmvth的电平转换为“关断”状态，且PFM控制信号compout变为L电平。
通过像这样，利用计数信号A至D改变PFM比较器COMP1的偏移电压，PFM比较器的开关定时变快，并且可以降低输出电压Vo的下降水平。
图17示出根据第四实施例的开关稳压器的操作。在负载变重的轻负载2和轻负载3中，当差分电压Verr上升(时间t4、t6)时，PFM比较器COMP1在低于阈值电压pfmvth的电平产生开关操作。结果，从停止操作ST到开关操作PWM的开关时间T4和T6加快。同样在这种情况下，轻负载状态下输出电压Vo的平均值与重负载状态下输出电压Vo的平均值匹配。
这里引用的所有实例和条件性语言都是为了教导的目的，以帮助读者理解本发明和发明人为了推进现有技术而贡献的概念，并且应当解释为不限于这样特别引用的实例和条件，说明书中这些实例的组织也不涉及显示本发明的先进和落后。虽然已经详细描述了本发明的实施例，但是应当理解，可作出不脱离本发明精神和范围的各种变化、替代和改变。
Claims (12)
1.一种开关稳压器，包括：
输出电路，该输出电路具有连接较高电源侧的第一晶体管、连接较低电源侧的第二晶体管以及作为输出端子的所述第一晶体管与第二晶体管的连接节点；
开关控制单元，该开关控制单元经配置以根据一负载电路的负载，产生交替开关所述第一晶体管和所述第二晶体管的第一开关脉冲和第二开关脉冲，所述负载电路经由平滑电路连接到所述输出端子；以及
第一比较器，该第一比较器经配置以监测通过所述平滑电路产生的输出电压，并产生脉冲停止控制信号，用于当所述输出电压上升时停止产生所述第一开关脉冲和所述第二开关脉冲，当所述输出电压下降时产生所述第一开关脉冲和所述第二开关脉冲，其中
所述开关控制单元进一步经配置以：
响应于所述脉冲停止控制信号，进行用于停止产生所述第一开关脉冲和所述第二开关脉冲的停止操作以及用于产生所述第一开关脉冲和所述第二开关脉冲的开关操作，并且
向所述第一比较器输出定时控制信号，其中，所述第一比较器进一步配置以改变响应于所述定时控制信号的所述脉冲停止控制信号，以当所述负载电路的负载增加时，从所述停止操作转换至所述开关操作。
2.根据权利要求1的开关稳压器，其中所述第一比较器经配置以根据所述定时控制信号加快响应速度。
3.根据权利要求2的开关稳压器，其中
所述第一比较器包括偏置电流源和差分晶体管对，所述偏置电流源的电流提供给所述差分晶体管对，所述差分晶体管对经配置以将所述输出电压或者所述输出电压与第一基准电压之间的差分电压与第二基准电压进行比较，并输出所述脉冲停止控制信号，以及
所述偏置电流源的电流值根据所述定时控制信号增加，从而改变所述脉冲停止控制信号从停止状态到开关状态。
4.根据权利要求2的开关稳压器，其中
所述第一比较器包括偏置电流源和差分晶体管对，所述偏置电流源的电流提供给所述差分晶体管对，所述差分晶体管对经配置以将所述输出电压或者所述输出电压与第一基准电压之间的差分电压与第二基准电压进行比较，并输出所述脉冲停止控制信号，以及
所述差分晶体管对的偏移根据所述定时控制信号增加，从而改变所述脉冲停止控制信号从停止状态到开关状态。
5.根据权利要求4的开关稳压器，其中
在所述第一比较器中，所述差分晶体管对的一个晶体管的栅极宽度根据所述定时控制信号变化，从而增加所述差分晶体管对的偏移。
6.根据权利要求1的开关稳压器，其中
所述开关控制单元经配置以在停止周期之间的开关周期中确定所述第一开关脉冲和所述第二开关脉冲的开关计数，并基于计数值产生所述定时控制信号。
7.根据权利要求1的开关稳压器，其中
所述开关控制单元具有重负载模式和轻负载模式，在所述重负载模式中根据所述负载电路的负载连续产生所述第一开关脉冲和所述第二开关脉冲，在所述轻负载模式中重复用于产生所述第一开关脉冲和所述第二开关脉冲的所述开关操作以及用于停止产生所述第一开关脉冲和所述第二开关脉冲的所述停止操作。
8.根据权利要求7的开关稳压器，进一步包括：
误差放大器，该误差放大器经配置以产生所述输出电压与第一基准电压的差分输出；以及
第二比较器，该第二比较器经配置以将所述误差放大器的所述差分输出与流经所述第一晶体管的驱动电流值进行比较，并产生用于控制所述第一开关脉冲和所述第二开关脉冲的脉冲宽度的脉冲宽度控制信号，其中
所述第一比较器进一步经配置以将所述误差放大器的所述差分输出与第二基准电压进行比较，并产生所述脉冲停止控制信号，所述脉冲停止控制信号指示所述轻负载模式中的所述开关操作和所述停止操作。
9.根据权利要求7的开关稳压器，其中
所述第一比较器进一步经配置以将所述输出电压与第二基准电压进行比较，并产生所述脉冲停止控制信号，所述脉冲停止控制信号指示所述轻负载模式中的所述开关操作和所述停止操作。
10.一种开关稳压器，包括：
输出电路，该输出电路具有连接较高电源侧的第一晶体管、连接较低电源侧的第二晶体管以及作为输出端子的所述第一晶体管与第二晶体管的连接节点；
开关控制单元，该开关控制单元经配置以根据一负载电路的负载，产生交替开关所述第一晶体管和所述第二晶体管的第一开关脉冲和第二开关脉冲，所述负载电路经由平滑电路连接到所述输出端子；以及
第一比较器，该第一比较器经配置以监测通过所述平滑电路产生的输出电压，并产生脉冲停止控制信号，用于当所述输出电压上升时停止产生所述第一开关脉冲和所述第二开关脉冲，当所述输出电压下降时产生所述第一开关脉冲和所述第二开关脉冲，其中
所述开关控制单元具有重负载模式和轻负载模式，在所述重负载模式中根据所述负载电路的负载连续产生所述第一开关脉冲和所述第二开关脉冲，在所述轻负载模式中重复用于产生所述第一开关脉冲和所述第二开关脉冲的所述开关操作以及用于停止产生所述第一开关脉冲和所述第二开关脉冲的所述停止操作，以及
在所述轻负载模式中，所述开关控制单元经配置以：
响应于所述脉冲停止控制信号进行所述停止操作，并且
向所述第一比较器输出定时控制信号，其中，所述第一比较器进一步配置以改变响应于所述定时控制信号的所述脉冲停止控制信号，以当所述负载电路的负载增加时，从所述停止操作转换至所述开关操作。
11.根据权利要求10的开关稳压器，其中
所述开关控制单元经配置以在所述开关操作的周期中确定所述第一开关脉冲和所述第二开关脉冲的开关计数，并基于计数值产生所述定时控制信号。
12.根据权利要求11的开关稳压器，其中所述第一比较器的偏置电流值根据所述定时控制信号增加。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010233213A JP6000508B2 (ja) | 2010-10-18 | 2010-10-18 | スイッチングレギュレータ |
| JP2010-233213 | 2010-10-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102457183A CN102457183A (zh) | 2012-05-16 |
| CN102457183B true CN102457183B (zh) | 2015-09-02 |
Family
ID=45933585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110240124.3A Expired - Fee Related CN102457183B (zh) | 2010-10-18 | 2011-08-10 | 开关稳压器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8878504B2 (zh) |
| JP (1) | JP6000508B2 (zh) |
| CN (1) | CN102457183B (zh) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5703671B2 (ja) * | 2010-10-05 | 2015-04-22 | 富士通セミコンダクター株式会社 | 電源コントローラ、および電子機器 |
| JP2013165570A (ja) * | 2012-02-10 | 2013-08-22 | Toshiba Corp | 半導体集積回路装置、ｄｃ−ｄｃコンバータおよび電圧変換方法 |
| TWI465023B (zh) * | 2012-09-18 | 2014-12-11 | Upi Semiconductor Corp | 電源轉換器及其操作方法 |
| US9077242B2 (en) * | 2012-09-27 | 2015-07-07 | Semiconductor Components Industries, Llc | Converter and method which remains biased for operation in the pulse frequency modulation mode and pulse width modulation mode |
| JP5910752B2 (ja) | 2012-11-13 | 2016-04-27 | トヨタ自動車株式会社 | 昇圧コンバータの制御装置 |
| US10084379B2 (en) | 2012-11-13 | 2018-09-25 | Toyota Jidosha Kabushiki Kaisha | Boost converter control apparatus |
| JP6007804B2 (ja) * | 2013-01-28 | 2016-10-12 | 株式会社ソシオネクスト | 電源の制御回路、電源装置、電子機器及び電源の制御方法 |
| US8947125B2 (en) | 2013-02-21 | 2015-02-03 | Qualcomm Incorporated | Fast, low power comparator with dynamic bias background |
| US20140327421A1 (en) * | 2013-05-01 | 2014-11-06 | Ricoh Company, Ltd. | Switching regulator and method for controlling the switching regulator |
| JP6041760B2 (ja) * | 2013-06-27 | 2016-12-14 | 東芝情報システム株式会社 | コンパレータ装置及びこれを用いたスイッチング電源装置 |
| CN103683908B (zh) * | 2013-12-19 | 2015-11-25 | 矽力杰半导体技术(杭州)有限公司 | 开关电源控制电路、开关电源及其控制方法 |
| JP6262082B2 (ja) * | 2014-06-09 | 2018-01-17 | 株式会社東芝 | Ｄｃ−ｄｃ変換器 |
| CN107005159B (zh) * | 2014-12-19 | 2019-10-18 | 索尼公司 | 电压转换电路、电子装置以及电压转换电路的控制方法 |
| US9577527B2 (en) * | 2015-03-20 | 2017-02-21 | Active-Semi, Inc. | Current metering for transitioning between operating modes in switching regulators |
| JP6642351B2 (ja) * | 2015-09-24 | 2020-02-05 | 株式会社デンソー | 電力変換回路の制御装置 |
| JP6665573B2 (ja) * | 2016-02-17 | 2020-03-13 | 富士電機株式会社 | スイッチング電源装置 |
| US9991784B2 (en) | 2016-09-02 | 2018-06-05 | Dialog Semiconductor (Uk) Limited | Dynamic current limit circuit |
| JP6912300B2 (ja) * | 2017-07-14 | 2021-08-04 | エイブリック株式会社 | スイッチングレギュレータ |
| CN108768146B (zh) * | 2018-06-22 | 2020-03-06 | 矽力杰半导体技术(杭州)有限公司 | 功率变换器及其控制电路和控制方法 |
| US10644591B1 (en) * | 2018-10-16 | 2020-05-05 | Linear Technology Holding Llc | Regulator light load control techniques |
| JP7300263B2 (ja) * | 2018-11-22 | 2023-06-29 | ローム株式会社 | スイッチング電源用回路 |
| US11108321B2 (en) | 2019-06-24 | 2021-08-31 | Dialog Semiconductor (Uk) Limited | High-efficiency pulse width modulation for switching power converters |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101119067A (zh) * | 2006-03-23 | 2008-02-06 | 株式会社理光 | 开关调节器 |
| CN101499713A (zh) * | 2008-01-31 | 2009-08-05 | 珠海全志科技有限公司 | 混合式开关电源转换器及自动切换控制电路 |
| CN101542882A (zh) * | 2007-03-15 | 2009-09-23 | 株式会社理光 | 开关稳压器及其控制方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3506913B2 (ja) | 1997-09-22 | 2004-03-15 | セイコーインスツルメンツ株式会社 | スイッチングレギュレータ |
| JP2003143836A (ja) * | 2001-07-16 | 2003-05-16 | Matsushita Electric Ind Co Ltd | 電源装置 |
| DE102004015621A1 (de) * | 2004-03-30 | 2005-10-27 | Texas Instruments Deutschland Gmbh | Schaltstromrichter |
| JP4907275B2 (ja) * | 2006-09-01 | 2012-03-28 | 株式会社リコー | 電源装置及びその動作制御方法 |
| JP5261919B2 (ja) * | 2006-11-10 | 2013-08-14 | 富士通セミコンダクター株式会社 | Ｄｃ−ｄｃコンバータ及びｄｃ−ｄｃコンバータの制御回路 |
| US7952337B2 (en) * | 2006-12-18 | 2011-05-31 | Decicon, Inc. | Hybrid DC-DC switching regulator circuit |
| KR101366683B1 (ko) * | 2007-08-28 | 2014-02-25 | 삼성전자주식회사 | 전력 변환기, 이를 포함하는 전력관리 회로 및 전력 변환방법 |
| JP2009148111A (ja) | 2007-12-17 | 2009-07-02 | Panasonic Corp | Ｄｃ−ｄｃコンバータ |
| US7800351B2 (en) * | 2008-03-24 | 2010-09-21 | Active-Semi, Inc. | High efficiency voltage regulator with auto power-save mode |
| EP2189870A1 (en) * | 2008-11-25 | 2010-05-26 | St Microelectronics S.A. | A switch-mode voltage regulator |
| US8299764B2 (en) * | 2009-04-24 | 2012-10-30 | Intersil Americas Inc. | System and method for determining output voltage level information from phase voltage for switched mode regulator controllers |
| JP5586211B2 (ja) * | 2009-11-17 | 2014-09-10 | 株式会社東芝 | Ｄｃ−ｄｃコンバータおよび半導体集積回路 |
| JP5730520B2 (ja) * | 2010-09-03 | 2015-06-10 | スパンション エルエルシー | スイッチングレギュレータ |
-
2010
- 2010-10-18 JP JP2010233213A patent/JP6000508B2/ja active Active
-
2011
- 2011-07-20 US US13/187,013 patent/US8878504B2/en active Active
- 2011-08-10 CN CN201110240124.3A patent/CN102457183B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101119067A (zh) * | 2006-03-23 | 2008-02-06 | 株式会社理光 | 开关调节器 |
| CN101542882A (zh) * | 2007-03-15 | 2009-09-23 | 株式会社理光 | 开关稳压器及其控制方法 |
| CN101499713A (zh) * | 2008-01-31 | 2009-08-05 | 珠海全志科技有限公司 | 混合式开关电源转换器及自动切换控制电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6000508B2 (ja) | 2016-09-28 |
| US20120091981A1 (en) | 2012-04-19 |
| US8878504B2 (en) | 2014-11-04 |
| JP2012090384A (ja) | 2012-05-10 |
| CN102457183A (zh) | 2012-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102457183B (zh) | 开关稳压器 | |
| US8242764B2 (en) | DC-DC converter having VFM mode in which inductor current increases and switching frequency decreases | |
| US9698690B2 (en) | Control method and control circuit for four-switch buck-boost converter | |
| US8319487B2 (en) | Non-isolated current-mode-controlled switching voltage regulator | |
| US8436592B2 (en) | Voltage buck-boost switching regulator | |
| CN103404012B (zh) | 降压开关电压转换器以及关联的切换控制方法 | |
| JP5453508B2 (ja) | 効率的軽負荷動作を有する分離フライバックコンバータ | |
| US7609039B2 (en) | Controller and control method for DC-DC converter | |
| KR101126456B1 (ko) | 히스테리시스의 레귤레이터들에 대한 적응형 전력 제어 | |
| US8698475B2 (en) | Switching-mode power supply with ripple mode control and associated methods | |
| US7804285B2 (en) | Control of operation of switching regulator to select PWM control or PFM control based on phase comparison | |
| CN100492861C (zh) | 形成电源控制的方法及其设备 | |
| US9225245B2 (en) | Power supply device and method for controlling power supply | |
| US20090174384A1 (en) | Switching regulator and method of controlling the same | |
| US9124177B2 (en) | Systems and methods of smooth light load operation in a DC/DC converter | |
| JP5091028B2 (ja) | スイッチングレギュレータ及びそのスイッチングレギュレータを備えた半導体装置 | |
| US8760139B2 (en) | DC-DC converter control circuit and DC-DC converter including same | |
| KR20080024984A (ko) | 스위칭 레귤레이터 및 그 스위칭 레귤레이터를 구비하는반도체 장치 | |
| CN103023317A (zh) | Dc/dc转换器 | |
| US20160336857A1 (en) | Switching-mode power supplies | |
| CN107872155B (zh) | 用于直流-直流转换器的以pfm模式的扩频的实施 | |
| GB2441926A (en) | DC/DC converter | |
| US8824180B2 (en) | Power conversion apparatus | |
| CN109742943B (zh) | 升降压型开关电路的控制电路和控制方法 | |
| US20230412076A1 (en) | Switched-mode power supply |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SPANSION LLC N. D. GES D. STAATES Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD. Effective date: 20131225 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20131225 Address after: American California Applicant after: Spansion LLC N. D. Ges D. Staates Address before: Kanagawa Applicant before: Fujitsu Semiconductor Co., Ltd. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20160323 Address after: American California Patentee after: Cypress Semiconductor Corp. Address before: American California Patentee before: Spansion LLC N. D. Ges D. Staates |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150902 Termination date: 20190810 |