CN102456588B - 引线接合设备及使用该设备的方法 - Google Patents

引线接合设备及使用该设备的方法 Download PDF

Info

Publication number
CN102456588B
CN102456588B CN201110342795.0A CN201110342795A CN102456588B CN 102456588 B CN102456588 B CN 102456588B CN 201110342795 A CN201110342795 A CN 201110342795A CN 102456588 B CN102456588 B CN 102456588B
Authority
CN
China
Prior art keywords
chip
temperature
heat energy
wire bonding
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110342795.0A
Other languages
English (en)
Other versions
CN102456588A (zh
Inventor
李龙济
河承源
韩元吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN102456588A publication Critical patent/CN102456588A/zh
Application granted granted Critical
Publication of CN102456588B publication Critical patent/CN102456588B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/78251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85048—Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/859—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

提供了一种引线接合设备及使用该设备的引线接合方法。所述引线接合设备包括：加热器块，被配置为支持包括芯片安装框架和叠置在该芯片安装框架上的多个芯片的堆叠。加热器块被配置为将热能提供给堆叠的第一部分。所述设备还包括：芯片加热单元，被布置在与加热器块不同的高度。芯片加热单元被配置为将热能提供给高度与第一部分不同的堆叠的第二部分。所述设备还包括：第一温度感测单元，位于第一高度处并确定堆叠的第一部分的第一温度；第二温度感测单元，位于第二高度处并确定堆叠的第二部分的第二温度；温度调整单元，被配置为将第一温度与第二温度相比较并根据比较的结果调整由加热器块和芯片加热单元中的至少一个提供的热能的大小。

Description

引线接合设备及使用该设备的方法
本申请要求于2010年11月5日提交到韩国知识产权局的第10-2010-0109798号韩国专利申请的优先权，通过参照其完整的内容合并于此。
技术领域
本公开涉及一种引线接合设备及使用该设备的引线接合方法，更具体地讲，涉及一种用于通过将加热器块安装在芯片上来以更稳定的方式执行引线接合处理的引线接合设备及使用该引线接合设备的引线接合方法。
背景技术
在制造半导体装置的引线接合处理期间，使用由例如金、铝或铜制成的接合引线来将半导体芯片和半导体安装框架(例如，引脚框架或印刷电路板)相互结合。执行引线接合处理的装置可被称为引线接合设备。在引线接合处理期间，一般可使用从设置于引线接合设备的下部的加热器块产生的传导热来加热设置在芯片上的焊盘。
根据叠置的多个芯片的芯片特性或结构，即使通过从加热器块施加的热，上部的芯片的温度也可能无法达到合适的程度，并且引线接合处理可能无法被合适地执行，这劣化了半导体装置的可靠性。
发明内容
公开的实施例提供一种以稳定的方式执行引线接合的引线接合设备。
公开的实施例还提供一种引线接合方法和能够以稳定的方式执行引线接合处理的制造半导体装置的方法。
公开的实施例的这些和其它特点将在以下的描述中描述或从以下的描述变得清楚。
在一实施例中，公开了一种引线接合设备。所述设备包括：加热器块，用于支持布置在该加热器块之上的芯片安装框架，其中，所述芯片安装框架上叠置有多个芯片，并且所述加热器块被配置为提供第一热能以加热所述多个芯片的下部；芯片加热单元，被配置为布置在芯片安装框架之上并提供第二热能以加热所述多个芯片的上部；第一温度感测单元，用于确定所述多个芯片中的任意第一芯片的第一温度；第二温度感测单元，用于确定布置为比第一芯片更远离加热器块的第二芯片的第二温度；温度调整单元，被配置为将第一温度与第二温度相比较并根据比较结果调整由芯片加热单元产生的第二热能的大小。
在另一实施例中，公开了一种引线接合设备。所述设备包括：加热器块，用于支持布置在该加热器块之上的芯片安装框架，其中，所述芯片安装框架上叠置有多个芯片，并且所述加热器块被配置为提供第一热能以加热所述多个芯片的下部；芯片加热单元，被配置为布置在芯片安装框架之上并提供第二热能以加热所述多个芯片的上部；第一温度感测单元，用于确定加热器块的第一温度；第二温度感测单元，用于确定所述多个芯片中的任意第一芯片的第二温度；温度调整单元，被配置为将第一温度与第二温度相比较并根据比较结果调整由芯片加热单元产生的第二热能的大小。
在另一实施例中，公开了一种引线接合设备。所述设备包括：加热器块，在该加热器块之上布置有芯片安装框架，该芯片安装框架上叠置有多个芯片，且所述加热器块被配置为提供第一热能以加热所述多个芯片的下部；芯片加热单元，布置在芯片安装框架之上并被配置为提供第二热能以加热所述多个芯片的上部；第一温度感测单元，被配置为感测加热器块的第一温度；第二温度感测单元，被配置为感测所述多个芯片中最远离加热器块的最顶部芯片的第一侧的温度；第三温度感测单元，从所述最顶部芯片的第二侧感测第三温度；温度调整单元，被配置为将第二温度和第三温度的平均温度与第一温度相比较并根据比较结果调整由芯片加热单元产生的第二热能的大小。
根据另一实施例，公开了一种引线接合设备。所述设备包括：加热器块，被配置为支持堆叠，该堆叠包括芯片安装框架和叠置在芯片安装框架上的多个芯片。加热器块被配置为将热能提供给堆叠的第一部分。所述设备还包括芯片加热单元，该芯片加热单元布置在与加热器块不同的高度。芯片加热单元被配置为将热能提供给与第一部分不同的高度处的堆叠的第二部分。所述设备还包括：第一温度感测单元，位于第一高度处并确定所述堆叠的第一部分的第一温度；第二温度感测单元，位于第二高度处并确定所述堆叠的第二部分的第二温度；温度调整单元，被配置为将第一温度与第二温度相比较并根据比较的结果调整由加热器块和芯片加热单元中的至少一个提供的热能的大小。
根据另一实施例，公开了一种制造半导体装置的方法。所述方法包括：设置半导体装置的堆叠；使用第一热能提供单元将第一热能提供给堆叠；使用第二热能提供单元将第二热能提供给堆叠；感测堆叠内的第一高度处的堆叠内的第一温度；感测堆叠内的第二高度处的堆叠内的第二温度，第二高度可在第一高度之上。所述方法还包括：将第一温度与第二温度相比较；基于比较调整第一热能和第二热能中的一个或多个；在调整第一热能和第二热能中的一个或多个的大小之后，将接合引线连接到包括半导体装置的堆叠中的芯片焊盘。
附图说明
通过参照附图对各种实施例进行的详细描述，本发明的以上和其他特征和优点将会变得更清楚，其中：
图1是示出根据示例性实施例的引线接合设备的剖视图和使用该设备的引线接合方法；
图2是示出根据另一示例性实施例的引线接合设备的剖视图和使用该设备的引线接合方法；
图3是示出根据另一示例性实施例的引线接合设备的剖视图和使用该设备的引线接合方法；
图4是示出根据另一示例性实施例的引线接合设备的剖视图和使用该设备的引线接合方法；
图5是示出根据另一示例性实施例的引线接合设备的剖视图和使用该设备的引线接合方法；
图6是示出根据特定实施例的引线接合的示例性方法的流程图；
图7是示出根据特定实施例的制造半导体装置的示例性方法的流程图。
具体实施方式
通过参照各种实施例和附图的以下详细描述，可更容易理解本公开和实现公开的实施例的方法的优点和特征。但是，本发明可以以各种不同形式实施，并且不应解释为限于在此阐述的实施例。在附图中，为了清楚，层和区域的厚度被放大。
如这里所使用的，术语“和/或”包括一个或多个相关列出项的任意或所有组合。
这里使用的术语仅为了描述特定实施例的目的，而不意图限制本发明。如这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。还应理解的是，当在本说明书中使用术语“包括”、“包含”和/或“由…构成”时，说明存在提到的特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。
应该理解的是，尽管在这里可使用术语第一、第二等来描述各种元件或步骤，但是这些元件或步骤不应该受这些术语的限制。除非另有指出，这些术语仅是用来将一个元件或步骤与另一个元件或步骤区分开来。因此，在不脱离本发明的教导的情况下，例如，下面讨论的第一元件、第一组件或第一区域可被称作第二元件、第二组件或第二区域。
将以理想示意图的方式参照平面图和/或剖视图来描述在此描述的实施例。因此，可根据制造技术和/或公差来修改示例性示图。因此，公开的实施例不限于示图中的实施例，而包括基于制造工艺而形成的配置的修改。因此，在具有示意属性的附图中举例的区域和在附图中示出的区域的形状示例性地指定区域和元件的形状，而不意图限制本发明的各方面。
在本说明书中，应该理解，当元件被称作在另一元件“之上”时，可直接在其它元件之上，或者还可存在中间元件。
在这里可使用空间相对术语，如“在…之下”、“在…下方”、“下面的”、“在…上方”、“上面的”等，用来描述如在图中所示的一个元件或特征与另一元件或特征的关系。应该理解的是，空间相对术语意在包含除了在附图中描述的方位之外的装置在使用或操作中的不同方位。例如，如果附图中的装置被翻转，则描述为“在”其它元件或特征“下方”或“之下”的元件随后将“朝向”其它元件或特征“上方”。因而，术语“在…下方”可包括“在…上方”和“在…下方”两种方位。所述装置可被另外定位(旋转90度或者在其它方位)，并对在这里使用的空间相对描述符做出相应的解释。
如在此使用的术语(例如，“相同”、“平面”或“共面”)，当涉及方向、位置、形状、大小、量或其它测量量时，不是必需表示完全相同的方向、位置、形状、大小、量或其它测量量，而是意图包含在可接受的(例如制造工艺导致的)可发生的变化范围内的近似相同的方向、位置、形状、大小、量或其它测量量。
除非另有定义，否则这里使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域的普通技术人员所通常理解的意思相同的意思。还将理解的是，除非这里明确定义，否则术语(诸如在通用词典中定义的术语)应该被解释为具有与相关领域的环境中它们的意思一致的意思，而将不以理想的或者过于正式的含义来解释它们。
以下，将参照图1来描述根据一示例性实施例的引线接合设备和使用该设备的引线接合方法。图1是示出根据一示例性实施例的引线接合设备的剖视图。
根据一实施例的引线接合设备包括多个芯片140、加热器块120、芯片加热单元170、第一温度感测单元151、第二温度感测单元153和温度调整单元160。
其上叠置有多个芯片140的芯片安装框架130可被布置在加热器块120之上。多个芯片140可包括：最底部芯片140b，布置为最接近于加热器块120；最顶部芯片140t，布置为最远离加热器块120。加热器块120可包括热能提供单元，该热能提供单元包括例如，布置在多个芯片140之下的导热材料，并且热能被专门施加到所述导热材料以在引线接合处理中提供帮助。
如示出，可以以阶梯式叠置多个芯片140。例如，可如下地布置多个芯片140，即，多个芯片140的边缘相继地露出，从而允许多个芯片140中的每一个的芯片焊盘被充分露出。因此，接合引线可以以稳定的方式连接到多个芯片140中的每一个的芯片焊盘。在示出的实施例中，以阶梯式叠置多个芯片140。然而，可根据装置的使用目的而以各种方式叠置多个芯片140。例如，多个芯片140可具有不同形状和大小，并且可以以阶梯式平台形状(mesashape)被叠置。这里，平台形状可表示如下的形状，即，相对侧的边缘分别以阶梯式布置。可选地或附加地，芯片可以以之字形方式、或螺旋方式、或允许对多个芯片进行引线接合的其它形式叠置。一些芯片可以对齐并且可不需要引线接合(例如，一些芯片可包括用于与其它芯片连接或连接到基底的穿过芯片的过孔(through-chipvias))。
这里，“以阶梯式叠置”的含义包括多个芯片的边缘相继地露出以露出多个芯片中的每一个的芯片焊盘的情况，但是不限于多个芯片仅沿一个方向叠置的情况。换言之，虽然示出的实施例示出各个芯片被布置为向上向右平行移动，然而本发明不限于此，并且各个芯片可布置为向左平行移动，或向左和向右平行移动。此外，阶梯式叠置的多个芯片140的两个或更多个集合可被叠置。换言之，当示出的阶梯式叠置的多个芯片140被称作芯片集合，即，第一芯片集合时，另一芯片集合(即，第二芯片集合)可被叠置在第一芯片集合之上。
虽然仅示出芯片的堆叠，但是芯片的堆叠可被粘贴到，例如，封装基底或其它基底。在一实施例中，芯片是半导体芯片，例如，半导体存储器芯片或微处理器芯片。与封装基底组合的芯片的堆叠可被称作半导体装置或半导体封装。另外，虽然仅示出一个芯片的堆叠，但是半导体装置或封装可包括多个芯片的堆叠。
如示出的，可通过粘贴层145来叠置多个芯片140。例如，在一实施例中，粘贴层145被插入在顺序地叠置在芯片安装框架130上的多个芯片140中的每一个之间，从而以稳定的方式叠置多个芯片140。粘贴层145可由包含直接粘贴膜(例如，环氧基材料)的材料形成。
例如，芯片安装框架130可包括封装基底、引脚框架或印刷电路板。但是，芯片安装框架130不限于此。
虽未示出，引线接合设备还可包括细管，该细管用于使用接合引线来电连接多个芯片140的芯片焊盘与芯片安装框架130的连接焊盘。换言之，细管可用于使用接合引线来将多个芯片140中的任意一个(即，第一芯片)连接到另一芯片(即，第二芯片)的芯片焊盘。任意的第一芯片和第二芯片可以是相互相邻的两个芯片，或者是具有至少一个插入到其之间的芯片的两个芯片。
另外，细管可用于使用接合引线来将多个芯片140中的至少一个的焊盘连接到芯片安装框架130的连接焊盘。
接合引线可以是金属导电材料，例如金(Au)，但是其仅作为示例的方式被提供，并且可使用各种材料。在一实施例中，还可使用与细管相隔的高电压放电头。高电压放电头在接合引线的端部形成为完整球型或基本球型，从而允许接合引线以稳定的方式连接到接合焊盘或连接焊盘。
在一实施例中，热能提供单元(例如，加热器块120)提供第一热能以加热多个芯片140的底部。如示出，加热器块120可安装并固定在加热器块主体部110之上。将热能传递到加热器块120的加热器筒115可安装在加热器块主体部110之内。因此，加热器块主体部110被加热器筒115加热，并且热能从加热器块主体部110传递到加热器块120。因此，在其上安装有多个芯片140的芯片安装框架130上创建预定温度状态，从而促进引线接合处理。
在一些其它实施例中，加热器块120和加热器块主体部110可以整体地形成，并因此可统称为加热器块。在这种情况下，加热器筒115可形成在其中整体地形成有加热器块120和加热器块主体部110的功能部件之内。
在一些其它实施例中，在加热器块120和加热器块主体部110被形成为单独的部件的情况下，加热器块120可包括板状结构，其中，该板状结构可根据封装产品的类型而被一合适的大小和结构所替代。根据半导体芯片封装的类型而将不同的结构应用于加热器块120。因此，当将被操作的封装产品的类型被改变时，具有适合于对应的封装类型的加热器块120被安装以经历对于各种产品的半导体芯片封装的引线接合处理，而不需要替换组合的加热器块主体部110和板状的加热器块120。在一实施例中，加热器块主体部110由第一导热材料形成，并且板状加热器块120由第二导热材料形成。第一导热材料可以与第二导热材料相同或不同。
虽未示出，还可设置包括打开细管的操作区域的窗口的接合块。接合块可在引线接合处理期间从加热器块120的上部通过窗口来支撑芯片安装框架130，其中，所述窗口打开多个芯片140被布置的区域。因此，窗口的大小可形成为与布置在芯片安装框架130之上的多个芯片对应。换言之，窗口可具有充分大的大小，以允许多个芯片140和芯片安装框架130的连接焊盘(未示出)被布置在窗口之内以使细管执行引线接合处理。
在一实施例中，第二热能提供单元提供第二热能以加热多个芯片140的上部。例如，在一实施例中，芯片加热单元170布置在芯片安装框架130之上并产生第二热能以加热多个芯片140的上部。如示出的，芯片加热单元170可使用对流热能产生第二热能。例如，芯片加热单元170可在多个芯片140的上部产生具有第二热能的热风。在一些其它实施例中，芯片加热单元170可使用辐射热来产生第二热能。例如，芯片加热单元170可在多个芯片140的上部产生具有第二热能的红外线。
假设由芯片加热单元170初始产生的热能被称作初始第二热能，则芯片加热单元170可根据例如叠置在芯片安装框架130之上的多个芯片140的数量确定以及提供初始第二热能。初始第二热能可由操作员任意设置，或可由引线接合设备自动地确定。然后，芯片加热单元170将初始第二热能提供给多个芯片140的上部，并且可由温度调整单元160稍后调整初始第二热能的大小。
在一实施例中，第一温度感测单元151感测多个芯片140中的第一芯片的第一温度。第二温度感测单元153感测第二芯片的第二温度，其中，该第二芯片被布置为比第一芯片远离加热器块120。例如，可由操作员和/或基于用于设置温度传感器的位置的装置任意地选择被感测温度的第一芯片和第二芯片。如图1所示，第一芯片可以是最底部芯片140b，第二芯片可以是最顶部芯片140t。在一些其它实施例中，位置高于最底部芯片140b的芯片可被指定为第一芯片，位置低于最顶部芯片140t的芯片可被指定为第二芯片。在以下描述中，作为示例，将描述第一芯片为最底部芯片140b以及第二芯片为最顶部芯片140t的情况，但本发明不限于此。
如示出的，第一温度感测单元151感测最底部芯片140b的第一温度，第二温度感测单元153感测最顶部芯片140t的第二温度。例如，为了确定最底部芯片140b处的温度，第一温度感测单元151可如下地被配置，即，第一温度感测单元151的位置与最底部芯片140b最近；为了确定最顶部芯片140t处的温度，第二温度感测单元153可如下地被配置，即，第二温度感测单元153的位置与最顶部芯片140t最近。第一温度感测单元151和第二温度感测单元153以本领域技术人员公知的各种方法感测最底部芯片140b和最顶部芯片140t的温度，并且可包括本领域公知的一个或多个传感器。
例如，可通过将温度计布置为接近最底部芯片140b和最顶部芯片140t，或允许温度计接触最底部芯片140b和最顶部芯片140t来测量最底部芯片140b和最顶部芯片140t的温度。可选择地，可通过测量从最底部芯片140b和最顶部芯片140t的表面辐射的红外线来测量最底部芯片140b和最顶部芯片140t的温度。还可通过测量在最底部芯片140b和最顶部芯片140t被加热时产生的气体来测量最底部芯片140b和最顶部芯片140t的温度。然而，最底部芯片140b和最顶部芯片140t的温度感测方法不限于在此示出的示例，可以以各种方式执行最底部芯片140b和最顶部芯片140t的温度感测方法。
在图1示出的实施例中，温度感测单元151和153被布置在芯片焊盘之上。然而，温度感测单元151和153还可被布置为接近除芯片焊盘之外的区域，以测量多个芯片140中的每一个的温度。换言之，与示出的实施例不同，温度感测单元151和153可被布置在芯片的表面的附近(而无需被布置为接近芯片焊盘)，以感测每个芯片的温度。
在一实施例中，温度调整单元160比较最底部芯片140b的第一温度与最顶部芯片140t的第二温度，并根据比较结果调整由芯片加热单元170产生的第二热能的大小。更详细地讲，在一实施例中，温度调整单元160接收由第一温度感测单元151感测的第一温度和第二温度感测单元153感测的第二温度，并将第一温度与第二温度之间的温度差与参照值相比较。当第一温度与第二温度之间的温度差大于参照值时，温度调整单元160增加由芯片加热单元170产生的第二热能的大小，或者，当所述温度差等于或小于参照值时，维持由芯片加热单元170产生的第二热能的大小。例如，为了比较温度差与参照值以及调整第二热能的大小，温度调整单元160包括被配置为比较温度值并控制由芯片加热单元170提供的第二热能(以及第一热能，如以下描述的)的量的电路。
更详细地讲，考虑芯片安装框架130的热变形性(thermaldeformability)，最下部芯片140b的第一温度可被调整为维持在不大于第一参照温度的程度。另外，如示出的，由于多个叠置的芯片140被叠置在加热器块120之上，所以当提供给多个芯片140的下部的加热器块120的第一热能到达多个芯片140的上部时，引起热损失。
如上所述，为了以稳定的方式叠置多个芯片140，可将粘贴层145插入到两个芯片之间。由加热器块120产生的第一热能可被充分传递到最底部芯片140b，但是当第一热能通过粘贴层145和各个芯片时，引起热损失。因此，当热能到达比最底部芯片140b远的芯片并当热能最终到达最顶部芯片140t时，难以充分地维持由加热器块120产生的热能。
即使没有插入粘贴层，热能可根据叠置的芯片的数量而损失，从而比最底部芯片140b更少量的热能可被传递到位于相对高处的芯片(例如，最顶部芯片140t)。因此，仅基于由加热器块120提供的热能，保持在最底部芯片140b和最顶部芯片140t的热能的量可能不同。
为了以稳定的方式实现引线接合处理，多个芯片140的表面维持在预定程度的温度或高于预定程度的温度是重要的。另外，为了防止芯片安装框架130的热损失，芯片的温度程度不应升高到预定程度。因此，每个芯片140的表面应维持在预定范围内的温度。例如，在一实施例中，每个芯片可维持在大约150±5℃的范围内的温度，但是该范围仅为以示例方式提供的数字范围。每个芯片可根据例如用途、芯片的材料和接合引线的部件材料而在各种温度范围之内。
因此，为了防止多个芯片140的叠置的结构引起的上部芯片的温度降低，芯片加热单元170可被布置在芯片安装框架130之上，以将热能额外地施加到多个芯片140的上部。因此，可通过将热能额外地施加到多个芯片140，布置在顶部和底部的多个芯片140可获得用于引线接合的稳定温度。
换言之，为了实现对多个芯片140执行的稳定的引线接合，多个芯片140中的每个芯片维持在预定范围内的温度是重要的。因此，即使加热器块120从多个芯片140的下部产生第一热能，加热器块120的第一热能也很难传递到具有叠置结构的多个芯片140中的最顶部芯片140t。另外，当加热器块120的温度过分增加时，其上安装有多个芯片140的芯片安装框架130可被高温破坏。因此，芯片加热单元170被布置在多个芯片140之上，并且通过将第二热能施加到多个芯片140来将多个芯片140的温度增加到合适的程度，其中，该合适的程度足够高以实现稳定的引线接合。
此外，温度调整单元160可控制加热器块120的温度。为了防止布置在加热器块120上的芯片安装框架130被高温破坏，温度调整单元160可控制加热器块120的温度。换言之，如果由加热器块120产生的第一热能过高，则暴露于高温的芯片安装框架130可变形，导致装置的劣化。因此，可基于第一温度调整由加热器块120产生的第一热能的大小，从而允许芯片安装框架130维持在预定范围内的温度。如此，为了维持芯片140和芯片安装框架130的表面的均匀温度，以及为了确保芯片140和芯片安装框架130的温度保持在不对芯片140或芯片安装框架130造成破坏的可容许的程度内，温度调整单元160可调整加热器块120、芯片加热单元170的温度或二者的温度。
更详细地讲，温度调整单元160将由第一温度感测单元151识别的第一温度与参照温度相比较，并且当第一温度与参照温度之间的温度差不在预定范围内时，温度调整单元160调整由加热器块120产生的第一热能的大小。例如，在一实施例中，当最底部芯片140b的温度在大约145℃至155℃的范围内时，温度调整单元160维持由加热器块120产生的第一热能的大小。例如，当第一温度与参照温度之间的温度差超出上述的范围时，温度调整单元160可减小由加热器块120产生的第一热能的大小。当第一温度与参照温度之间的温度差不超出上述的范围时，温度调整单元160可增加第一热能的大小。然而，仅以示例的方式提供了上述的温度范围，并且本公开不限于示出的范围。
如上所述，第一温度可以是布置为与加热器块120最接近的最底部芯片140b的温度，芯片安装框架130可被插入在加热器块120与最底部芯片140b之间。因此，可基于从最底部芯片140b感测的第一温度估计芯片安装框架130和加热器块120的温度。
例如，芯片安装框架130可被布置为与最底部芯片140b接触。可考虑包括厚度和部件材料的最底部芯片140b的特性而获得关于最底部芯片140b的传热率的信息。因此，可基于由第一温度感测单元151从最底部芯片140b感测的第一温度来估计芯片安装框架130的温度。相似地，还可基于考虑包括厚度和部件材料的芯片安装框架130的特性的第一温度，估计加热器块120的温度。
换言之，可基于由第一温度感测单元151从最底部芯片140b感测的第一温度来调整由加热器块120产生的第一热能的大小，从而防止布置在加热器块120上的芯片安装框架130由于高温而变形。另外，由于由芯片加热单元170产生的第二热能可影响最底部芯片140b的温度，因此基于第一温度控制由加热器块120产生的第一热能，从而防止最底部芯片140b的温度过分上升。
因此，根据一实施例的引线接合设备中，针对其上堆叠并安装有多个芯片的芯片安装框架，第一热能提供单元(即，加热器块)向多个芯片的底部提供第一热能，第二热能提供单元(即，芯片加热单元)向多个芯片的上部提供第二热能，从而降低多个芯片中的最顶部芯片与最底部芯片之间的温度差。因此，多个芯片中的上部芯片的温度可维持在能够更稳定地执行引线接合处理的温度范围内。
根据如上所述的实施例，最顶部芯片和最底部芯片的温度分别被感测，并且可基于关于温度的信息来调整芯片加热单元和加热器块的温度。另外，可使用关于感测的温度的信息来将加热器块维持在预定的温度范围内，从而防止芯片安装框架由于高温而变形。也就是说，由于可执行稳定引线接合处理，所以可进一步提高成品率。
返回参照图1，进一步结合图6来更详细地描述根据一示例性实施例的引线接合方法。可使用上述描述的引线接合设备来执行根据一实施例的引线接合方法。因此，为了解释的方便，将省略基本相同内容并提供简要描述。
首先，叠置并安装有多个芯片140的芯片安装框架130被布置在加热器块120之上，使用由加热器块120产生的第一热能从下面加热多个芯片140的下部(步骤601)。另外，使用由布置在芯片安装框架130之上的芯片加热单元170从上部产生的第二热能来加热多个芯片140的上部(步骤602)。然后，多个芯片140中布置为最接近加热器块120的最底部芯片140b的第一温度和多个芯片140中布置为最远离加热器块120的最顶部芯片140t的第二温度被感测(步骤603)，并将第一温度与第二温度相互比较(步骤604)。根据比较结果调整由芯片加热单元170产生的第二热能的大小(步骤605)。
在一实施例中，对于比较第一温度与第二温度的阶段，将第一温度与第二温度之间的温度差与参照值相比较。更详细地讲，当所述温度差大于参照值，从而最底部芯片140b的温度比最顶部芯片140t的温度大高于预定阈值量时，可增加由芯片加热单元170产生的第二热能的大小。当所述温度差等于或小于参照值时，可维持第二热能的大小。另外，为了允许第一温度维持在预定参照温度或低于预定参照温度，可调整由加热器块120产生的第一热能的大小。
另外，例如，可基于由芯片加热单元170产生的第二热能的大小，根据叠置在芯片安装框架130上的多个芯片140的数量来确定和设置由芯片加热单元170初始产生的初始第二热能。然后，可根据第一温度与第二温度的比较结果来调整初始第二热能的大小。如上所述，可通过调整第二热能的大小来降低最底部芯片140b与最顶部芯片140t之间的温度差。
当第一热能和第二热能以及第一温度和第二温度为期望的程度时，可将引线接合到芯片焊盘(步骤606)，其中，使用相同或相似温度(例如，10℃内)来接合堆叠中的每个芯片140的芯片焊盘的引线。
下面，将参照图2来描述根据另一示例性实施例的引线接合设备和使用该设备的引线接合方法。图2是示出根据另一示例性实施例的引线接合设备的剖视图和使用该设备的引线接合方法。
根据图2中示出的实施例的引线接合设备和使用该设备的引线接合方法与先前的实施例的引线接合设备和使用该设备的引线接合方法的差异在于，还设置有产品信息提供单元和产品识别单元。为了解释的方便，以下描述将重点放在根据示出的实施例与先前实施例的引线接合设备和方法之间的差异。
如图2中所示，提供关于多个芯片140的特性的信息的产品信息提供单元135可被布置在芯片安装框架130之上。关于多个芯片140的特性的信息可包括例如与影响由加热器块120产生的第一热能从最底部芯片140b传递到最顶部芯片140t的比率(例如，传热率)的因素有关的信息。例如，产品信息提供单元135可提供包括(但不限于)多个芯片140的数量、每个芯片的厚度和部件材料、传热率等的信息。
产品识别单元182从产品信息提供单元135识别多个芯片140的特性。另外，温度确定单元184根据多个芯片140的特性确定由芯片加热单元170初始产生的初始第二热能。
这里，存储有关于与芯片的特性对应的初始第二热能的信息的库186可被结合到引线接合设备。温度确定单元184可包括存储与对应于多个芯片140的特性的初始第二热能有关的信息的库186。在库186中，可存储例如与第二热能的大小有关的信息，所述第二热能的大小适合于布置在芯片安装框架130上的多个芯片140的数量、多个芯片140中的每一个的传热率和厚度以及它们的组合。然而，仅以示例的方式提供了上述的信息，关于与各种其它因素对应的第二热能的大小的信息还可被存储在库186中。
在根据图2示出的实施例的引线接合设备和使用该设备的引线接合方法中，使用产品信息提供单元和产品识别单元将关于多个芯片的特性的信息提供给引线接合设备，从而自动地确定由芯片加热单元初始提供的初始第二热能。因此，不必由操作员人工确定初始第二热能或单独将初始第二热能输入到引线接合设备，从而快速执行引线接合处理。
另外，产品信息提供单元135可被安装在其上安装有多个芯片的每个芯片安装框架。可选择地，多个芯片安装框架可具有安装在其上的单个产品信息提供单元。换言之，通过分别将信息提供单元安装到其上安装有多个芯片的各个芯片安装框架，即使叠置在相邻的芯片的集合上的芯片具有不同的特性，也可产生取决于多个芯片的特性的第二热能，其中，信息提供单元具有关于对应的多个芯片的信息。
可选择地，可为多个芯片的多个集合提供单个产品信息提供单元。在这种情况下，叠置在多个芯片的每个集合中的多个芯片的特性可基本相同。
可使用用于存储数据和从硬件读取数据的公知技术(例如，视觉识别、射频感测、物理线连接等)，来实现产品信息提供单元135和产品识别单元182。
以下将参照图3来描述根据另一示例性实施例的引线接合设备和使用该设备的引线接合方法。图3是示出根据另一示例性实施例的引线接合设备的剖视图和使用该设备的引线接合方法。
根据图3中示出的实施例的引线接合设备和使用该设备的引线接合方法与先前的实施例的引线接合设备和使用该设备的引线接合方法的差异在于，比较加热器块的温度与最顶部芯片的温度并调整从芯片加热单元提供的第二热能的大小。为了解释的方便，以下描述将重点放在根据示出的实施例与先前实施例的引线接合设备和方法之间的差异，将不对其进行详细描述或将对其进行简单描述。
参照图3，根据示出的实施例的引线接合设备包括叠置和安装有多个芯片140的芯片安装框架130、产生第一热能以加热多个芯片140的下部的加热器块120、以及布置在芯片加热框架130上并产生第二热能以加热多个芯片140的上部的芯片加热单元170。第一温度感测单元155感测加热器块120的第一温度，第二温度感测单元153感测多个芯片中的任意第一芯片的第二温度。温度调整单元160将第一温度与第二温度相比较，并根据比较结果调整由芯片加热单元170产生的第二热能的大小。这里，第二温度感测单元153可感测在多个芯片140中位于相对高的芯片的温度。例如，第二温度感测单元153可感测被布置为最远离加热器块120的最顶部芯片140t的温度。在以下描述中，作为示例，将描述第二温度感测单元153感测最顶部芯片140t的温度的情况。然而，本公开不限于示出的实施例，第二温度感测单元153可感测位于低于最顶部芯片140t的芯片的温度。
更详细地讲，第一温度感测单元155感测加热器块120的温度。可考虑芯片安装框架130的厚度和传热率以及最底部芯片140b的厚度和传热率，基于加热器块的温度来估计最底部芯片140b的温度。根据芯片安装框架130的厚度和传热率，可假设最底部芯片140b的温度与加热器块120的温度基本相同。
在一些其它实施例中，由于芯片安装框架130和最底部芯片140b的厚度和传热率，加热器块120与最底部芯片140b之间可存在温度差。然而，考虑到加热器块120与最底部芯片140b之间相对接近程度，可以基于加热器块120的温度估计最底部芯片140b的温度。因此，在一实施例中，最底部芯片140b的温度被估计，然后，加热器块120的温度被确定。
在一实施例中，通过机械地接触加热器块120的底部表面来测量加热器块120的温度。例如，可采用如在第10-2006-0034413号韩国专利公开所公开的加热器块温度传感器来测量加热器块120的温度。然而，仅以示例的方式提供了该加热器块温度传感器，并且本公开不限于此。可以以各种方式测量加热器块120的温度。
温度调整单元160将由第一温度感测单元155感测的第一温度与第一参照温度相比较，并调整由加热器块120产生的第一热能的大小。另外，温度调整单元160将加热器块120的第一温度和最顶部芯片140t的第二温度之间的温度差与参照值相比较，并根据比较结果调整第二热能的大小。
更详细地讲，在一实施例中，当所述温度差大于参照值时，温度调整单元160增加第二热能的大小；或当所述温度差等于或小于参照值时，温度调整单元160维持第二热能的大小。如上所述，温度调整单元160可通过调整第二热能的大小来减少最底部芯片140b与最顶部芯片140t之间的温度差。
与上述实施例相似，可根据例如叠置在芯片安装框架130上的多个芯片140的数量来确定由芯片加热单元170初始产生的初始第二热能。
在根据图3的实施例的引线接合设备以及使用该设备的引线接合方法中，可通过测量加热器块120的温度(而不是通过测量最底部芯片140b的温度)，更容易地、方便地估计最底部芯片140b的温度。另外，如先前实施例所述，芯片加热单元170向多个芯片140的上部提供第二热能，从而允许以稳定的方式维持执行引线接合处理的温度，直到引线接合处理执行到最顶部芯片140t。此外，温度调整单元可通过调整加热器块的第一热能和芯片加热单元的第二热能来防止过多热被施加到多个芯片，从而实现更加稳定的引线接合处理。
以下，将参照图4来描述根据另一示例性实施例的引线接合设备和使用该设备的引线接合方法。图4是示出根据另一示例性实施例的引线接合设备的剖视图和使用该设备的引线接合方法。
根据图4中示出的实施例的引线接合设备和使用该设备的引线接合方法与先前的实施例的引线接合设备和使用该设备的引线接合方法的差异在于，设置了感测加热器块的温度的第一温度感测单元和感测最顶部芯片的温度的第二温度感测单元，并且还设置了产品信息提供单元和产品识别单元。
如图4所示，根据示出的实施例的引线接合设备包括布置在芯片安装框架130上的产品信息提供单元135和从产品信息提供单元135识别关于多个芯片140的特性的信息的产品识别单元182。另外，温度确定单元184可根据多个芯片140的特性确定由芯片加热单元170初始产生的初始第二热能。
这里，温度确定单元184可合并了库186，其中，该库186中存储有与适合于多个芯片140的特性的第二热能的大小有关的信息。如此，存储有关于与多个芯片140的特性对应的初始第二热能的信息的库186可被合并到引线接合设备。在库186中，可存储关于第二热能的大小的信息，其中，该第二热能的大小适合于例如布置在芯片安装框架130上的多个芯片140的数量、多个芯片140中的每一个的厚度和传热率、或它们的组合。然而，仅以示例的方式提供的上述信息，关于与各种附加因素对应的第二热能的大小的信息也可被存储在库186中。
在根据图4示出的实施例的引线接合设备以及使用该设备的引线接合方法中，可通过测量加热器块120的温度(而不是通过测量最底部芯片140b的温度)，更容易地、方便地估计最底部芯片140b的温度。另外，在根据图4的实施例的引线接合设备以及使用该设备的引线接合方法中，如上所述，芯片加热单元170向多个芯片140的上部提供第二热能，从而允许以稳定的方式维持执行引线接合处理的温度，直到引线接合处理执行到最顶部芯片140t。此外，温度调整单元可通过调整加热器块的第一热能和芯片加热单元的第二热能来防止过多热被施加到多个芯片，从而实现更加稳定的引线接合处理。
此外，使用产品信息提供单元和产品识别单元来将关于多个芯片的特性的信息提供给引线接合设备，从而自动地确定由芯片加热单元初始提供的初始第二热能。因此，不必由操作员人工确定初始第二热能或单独将初始第二热能输入到引线接合设备，从而快速执行引线接合处理。
另外，如上所述，产品信息提供单元135可被安装在其上安装有多个芯片的每个芯片安装框架。可选择地，多个芯片安装框架可具有安装在其上的单个产品信息提供单元。
以下，将参照图5来描述根据另一示例性实施例的引线接合设备和使用该设备的引线接合方法。图5是示出根据另一示例性实施例的引线接合设备的剖视图和使用该设备的引线接合方法。
根据图5的示出的实施例的引线接合设备和使用该设备的引线接合方法与先前的实施例的引线接合设备和使用该设备的引线接合方法的差异在于，测量最顶部芯片的一侧和另一侧的温度以获得最顶部芯片的平均温度，并使用平均温度来调整从芯片加热单元提供的第二热能的大小。以下描述将重点放在根据示出的实施例与先前实施例的引线接合设备和方法之间的差异。
参照图5，叠置其上堆叠并安装有多个芯片140的芯片安装框架130被布置在加热器块120之上，加热器块120产生第一热能以加热多个芯片140的下部。芯片加热单元170被布置在芯片安装框架130之上并产生第二热能以加热多个芯片140的上部。第一温度感测单元154感测加热器块120的第一温度，第二温度感测单元153最顶部芯片140t的一侧的第二温度，第三温度感测单元154感测最顶部芯片140t的另一侧第三温度。温度调整单元160将第二温度和第三温度的平均温度与第一温度相比较，并根据比较结果调整由芯片加热单元170产生的第二热能的大小。
如上所述，多个芯片140通过粘贴层145叠置，并且在由加热器块120产生的第一热能到达最顶层芯片140t时，由于各个芯片140和插入在其间的粘贴层可存在热损失。因此，芯片加热单元170向多个芯片140的上部提供第二热能，从而允许最顶部芯片140t维持在稳定地实现引线接合的合适的温度。在图5的实施例中，最顶部芯片140t的一侧和另一侧的温度被感测，并且将最顶部芯片140t的一侧和另一侧的温度的平均温度与第一温度比较。因此，可考虑到可能在最顶部芯片140t内产生的温度差。
更详细地讲，温度调整单元160将加热器块120的第一温度与第一参照温度比较，并调整由加热器块120产生的第一热能的大小，从而允许最底部芯片140b维持在预定温度，而防止芯片安装框架130变形。另外，温度调整单元160将第一温度与第二温度和第三温度的平均温度相比较。也就是说，温度调整单元160将第一温度和所述平均温度之间的温度差与参照值相比较。当温度差大于参照值时，温度调整单元160增加由芯片加热单元170产生的第二热能的温度，当所述温度差等于或小于参照值时，温度调整单元160维持第二热能的大小。因此，在减少最顶部芯片140t与最底部芯片140b之间的温度差的同时，多个芯片140可维持在能够执行稳定引线接合处理的合适的温度。
另外，虽未示出，根据一些其它实施例的引线接合设备还可包括：产品信息提供单元，被布置在如图5所示的根据示出的实施例的引线接合设备的芯片安装框架130上并提供关于多个芯片的特性的信息；产品识别单元，从产品信息提供单元识别多个芯片的特性。此外，可选择性地，第一温度感测单元155可直接感测叠置的底部芯片之一(例如最底部芯片140b)的温度，而不是如上结合特定实施例描述的估计诸如温度。如此，在不脱离本公开的精神和范围的前提下，可结合上述描述的不同实施例的各种方面。
上述描述的方法和设备可用于使用引线接合的不同类型的芯片，诸如，例如，半导体存储器芯片、微处理器芯片等。另外，芯片可以是封装的一部分，堆叠封装(package-on-package)装置、模块(例如，存储器模块)可在引线接合处理等期间直接叠置在印刷电路板(PCB)之上。
将结合图7描述根据特定示例性实施例的使用引线接合处理制造半导体装置的方法。
在步骤701，提供芯片(例如，半导体存储器芯片)的堆叠。所述堆叠可包括按照不同的叠置布置中的一个来布置的多个芯片。所述堆叠还可包括连接芯片的粘贴层，并且可包括例如通过穿过芯片的过孔的各种芯片间连接。在一实施例中，芯片包括芯片焊盘，该芯片焊盘用于引线接合到其它芯片的芯片焊盘或引线接合到其它端子(例如，在封装基底或PCB上的端子)。
在步骤702，使用第一热能提供单元将第一热能提供给堆叠。例如，在一实施例中，第一热能提供单元是诸如在上述实施例中描述的位于芯片的堆叠之下的加热器块。然而，可使用其它类型的热能提供单元。在步骤703，使用第二热能提供单元将第二热能提供给所述堆叠。例如，在一实施例中，第二热能提供单元是诸如在上述实施例中描述的对流或辐射加热单元。然而，可使用其它类型的热能提供单元。
在步骤704，感测堆叠内的第一高度的堆叠内的第一温度。例如，如在上述实施例中描述的，第一温度可以是加热块或接近堆叠的底部的芯片的温度。
在步骤705，感测堆叠内的第二高度的堆叠内的第二温度，其中，第一高度与第二高度不同。例如，第二高度在第一高度之上，如在上述实施例中的描述，第二温度可以是接近堆叠的顶部的芯片的温度。
在步骤706，将第一温度与第二温度相比较。例如，可由用于确定两个感测的温度之间的温度差的电路来比较温度。
在步骤707，基于比较调整第一热能和第二热能中的一个或多个的大小。例如，在一实施例中，如在上述一些实施例中的描述，如果第一温度比第二温度大高于阈值量，则增加第二热能的大小。然而，可调整其它大小，以便确保在引线接合处理期间顶部芯片和底部芯片的温度基本相同。例如，可提高或降低第一热能，和/或，可提高或降低第二热能，以获得用于引线接合的稳定环境。
在步骤708，在调整第一热能和第二热能中的一个或多个的大小之后，接合引线被接合到包括在半导体芯片的堆叠中的芯片焊盘。如此，使用上述的处理，用于将不同的引线接合到不同芯片的温度几乎相同，其结果是芯片和芯片安装框架的引线接合维持相似物理和电特性。
虽然参照示例性实施例具体示出和描述了本公开，但是本领域普通技术人员应该理解，在不脱离由权利要求限定的本发明的精神和范围的前提下，可进行形式和细节的各种修改。因此，参照权利要求而不是前述描述以指示本发明的范围，期望本实施例被认为在所有方面是示意性而不是限制性的。

Claims (18)

1.一种引线接合设备，包括：
加热器块，用于支持布置在该加热器块之上的芯片安装框架，其中，所述芯片安装框架上叠置有多个芯片，并且所述加热器块被配置为将第一热能提供给所述多个芯片的下部；
芯片加热单元，被配置为布置在芯片安装框架之上并将第二热能提供给所述多个芯片的上部；
第一温度感测单元，用于确定所述多个芯片中的任意第一芯片的第一温度；
第二温度感测单元，用于确定布置为比第一芯片更远离加热器块的第二芯片的第二温度；
温度调整单元，被配置为将第一温度与第二温度相比较并根据比较结果调整由芯片加热单元产生的第二热能的大小；
温度确定单元，被配置为根据叠置在芯片安装框架之上的多个芯片的特性确定由芯片加热单元初始产生的初始第二热能。
2.根据权利要求1所述的引线接合设备，其中，
所述多个芯片包括垂直叠置的芯片，其中，叠置的相邻芯片通过粘贴层相互连接。
3.根据权利要求1所述的引线接合设备，其中，
温度调整单元被配置为将第一温度和第二温度之间的温度差与参照值相比较，并且当所述温度差大于参照值时增加第二热能的大小，或当所述温度差等于或小于所述参照值时维持第二热能的大小。
4.根据权利要求3所述的引线接合设备，其中，
温度调整单元被配置为将第一温度与第一参照温度相比较并基于该比较调整由加热器块产生的第一热能的大小。
5.根据权利要求1所述的引线接合设备，还包括：
产品信息提供单元，布置在芯片安装框架之上并被配置为提供关于所述多个芯片的特性的信息；
产品识别单元，被配置为当芯片安装框架移动到引线接合设备时从产品信息提供单元识别所述多个芯片的特性；
其中，所述多个芯片的特性包括：所述多个芯片的数量、每个芯片的厚度和材料、传热率。
6.根据权利要求5所述的引线接合设备，其中，
温度确定单元包括库，其中，关于与所述多个芯片的特性对应的初始第二热能的信息存储在所述库中。
7.根据权利要求5所述的引线接合设备，其中，所述多个芯片的特性包括第一热能从所述多个芯片的最底部芯片至所述多个芯片的最顶部芯片的传热率。
8.根据权利要求1所述的引线接合设备，其中，
由第一温度感测单元感测的温度被用于使用所述多个芯片的特性来估计第一温度。
9.根据权利要求1所述的引线接合设备，其中，芯片加热单元被配置为将具有第二热能的热风提供给所述多个芯片的上部。
10.根据权利要求1所述的引线接合设备，其中，芯片加热单元被配置为将具有第二热能的红外线提供给所述多个芯片的上部。
11.一种引线接合设备，包括：
加热器块，被配置为支持堆叠，该堆叠包括芯片安装框架和叠置在芯片安装框架上的多个芯片，其中，加热器块被配置为将热能提供给所述堆叠的第一部分；
芯片加热单元，布置在与加热块不同的高度处，其中，芯片加热单元被配置为将热能提供给与第一部分不同高度处的所述堆叠的第二部分；
第一温度感测单元，位于第一高度处并确定堆叠的第一部分的第一温度；
第二温度感测单元，位于第二高度处并确定堆叠的第二部分的第二温度；
温度调整单元，被配置为将第一温度与第二温度相比较并根据比较结果调整由加热器块和芯片加热单元中的至少一个提供的热能的大小；
温度确定单元，被配置为根据叠置在芯片安装框架上的所述多个芯片的特性确定由芯片加热单元初始产生的初始热能。
12.根据权利要求11所述的引线接合设备，其中，
所述堆叠的第一部分为包括芯片安装框架和芯片的下部集合的部分；
所述堆叠的第二部分为包括芯片的上部集合的部分。
13.根据权利要求12所述的引线接合设备，其中，
加热器块布置在所述堆叠之下，芯片加热框架布置在所述堆叠之下；
第二高度为所述堆叠的顶部之上的高度；
第一高度为比第二高度更接近所述堆叠的底部的高度。
14.根据权利要求13所述的引线接合设备，其中，
第一高度是在所述堆叠的底部之下的高度。
15.根据权利要求11所述的引线接合设备，其中，
温度调整单元被配置为基于比较的结果调整由芯片加热单元提供的热能。
16.根据权利要求15所述的引线接合设备，其中，
温度调整单元被配置为将第一温度与第二温度之间的温度差与参照值相比较，并且当所述温度差大于所述参照值时增加由芯片加热单元提供的热能的大小，或当所述温度差等于或小于所述参照值时维持由芯片加热单元提供的热能的大小。
17.根据权利要求11所述的引线接合设备，其中，
第一温度感测单元是被配置为感测芯片堆叠中的下部芯片的温度或加热器块的温度的传感器；
第二温度感测单元是被配置为感测芯片堆叠中的上部芯片的温度的传感器，其中，所述芯片堆叠中的上部芯片在堆叠中高于所述下部芯片。
18.根据权利要求11所述的引线接合设备，还包括：
细管，被配置为将接合引线连接到芯片的焊盘。
CN201110342795.0A 2010-11-05 2011-10-27 引线接合设备及使用该设备的方法 Active CN102456588B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0109798 2010-11-05
KR1020100109798A KR101739752B1 (ko) 2010-11-05 2010-11-05 와이어 본딩 장치 및 이를 이용한 와이어 본딩 방법

Publications (2)

Publication Number Publication Date
CN102456588A CN102456588A (zh) 2012-05-16
CN102456588B true CN102456588B (zh) 2016-06-22

Family

ID=46018658

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110342795.0A Active CN102456588B (zh) 2010-11-05 2011-10-27 引线接合设备及使用该设备的方法

Country Status (3)

Country Link
US (1) US8245902B2 (zh)
KR (1) KR101739752B1 (zh)
CN (1) CN102456588B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10153179B2 (en) * 2012-08-24 2018-12-11 Taiwan Semiconductor Manufacturing Company Carrier warpage control for three dimensional integrated circuit (3DIC) stacking
US10755988B2 (en) 2018-06-29 2020-08-25 Kulicke And Soffa, Industries, Inc. Methods of detecting bonding between a bonding wire and a bonding location on a wire bonding machine
KR20210075482A (ko) 2019-12-13 2021-06-23 삼성전자주식회사 비-접촉식 온도 센서를 가진 공정 설비

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1229857C (zh) * 2000-06-12 2005-11-30 先进微装置公司 用红外线加热的焊锡凸块和引线接合
CN100511612C (zh) * 2004-04-01 2009-07-08 冲电气工业株式会社 引线结合装置以及引线结合方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3894671A (en) * 1971-01-06 1975-07-15 Kulicke & Soffa Ind Inc Semiconductor wire bonder
US4763827A (en) * 1984-08-13 1988-08-16 Hitachi, Ltd. Manufacturing method
US5059559A (en) * 1987-11-02 1991-10-22 Hitachi, Ltd. Method of aligning and bonding tab inner leads
JPH0390288A (ja) * 1989-09-02 1991-04-16 Sharp Corp 赤外線熱圧着装置
US5121329A (en) * 1989-10-30 1992-06-09 Stratasys, Inc. Apparatus and method for creating three-dimensional objects
JPH0423340A (ja) * 1990-05-15 1992-01-27 Fujitsu Ten Ltd ワイヤボンダ
JPH04106942A (ja) * 1990-08-27 1992-04-08 Hitachi Ltd 半導体装置の製造方法
JPH04133442A (ja) * 1990-09-26 1992-05-07 Nec Corp ワイヤボンディング装置
DE4039844A1 (de) * 1990-12-13 1992-06-17 Cooper Ind Inc Temperaturregeleinrichtung fuer loet- und entloetgeraete
JP2885614B2 (ja) * 1993-07-06 1999-04-26 ローム株式会社 ワイヤボンデイング装置
JP3295529B2 (ja) * 1994-05-06 2002-06-24 松下電器産業株式会社 Ｉｃ部品実装方法及び装置
JP3347621B2 (ja) * 1996-11-29 2002-11-20 株式会社新川 ボンディング装置
JP3178518B2 (ja) * 1998-03-30 2001-06-18 芝浦メカトロニクス株式会社 リードフレームの加熱装置
JP2000012597A (ja) * 1998-06-19 2000-01-14 Omron Corp 電子部品実装装置
TW412817B (en) * 1998-06-19 2000-11-21 Matsushita Electric Ind Co Ltd A bump bonding apparatus and method
JP2001110840A (ja) * 1999-10-13 2001-04-20 Sony Corp ワイヤボンド装置及び方法
US6320155B1 (en) * 2000-01-11 2001-11-20 Geomat Insights, Llc Plasma enhanced wire bonder
JP2002261114A (ja) * 2001-03-02 2002-09-13 Nec Corp ワイヤーボンディング装置、及び、ワイヤボンディング方法
JP2002290027A (ja) * 2001-03-28 2002-10-04 Seiko Epson Corp 電子回路モジュールの製造方法及び製造装置並びに半導体モジュールの製造方法及び製造装置
US6814273B2 (en) * 2002-09-12 2004-11-09 Visteon Global Technologies, Inc. Flatwire repair tool systems and methods
KR20040102557A (ko) * 2003-05-28 2004-12-08 삼성전자주식회사 와이어 본딩 장치
EP2221866B1 (en) * 2004-01-07 2020-08-12 Nikon Corporation Stacking apparatus and method for stacking integrated circuit elements
KR20060034413A (ko) 2004-10-19 2006-04-24 삼성전자주식회사 히터블록 온도감지센서를 갖는 와이어 본딩 장치
KR20070023917A (ko) * 2005-08-25 2007-03-02 삼성전자주식회사 히터 블록 온도 센서와 제어부를 갖는 와이어 본딩 장치
KR20080086178A (ko) 2007-03-22 2008-09-25 (주)아이셀론 스택 패키지 제조 방법
US7980447B2 (en) * 2008-12-12 2011-07-19 Xerox Corporation Jet stack brazing in a diffusion furnace

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1229857C (zh) * 2000-06-12 2005-11-30 先进微装置公司 用红外线加热的焊锡凸块和引线接合
CN100511612C (zh) * 2004-04-01 2009-07-08 冲电气工业株式会社 引线结合装置以及引线结合方法

Also Published As

Publication number Publication date
KR101739752B1 (ko) 2017-05-26
US20120111923A1 (en) 2012-05-10
US8245902B2 (en) 2012-08-21
KR20120048254A (ko) 2012-05-15
CN102456588A (zh) 2012-05-16

Similar Documents

Publication Publication Date Title
US6503776B2 (en) Method for fabricating stacked chip package
US6165817A (en) Method of bonding a flexible polymer tape to a substrate to reduce stresses on the electrical connections
CN103000588B (zh) 芯片封装结构及其制造方法
US7410832B2 (en) Semiconductor chip package having an adhesive tape attached on bonding wires
CN102456588B (zh) 引线接合设备及使用该设备的方法
CN106575643B (zh) 散热结构
US20140184312A1 (en) Semiconductor devices and methods of controlling temperature thereof
US7477520B2 (en) Memory module
US20140138823A1 (en) Variable-size solder bump structures for integrated circuit packaging
US8587134B2 (en) Semiconductor packages
US8310037B2 (en) Light emitting apparatus and fabrication method thereof
CN101636830A (zh) 半导体装置及其制造方法
CN101378051A (zh) 半导体器件及其制造方法
US20170136570A1 (en) Bonding Stage and Bonding Apparatus Comprising the Same
CN110211953A (zh) 存储芯片、固态硬盘及其温度控制方法
US20140232005A1 (en) Stacked package, method of fabricating stacked package, and method of mounting stacked package fabricated by the method
CN104798198A (zh) 半导体装置
CN106856196A (zh) 功率模块
TWI388049B (zh) 用於相變記憶體封裝之方法、裝置及系統
CN103534566A (zh) 利用热敏电阻测定温度的方法
US6320126B1 (en) Vertical ball grid array integrated circuit package
CN111900244A (zh) 绝缘板载热电堆传感器元器件及其制作方法
CN101266955A (zh) 半导体装置及其制造方法
CN110676237A (zh) 基于微小级别ssop封装的散热智能功率半导体模块及其制备方法与应用
CN210052528U (zh) 存储芯片和固态硬盘

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant