CN102437849A

CN102437849A - 注入锁定振荡器

Info

Publication number: CN102437849A
Application number: CN2011102885519A
Authority: CN
Inventors: 尼古拉斯·索尔宁
Original assignee: Cambridge Silicon Radio Ltd
Current assignee: Qualcomm Technologies International Ltd
Priority date: 2010-09-24
Filing date: 2011-09-26
Publication date: 2012-05-02
Anticipated expiration: 2031-09-26
Also published as: US8610508B2; EP2434647A2; GB2483898A; GB2483898B; US20120074990A1; CN102437849B; GB201016057D0; EP2434647A3

Abstract

本发明公开了一种注入锁定振荡器。一种信号发生器，用于生成频率为参考信号的频率的倍数的输出信号，该信号发生器包括：振荡器，被配置为根据参考信号和控制信号来生成输出信号；以及控制电路，被配置为生成包括一系列脉冲的控制信号，其中，一个或多个脉冲相对于参考信号在相位上被偏移，从而该控制电路能够控制该输出信号的频率和/或相位。

Description

注入锁定振荡器

技术领域

本发明涉及一种注入锁定振荡器，具体地，涉及一种利用脉冲发生器来保持参考信号和由该振荡器输出的信号之间的相位对准的注入锁定振荡器。

背景技术

锁相环是众所周知的用于产生与参考信号具有预定的频率关系的信号的电路。在其最基本的形式中，锁相环包括以反馈环方式控制的振荡器。反馈环获取振荡器的输出，将该输出与参考信号进行比较并相应地调整振荡器。通常，反馈环包括用于分频输出信号的分频器、用于将经分频的信号的相位与参考信号相比较的相位比较器以及用于根据相位比较来输出使振荡器加速或减速的电荷脉冲的电荷泵。锁相环通常还包括用于在电荷脉冲到达振荡器的输入端之前从该电荷脉冲去除杂散噪声的滤波器。

通过将分频器结合进反馈环，锁相环能够输出是参考信号的整数倍的频率。一些锁相环能够输出是参考信号的非整数倍的信号。这些锁相环被称为“frac-N”锁相环。Frac-N锁相环在反馈环中包括小数分频器。该小数分频器以变化的整数分频输出信号，以获得是参考信号的非整数倍的输出信号。

尽管锁相环在从单个频率参考产生具有宽范围的不同频率的信号方面是有效的，但它们并不总是适合于低功率实施方式。相位比较器和分频器通常非常消耗功率。因此，对于一些实施方式来说，优选使用产生信号的不同方式，诸如注入锁定(injection locking)。

注入锁定是当外部周期信号的频率非常接近于振荡器的固有频率或该固有频率的一个谐波时振荡器同步于该信号的物理现象。假设频率为ω_i的信号被注入自由振荡频率为ω₀的振荡器。当ω_i和ω₀非常不同时，振荡器输出包含两个频率的差拍(beat)的信号。然而，随着ω_i接近ω₀，差拍频率下降，直到随着ω_i进入被称为“锁定范围”的范围，差拍消失并且振荡器开始在ω_i振荡。注入锁定还在ω_i接近ω₀的谐波或子谐波(即，nω₀或1/nω₀)时发生。将振荡器锁定在ω₀的谐波可用于分频，而将振荡器锁定在ω₀的子谐波可用于倍频。

在注入锁定振荡器的一实施方式中，窄脉冲流被注入振荡器。这通常如图1所示。该脉冲可通过周期性地短路振荡器的储能电路(tank)来帮助保持振荡器与注入频率同步。这种电路的一个实例在图2中示出，该图示出了连接至振荡器202的脉冲发生器210，该振荡器又连接至输出缓冲器203。脉冲发生器所生成的脉冲流控制开关204，开关204在脉冲变高时短路振荡器的电容组。脉冲序列频率根据是否期望分频或倍频而被设定为期望频率的倍数或分数。脉冲的宽度优选地应被设定为比参考信号的振荡周期小得多，从而储能电路的品质因数Q不会被太严重地劣化。

图3示出了所涉及信号的实例。301示出了参考信号，302示出了由脉冲发生器输出的脉冲流。如图中所示，每个脉冲对应于参考信号的上升沿。如果该脉冲在振荡器信号(信号305)的零交叉点处出现，则对输出无影响(假设脉冲非常窄)。如果该短路出现在振荡器的零交叉点之前或之后，则振荡器信号被推向参考信号的零交叉点，使得其自身相位被延迟(信号303)或提前(信号304)。因此，该脉冲的作用是在振荡器信号相对于参考信号晚的情况下增加振荡器信号的频率并在振荡器信号相对于参考信号早的情况下降低振荡器信号的频率。此周期性的相位偏移使振荡器的平均频率与期望的频率相匹配。

注入锁定振荡器是用于替代锁相环的紧凑、低功率且极好的解决方案。然而，注入锁定振荡器具有一些大的缺陷，因为，就精度来说，如果振荡器信号被注入锁定至参考信号，这意味着，在参考信号的上升沿处采样的振荡器信号的相位是恒定的。因此，注入锁定振荡器不能实现非整数的倍频或相位调制。

因此，需要一种将注入锁定振荡器的优点与执行非整数倍频和相位调制的能力相结合的经改进的振荡器。

发明内容

根据本发明的第一实施方式，提供了一种用于生成频率为参考信号的频率的倍数的输出信号的信号发生器，该信号发生器包括：振荡器，被配置为根据参考信号和控制信号来生成输出信号；以及控制电路，被配置为生成包括一系列脉冲的控制信号，其中，一个或多个脉冲相对于参考信号在相位上被偏移，从而该控制电路能够控制输出信号的频率和/或相位。

该控制电路可被设置为通过将各脉冲的相位控制为从参考信号偏移来将输出信号的相位控制为从参考信号偏移。

该控制电路可被设置为通过控制各脉冲的相位来将输出信号的频率控制成参考信号的频率的非整数倍，使得对于参考信号的预定数量的周期，各脉冲与参考信号之间的相位偏移从参考信号的一个周期至下一个周期逐渐增加。

该控制电路可被设置为将非整数倍控制为包括整数部分和小数部分，该控制电路被设置为控制脉冲的相位，使得各脉冲与参考信号之间的相位差从参考信号的一个周期至下一周期以非整数倍的小数部分与输出信号的周期的乘积来逐渐增加。

该控制电路可被设置为在参考信号的各周期期间将至少一个脉冲输入振荡器。

该控制电路可包括延迟线，该延迟线被设置为对参考信号进行延迟以生成经延迟的参考信号，该控制电路被设置为根据经延迟的参考信号来生成一系列脉冲。

该控制电路可被设置为通过控制由延迟线施加于参考信号的延迟来控制各脉冲相对于参考信号的相位。

该延迟线可被设置为根据延迟的控制信号来延迟参考信号。

该控制电路可被设置为生成延迟的控制信号，使得对于参考信号的预定数量的周期，延迟的控制信号具有持续增加的幅度。

该控制电路可被设置为生成延迟的控制信号，使得其具有锯齿波的形式。

该控制电路可被设置为生成延迟的控制电路以具有等于参考信号的频率与非整数倍的小数部分的乘积的频率。

该控制电路可包括脉冲发生器，该脉冲发生器被设置为接收经延迟的参考信号，并根据经延迟的参考信号来生成一系列脉冲。

该控制电路可包括：用于接收分频命令的输入端和被设置为对分频命令进行积分以形成分频信号的积分器。

该控制电路可包括：用于接收相位调制命令的输入端和被设置为将相位调制命令与分频信号进行求和的求和单元。

该控制电路可包括被设置为对求和单元的输出进行放大的放大器，该控制电路被设置为根据放大器的输出来控制由延迟线所施加的延迟。

该放大器可以是数字乘法器。

该控制电路可包括被设置为接收放大器的输出并通过将放大器的输出转换至模拟域来形成延迟的控制信号的数字模拟转换器。

该振荡器可包括：用于生成振荡信号的谐振器以及被设置为接收一系列脉冲并且当接收到脉冲时使谐振器短路长达该脉冲的持续时间的开关。

附图说明

为了更好地理解本发明，以实例的方式参考下面的附图，其中：

图1示出被配置为将脉冲流输入至振荡器的脉冲发生器；

图2示出用于产生脉冲流的延迟线和用于接收这些脉冲的振荡器；

图3示出可由延迟线和振荡器生成的一系列信号；

图4示出根据本发明实施方式的信号发生器；以及

图5示出根据本发明实施方式的延迟电路。

具体实施方式

用于生成频率为参考信号的频率的倍数的输出信号的信号发生器可包括振荡器和控制电路。振荡器适于被配置为接收参考信号。控制电路适于被配置为将一系列脉冲输入至振荡器。从而，振荡器可以根据该参考信号和该一系列脉冲这两者来生成输出信号。优选地，控制电路控制每一脉冲的相位，以使一个或多个脉冲相对于参考信号在相位上被偏移。有利地，对脉冲的相位的控制可使得控制电路能够控制由振荡器输出的信号的频率和/或相位。

图4中示出了被配置为控制输出信号的频率和/或相位的信号发生器的实例。该信号发生器以401概括示出，并且包括控制电路402和振荡器403。该控制电路包括用于生成将被输入至振荡器的一系列脉冲410的脉冲发生器409。控制电路被配置为控制被输入至振荡器的脉冲相对于参考信号的相位，从而不是每个脉冲都在参考信号的上升沿上出现(诸如图1至图3中所示的现有技术电路)，至少一些脉冲的相位相对于参考信号被偏移。

振荡器一旦被锁定，振荡器的相位将只是跟踪输入至振荡器的脉冲的相位。因此，可以通过从一时段至下一时段改变这些脉冲的相位来任意地调制振荡器输出的相位和频率。这使得控制电路可将振荡器输出控制为参考信号的非整数倍和/或相对于参考信号的相位偏移。

如果与经延迟的参考信号相比，输入至振荡器的脉冲流较晚，则该脉冲流优选地使振荡器频率增大，并且，如果与经延迟的参考信号相比其较早，则使振荡器频率减小。延迟该参考信号的作用是使得振荡器加速或减速至一不是参考信号的谐波的频率。例如，振荡器可以被调谐为具有约为参考信号的频率的四倍的固有频率，从而振荡器将锁定在四次谐波上。通过渐进地延迟参考信号，可以使振荡器信号与实际情况相比表现得在相位上更接近参考信号或在相位上更远离参考信号。结果，与脉冲与参考信号同相位时振荡器的加速或减速相比，从渐进延迟的参考信号产生的脉冲流可以使振荡器加速或减速至更大程度或更小程度。这样的结果是可使得振荡器信号具有为参考频率的非整数倍的频率。例如，振荡器可以由脉冲流控制，以输出具有参考信号的频率的4.25倍的频率的信号。

一旦振荡器被锁定，振荡器的相位就跟踪脉冲的相位。因此，相位调制可以通过产生脉冲来实现，使得这些脉冲结合有相对于参考信号的经调制的或永久的偏移。这样的相位偏移可被叠加在被用于控制输出信号的频率的偏移上，以实现既为参考信号的非整数倍又为相对于参考信号的相位偏移的振荡器输出。

振荡器可被配置为类似于图2所示的振荡器，使得脉冲的输入流将谐振器短路，从而影响输出的相位和频率。这仅为一个示例，其他可行的实施方式包括使用输入流来调制变容管以及在振荡器的两侧上注入具有相反相位的脉冲。

脉冲流适于在参考信号的每一周期包括一个脉冲。因此，脉冲发生器可以被配置为使用参考信号产生脉冲流。控制电路可以被配置为在参考信号进入脉冲发生器之前将延迟施加至参考信号，以调制由此产生的脉冲的相位。因此，控制电路可以包括接收参考信号404并根据延迟控制信号412来延迟该参考信号的延迟线408。延迟线可以适当地被数字化地控制为使得其将最小复杂度(minimal complexity)引入信号发生器。延迟线的范围优选地应为振荡器的至少一个周期，以使能相位调制的全范围。

脉冲发生器可以在经延迟的参考信号的各上升沿上适当地产生窄脉冲。因此由脉冲发生器输出的脉冲流可以在参考信号的每个周期均包括一个脉冲。各脉冲可以与经延迟的参考信号的上升沿对准而不是与参考信号本身对准。这样的脉冲发生器的实例例如为图2所示的脉冲发生器201。脉冲可以为任意宽度。然而，对于一些实施方式，根据如何执行注入，各脉冲可以优选地窄于振荡器输出的一个周期。对于其他实施方式(例如，振荡器仅对脉冲边缘敏感的实施方式)，不需要缩短脉冲。

控制延迟线的延迟控制信号可以包括相位分量和频率分量中的一个或两个。相位分量可以由相位调制命令407来提供。该相位调制命令可以为被输入求和单元406以用于与分频信号413求和的数字信号。分频信号可以由频率控制块405输出。在图5中示出了更多细节。

图5示出了用于生成延迟控制信号的电路的实例。在图5中，分频命令信号501被输入至数字积分器502。该积分器对该分频命令信号进行积分，以生成分频信号503。该积分器可以为任何合适的设计。然后，分频信号被传输至求和单元505，该求和单元对分频信号503和相位调制命令504进行求和。如果仅需要频率调制或相位调制中的一个，则适当的输入可被设定为零，以使调制控制信号506有效地仅包括分频信号或相位调制命令中的一个。

加法器505的输出为由可变放大器507放大的调制信号。可变放大器507的输出由数字模拟转换器(DAC)508转换至模拟域。DAC 508的输出被输入至延迟线509，并且其设定由延迟线施加的延迟。滤波器或其他装置可以插入在DAC 508与延迟线之间，从而根据DAC的输出来适当地控制延迟线。

可以以多种不同的方式来使用诸如如上所述的信号发生器。一个具体的有利的实施方式使用信号发生器生成为参考信号的非整数倍的输出信号。这可以通过将斜坡(ramp)施加至延迟线的控制端口来实现。当该斜坡达到与由延迟线可实现的最大延迟相对应的幅度时，该斜坡优选地“跳”回最小幅度，从而由延迟线施加的延迟跳跃一个振荡器周期。由此，延迟线的控制端口处的信号具有锯齿波的形式。这样的波形例如可以通过将常量非零幅度的信号输入至图5所示的积分器502来产生。

将斜坡施加至延迟线的控制输入使得参考信号被递增地延迟，直到斜坡跳回其最小幅度。因此，参考信号经历稳定的递增延迟，该递增延迟在跳回一个振荡器周期之前达到振荡器输出的一个周期。当该延迟跳回一个振荡器周期时，参考信号在延迟再次逐渐增大之前经历一短时间的零延迟。这种逐渐递增延迟的作用是产生如下的脉冲流，即，在该脉冲流中，脉冲相对于参考信号的上升沿出现得越来越晚，直到跳回至与参考信号的上升沿相重合(在脉冲被延迟了振荡器信号的一个周期之后)。

非整数倍依赖于斜坡的频率。通常，如果所需要的输出信号的频率为N*Ref+fracN(其中，Ref为参考信号的频率)，则斜坡的频率应当为fracN。作为实例，如果所需倍数为n+0.25(从而输出信号的频率为(n+0.25)*Ref)，则各脉冲应当从前一脉冲开始被延迟额外的0.25个振荡器周期。斜坡的周期应相应地为参考信号的周期的4倍。

相位偏移可以简单地通过将常量非零幅度的信号输入至图5所示的求和单元505来实现。

振荡器输出的频率不依赖于施加至参考信号的延迟中的峰-峰漂移(peak-to-peak excursion)。峰-峰漂移优选地被调整为正好为振荡器输出的一个周期。为了实现这一点，可以在开始时执行校准操作，以获得对应于振荡器输出的一个周期的延迟，该校准可以通过使用在经延迟的参考信号的上升沿上对振荡器输出进行采样的双稳态多谐振荡器检测器(flip-flopdetector)来执行。该校准适于通过将振荡器的自由振荡频率设定为期望的振荡频率来启动。注入机制被禁用。然后，在每个偶数时钟周期中通过延迟线所能实现的最小延迟(延迟0)并且在每个奇数时钟周期中通过预定延迟(延迟N)来重复地延迟参考信号。该双稳态多谐振荡器可被认为是早晚检测器(early-late detector)。如果与经延迟的参考信号相比振荡器较晚，则双稳态多谐振荡器输出-1，而如果与参考信号相比振荡器较早，则双稳态多谐振荡器输出+1。然后，在连续周期上对检测器(0)*检测器(N)进行积分，即，在双稳态多谐振荡器输出上执行相关操作，当延迟N正好为自由振荡的振荡器的一个周期时，该相关最大。因此，产生最大相关的延迟N也等于自由振荡振荡器输出的一个周期。假设自由运行振荡器频率足够接近所期望的频率，从而，延迟N可被用于设定用于振荡器的操作的延迟线的最大延迟。

因此，本发明的一个或多个实施方式提供了一种信号发生器，其能够产生具有为参考信号的非整数倍的频率的信号，并且其能够以与小数NPLL相似的方式来实现参考信号的任意相位调制，而无须为相位比较器、电荷泵、分频器等供以电力。从传统PLL保留的唯一部件是振荡器。尽管上述的信号发生器将延迟线添加至振荡器，但延迟线的电流消耗很低(由此，功耗很低)。因此，根据本发明实施方式的信号发生器具有远低于传统PLL的功耗。另外，根据本发明实施方式的信号发生器能够实现遍及宽的带宽的锁定，这意味着信号发生器具有非常短的锁定时间。这样得到的结果是，实现锁定所需的功率也非常低。

据此，申请人独立地公开了文中所述的每一单独特征以及两个以上这样的特征的任意组合，在这个意义上，这样的特征或组合能够基于本说明书整体而根据本领域技术人员的公知常识来执行，而与这样的特征或特征的组合是否解决本文中公开的任何问题无关，并且不限制权利要求的范围。申请人指出本发明的各方面可以由任意这样的特征或特征的组合来组成。鉴于上文的描述，对本领域技术人员显而易见的是，在本发明的范围内可以进行各种修改。

Claims

1.一种信号发生器，用于生成频率为参考信号的频率的倍数的输出信号，所述信号发生器包括：

振荡器，被配置为根据所述参考信号和一控制信号来生成所述输出信号；以及

控制电路，被配置为生成包括一系列脉冲的所述控制信号，其中，一个或多个所述脉冲相对于所述参考信号在相位上被偏移，从而所述控制电路能够控制所述输出信号的频率和/或相位。

2.根据权利要求1所述的信号发生器，其中，所述控制电路被设置为通过将每个脉冲的相位控制为从所述参考信号偏移来将所述输出信号的相位控制为从所述参考信号偏移。

3.根据权利要求1或2所述的信号发生器，其中，所述控制电路被设置为通过控制每个脉冲的相位来将所述输出信号的频率控制为所述参考信号的频率的非整数倍，使得对于所述参考信号的预定数量的周期，各脉冲与所述参考信号之间的相位偏移从所述参考信号的一个周期到下一周期逐渐增加。

4.根据权利要求3所述的信号发生器，其中，所述控制电路被设置为将所述非整数倍控制为包括整数部分和小数部分，所述控制电路被设置为控制所述脉冲的相位，使得各脉冲与所述参考信号之间的相位差以所述小数部分与所述输出信号的周期的乘积来逐渐增加。

5.根据上述权利要求中任一项所述的信号发生器，其中，所述控制电路被设置为在所述参考信号的各周期期间将至少一个脉冲输入所述振荡器。

6.根据上述权利要求中任一项所述的信号发生器，其中，所述控制电路包括延迟线，所述延迟线被设置为对所述参考信号进行延迟以生成经延迟的参考信号，所述控制电路被设置为根据所述经延迟的参考信号来生成所述一系列脉冲。

7.根据权利要求6所述的信号发生器，其中，所述控制电路被设置为通过控制由所述延迟线施加于所述参考信号的延迟来控制各脉冲相对于所述参考信号的相位。

8.根据权利要求6或7所述的信号发生器，其中，所述延迟线被设置为根据一延迟控制信号来延迟所述参考信号。

9.根据权利要求7所述的信号发生器，其中，所述控制电路被设置为生成所述延迟控制信号，使得对于所述参考信号的预定数量的周期，所述延迟控制信号具有持续增加的幅度。

10.根据权利要求8所述的信号发生器，其中，所述控制电路被设置为生成所述延迟控制信号，使得其具有锯齿波的形式。

11.根据直接或间接引用权利要求4的权利要求9或10所述的信号发生器，其中，所述控制电路被设置为生成所述延迟控制电路以具有等于所述参考信号的频率与所述非整数倍的所述小数部分的乘积的频率。

12.根据权利要求6至11中任一项所述的信号发生器，其中，所述控制电路包括脉冲发生器，所述脉冲发生器被设置为接收所述经延迟的参考信号，并根据所述经延迟的参考信号来生成所述一系列脉冲。

13.根据上述权利要求中任一项所述的信号发生器，其中，所述控制电路包括：用于接收分频命令的输入端以及被设置为对所述分频命令进行积分以形成分频信号的积分器。

14.根据权利要求13所述的信号发生器，其中，所述控制电路包括：用于接收相位调制命令的输入端以及被设置为对所述相位调制命令和所述分频信号进行求和的求和单元。

15.根据权利要求14所述的信号发生器，其中，所述控制电路包括：放大器，被设置为对所述求和单元的输出进行放大，所述控制电路被设置为根据所述放大器的输出来控制由所述延迟线施加的延迟。

16.根据权利要求15所述的信号发生器，其中，所述放大器是数字乘法器。

17.根据权利要求15或16所述的信号发生器，其中，所述控制电路包括：数字模拟转换器，被设置为接收所述放大器的输出并通过将所述放大器的输出转换至模拟域来形成所述延迟控制信号。

18.根据上述权利要求中任一项所述的信号发生器，其中，所述振荡器包括：

谐振器，用于生成振荡信号；以及

开关，被设置为接收所述一系列脉冲，并且当接收到脉冲时使所述谐振器短路长达该脉冲的持续时间。

19.一种基本上如文中参照附图所描述的信号发生器。

20.一种无线发射器或接收器，包括根据上述权利要求中任一项所述的信号发生器。