CN102437025A - 一种消除pmos中负偏压温度不稳定性影响的方法 - Google Patents

一种消除pmos中负偏压温度不稳定性影响的方法 Download PDF

Info

Publication number
CN102437025A
CN102437025A CN2011103932979A CN201110393297A CN102437025A CN 102437025 A CN102437025 A CN 102437025A CN 2011103932979 A CN2011103932979 A CN 2011103932979A CN 201110393297 A CN201110393297 A CN 201110393297A CN 102437025 A CN102437025 A CN 102437025A
Authority
CN
China
Prior art keywords
nbti
pmos
bias
influence
low temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103932979A
Other languages
English (en)
Other versions
CN102437025B (zh
Inventor
闫锋
纪小丽
廖轶明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University
Original Assignee
Nanjing University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University filed Critical Nanjing University
Priority to CN201110393297.9A priority Critical patent/CN102437025B/zh
Publication of CN102437025A publication Critical patent/CN102437025A/zh
Application granted granted Critical
Publication of CN102437025B publication Critical patent/CN102437025B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

消除PMOS器件中负偏压温度不稳定性影响的方法,采用如下步骤,1)降低环境温度,使得PMOS器件工作在低温的-30±5℃环境下,而PMOS器件本身正常工作,这种环境抑制了NBTI现象;2)对于低温下阈值电压漂移,通过直接对PMOS器件栅端加零偏压或正偏压,源、漏、衬底处于零偏压,环境条件仍为上述低温条件下,施加上述电压的时间为1-5min,器件阈值电压会很快恢复。本发明所述的通过低温减少NBTI现象并使得其能完全恢复的过程,不需要改变器件工艺,不会对其性能造成影响。不需要改变电路设计。能消除NBTI过程中除阈值电压漂移外的亚阈值斜率(St)的改变和载流子迁移率的降低。

Description

一种消除PMOS中负偏压温度不稳定性影响的方法
技术领域
本发明涉及PMOS的可靠性退化,特别是负偏压温度不稳定性(NBTI)的抑制及修复。
背景技术
随着CMOS器件尺寸的不断缩小,器件一些新的或者原来未被重视的稳定性问题对器件的影响越来越大,负栅压温度不稳定性(NBTI)就是典型的代表。在CMOS工艺中,负栅压温度不稳定性(NBTI)会极大影响PMOS的工作稳定性,进而影响整体电路的稳定性。负栅压温度不稳定性(NBTI)是指PMOS的阈值电压,在加电压及温度的条件下随着时间的推移,发生变化的现象。负栅压温度不稳定性(NBTI)造成器件参数的变化会改变器件的速度引起晶体管的失配,最终导致电路的实效。特别在SRAM器件中使用了多个PMOS,只要有一个因为NBTI失效,器件就不能工作。所以到目前为止,负栅压温度不稳定性(NBTI)已经是影响电路寿命的重要指标。PMOS是指CMOS工艺制备N衬底材料的器件。
最早提出被广为接受的是由S.Ogawa等提出的反映-扩散模型(Reaction_Diffusion model)。这种模型认为NBTI引起的阈值漂移主要是源于衬底与栅之间的界面态。在CMOS的制备工艺中,氢是最常见的杂质,氢在氧化层中分布不均匀,在栅介质/衬底界面会大量积累,并与界面处的Si悬挂键形成稳定的Si-H键。反应扩散机制可以分为两步走:
(1)界面反应:当栅极施加负偏置电压时,衬底反型形成的空穴在氧化层电场的辅助作用下隧穿进入栅氧,在此过程中途径界面处与Si-H键发生反应生成Si悬挂键和氢相关粒子。具体的反应机制为:反型时空穴被Si-H键俘获并使Si-H键失去一个电子,稳定性减弱的Si-H键被热激活(或者有其他可以提供能量的来源)而断裂,生成了Si-悬挂键和氢相关粒子(H原子,H2分子,H+离子,或者前三者与其他离子组合成的离子团)。粒子类型的不同引起的衰减时间变化因子不同:H+离子相应于n值为0.5,中性H原子相应于n值为0.25。
(2)扩散过程:界面反应释放出来的氢相关粒子在浓度梯度或者电场力的作用下扩散进入栅介质层,在界面处留下Si-悬挂键。扩散进入介质层的粒子带来的体缺陷和界面处的Si-悬挂键会引起器件的阈值电压,漏电流等电学特性退化
但是之后很多实验表明反映-扩散模型(Reaction_Diffusion model)并不能很好的预测及解释负栅压温度不稳定性(NBTI)的退化及恢复。有人提出空穴俘获模型(hole trapping model)和混合模型,以改进并补充负偏压温度不稳定性(NBTI)的模型。
最近的研究指出负栅压温度不稳定性(NBTI)中包括:氧化层缺陷俘获空穴,这是一个非弹性遂穿的过程,一般情况下是Si-Si键断裂俘获一个空穴形成E’中心(E’center),而加入氮会增加空穴俘获的过程;表面态的形成,界面处的Si-H键在hole的作用下断裂,形成Si悬挂键,引起Vth的漂移和载流子迁移率的下降。而表面态产生,也就是Si-H键断裂所需要的激活能远大于空穴俘获过程中Si-Si键断裂所需要的激活能,所以表面态产生受温度影响较大,空穴俘获生受温度影响较小。一般表面态被认为是一种不可恢复或者很难恢复的退化,而俘获的空穴在退化之后可以在一定条件下恢复。
现在限制NBTI的方法包括调节工艺过程、使用多个器件轮流工作以增加寿命;也有人通过高温退火使得NBTI现象恢复。工艺过程的调整容易影响器件的其他性能如参杂等;多器件轮流工作增大了电路中器件的数量使得电路更加复杂,并且只是通过减少单个器件的工作时间延长寿命治标不治本;将单个NBTI失效器件高温退火的确能使得漂移的阈值电压恢复,但对于整个电路高温退火会影响各个器件的性能。
研究已经指出造成NBTI的原因有表面态的产生和氧化层缺陷俘获电荷,而表面态的产生是一个受温度影响很大的过程,且产生的表面态很难恢复;而氧化层缺陷俘获电荷是一个温度影响较小的过程,且在一定条件下可以恢复
发明内容
本发明目的是:针对CMOS的NBTI退化现象,提出一种新的工作条件及恢复步骤,使得退化效应明显减少,并在恢复过程中完全消除。该方法不需要更改工艺过程及设计,也不会在恢复过程中引起器件其他性能的改变,该方法不仅仅可以减弱NBTI退化,还使得退化可恢复,也就是说能完全消除NBTI退化的影响。
本发明的技术方案:一种消除PMOS器件中负偏压温度不稳定性影响的方法,采用如下步骤,1)降低环境温度,使得PMOS器件工作在低温的-30±5℃环境下,而PMOS器件本身正常工作,这种环境抑制了NBTI现象;2)对于低温下阈值电压漂移,通过直接对PMOS器件栅端加零偏压或正偏压,源、漏、衬底处于零偏压,环境条件仍为上述低温条件下,施加上述电压的时间为1-5min,器件阈值电压会很快恢复。
PMOS器件的栅、源、漏、衬底都按正常的条件加偏压,偏压的大小为工作偏压,该器件正常工作。此步骤在上述恢复阶段后进行。
器件工作在低温(如-30C)环境下,而器件本身正常工作,这种条件抑制了NBTI现象,特别是其中表面态的产生部分。这可以防止亚阈值斜率(St)的改变和载流子迁移率的降低,减少阈值电压漂移。第二步,对于低温下阈值电压漂移,我们通过直接对器件栅端加零偏压或正偏压,源、漏、衬底处于零偏压,环境条件不需要改变,器件阈值电压会很快恢复。如图3电荷泵(charge pumping)测量所示器件表面态的产生在低温被明显抑制了;图4表面低温下不论是SiO2或SiON器件,其退化都几乎可以完全恢复。
在降低环境温度,而器件的栅、源、漏、衬底都按正常的条件加偏压,器件正常工作。这种条件下器件NBTI受到极大抑制,特别是其中表面态的产生。表面态产生受温度影响很大,实验表明降低温度可以极大地减少产生表面态的数量。由于表面态不光造成阈值电压漂移还改变亚阈值斜率(St)和减小载流子迁移率对器件的性能多种坏的影响,且其难以恢复,那么抑制表面态的产生对减小器件NBTI产生起来巨大作用。
而在低温环境中阈值电压的漂移主要是由氧化层缺陷俘获电荷造成的,我们在器件工作一段时间之后,通过直接加零偏压或正偏压就可以使得器件回到开始状态了。
本发明采取降低环境温度,使得器件工作在低温(-30C)环境下,其NBTI退化现象明显减小。且可以发现在低温条件下,NBTI过程中产生的表面态非常少。剩下来的阈值电压的漂移我们发现其绝大多数都可以恢复,我们在低温工作之后还增加了一步恢复过程这样可以完全消除器件NBTI的影响。
本发明的有益效果:本发明所述的通过低温减少NBTI现象并使得其能完全恢复的过程,主要存在以下几个突出的优点:
(1)不需要改变器件工艺,不会对其性能造成影响。
(2)不需要改变电路设计。
(3)能消除NBTI过程中除阈值电压漂移外的亚阈值斜率(St)的改变和载流子迁移率的降低。
(4)对于阈值电压漂移可以通过栅端加偏压的方式完全消除。
(5)对于NBTI的恢复过程不想要加高温,所以不会对器件的其他性能造成影响。
(6)能完全消除NBTI。
附图说明
图1引起NBTI原因的示意图。
图2是本发明进行工作流程图。
图3高低温下通过电荷泵(charge pumping)测得的NBTI过程中表面态增加量。
图4低温下的NBTI退化及恢复曲线。
具体实施方式
通常的器件工作在室温以上,在散热条件不好的环境中温度甚至能达到比较高的温度。这种条件下出现的NBTI退化包括了表面态的产生和氧化层缺陷的俘获电荷(图1)。表面态不但引起阈值电压的变化,还降低载流子迁移率影响亚阈值斜率(St),影响器件性能,且这种退化难以恢复。有人通过在不工作的条件下高温退火去除表面态,但对于整个电路,在高温下参杂等性能都会发生变化影响其正常工作。
降低环境温度,而PMOS器件的栅、源、漏、衬底都按正常的条件加偏压,偏压的大小为工作偏压,在我们的器件中为1.2V,该器件正常工作。
如图2所示,我们首先通过制冷机降低环境温度到-30℃,而器件的栅、源、漏、衬底都按正常的条件加偏压,器件正常工作。这种条件下器件NBTI受到极大抑制,特别是其中表面态的产生(图3)。比起氧化层缺陷引起的NBTI退化,表面态产生造成的退化受温度影响很大,降低温度可以极大的减少产生表面态的数量。
那么在低温环境中阈值电压的漂移主要是由氧化层缺陷俘获电荷造成的,如图2所示我们在PMOS器件工作一段时间之后,其阈值电压或工作电流退化到一定值是,通过对所有PMOS器件栅端,加零偏或正偏电压压,就可以使得器件回到初始状态了,然后器件可以继续正常工作。
图3电荷泵(charge pumping)测量表明器件表面态的产生在低温被明显抑制了。由图4所示,对于不同氧化层厚度及材料的PMOS器件在低温高偏压的条件下退化一段时间,其退化都可以在栅端加正偏或零偏的条件下几乎完全恢复。与之相比高温下器件的退化有很大一部分无法恢复。
通过以上方法可以近乎完全去除器件的NBTI现象。

Claims (2)

1.消除PMOS器件中负偏压温度不稳定性影响的方法,其特征是采用如下步骤,1)降低环境温度,使得PMOS器件工作在低温的-30±5℃环境下,而PMOS器件本身正常工作,这种环境抑制了NBTI现象;2)对于低温下阈值电压漂移,通过直接对PMOS器件栅端加零偏压或正偏压,源、漏、衬底处于零偏压,环境条件仍为上述低温条件下,施加上述电压的时间为1-5min,器件阈值电压会很快恢复
2.根据权利要求1所述的消除PMOS器件中负偏压温度不稳定性影响的方法,其特征是PMOS器件的栅、源、漏、衬底都按正常的条件加偏压,偏压的大小为工作偏压,该器件正常工作。
CN201110393297.9A 2011-12-02 2011-12-02 一种消除pmos中负偏压温度不稳定性影响的方法 Expired - Fee Related CN102437025B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110393297.9A CN102437025B (zh) 2011-12-02 2011-12-02 一种消除pmos中负偏压温度不稳定性影响的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110393297.9A CN102437025B (zh) 2011-12-02 2011-12-02 一种消除pmos中负偏压温度不稳定性影响的方法

Publications (2)

Publication Number Publication Date
CN102437025A true CN102437025A (zh) 2012-05-02
CN102437025B CN102437025B (zh) 2013-04-24

Family

ID=45985022

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110393297.9A Expired - Fee Related CN102437025B (zh) 2011-12-02 2011-12-02 一种消除pmos中负偏压温度不稳定性影响的方法

Country Status (1)

Country Link
CN (1) CN102437025B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103427827A (zh) * 2012-05-14 2013-12-04 中芯国际集成电路制造(上海)有限公司 正偏压温度不稳定性的恢复电路和恢复方法
US9859873B2 (en) 2014-12-04 2018-01-02 International Business Machines Corporation Minimization of bias temperature instability (BTI) degradation in circuits
CN111381140A (zh) * 2018-12-29 2020-07-07 长鑫存储技术有限公司 半导体元件测试方法与设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4688061A (en) * 1982-04-14 1987-08-18 Hiroyuki Sakaki Mobility-modulation field-effect transistor
EP0265593A2 (en) * 1986-09-30 1988-05-04 Kabushiki Kaisha Toshiba Field-effect transistor formed in a semi-insulating substrate
JP2000332263A (ja) * 1999-05-17 2000-11-30 Fuji Electric Co Ltd スイッチングダイオード
JP2004281692A (ja) * 2003-03-14 2004-10-07 Seiko Epson Corp 半導体装置及び半導体装置の製造方法
CN1692471A (zh) * 2002-12-19 2005-11-02 索尼株式会社 半导体电路器件模拟方法和半导体电路器件模拟器
US20070096146A1 (en) * 2004-09-24 2007-05-03 Agere Systems Inc. III-V power field effect transistors
JP2010199099A (ja) * 2009-02-20 2010-09-09 Univ Of Tokyo 有機電界効果トランジスタにおけるしきい値電圧の制御方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4688061A (en) * 1982-04-14 1987-08-18 Hiroyuki Sakaki Mobility-modulation field-effect transistor
EP0265593A2 (en) * 1986-09-30 1988-05-04 Kabushiki Kaisha Toshiba Field-effect transistor formed in a semi-insulating substrate
JP2000332263A (ja) * 1999-05-17 2000-11-30 Fuji Electric Co Ltd スイッチングダイオード
CN1692471A (zh) * 2002-12-19 2005-11-02 索尼株式会社 半导体电路器件模拟方法和半导体电路器件模拟器
JP2004281692A (ja) * 2003-03-14 2004-10-07 Seiko Epson Corp 半導体装置及び半導体装置の製造方法
US20070096146A1 (en) * 2004-09-24 2007-05-03 Agere Systems Inc. III-V power field effect transistors
JP2010199099A (ja) * 2009-02-20 2010-09-09 Univ Of Tokyo 有機電界効果トランジスタにおけるしきい値電圧の制御方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103427827A (zh) * 2012-05-14 2013-12-04 中芯国际集成电路制造(上海)有限公司 正偏压温度不稳定性的恢复电路和恢复方法
CN103427827B (zh) * 2012-05-14 2016-01-06 中芯国际集成电路制造(上海)有限公司 正偏压温度不稳定性的恢复电路和恢复方法
US9859873B2 (en) 2014-12-04 2018-01-02 International Business Machines Corporation Minimization of bias temperature instability (BTI) degradation in circuits
CN111381140A (zh) * 2018-12-29 2020-07-07 长鑫存储技术有限公司 半导体元件测试方法与设备
CN111381140B (zh) * 2018-12-29 2022-04-15 长鑫存储技术有限公司 半导体元件测试方法与设备

Also Published As

Publication number Publication date
CN102437025B (zh) 2013-04-24

Similar Documents

Publication Publication Date Title
Cao et al. Improvement in reliability of tunneling field-effect transistor with pnin structure
US7432552B2 (en) Body biasing structure of SOI
US8780614B2 (en) Semiconductor memory device
JP5529846B2 (ja) 相補型p、及びnMOSFETトランジスタの製造方法、このトランジスタを包含する電子デバイス、及び少なくとも1つのこのデバイスを包含するプロセッサ
CN101729057A (zh) 一种抑制负偏压高温不稳定性的动态基体偏压系统及方法
TW200603404A (en) Semiconductor device
Chen et al. A tunnel diode body contact structure to suppress the floating-body effect in partially depleted SOI MOSFETs
CN100570898C (zh) 用于多位存储的非挥发存储器件及其制作方法
CN102437025B (zh) 一种消除pmos中负偏压温度不稳定性影响的方法
CN102097477B (zh) 带栅极的mis及mim器件
US7859051B2 (en) Semiconductor device with a reduced band gap and process
CN106098629B (zh) Tft基板及其制作方法
CN102176442B (zh) 用于测量mos器件hci可靠性的测试结构及方法
Ramesh et al. Record performance top-down In 0.53 Ga 0.47 As vertical nanowire FETs and vertical nanosheets
CN102544009A (zh) 一种高迁移率cmos集成单元
TWI478334B (zh) 半導體裝置
Kim et al. Carrier lifetime engineering for floating-body cell memory
JP2004259986A (ja) メモリ膜およびメモリ素子
JP4488870B2 (ja) 半導体素子と半導体装置
Kim et al. Silicon-based field-induced band-to-band tunnelling effect transistor
CN103187964A (zh) 负偏压温度不稳定性的恢复电路和恢复方法
CN102385927B (zh) 钳位电路及闪速电可擦写存储器
Satyanarayana et al. Design and Performance Analysis of Transmission Gate Based 8T SRAM Cell Using Heterojunction Tunnel Transistors (HETTs)
CN102446716B (zh) 一种减小半导体器件热载流子注入损伤的方法
JP4322687B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130424

Termination date: 20151202

EXPY Termination of patent right or utility model