JP4322687B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4322687B2 JP4322687B2 JP2004003632A JP2004003632A JP4322687B2 JP 4322687 B2 JP4322687 B2 JP 4322687B2 JP 2004003632 A JP2004003632 A JP 2004003632A JP 2004003632 A JP2004003632 A JP 2004003632A JP 4322687 B2 JP4322687 B2 JP 4322687B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- manufacturing
- gas atmosphere
- hydrogen
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 82
- 238000004519 manufacturing process Methods 0.000 title claims description 54
- 239000000758 substrate Substances 0.000 claims description 52
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 45
- 238000000034 method Methods 0.000 claims description 36
- YZCKVEUIGOORGS-OUBTZVSYSA-N Deuterium Chemical compound [2H] YZCKVEUIGOORGS-OUBTZVSYSA-N 0.000 claims description 29
- 229910052805 deuterium Inorganic materials 0.000 claims description 29
- 229910052739 hydrogen Inorganic materials 0.000 claims description 26
- 239000001257 hydrogen Substances 0.000 claims description 26
- 238000009792 diffusion process Methods 0.000 claims description 24
- 238000005984 hydrogenation reaction Methods 0.000 claims description 24
- 238000006356 dehydrogenation reaction Methods 0.000 claims description 15
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 11
- 230000008569 process Effects 0.000 claims description 11
- 239000011261 inert gas Substances 0.000 claims description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 4
- 125000004435 hydrogen atom Chemical group [H]* 0.000 claims description 4
- 229910052786 argon Inorganic materials 0.000 claims description 2
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 46
- 239000011229 interlayer Substances 0.000 description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 24
- 229910052814 silicon oxide Inorganic materials 0.000 description 24
- 230000006866 deterioration Effects 0.000 description 18
- 230000001133 acceleration Effects 0.000 description 14
- 230000005684 electric field Effects 0.000 description 12
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 11
- 230000007547 defect Effects 0.000 description 11
- 238000010438 heat treatment Methods 0.000 description 11
- 238000002513 implantation Methods 0.000 description 11
- 229910052698 phosphorus Inorganic materials 0.000 description 11
- 239000011574 phosphorus Substances 0.000 description 11
- 125000006850 spacer group Chemical group 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- 238000002474 experimental method Methods 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910001873 dinitrogen Inorganic materials 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 7
- 229910021342 tungsten silicide Inorganic materials 0.000 description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 6
- 230000002950 deficient Effects 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 5
- 150000002431 hydrogen Chemical class 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 108091006146 Channels Proteins 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 3
- 230000002040 relaxant effect Effects 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000018044 dehydration Effects 0.000 description 1
- 238000006297 dehydration reaction Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Semiconductor Memories (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本発明は、半導体装置の製造方法に関し、更に詳細には、携帯電話等の携帯情報端末に使用されるＤＲＡＭやＳＲＡＭ等のメモリセルに、特に好適に適用される半導体装置の製造方法に関する。
携帯情報端末に使用されるＤＲＡＭやＳＲＡＭ等のメモリセルには、特に接合リーク電流が小さなＭＯＳトランジスタが要求される。従来の半導体装置の製造方法の一例について説明する。図１（ａ）〜（ｄ）、図２（ｅ）、（ｆ）、及び図３は、従来の半導体装置の各製造段階をそれぞれ示す断面図である。
先ず、図１（ａ）に示すように、シリコン基板１に深さ250nmの溝を形成した後、この溝にシリコン酸化膜２を埋め込んで溝型の素子分離領域を形成する。引き続き、基板表面に膜厚が10nmのシリコン酸化膜３を形成し、このシリコン酸化膜３を通して、加速エネルギーが250KeVでドーズ量が1×1013/cm2、加速エネルギーが150KeVでドーズ量が5×1012/cm2、及び加速エネルギーが80KeVでドーズ量が3×1012/cm2の３回のホウ素注入を行う。次いで、基板温度が1000℃で30分間の熱処理を行い、ホウ素注入による損傷を回復させることにより、ｐ型ウエル層４を形成する。
次に、図１（ｂ）に示すように、薄いシリコン酸化膜３を通して、加速エネルギーが15KeVでドーズ量が1×1013/cm2のホウ素注入を行い、ｐ型チャネルドープ層６を形成する。シリコン酸化膜３を除去した後に、通常の熱酸化法により、膜厚が6nmのシリコン酸化膜から成るゲート絶縁膜７を形成する。セルトランジスタのしきい値電圧は、ｐ型チャネルドープ層６の濃度分布とゲート絶縁膜７の膜厚により設定できる。
次に、ゲート絶縁膜７上に、4×1020/cm3の濃度でリンがドープされた膜厚が100nmの多結晶シリコン層９ａと、膜厚が70nmのタングステンシリサイド膜９ｂと、シリコン窒化膜及びシリコン酸化膜から構成され、合計膜厚が130nmの絶縁膜８を順次に成膜する。引き続き、絶縁膜８、多結晶シリコン層９ａ、及びタングステンシリサイド膜９ｂに対するパターニングを行うことによって、多結晶シリコン層９ａ及びタングステンシリサイド膜９ｂから成るゲート電極９と、ゲート電極９上に形成された絶縁膜８とを得る。更に、熱酸化によって、ゲート電極９の側壁に薄いシリコン酸化膜から成る側壁絶縁膜１０を形成する。この熱酸化により、上記パターニング時に露出したシリコン基板１の表面も熱酸化される。
次に、図１（ｄ）に示すように、ゲート電極構造をマスクとし、ゲート絶縁膜７を通して、加速エネルギーが20KeVでドーズ量が7×1012/cm2、及び、加速エネルギーが15KeVでドーズ量が7×1012/cm2の２回のリン注入を行う。引き続き、図示しない周辺回路のトランジスタのソース・ドレイン拡散層形成のために注入されたドーパントを活性化させる熱処理を、基板温度が1000℃で10秒間行うことにより、注入されたリンを活性化させ、ソース・ドレイン拡散層１１を形成する。
次に、シリコン窒化膜を堆積し、異方性エッチングによるエッチバックを行うことにより、膜厚が40nmのシリコン窒化膜から成るサイドスペーサ１２を形成する。引き続き、図２（ｅ）に示すように、絶縁膜８及びサイドスペーサ１２をマスクとし、ゲート絶縁膜７及びソース・ドレイン拡散層１１を通して、加速エネルギーが70KeVでドーズ量が1×1012/cm2のリン注入を行い、ソース・ドレイン拡散層１１の下部に隣接する電界緩和層１３を形成する。
次に、図２（ｆ）に示すように、表面にシリコン酸化膜及びシリコン窒化膜を堆積し、膜厚が350nmの層間絶縁膜１４を形成する。次いで、異方性エッチングによるエッチバックを行うことにより層間絶縁膜１４を平坦化する。その後、層間絶縁膜１４、絶縁膜８の上部、サイドスペーサ１２の一部、及びサイドスペーサ１２の下部のシリコン酸化膜の一部をパターニングして、コンタクト穴１５ａを形成する。引き続き、層間絶縁膜１４、絶縁膜８、及びサイドスペーサ１２をマスクとして、ソース・ドレイン拡散層１１を通じ、電界緩和層１３の下部に対して再びリン注入を行う。引き続き、コンタクト穴１５ａ及び層間絶縁膜１４上に2×1020/cm3の濃度でリンがドープされた多結晶シリコンを堆積し、表面を平坦化することによって、350nm長さのプラグ１５を形成する。
次に、シリコン酸化膜から成る膜厚が50nmの層間絶縁膜１９を堆積し、層間絶縁膜１９にコンタクト穴１７ａを開孔する。コンタクト穴１７ａ内及び層間絶縁膜１９上に、膜厚が100nmのタングステン膜を堆積し、パターニングを行うことによりビット線１７を形成する。引き続き、層間絶縁膜２０を堆積し、層間絶縁膜２０及び層間絶縁膜１９を貫通するコンタクト穴２１ａを開孔し、プラグ２１を埋め込む。引き続き、図３に示すように、プラグ２１に接続される下部電極２２、容量膜２３、及び、上部電極２４から成るキャパシタ１８を形成する。
次に、水素化処理として、水素ガス雰囲気中において基板温度を400℃に保持して1時間程度放置する。引き続き、水素ガス雰囲気中で徐々に冷却し、基板温度が250℃以下になった時点で窒素ガス雰囲気に置換する。
近年、ＤＲＡＭの高集積化によりメモリセルは微細化されている。微細化のためには、トランジスタのしきい値電圧を維持しつつゲート長を短くする必要があるので、チャネルドープ層６のドープ濃度をこの分高くしている。しかし、これに伴ってチャネルドープ層６とソース・ドレイン拡散層１１との間の接合電界が大きくなり、接合リーク電流が大きくなり、メモリセルにおける情報保持特性が低下している。接合リーク電流を低減するには、接合部の電界強度を緩和する方法と、接合リーク電流の発生源である空孔欠陥を低減する等の方法とがある。
メモリセルの情報保持特性の低下を防ぐため、これまで、ソース・ドレイン拡散層の接合部の電界強度の緩和によって接合リーク電流を低減する種々の方法が検討されてきた。例えば、特許文献１では、接合部の電界が、局所ツェナー効果が顕著になる1MV/cmを超えないように、ｐ型層及びｎ型層のドープ濃度（キャリヤ濃度）分布を設定することを提案している。しかし、半導体装置の更なる微細化に伴い、電界強度の緩和によって接合リーク電流を低減する方法は既に限界に近づきつつある。そこで、空孔欠陥を低減する等の対策が注目されている。
空孔欠陥は以下に示す二段階で発生する。まず、半導体装置のソース・ドレイン拡散層を形成する工程中において、ドーパントを注入することによって、ソース・ドレイン拡散層中に注入損傷が発生する。注入損傷の大部分は、注入後の熱処理によって回復するが、一部はこの熱処理によって空孔欠陥を形成する。空孔欠陥は、例えば非特許文献１に記載されているように、熱処理により生じた圧縮応力の影響を受け、図６中に示すように、ソース・ドレイン拡散層１１とチャネルドープ層６との間で形成される冶金的接合位置２５の近傍に残留する。これは、EDMR（Electrically Detected Magnetic Resonance：電流検出型電子スピン共鳴）を用いた実験で判明している。
空孔欠陥周辺にはシリコンの未結合手であるダングリングボンドが存在している。ここで、冶金的接合位置２５の近傍に残留した空孔欠陥は、ダングリングボンドによってエネルギーバンドギャップ中にエネルギー準位を作り、このエネルギー準位によって接合リーク電流を発生させる。その結果、半導体記憶装置のメモリセルでは情報保持特性が低下する。
従来の半導体装置の製造方法における水素化処理は、上記問題の解決を目的として行われ、高温に保持した半導体基板を水素ガス雰囲気中に一定時間放置することによって、基板内に水素を導入し、空孔欠陥周辺に存在するダングリングボンドを水素で終端し、接合リーク電流を低減させる。
特許第３２１２１５０号公報
T.Umeda, Y.Mochizuki, K.Okonogi, K.Hamada, "Defects related to DRAM leakage current studied by electrically detected magnetic resonance", Physica B, vol.308-310, pp.1169-1172(2001)
ところで、半導体記憶装置の製造において、パッケージ組立ての直前にメモリセルのリフレッシュ特性が良好でない不良ビットを予め選別し、不良ビットに対する救済を行っている。しかし、従来の半導体装置の製造方法では、水素化処理を行うことによって、リフレッシュ特性が向上して選別時の不良ビット数は減少するものの、パッケージ組立て後に接合リーク電流が増加してリフレッシュ時間が短くなる、いわゆるリフレッシュ特性の劣化が生じる問題があった。パッケージ組立て後にリフレッシュ特性の劣化等により不良ビットが生じると、もはやその不良ビットの救済はできない。
本発明は、上記に鑑み、パッケージ組立て後の接合リーク電流の増加を抑えることが出来る半導体装置の製造方法を提供し、これによって半導体記憶装置のリフレッシュ特性の劣化を抑制する製造方法を提供することを目的とする。
上記目的を達成するために、本発明の第１発明に係る半導体装置の製造方法は、ＭＯＳトランジスタを有する半導体装置の製造方法において、
半導体基板上にソース・ドレイン拡散層を形成する工程と、
前記ソース・ドレイン拡散層を含む基板表面を水素化処理する工程と、
前記水素化処理された基板表面を脱水素処理する工程とを有することを特徴としている。
半導体基板上にソース・ドレイン拡散層を形成する工程と、
前記ソース・ドレイン拡散層を含む基板表面を水素化処理する工程と、
前記水素化処理された基板表面を脱水素処理する工程とを有することを特徴としている。
また、本発明の第２発明に係る半導体装置の製造方法は、ＭＯＳトランジスタを有する半導体装置の製造方法において、
半導体基板上にソース・ドレイン拡散層を形成する工程と、
前記ソース・ドレイン拡散層を含む基板表面を、重水素の含有率が自然界に存在する水素ガス中の重水素の含有率よりも低い水素ガス雰囲気中で水素化処理する工程とを有することを特徴としている。
半導体基板上にソース・ドレイン拡散層を形成する工程と、
前記ソース・ドレイン拡散層を含む基板表面を、重水素の含有率が自然界に存在する水素ガス中の重水素の含有率よりも低い水素ガス雰囲気中で水素化処理する工程とを有することを特徴としている。
本発明の第１発明に係る半導体装置の製造方法によれば、脱水素処理工程によって、先の水素化処理工程でダングリングボンドと結合した水素の内、結合が弱い水素のみを離脱させることが出来る。これによって、パッケージ組立て時の熱によるダングリングボンドの活性化を抑制できるので、パッケージ組立て後の接合リーク電流の増加を抑えて、半導体装置の信頼性を向上させることが出来る。特に、本発明の第１発明を半導体記憶装置の製造に適用することによって、半導体記憶装置のメモリセルのリフレッシュ特性の劣化を抑制できる。本発明の第１発明の好適な実施態様では、前記水素化処理工程は、前記半導体基板を350℃以上の温度に維持して水素ガス雰囲気中で行われる。
本発明の第１発明の好適な実施態様では、前記水素ガス雰囲気中の重水素の含有率が自然界に存在する水素ガス中の重水素の含有率よりも低い。重水素のダングリングボンドとの結合エネルギーは通常の水素よりも小さく、重水素はダングリングボンドとの結合が弱い。従って、水素ガス雰囲気中の重水素の含有率を減らすことによって、ダングリングボンドとの結合が弱い水素を更に低減し、より効果的にパッケージ組立て後のダングリングボンドの活性化を抑制できる。前記水素ガス雰囲気中の重水素の含有率は70ppm以下とすることが特に好ましい。
本発明の第１発明の好適な実施態様では、前記脱水素処理工程は、前記半導体基板を250℃以上で350℃未満の温度に維持して不活性ガス雰囲気中で行われる。半導体基板の温度を350℃以上とすると、ダングリングボンドと安定な結合を有する水素も離脱するため、好ましくない。半導体基板の温度を250℃未満とすると、結合が弱い水素を十分に離脱させることが出来ず、パッケージ組立て後に不良となる確率が高くなるため、好ましくない。
本発明の第１発明の好適な実施態様では、前記不活性ガス雰囲気が、窒素又はアルゴンを含む。
本発明の第２発明に係る半導体装置の製造方法によれば、水素化処理を、重水素の含有率が自然界の重水素の含有率よりも低い水素ガス雰囲気中で行うことによって、ダングリングボンドとの結合が弱い、重水素によるダングリングボンドの終端を減らすことが出来る。従って、本発明の第１発明と同様の効果を得ることが出来る。本発明の第２発明の好適な実施態様では、前記水素化処理工程は、前記半導体基板を350℃以上の温度に維持して行われる。また、前記水素ガス雰囲気中の重水素の含有率は70ppm以下とすることが特に好ましい。
本発明者は、本発明に先立ち下記第１及び第２の実験を行った。第１の実験では、従来の半導体装置の製造プロセスに加えて、水素化処理後であってパッケージ組立て前に、窒素ガス雰囲気中で基板温度が300℃程度の熱処理を一定時間実施した。この場合、パッケージ組立て前のリフレッシュ特性は若干低下するものの、パッケージ組立て後のリフレッシュ特性の劣化を抑制できた。第２の実験では、水素化処理を通常より高い温度で時間を長くして同様に行った。この場合、パッケージ組立て前にリフレッシュ特性そのものが劣化してしまい、組立て前の試験で不良になってしまう。
上記実験結果から以下のように推論した。ダングリングボンドを水素で終端すると、安定結合状態の水素はダングリングボンド、即ちシリコン原子との間で3.5eV程度の結合エネルギーを有する。しかし、結合状態によっては3.5eV程度より小さな結合エネルギーを有する、いわゆる結合が弱い水素が存在する。ここで、結合が弱い水素は、熱的に不安定なため、パッケージ組立て時の200℃前後の熱の影響を受け、ダングリングボンドとの結合が切れて離脱し、ダングリングボンドが再び活性化する。これによって、接合リーク電流が増加し、リフレッシュ特性が劣化する。
第１の実験では、パッケージ組立て時の熱の影響を受け、ダングリングボンドとの結合が切れて離脱する可能性が高い水素を、窒素ガス雰囲気中での熱処理によって、パッケージ組立て前に予め離脱させることが出来たので、パッケージ組立て後のリフレッシュ特性の劣化を抑制できたものと考えられる。第２の実験では、水素化処理を通常より高い温度や時間を長くして行うことによって、結合の強い水素もダングリングボンドから離脱する。これによって、パッケージ組立て前の熱の影響を受けて、ダングリングボンドが増加してしまい、組立て前の試験で不良が多くなったものと考えられる。
そこで、本発明者は、水素化処理の後であってパッケージ組立て前に、基板温度を水素化処理の温度よりも低い温度、例えば300℃に保持しつつ、不活性ガス雰囲気中に放置する脱水素処理を行うことにより、ダングリングボンドとの結合が弱い水素を離脱させ、熱的に安定な水素の終端のみを残し、パッケージ組立て時の熱の影響を受けて新たなダングリングボンドが発生することを抑制することに想到した。ここで、脱水素処理では、結合が弱い水素を離脱させることによってダングリングボンドが活性化し、接合リーク電流が発生するが、このような不良ビットはパッケージ組立て前に救済できるので、製品への影響は無い。
ところで、ダングリングボンドとの結合が弱い水素として、結合状態の他に、自然界の水素ガス中に150ppm程度含まれる重水素が考えられる。重水素の安定結合状態でのダングリングボンドとの結合エネルギーは2.5eV程度であり、通常の水素の結合エネルギーよりも小さい。従って、重水素がダングリングボンドを終端している場合にも、上記同様の問題が発生することを想定し、下記の第３の実験を行った。
第３の実験では、図４に示すタイムテーブルに従い基板温度を変化させて水素化処理を行った。即ち、最初の30分で基板温度を300℃から400℃に均一の上昇率で上昇させ、基板温度が400℃の状態で2時間保持した。引き続き、1時間で基板温度を400℃から300℃に均一の降下率で降下させた。また、水素化処理の水素ガス雰囲気における重水素含有率を15ppm〜150ppm程度の範囲で様々な値に設定し、半導体装置を製造した。
得られた半導体装置について、パッケージ組立て前後のリフレッシュ特性を測定し、リフレッシュ特性劣化率を計算したところ、図５に示すように重水素含有率に対する依存性を示した。ここで、リフレッシュ特性劣化率として、パッケージ組立て前にリフレッシュ時間が300ｍ秒以上であった全てのビットの内、パッケージ組立て後にリフレッシュ時間が200ｍ秒以下になったビットの割合を計算した。同図より、水素ガス雰囲気における重水素含有率が150ppm程度より小さくなるに従ってリフレッシュ特性劣化率が低くなることが判明した。また、重水素含有率が70ppm程度を境にリフレッシュ特性劣化率の傾きが変化し、重水素含有率を70ppm程度以下にすることによって、リフレッシュ特性の劣化を効果的に抑制できることが理解できる。
以下、図面を参照し、本発明に係る実施形態例に基づいて本発明を更に詳細に説明する。第１実施形態例の半導体装置の製造方法は、従来の半導体装置の製造方法に加えて、水素化処理及び脱水素処理の工程を順次に有する。以下、従来の半導体装置の製造方法の説明で参照した図１（ａ）〜（ｄ）、図２（ｅ）、（ｆ）、及び図３を用いて本実施形態例に係る半導体装置の製造方法について説明する。
先ず、図１（ａ）に示すように、シリコン基板１に深さ250nmの溝を形成した後、この溝にシリコン酸化膜２を埋め込んで溝型の素子分離領域を形成する。引き続き、基板表面に膜厚が10nmのシリコン酸化膜３を形成し、このシリコン酸化膜３を通して、加速エネルギーが250KeVでドーズ量が1×1013/cm2、加速エネルギーが150KeVでドーズ量が5×1012/cm2、及び加速エネルギーが80KeVでドーズ量が3×1012/cm2の３回のホウ素注入を行う。次いで、基板温度が1000℃で30分間の熱処理を行い、ホウ素注入による損傷を回復させることにより、ｐ型ウエル層４を形成する。
次に、図１（ｂ）に示すように、薄いシリコン酸化膜３を通して、加速エネルギーが15KeVでドーズ量が1×1013/cm2のホウ素注入を行い、ｐ型チャネルドープ層６を形成する。シリコン酸化膜３を除去した後に、通常の熱酸化法により、膜厚が6nmのシリコン酸化膜から成るゲート絶縁膜７を形成する。セルトランジスタのしきい値電圧は、ｐ型チャネルドープ層６の濃度分布とゲート絶縁膜７の膜厚により設定できる。
次に、ゲート絶縁膜７上に、4×1020/cm3の濃度でリンがドープされた膜厚が100nmの多結晶シリコン層９ａと、膜厚が70nmのタングステンシリサイド膜９ｂと、シリコン窒化膜及びシリコン酸化膜から構成され、合計膜厚が130nmの絶縁膜８を順次に成膜する。引き続き、絶縁膜８、多結晶シリコン層９ａ、及びタングステンシリサイド膜９ｂに対するパターニングを行うことによって、多結晶シリコン層９ａ及びタングステンシリサイド膜９ｂから成るゲート電極９と、ゲート電極９上に形成された絶縁膜８とを得る。更に、熱酸化によって、ゲート電極９の側壁に薄いシリコン酸化膜から成る側壁絶縁膜１０を形成する。この熱酸化により、上記パターニング時に露出したシリコン基板１の表面も熱酸化される。
次に、図１（ｄ）に示すように、ゲート電極構造をマスクとし、ゲート絶縁膜７を通して、加速エネルギーが20KeVでドーズ量が7×1012/cm2、及び、加速エネルギーが15KeVでドーズ量が7×1012/cm2の２回のリン注入を行う。引き続き、図示しない周辺回路のトランジスタのソース・ドレイン拡散層形成のために注入されたドーパントを活性化させる熱処理を、基板温度が1000℃で10秒間行うことにより、注入されたリンを活性化させ、ソース・ドレイン拡散層１１を形成する。
次に、シリコン窒化膜を堆積し、異方性エッチングによるエッチバックを行うことにより、膜厚が40nmのシリコン窒化膜から成るサイドスペーサ１２を形成する。引き続き、図２（ｅ）に示すように、絶縁膜８及びサイドスペーサ１２をマスクとし、ゲート絶縁膜７及びソース・ドレイン拡散層１１を通して、加速エネルギーが70KeVでドーズ量が1×1012/cm2のリン注入を行い、ソース・ドレイン拡散層１１の下部に隣接する電界緩和層１３を形成する。
次に、図２（ｆ）に示すように、表面にシリコン酸化膜及びシリコン窒化膜を堆積し、膜厚が350nmの層間絶縁膜１４を形成する。次いで、異方性エッチングによるエッチバックを行うことにより層間絶縁膜１４を平坦化する。その後、層間絶縁膜１４、絶縁膜８の上部、サイドスペーサ１２の一部、及びサイドスペーサ１２の下部のシリコン酸化膜の一部をパターニングして、コンタクト穴１５ａを形成する。引き続き、層間絶縁膜１４、絶縁膜８、及びサイドスペーサ１２をマスクとして、ソース・ドレイン拡散層１１を通じ、電界緩和層１３の下部に対して再びリン注入を行う。引き続き、コンタクト穴１５ａ及び層間絶縁膜１４上に2×1020/cm3の濃度でリンがドープされた多結晶シリコンを堆積し、表面を平坦化することによって、350nm長さのプラグ１５を形成する。なお、電界緩和層１３の下部に対するリン注入と前後して、電界緩和層１３の表面部分にヒ素注入を行うことによって、プラグ１５との接触抵抗を下げることが出来る。
次に、シリコン酸化膜から成る膜厚が50nmの層間絶縁膜１９を堆積し、層間絶縁膜１９にコンタクト穴１７ａを開孔する。コンタクト穴１７ａ内及び層間絶縁膜１９上に、膜厚が100nmのタングステン膜を堆積し、パターニングを行うことによりビット線１７を形成する。引き続き、層間絶縁膜２０を堆積し、層間絶縁膜２０及び層間絶縁膜１９を貫通するコンタクト穴２１ａを開孔し、プラグ２１を埋め込む。引き続き、図３に示すように、プラグ２１に接続される下部電極２２、容量膜２３、及び、上部電極２４から成るキャパシタ１８を形成する。
次に、水素化処理として、図４に示したタイムテーブルに従い、水素ガス雰囲気中で、最初の30分で基板温度を300℃から400℃に均一の上昇率で上昇させ、基板温度が400℃の状態で2時間保持する。引き続き、1時間で基板温度を400℃から300℃に均一の降下率で降下させる。ここで、30分が経過し、基板温度が350℃になった時点で水素ガス雰囲気に代えて窒素ガス雰囲気にして、30分間の脱水素処理に移行する。この脱水素処理は、基板温度が325℃の窒素ガス雰囲気中で、平均的に30分程度の熱処理を加えたことと同等の効果を有し、この脱水素処理によって、ダングリングボンドと結合した水素の内、結合が弱い水素のみを離脱させることが出来る。
本実施形態例の半導体装置の製造方法によれば、水素化処理でダングリングボンドと結合した水素の内、結合が弱い水素のみを脱水素処理で予め離脱させることにより、パッケージ組立て時の熱によるダングリングボンドの活性化を抑制できる。これによって、パッケージ組立て後に接合リーク電流が増加し、例えば半導体記憶装置のメモリセルにおけるリフレッシュ特性が劣化することを抑制し、半導体記憶装置の信頼性を向上させることが出来る。なお、本実施形態例では、脱水素処理を水素化処理の降温工程に引き続いて行ったが、水素化処理の後であれば、何れの段階で行っても構わない。
下記に、水素化処理を一旦終了させた後に脱水素処理を行う２変形例を示す。第１変形例の半導体装置の製造方法では、第１実施形態例の半導体装置の製造方法において、水素化処理として、水素ガス雰囲気中で図４に示すタイムテーブルに従い基板温度を変化させた後に、脱水素処理として、窒素ガス雰囲気中で基板温度が340℃で30分間の熱処理を行う。第２変形例の半導体装置の製造方法では、第１実施形態例の半導体装置の製造方法において、水素化処理として、水素ガス雰囲気中で図４に示すタイムテーブルに従い基板温度を変化させた後に、脱水素処理として、窒素ガス雰囲気中で基板温度が300℃で60分間の熱処理を行う。
第１実施形態例、及び第１、第２変形例の半導体装置の製造方法に従って半導体装置を製造し、それぞれ実施例１〜３の半導体装置とした。また、従来の半導体装置の製造方法に従い、且つ水素ガス雰囲気中で図４に示すタイムテーブルに従い基板温度を変化させる水素化処理を行い、半導体装置を製造して比較例の半導体装置とした。実施例１〜３及び比較例の半導体装置について、パッケージ組立て前後のリフレッシュ特性を測定し、リフレッシュ特性劣化率を計算したところ、それぞれ約３％、約１％、約２％、及び約５％であった。実施例１〜３の半導体装置と、比較例の半導体装置との比較から、第１実施形態例、及び第１、第２変形例に係る半導体装置の製造方法では、従来の半導体装置の製造方法よりもリフレッシュ特性劣化率を大きく低減できることが判る。
第２実施形態例の半導体装置の製造方法は、水素化処理において、重水素含有率が20ppmの水素ガス雰囲気中で、図４に示すタイムテーブルに従い基板温度を変化させる。また、脱水素処理を行わないことを除いては、第１実施形態例に係る半導体装置の製造方法と同様である。本実施形態例によれば、自然界に存在する水素ガス中の重水素含有率よりも低い重水素含有率を有する水素ガス雰囲気中で水素化処理を行うことによって、ダングリングボンドとの結合が弱い重水素によるダングリングボンドの終端を減らすことが出来る。従って、上記第１実施形態例と同様の効果を得ることが出来る。
本実施形態例に係る製造方法を用いて製造された半導体装置のリフレッシュ特性劣化率は、図５に示したように約１％であった。従って、上記比較例の半導体装置との比較から、本実施形態例に係る半導体装置の製造方法では、従来の半導体装置の製造方法よりもリフレッシュ特性劣化率を大きく低減できることが判る。なお、本実施形態例に係る半導体装置の製造方法においても、第１実施形態例に係る半導体装置の製造方法と同様に、水素化処理後の脱水素処理を行うことによって、リフレッシュ特性劣化率を更に低減させることが出来る。
以上、本発明をその好適な実施形態例に基づいて説明したが、本発明に係る半導体装置の製造方法は、上記実施形態例の構成にのみ限定されるものではなく、上記実施形態例の構成から種々の修正及び変更を施した半導体装置の製造方法も、本発明の範囲に含まれる。
１：シリコン基板
２：シリコン酸化膜
３：シリコン酸化膜
４：ｐ型ウエル層
６：ｐ型チャネルドープ層
７：ゲート絶縁膜
８：絶縁膜
９：ゲート電極
９ａ：多結晶シリコン膜
９ｂ：タングステンシリサイド膜
１０：絶縁膜
１１：ソース・ドレイン拡散層
１２：サイドスペーサ
１３：電界緩和層
１４：層間絶縁膜
１５：プラグ
１５ａ：コンタクト穴
１７：ビット線
１７ａ：コンタクト穴
１８：キャパシタ
１９：層間絶縁膜
２０：層間絶縁膜
２１：プラグ
２１ａ：コンタクト穴
２２：下部電極
２３：容量膜
２４：上部電極
２５：冶金的接合位置
２：シリコン酸化膜
３：シリコン酸化膜
４：ｐ型ウエル層
６：ｐ型チャネルドープ層
７：ゲート絶縁膜
８：絶縁膜
９：ゲート電極
９ａ：多結晶シリコン膜
９ｂ：タングステンシリサイド膜
１０：絶縁膜
１１：ソース・ドレイン拡散層
１２：サイドスペーサ
１３：電界緩和層
１４：層間絶縁膜
１５：プラグ
１５ａ：コンタクト穴
１７：ビット線
１７ａ：コンタクト穴
１８：キャパシタ
１９：層間絶縁膜
２０：層間絶縁膜
２１：プラグ
２１ａ：コンタクト穴
２２：下部電極
２３：容量膜
２４：上部電極
２５：冶金的接合位置
Claims (8)
- ＭＯＳトランジスタを有する半導体装置の製造方法において、
半導体基板上にソース・ドレイン拡散層を形成する工程と、
前記ソース・ドレイン拡散層を含む基板表面を水素化処理する工程と、
前記水素化処理された基板表面を３５０℃から３００℃の温度に維持してダングリングボンドと結合した水素のうち、安定状態の水素よりも結合エネルギーの低い水素を離脱させる脱水素処理する工程とを有することを特徴とする半導体装置の製造方法。 - 前記水素化処理工程は、前記半導体基板を３５０℃以上の温度に維持して水素ガス雰囲気中で行われる、請求項１に記載の半導体装置の製造方法。
- 前記水素化処理工程において、前記水素ガス雰囲気中の重水素の含有率が自然界に存在する水素ガス中の重水素の含有率よりも低い前記水素ガス雰囲気を供給する、請求項２に記載の半導体装置の製造方法。
- 前記水素ガス雰囲気中の重水素の含有率が７０ｐｐｍ以下である、請求項１に記載の半導体装置の製造方法。
- 前記脱水素処理工程は、前記半導体基板を３５０℃未満の温度に維持して不活性ガス雰囲気中で行われる、請求項１〜４の何れか一に記載の半導体装置の製造方法。
- 前記不活性ガス雰囲気が、窒素又はアルゴンを含む、請求項５に記載の半導体装置の製造方法。
- ＭＯＳトランジスタを有する半導体装置の製造方法において、
半導体基板上にソース・ドレイン拡散層を形成する工程と、
前記ソース・ドレイン拡散層を含む基板表面を、重水素の含有率が７０ｐｐｍ以下の水素ガス雰囲気中で水素化処理する工程とを有することを特徴とする半導体装置の製造方法。 - 前記水素化処理工程は、前記半導体基板を３５０℃以上の温度に維持して行われる、請求項７に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004003632A JP4322687B2 (ja) | 2004-01-09 | 2004-01-09 | 半導体装置の製造方法 |
| US11/029,343 US7151033B2 (en) | 2004-01-09 | 2005-01-06 | Method for manufacturing a semiconductor device having a low junction leakage current |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004003632A JP4322687B2 (ja) | 2004-01-09 | 2004-01-09 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005197546A JP2005197546A (ja) | 2005-07-21 |
| JP4322687B2 true JP4322687B2 (ja) | 2009-09-02 |
Family
ID=34737163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004003632A Expired - Fee Related JP4322687B2 (ja) | 2004-01-09 | 2004-01-09 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7151033B2 (ja) |
| JP (1) | JP4322687B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5209196B2 (ja) * | 2005-11-07 | 2013-06-12 | 三星電子株式会社 | 半導体装置の製造方法 |
| US10679847B2 (en) | 2018-03-01 | 2020-06-09 | International Business Machines Corporation | Self-aligned spacerless thin film transistor |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3212150B2 (ja) | 1992-08-07 | 2001-09-25 | 株式会社日立製作所 | 半導体装置 |
| US6590230B1 (en) * | 1996-10-15 | 2003-07-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR100900404B1 (ko) * | 2003-12-22 | 2009-06-02 | 엘지디스플레이 주식회사 | 액정표시소자의 제조 방법 |
-
2004
- 2004-01-09 JP JP2004003632A patent/JP4322687B2/ja not_active Expired - Fee Related
-
2005
- 2005-01-06 US US11/029,343 patent/US7151033B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20050153526A1 (en) | 2005-07-14 |
| US7151033B2 (en) | 2006-12-19 |
| JP2005197546A (ja) | 2005-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI278939B (en) | A microelectronic device and method of fabricating the same | |
| JP2004214628A (ja) | Ｃｍｏｓデバイスおよびその製造方法 | |
| KR100488546B1 (ko) | 트랜지스터의 제조방법 | |
| JP2004158626A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| KR100727010B1 (ko) | 반도체장치의 제조방법 | |
| JP2008262956A (ja) | 半導体装置及びその製造方法 | |
| KR20050077289A (ko) | 반도체 디바이스 제조 방법 | |
| JP4322687B2 (ja) | 半導体装置の製造方法 | |
| JP2000031265A (ja) | 半導体装置の製造方法 | |
| JP4211014B2 (ja) | 半導体装置の製造方法 | |
| JP2005197547A (ja) | 半導体装置の製造方法 | |
| JP2006278641A (ja) | 半導体装置の製造方法 | |
| JP4560814B2 (ja) | 半導体装置の製造方法 | |
| JP2008263006A (ja) | 半導体装置及びその製造方法 | |
| US20070269967A1 (en) | Manufacturing method of semiconductor device | |
| KR100645839B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JPH0774167A (ja) | 半導体装置の製造方法 | |
| KR100992535B1 (ko) | 중수소 이온 주입을 이용한 반도체 소자의 제조 방법 | |
| JPH0258267A (ja) | Ｍｉｓ型半導体集積回路装置の製造方法 | |
| KR100660832B1 (ko) | 플라즈마 데미지를 감소시키는 반도체 소자 및 그 제조방법 | |
| US8252640B1 (en) | Polycrystalline silicon activation RTA | |
| KR100760344B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20040078829A (ko) | 반도체소자의 제조방법 | |
| KR100640161B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JP2763225B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060420 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080403 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080528 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081104 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081225 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090521 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090603 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130612 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130612 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130612 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |