CN103427827B - 正偏压温度不稳定性的恢复电路和恢复方法 - Google Patents
正偏压温度不稳定性的恢复电路和恢复方法 Download PDFInfo
- Publication number
- CN103427827B CN103427827B CN201210149008.5A CN201210149008A CN103427827B CN 103427827 B CN103427827 B CN 103427827B CN 201210149008 A CN201210149008 A CN 201210149008A CN 103427827 B CN103427827 B CN 103427827B
- Authority
- CN
- China
- Prior art keywords
- voltage
- transistor
- restored
- resistance
- nmos pass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
一种正偏压温度不稳定性的恢复电路及恢复方法，所述恢复电路包括：待恢复NMOS晶体管和恢复单元，所述待恢复NMOS晶体管的栅极与恢复单元相连接，所述恢复单元包括：开关晶体管的栅极与信号输入端相连接，开关晶体管的漏极与第一电压端相连接，第一电压端提供负的第一工作电压，开关晶体管的衬底与第二电压端相连接，开关晶体管的源极与第二电阻的一端相连接，第二电阻的另一端与信号输出端相连接，第一电阻的一端与信号输入端相连接，第一电阻的另一端与信号输出端相连接。由于第一电压端为负电压，通过调整第一电阻和第二电阻的阻值，可以使得施加在待恢复NMOS晶体管的栅极电压为负电压，从而能获得更好的PBTI特性恢复效果。
Description
技术领域
本发明涉及半导体领域，特别涉及一种正偏压温度不稳定性的恢复电路和恢复方法。
背景技术
随着半导体集成电路的集成度越来越高，对晶体管性能的要求也日益增高，因此，对于晶体管可靠性的要求随之提高。在CMOS工艺中，在对于PMOS晶体管的可靠性进行评价时，负偏压温度不稳定性（NegativeBiasTemperatureInstability，NBTI）是一个主要的评价因素。负偏压温度不稳定性是指PMOS晶体管在负偏置栅极电压和高温的作用下，PMOS晶体管的栅氧化层与衬底之间的界面处的氢硅键断裂，形成界面缺陷电荷，从而造成PMOS晶体管的阈值电压和饱和漏极电流发生漂移的现象。但是对于NMOS晶体管的可靠性进行评价时，由于正偏压温度不稳定性（PositiveBiasTemperatureInstability，PBTI）并不明显，不是一个主要的评价因素。
更多关于对负偏压温度不稳定性和正偏压温度不稳定性的检测电路请参考专利号为US7642864B2的美国专利文献。
但随着集成电路的设计节点的不断减小，利用高K/金属栅极堆叠结构来取代传统的SiO2/多晶硅栅堆叠结构已成为微电子技术发展的主要方向。高K/金属栅极堆叠结构的性能会受到多种电荷缺陷的影响，其中间隙氧原子和带正电的氧空穴对阈值电压不稳定性的影响很大，他们容易捕获高K栅介质层和Si中的电子从而产生快速充放电现象。请参考图1，为SiO2、HfO2和HfSiO材料制成的栅介质层对应的NMOS晶体管因为正偏压温度不稳定性所造成的阈值电压偏移值的比较图。从图中可以很明显的看到，采用SiO2作为栅介质层材料不容易导致阈值电压发生偏移，而采用HfO2和HfSiO等高K介质材料作为栅介质层材料更容易导致阈值电压发生偏移，利用高K/金属栅极堆叠结构的NMOS晶体管更容易受到正偏压温度不稳定性的影响。
发明内容
本发明解决的问题是提供一种正偏压温度不稳定性的恢复电路和恢复方法，可以用于缓解NMOS晶体管的PBTI特性。
为解决上述问题，本发明技术方案提供了一种正偏压温度不稳定性的恢复电路，包括：
待恢复NMOS晶体管和恢复单元，所述待恢复NMOS晶体管的栅极与恢复单元相连接，所述恢复单元包括：
信号输入端，用于输入第一电压或第二电压，所述第一电压控制待恢复NMOS晶体管处于恢复状态，所述第二电压控制待恢复NMOS晶体管处于工作状态；
信号输出端，所述恢复单元通过信号输出端与待恢复NMOS晶体管的栅极相连接，通过所述信号输出端控制所述待恢复NMOS晶体管是否处于恢复状态；
开关晶体管，用于控制所述信号输出端的电压；
第一电阻和第二电阻，用于调节施加在待恢复NMOS晶体管的栅极上的电压；
第一电压端，用于提供第一工作电压，所述第一工作电压为负电压；
第二电压端，用于提供第二工作电压；
其中，所述开关晶体管的栅极与信号输入端相连接，所述开关晶体管的漏极与第一电压端相连接，所述开关晶体管的衬底与第二电压端相连接，所述开关晶体管的源极与第二电阻的一端相连接，所述第二电阻的另一端与信号输出端相连接，所述第一电阻的一端与信号输入端相连接，所述第一电阻的另一端与信号输出端相连接。
可选的，所述待恢复NMOS晶体管为NMOS增强型晶体管，所述NMOS增强型晶体管的衬底和源极与接地端相连接，所述NMOS增强型晶体管的漏极与第三电压端相连接，所述第三电压端用于提供第三工作电压，所述开关晶体管为PMOS增强型晶体管，所述第三工作电压、第二工作电压和第二电压的电压值相等，都为内核电压值，所述第一电压的电压值为零电压，所述第一工作电压的电压值为负的内核电压值或负的I/O电压值。
可选的，所述待恢复NMOS晶体管为NMOS耗尽型晶体管，所述NMOS耗尽型晶体管的源极与接地端相连接，所述NMOS增强型晶体管的漏极和衬底与第三电压端相连接，所述第三电压端用于提供第三工作电压，所述开关晶体管为PMOS增强型晶体管，所述第三工作电压、第二工作电压和第二电压的电压值相等，都为内核电压值，所述第一电压的电压值为零电压，所述第一工作电压的电压值为负的内核电压值或负的I/O电压值。
可选的，所述待恢复NMOS晶体管为NMOS增强型晶体管，所述NMOS增强型晶体管的衬底和源极与接地端相连接，所述NMOS增强型晶体管的漏极与第三电压端相连接，所述第三电压端用于提供第三工作电压，所述开关晶体管为PMOS耗尽型晶体管，所述第三工作电压和第二电压的电压值相等，都为内核电压值，所述第一电压和第二工作电压的电压值相等，都为零电压，所述第一工作电压的电压值为负的内核电压值或负的I/O电压值。
可选的，所述待恢复NMOS晶体管为NMOS耗尽型晶体管，所述NMOS耗尽型晶体管的漏极与接地端相连接，所述NMOS增强型晶体管的源极和衬底与第三电压端相连接，所述第三电压端用于提供第三工作电压，所述开关晶体管为PMOS耗尽型晶体管，所述第三工作电压和第二电压的电压值相等，都为内核电压值，所述第一电压和第二工作电压的电压值相等，都为零电压，所述第一工作电压的电压值为负的内核电压值或负的I/O电压值。
可选的，所述内核电压值为1V、1.2V、1.5V或1.8V，所述I/O电压值为1.8V、2.5V、3.3V或5V。
可选的，所述待恢复NMOS晶体管的栅极结构为高K金属栅极堆叠结构。
可选的，所述第一电阻和/或第二电阻的电阻值可调。
可选的，所述第一电阻和第二电阻的电阻值范围为10欧姆~1000欧姆。
可选的，所述待恢复NMOS晶体管为电路中的其中一个晶体管或用于晶体管可靠性测试的测试晶体管。
本发明技术方案还提供了一种利用所述正偏压温度不稳定性的恢复电路的恢复方法，包括：
当所述待恢复NMOS晶体管处于工作状态时，将第二电压施加在所述信号输入端，使得所述开关晶体管的沟道区关闭，所述第二电压施加在待恢复NMOS晶体管的栅极上，使得所述待恢复NMOS晶体管正常工作；
当所述待恢复NMOS晶体管处于恢复状态时，将第一电压施加在所述信号输入端，使得所述开关晶体管的沟道区开启，使得施加在待恢复NMOS晶体管上的栅极电压小于所述第一电压，恢复待恢复NMOS晶体管的正偏压温度不稳定性。
可选的，所述第二电压的电压值为内核电压值，所述第一电压的电压值为零电压。
可选的，通过调整第一电阻和/或第二电阻的电阻值，使得施加在待恢复NMOS晶体管上的栅极电压发生改变。
与现有技术相比，本发明具有以下优点：
所述正偏压温度不稳定性的恢复电路包括：待恢复NMOS晶体管和恢复单元，所述待恢复NMOS晶体管的栅极与恢复单元相连接，所述恢复单元包括：开关晶体管，第一电阻和第二电阻，信号输入端，信号输出端，第一电压端，第二电压端，所述第一电压端用于提供负的第一工作电压；其中，所述开关晶体管的栅极与信号输入端相连接，所述开关晶体管的漏极与第一电压端相连接，所述开关晶体管的衬底与第二电压端相连接，所述开关晶体管的源极与第二电阻的一端相连接，所述第二电阻的另一端与信号输出端相连接，所述第一电阻的一端与信号输入端相连接，所述第一电阻的另一端与信号输出端相连接。当信号输入端输入电压使得所述开关晶体管的沟道区开启时，由于所述第一电压端为负电压，通过调整第一电阻和第二电阻的阻值，可以使得施加在待恢复NMOS晶体管的栅极电压为负电压，从而能获得更好的PBTI特性恢复效果。
附图说明
图1为不同栅介质层材料对应的NMOS晶体管因为正偏压温度不稳定性所造成的阈值电压偏移值的比较图；
图2为本发明实施例的正偏压温度不稳定性的恢复电路的结构示意图；
图3为本实施例的待恢复NMOS晶体管处于工作状态时的工作原理图；
图4为本实施例的待恢复NMOS晶体管处于恢复状态时的工作原理图。
具体实施方式
发明人经过研究发现，正偏压温度不稳定性具有明显的恢复效应。由于NMOS晶体管的沟道区开启需要施加正偏置栅极电压，而高K/金属栅极堆叠结构容易捕获高K栅介质层和Si中的电子，容易使得具有高K金属栅极堆叠结构的NMOS晶体管的阈值电压发生偏移，使得NMOS晶体管发生PBTI特性。当所述栅极电压变小时，即所述栅极电压的绝对值变小或变为负偏置栅极电压时，NMOS晶体管能恢复到较正常的状态，且当所述栅极电压的绝对值变为负偏置栅极电压时，NMOS晶体管能更快更好地恢复到较正常的状态。但由于现有的集成电路中施加在栅极上的工作电压值往往是固定的，为内核电压或零电压，当NMOS晶体管处于非工作模式下，将零电压施加在NMOS晶体管的栅极上，虽然可以使得NMOS晶体管的PBTI特性恢复，但恢复效果不佳。
为此，发明人经过研究，提出了一种正偏压温度不稳定性的恢复电路，包括：待恢复NMOS晶体管和恢复单元，所述待恢复NMOS晶体管的栅极与恢复单元相连接，所述恢复单元包括：开关晶体管，第一电阻和第二电阻，信号输入端，信号输出端，第一电压端，所述第一电压端用于提供负的第一工作电压，第二电压端；其中，所述开关晶体管的栅极与信号输入端相连接，所述开关晶体管的漏极与第一电压端相连接，所述开关晶体管的衬底与第二电压端相连接，所述开关晶体管的源极与第二电阻的一端相连接，所述第二电阻的另一端与信号输出端相连接，所述第一电阻的一端与信号输入端相连接，所述第一电阻的另一端与信号输出端相连接。
利用本发明实施例的开关晶体管来控制所述待恢复NMOS晶体管是否处于恢复状态，当所述开关晶体管的沟道区开启时，由于所述第一电压端的第一工作电压为负电压，通过调整第一电阻和第二电阻的阻值，可以使得施加在待恢复NMOS晶体管的栅极电压为负电压，从而能获得更好的PBTI特性恢复效果。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。
请参考图2，为本发明实施例的一种正偏压温度不稳定性的恢复电路的结构示意图，具体包括：NMOS增强型晶体管10，所述NMOS增强型晶体管10为待恢复NMOS晶体管；与所述NMOS增强型晶体管10的栅极相连接的恢复单元20，所述恢复单元20包括：信号输入端24，用于输入第一电压或第二电压，所述第一电压控制NMOS增强型晶体管10处于恢复状态，所述第二电压控制NMOS增强型晶体管10处于工作状态；信号输出端25，所述恢复单元20通过信号输出端25与NMOS增强型晶体管10的栅极相连接，通过所述信号输出端25控制所述NMOS增强型晶体管10是否处于恢复状态；PMOS增强型晶体管21，所述PMOS增强型晶体管21为开关晶体管，用于控制信号输出端25的电压；第一电阻22、第二电阻23，用于调节施加在NMOS增强型晶体管10的栅极上的电压；第一电压端26，用于提供第一工作电压，所述第一工作电压为负电压；第二电压端27，用于提供第二工作电压；其中，所述PMOS增强型晶体管21的栅极与信号输入端24相连接，所述PMOS增强型晶体管21的漏极与第一电压端26相连接，所述PMOS增强型晶体管21的衬底与第二电压端27相连接，所述PMOS增强型晶体管21的源极与第二电阻23的一端相连接，所述第二电阻23的另一端与信号输出端25相连接；所述第一电阻22的一端与信号输入端24相连接，所述第一电阻22的另一端与信号输出端25相连接。
具体的，由于NMOS晶体管工作时，栅极电压主要为正偏置栅极电压。与NMOS耗尽型晶体管相比，NMOS增强型晶体管在工作时栅极电压全部为正偏置，且所述栅极电压的绝对值更大，更容易造成正偏压温度不稳定性，更容易使得NMOS晶体管的阈值电压和饱和漏极电流发生漂移，会降低NMOS晶体管的速度，并加大晶体管间的失配性，最终导致电路失效。因此，在本实施例中，所述待恢复NMOS晶体管为NMOS增强型晶体管10。所述NMOS增强型晶体管10的衬底和源极与接地端相连接，所述NMOS增强型晶体管10的漏极与第三电压端相连接，所述第三电压端用于提供第三工作电压，所述NMOS增强型晶体管10的栅极与所述恢复单元20的信号输出端25相连接。在本发明实施例中，所述待恢复NMOS晶体管为具有高K/金属栅极堆叠结构的NMOS增强型晶体管。本发明实施例的高K金属栅极堆叠结构包括位于半导体衬底表面的高K栅介质层和位于所述高K栅介质层表面的金属栅极。由于所述高K栅介质层中的间隙氧原子和带正电的氧空穴很多，对阈值电压不稳定性的影响很大，他们容易捕获高K栅介质层和Si中的电子从而产生快速充放电现象，更容易产生正偏压温度不稳定性。因此，需要采用本发明实施例的正偏压温度不稳定性的恢复电路对待恢复NMOS晶体管进行恢复。
在本发明实施例中，所述第三工作电压、第二工作电压和第二电压的电压值相等，都为内核（Core）电压值，所述第一电压的电压值为零电压，所述第一工作电压的电压值为负的内核电压值或负的I/O电压值。所述内核电压值为集成电路内部的工作电压值，所述I/O电压值为集成电路输入输出接口处的工作电压值。所述内核电压值为1V、1.2V、1.5V或1.8V，所述I/O电压值为1.8V、2.5V、3.3V或5V。在本实施例中，所述第三工作电压、第二工作电压和第二电压的电压值都为1.2V，所述第一工作电压的电压值为-1.8V。
当所述恢复单元20的信号输出端25输出1.2V的电压时，由于NMOS增强型晶体管10的衬底的电压为零电压，栅极-衬底的偏置电压为正偏置，NMOS增强型晶体管10导通，所述NMOS增强型晶体管10处于正常工作模式。当所述恢复单元20的信号输出端25输出负电压时，由于所述负电压小于现有技术中的零电压，使得NMOS增强型晶体管10的栅极-衬底的偏置电压为负偏置，所述NMOS增强型晶体管10的沟道区截止，所述NMOS增强型晶体管10处于恢复模式。所述NMOS增强型晶体管10可以为某个电路中的其中一个MOS晶体管，也可以为用于晶体管可靠性测试的测试晶体管。所述NMOS增强型晶体管10可以为集成电路内核（Core）区的晶体管，也可以为集成电路输入输出接口（I/O）区的晶体管。在本实施例中，所述NMOS增强型晶体管10为集成电路内核（Core）区的晶体管，由于集成电路内核（Core）区对器件的集成度较高，所述NMOS增强型晶体管10的栅极结构为高K/金属栅极堆叠结构。
在本实施例中，所述开关晶体管为PMOS增强型晶体管21，所述PMOS增强型晶体管21的漏极与第一电压端26相连接，所述PMOS增强型晶体管21的衬底与第二电压端27相连接，所述第一电压端施加的第一工作电压为-1.8V的负电压，所述第二电压端施加的第二工作电压为1.2V的正电压。在其他实施例中，所述第一电压端施加的第一工作电压也可以为其他负电压，例如其他负的I/O电压或负的内核电压。由于所述I/O电压值的绝对值大于内核电压值的绝对值，利用所述较大绝对值的I/O电压值可以使得恢复单元20的信号输出端25可选择的输出电压范围较大，从而可以获得一个更好的负电压来恢复待恢复NMOS晶体管的正偏压温度不稳定性。
在本发明实施例中，所述开关晶体管为I/O区的晶体管，在其他实施例中，所述开关晶体管也可以为内核区的晶体管。由于内核区的集成电路集成度要求高，因此，内核区的晶体管的栅极结构需要采用高K金属栅极堆叠结构，而I/O区的集成电路的驱动电流较大，I/O区的晶体管尺寸较大，不需要形成高K/金属栅极堆叠结构，可以降低制作成本，本发明实施例的开关晶体管为I/O区的晶体管，可以降低成本。
当等于第二工作电压的第二电压施加在信号输入端24时，由于PMOS增强型晶体管21的栅极-衬底的偏置电压为0V，所述PMOS增强型晶体管21的沟道区关闭，所述第二电压直接施加在NMOS增强型晶体管10的栅极上，由于所述第三工作电压、第二工作电压和第二电压的电压值相等，都为1.2V，使得所述NMOS增强型晶体管10处于工作状态。
当为零电压的第一电压施加在信号输入端24时，由于PMOS增强型晶体管21的栅极-衬底的偏置电压为-1.2V，所述PMOS增强型晶体管21的沟道区开启，所述PMOS增强型晶体管21的源极的电压约等于-1.8V，所述第二电阻23靠近PMOS增强型晶体管21的源极一端的电压约等于-1.8V，通过调整所述第一电阻22和第二电阻23的阻值，可以使得施加在NMOS增强型晶体管10的栅极上的电压为负电压，且所述负电压的绝对值较大，从而能获得更好的PBTI特性的恢复效果。且通过调整所述第一电阻和第二电阻的阻值，既能保证待恢复NMOS晶体管的栅极电压的绝对值较大，提高NBTI特性的恢复效果，又能防止待恢复NMOS晶体管的栅极电压过大，容易造成栅氧化层击穿。在本实施例中，所述第一电阻和第二电阻为电阻值固定的电阻，所述第一电阻和第二电阻的阻值范围为10欧姆~1000欧姆。在其他实施例中，所述第一电阻和/或第二电阻为可调电阻，可以更方便的调节待恢复NMOS晶体管的栅极电压。
在其他实施例中，当所述待恢复NMOS晶体管为NMOS增强型晶体管，所述NMOS增强型晶体管的栅极结构可以为SiO2/多晶硅栅堆叠结构，也可以为高K/金属栅极堆叠结构。所述NMOS增强型晶体管的衬底和源极与接地端相连接，所述NMOS增强型晶体管的漏极与第三电压端相连接，所述第三电压端用于提供第三工作电压，所述开关晶体管为PMOS耗尽型晶体管，所述第三工作电压和第二电压的电压值相等，都为内核电压值，所述第一电压和第二工作电压的电压值相等，都为零电压，所述第一工作电压的电压值为负的内核电压值或负的I/O电压值，使得所述第一电压能控制待恢复NMOS晶体管处于恢复状态，所述第二电压能控制待恢复NMOS晶体管处于工作状态。
在其他实施例中，当所述待恢复NMOS晶体管为NMOS耗尽型晶体管，所述NMOS耗尽型晶体管的栅极结构可以为SiO2/多晶硅栅堆叠结构，也可以为高K金属栅极堆叠结构。所述NMOS耗尽型晶体管的源极与接地端相连接，所述NMOS增强型晶体管的漏极和衬底与第三电压端相连接，所述第三电压端用于提供第三工作电压，所述开关晶体管为PMOS增强型晶体管，所述第三工作电压、第二工作电压和第二电压的电压值相等，都为内核电压值，所述第一电压的电压值为零电压，所述第一工作电压的电压值为负的内核电压值或负的I/O电压值，使得所述第一电压能控制待恢复NMOS晶体管处于恢复状态，所述第二电压能控制待恢复NMOS晶体管处于工作状态。
在其他实施例中，当所述待恢复NMOS晶体管为NMOS耗尽型晶体管，所述NMOS耗尽型晶体管的栅极结构可以为SiO2/多晶硅栅堆叠结构，也可以为高K金属栅极堆叠结构。所述NMOS耗尽型晶体管的漏极与接地端相连接，所述NMOS增强型晶体管的源极和衬底与第三电压端相连接，所述第三电压端用于提供第三工作电压，所述开关晶体管为PMOS耗尽型晶体管，所述第三工作电压和第二电压的电压值相等，都为内核电压值，所述第一电压和第二工作电压的电压值相等，都为零电压，所述第一工作电压的电压值为负的内核电压值或负的I/O电压值，使得所述第一电压能控制待恢复NMOS晶体管处于恢复状态，所述第二电压能控制待恢复NMOS晶体管处于工作状态。
本发明实施例还提供了一种利用所述正偏压温度不稳定性的恢复电路的恢复方法，包括：
当所述待恢复NMOS晶体管处于工作状态时，将第二电压施加在所述信号输入端，使得所述开关晶体管的沟道区关闭，所述第二电压施加在待恢复NMOS晶体管的栅极上，使得所述待恢复NMOS晶体管正常工作；
当所述待恢复NMOS晶体管处于恢复状态时，将第一电压施加在所述信号输入端，使得所述开关晶体管的沟道区开启，使得施加在待恢复NMOS晶体管上的栅极电压小于所述第二电压，恢复待恢复NMOS晶体管的正偏压温度不稳定性。
具体的，请参考图3，为本实施例的待恢复NMOS晶体管处于工作状态时的工作原理图。在本实施例中，所述第一工作电压为-1.8V，所述第二工作电压为1.2V，第三工作电压为1.2V，第一电压为0V，第二电压为1.2V。
在其他实施例中，所述第三工作电压、第二工作电压和第二电压的电压值相等，都为内核电压值，所述第一电压的电压值为零电压，所述第一工作电压的电压值为负的内核电压值或负的I/O电压值。所述内核电压值为1V、1.2V、1.5V或1.8V，所述I/O电压值为1.8V、2.5V、3.3V或5V。
将1.2V的第二电压施加在所述信号输入端24上，由于PMOS增强型晶体管21的衬底施加有1.2V的第二工作电压，使得所述PMOS增强型晶体管21的栅极电压零偏，所述PMOS增强型晶体管21的沟道区关闭，使得所述第二电压通过信号输出端25全部加载在NMOS增强型晶体管10的栅极上，如图中的箭头所示，使得所述NMOS增强型晶体管10的栅极电压为正偏压，所述NMOS增强型晶体管10正常工作，即所述待恢复NMOS晶体管正常工作。由于所述信号输入端24输入的电压和信号输出端25的输出的电压相同，都为1.2V，且现有技术让所述待恢复NMOS晶体管正常工作时也需要将1.2V的电压施加在NMOS增强型晶体管的栅极上，本发明实施例不需要改变待恢复NMOS晶体管正常的栅极电压的大小，就能使得所述待恢复NMOS晶体管正常工作。
请参考图4，为本实施例的待恢复NMOS晶体管处于恢复状态时的工作原理图。将0V的第一电压施加在所述信号输入端24，由于PMOS增强型晶体管21的衬底施加有1.2V的第二工作电压，使得所述PMOS增强型晶体管21的栅极电压反偏，所述PMOS增强型晶体管21的沟道区开启，第一电压端的第一工作电压-1.8V通过所述PMOS增强型晶体管21的沟道区加载在第二电阻23靠近PMOS增强型晶体管21的一端，由于所述第一电阻22、第二电阻23、PMOS增强型晶体管21的源/漏区串联而成，通过所述第一电阻22、第二电阻23的电流如图中的箭头，使得所述第一电阻22和第二电阻23之间的电压值小于所述第一电压，大于第一工作电压，即施加在NMOS增强型晶体管10的栅极电压小于第一电压，大于第一工作电压，利用本实施例的恢复电路能获得更好的PBTI特性的恢复效果。且通过调整所述第一电阻和第二电阻的阻值，既能保证待恢复NMOS晶体管的栅极电压较小，提高PBTI特性的恢复效果，又能防止待恢复NMOS晶体管的栅极电压过小，容易造成栅氧化层击穿。
在其他实施例中，当待恢复NMOS晶体管为NMOS耗尽型晶体管，或当所述开关晶体管为PMOS耗尽型晶体管时，通过调整待恢复NMOS晶体管和开关晶体管衬底上施加的电压，也可以使得所述第一电压能控制待恢复NMOS晶体管处于恢复状态，所述第二电压能控制待恢复NMOS晶体管处于工作状态。
综上，本发明实施例的正偏压温度不稳定性的恢复电路包括：待恢复NMOS晶体管和恢复单元，所述待恢复NMOS晶体管的栅极与恢复单元相连接，所述恢复单元包括：开关晶体管，第一电阻和第二电阻，信号输入端，信号输出端，第一电压端，第二电压端，所述第一电压端用于提供负的第一工作电压；其中，所述开关晶体管的栅极与信号输入端相连接，所述开关晶体管的漏极与第一电压端相连接，所述开关晶体管的衬底与第二电压端相连接，所述开关晶体管的源极与第二电阻的一端相连接，所述第二电阻的另一端与信号输出端相连接，所述第一电阻的一端与信号输入端相连接，所述第一电阻的另一端与信号输出端相连接。当信号输入端输入电压使得所述开关晶体管的沟道区开启时，由于所述第一电压端为负电压，通过调整第一电阻和第二电阻的阻值，可以使得施加在待恢复NMOS晶体管的栅极电压为负电压，从而能获得更好的PBTI特性恢复效果。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (13)
1.一种正偏压温度不稳定性的恢复电路，其特征在于，
包括：待恢复NMOS晶体管和恢复单元，所述待恢复NMOS晶体管的栅极与恢复单元相连接，所述恢复单元包括：
信号输入端，用于输入第一电压或第二电压，所述第一电压控制待恢复NMOS晶体管处于恢复状态，所述第二电压控制待恢复NMOS晶体管处于工作状态；
信号输出端，所述恢复单元通过信号输出端与待恢复NMOS晶体管的栅极相连接，通过所述信号输出端控制所述待恢复NMOS晶体管是否处于恢复状态；
开关晶体管，用于控制所述信号输出端的电压；
第一电阻和第二电阻，用于调节施加在待恢复NMOS晶体管的栅极上的电压；
第一电压端，用于提供第一工作电压，所述第一工作电压为负电压；
第二电压端，用于提供第二工作电压；
其中，所述开关晶体管的栅极与信号输入端相连接，所述开关晶体管的漏极与第一电压端相连接，所述开关晶体管的衬底与第二电压端相连接，所述开关晶体管的源极与第二电阻的一端相连接，所述第二电阻的另一端与信号输出端相连接，所述第一电阻的一端与信号输入端相连接，所述第一电阻的另一端与信号输出端相连接。
2.如权利要求1所述的正偏压温度不稳定性的恢复电路，其特征在于，所述待恢复NMOS晶体管为NMOS增强型晶体管，所述NMOS增强型晶体管的衬底和源极与接地端相连接，所述NMOS增强型晶体管的漏极与第三电压端相连接，所述第三电压端用于提供第三工作电压，所述开关晶体管为PMOS增强型晶体管，所述第三工作电压、第二工作电压和第二电压的电压值相等，都为内核电压值，所述第一电压的电压值为零电压，所述第一工作电压的电压值为负的内核电压值或负的I/O电压值。
3.如权利要求1所述的正偏压温度不稳定性的恢复电路，其特征在于，所述待恢复NMOS晶体管为NMOS耗尽型晶体管，所述NMOS耗尽型晶体管的源极与接地端相连接，所述NMOS耗尽型晶体管的漏极和衬底与第三电压端相连接，所述第三电压端用于提供第三工作电压，所述开关晶体管为PMOS增强型晶体管，所述第三工作电压、第二工作电压和第二电压的电压值相等，都为内核电压值，所述第一电压的电压值为零电压，所述第一工作电压的电压值为负的内核电压值或负的I/O电压值。
4.如权利要求1所述的正偏压温度不稳定性的恢复电路，其特征在于，所述待恢复NMOS晶体管为NMOS增强型晶体管，所述NMOS增强型晶体管的衬底和源极与接地端相连接，所述NMOS增强型晶体管的漏极与第三电压端相连接，所述第三电压端用于提供第三工作电压，所述开关晶体管为PMOS耗尽型晶体管，所述第三工作电压和第二电压的电压值相等，都为内核电压值，所述第一电压和第二工作电压的电压值相等，都为零电压，所述第一工作电压的电压值为负的内核电压值或负的I/O电压值。
5.如权利要求1所述的正偏压温度不稳定性的恢复电路，其特征在于，所述待恢复NMOS晶体管为NMOS耗尽型晶体管，所述NMOS耗尽型晶体管的漏极与接地端相连接，所述NMOS耗尽型晶体管的源极和衬底与第三电压端相连接，所述第三电压端用于提供第三工作电压，所述开关晶体管为PMOS耗尽型晶体管，所述第三工作电压和第二电压的电压值相等，都为内核电压值，所述第一电压和第二工作电压的电压值相等，都为零电压，所述第一工作电压的电压值为负的内核电压值或负的I/O电压值。
6.如权利要求2至5任意一项所述的正偏压温度不稳定性的恢复电路，其特征在于，所述内核电压值为1V、1.2V、1.5V或1.8V，所述I/O电压值为1.8V、2.5V、3.3V或5V。
7.如权利要求1所述的正偏压温度不稳定性的恢复电路，其特征在于，所述待恢复NMOS晶体管的栅极结构为高K/金属栅极堆叠结构。
8.如权利要求1所述的正偏压温度不稳定性的恢复电路，其特征在于，所述第一电阻和/或第二电阻的电阻值可调。
9.如权利要求1所述的正偏压温度不稳定性的恢复电路，其特征在于，所述第一电阻和第二电阻的电阻值范围为10欧姆～1000欧姆。
10.如权利要求1所述的正偏压温度不稳定性的恢复电路，其特征在于，所述待恢复NMOS晶体管为电路中的其中一个晶体管或用于晶体管可靠性测试的测试晶体管。
11.一种利用如权利要求1至10任意一项所述的正偏压温度不稳定性的恢复电路的恢复方法，其特征在于，包括：
当所述待恢复NMOS晶体管处于工作状态时，将第二电压施加在所述信号输入端，使得所述开关晶体管的沟道区关闭，所述第二电压施加在待恢复NMOS晶体管的栅极上，使得所述待恢复NMOS晶体管正常工作；
当所述待恢复NMOS晶体管处于恢复状态时，将第一电压施加在所述信号输入端，使得所述开关晶体管的沟道区开启，使得施加在待恢复NMOS晶体管上的栅极电压小于所述第一电压，恢复待恢复NMOS晶体管的正偏压温度不稳定性。
12.如权利要求11所述的恢复方法，其特征在于，所述第二电压的电压值为内核电压值，所述第一电压的电压值为零电压。
13.如权利要求11所述的恢复方法，其特征在于，通过调整第一电阻和/或第二电阻的电阻值，使得施加在待恢复NMOS晶体管上的栅极电压发生改变。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210149008.5A CN103427827B (zh) | 2012-05-14 | 2012-05-14 | 正偏压温度不稳定性的恢复电路和恢复方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210149008.5A CN103427827B (zh) | 2012-05-14 | 2012-05-14 | 正偏压温度不稳定性的恢复电路和恢复方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103427827A CN103427827A (zh) | 2013-12-04 |
| CN103427827B true CN103427827B (zh) | 2016-01-06 |
Family
ID=49652087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210149008.5A Active CN103427827B (zh) | 2012-05-14 | 2012-05-14 | 正偏压温度不稳定性的恢复电路和恢复方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103427827B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105790741B (zh) * | 2014-12-25 | 2018-12-21 | 中芯国际集成电路制造(上海)有限公司 | 正偏压温度不稳定性的恢复装置和恢复方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102437025A (zh) * | 2011-12-02 | 2012-05-02 | 南京大学 | 一种消除pmos中负偏压温度不稳定性影响的方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7642864B2 (en) * | 2008-01-29 | 2010-01-05 | International Business Machines Corporation | Circuits and design structures for monitoring NBTI (negative bias temperature instability) effect and/or PBTI (positive bias temperature instability) effect |
-
2012
- 2012-05-14 CN CN201210149008.5A patent/CN103427827B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102437025A (zh) * | 2011-12-02 | 2012-05-02 | 南京大学 | 一种消除pmos中负偏压温度不稳定性影响的方法 |
Non-Patent Citations (1)
| Title |
|---|
| "Reliability monitoring ring osicllator structures for isolated/combined NBTI and PBTI measurement in high-k metal gate technologies";Jae－Joon Kim etal;《Reliability Physics Symposium （IRPS）,2011 IEEE International》;20110414;47-50 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103427827A (zh) | 2013-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4257971B2 (ja) | 二重ゲート電界効果トランジスタのゲート信号印加方法 | |
| US11190187B2 (en) | Temperature instability-aware circuit | |
| CN102760764B (zh) | 半导体器件 | |
| CN103023469A (zh) | 一种栅压自举开关电路 | |
| Dagtekin et al. | Impact of Super-Linear Onset, Off-Region Due to Uni-Directional Conductance and Dominant $\mathrm {C} _ {\text {GD}} $ on Performance of TFET-Based Circuits | |
| CN103424684B (zh) | 偏压温度不稳定性的检测电路及检测方法 | |
| CN104201175A (zh) | 一种基于薄膜晶体管的反相器 | |
| Yojo et al. | Reconfigurable back enhanced (BE) SOI MOSFET used to build a logic inverter | |
| US10230363B2 (en) | Electronic switching device with reduction of leakage currents and corresponding control method | |
| Narang et al. | Simulation study for dual material gate hetero-dielectric TFET: Static performance analysis for analog applications | |
| CN103427827B (zh) | 正偏压温度不稳定性的恢复电路和恢复方法 | |
| JPWO2020044168A5 (zh) | ||
| CN103187964B (zh) | 负偏压温度不稳定性的恢复电路和恢复方法 | |
| CN104101823B (zh) | 半导体测试结构及测试方法 | |
| Sunamura et al. | High-voltage complementary BEOL-FETs on Cu interconnects using n-type IGZO and p-type SnO dual oxide semiconductor channels | |
| CN105790741A (zh) | 正偏压温度不稳定性的恢复装置和恢复方法 | |
| CN206003781U (zh) | Mos晶体管 | |
| Hatta et al. | The effect of gate oxide thickness and drain bias on NBTI degradation in 45nm PMOS | |
| Husaini et al. | Electrical characteristics comparison between partially-depleted SOI and n-MOS devices investigation using Silvaco | |
| CN102468743B (zh) | 一种使能控制电路 | |
| Gupta et al. | MOSFET sub-threshold current reduction by varying substrate doping | |
| Manavizadeh et al. | Effects of the spacer length on the high-frequency nanoscale field effect diode performance | |
| Parihar et al. | Sensitivity analysis of steep subthreshold slope (s-slope) in junctionless nanotransistors | |
| Galadi | Dynamic model of power Mosfet for Spice circuit simulation | |
| Biswas | Tunnel field effect transistors: from steep-slope electronic switches to energy efficient logic applications |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |