CN102422611A - 通信电缆 - Google Patents

通信电缆 Download PDF

Info

Publication number
CN102422611A
CN102422611A CN2010800204348A CN201080020434A CN102422611A CN 102422611 A CN102422611 A CN 102422611A CN 2010800204348 A CN2010800204348 A CN 2010800204348A CN 201080020434 A CN201080020434 A CN 201080020434A CN 102422611 A CN102422611 A CN 102422611A
Authority
CN
China
Prior art keywords
serial
parallel
signal
circuit
conversion circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800204348A
Other languages
English (en)
Inventor
增田耕平
末永宽
柴田修
齐藤义行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN102422611A publication Critical patent/CN102422611A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission

Abstract

在电缆主体的一端所设置的串行-并行变换电路将第一串行信号变换为并行信号之后输入到并行信号线。在电缆主体的另一端所设置的并行-串行变换电路将从并行信号线输出的并行信号变换为第二串行信号之后输出到外部。

Description

通信电缆
技术领域
本发明涉及能够进行高速的信号传输的通信电缆。
背景技术
近年来，设备之间、设备内的数字接口的高速化正在发展，但是对于并列发送多个信号的并行接口，信号传输速度变得越快，越难以取得各信号的同步，信号传输的高速化变得困难。因此，HDMI(High-DefinitionMultimedia Interface)、USB(Universal Serial Bus)等适于信号传输的高速化的串行接口，渗透在计算机终端、AV设备等电子设备中，伴随于此，被传输的信号的传送速度也变得高速化。但是，由于在电缆内传输的信号的高速化而通信电缆中的信号的衰减变大，进而来自电缆的放射噪声也增加。而且，在上述的各种高速接口标准中，规定了电缆连接器以及基板连接器的形状、端子数，所以基本上不能进行连接器的形状变更、端子数的扩展。
一直以来，作为补偿通信电缆中的信号的衰减的技术，存在：通过内置在发送LSI中的预加重(Pre-emphasis)电路，在发送前预先使信号放大的技术；通过内置在接收LSI或电缆插头中的均衡(equalizing)电路来提高高频波段的衰减特性的技术等。但是，可以预测今后会进一步发展传输信号的高速化，可以想象即使使用现有的技术，也难以补偿通信电缆中的高频波段的衰减特性。
与此相对，在专利文献1中公开了如下构成：通过在电缆内部形成了光波导的软性电缆的波导的一端设置并行-串行变换电路以及电-光变换电路，在波导另一端设置光-电变换电路以及串行-并行变换电路，从而通过软性电缆来对信号进行光传输。在该构成中，通过进行在高频波段的衰减少的光传输，实现了高速串行信号传输的高速化和来自电缆的噪声放射的降低。
现有技术文献
专利文献
专利文献1：JP特表2007-536563号公报
发明内容
发明要解决的课题
但是，在专利文献1中，因为需要光-电变换电路和电-光变换电路，所以电缆中的耗电增大。
本发明的主要目的是提供一种能够进行高速的信号传输并且噪声辐射少的通信电缆、和使用于该通信电缆的插头。
用于解决课题的手段
本发明的第一形式具有：
电缆主体，其具有并行信号线；
串行-并行变换电路，其设置在所述电缆主体的一端，将从外部提供的第一串行信号变换为并行信号之后输入到所述并行信号线；和
并行-串行变换电路，其设置在所述电缆主体的另一端，将从所述并行信号线输出的所述并行信号变换为第二串行信号后输出到外部。
此外，本发明的第二形式具有：
电缆主体，其具有并行信号线；
第一插头，其设置在所述电缆主体的一端，用于将所述并行信号线的一端连接到外部；
第二插头，其设置在所述电缆主体的另一端，用于将所述并行信号线的另一端连接到外部；
串行-并行变换电路，其设置于所述第一插头，用于将从外部提供给所述第一插头的第一串行信号变换为并行信号之后输出到所述并行信号线；和
并行-串行变换电路，其设置于所述第二插头，用于将从所述并行信号线提供给所述第二插头的所述并行信号变换为第二串行信号之后输出到外部。
在具有这种构成的本发明中，通过串行-并行变换电路将第一串行信号变换为并行信号之后，在电缆主体中传输，所以作为信号整体，能够在维持传输速度的基础上，使在电缆主体内传输的并行信号各自的传输速度比第一串行信号低。据此，能够不降低通信电缆本身的传输速度地降低在电缆主体内传输的信号的衰减。而且，因为传输速度变低，所以在电缆内传输的信号的频率也变低。因为从信号线辐射的噪声的量与信号频率的平方成比例，所以在能够降低在电缆内传输的信号的频率的本发明中，能够减小噪声辐射。
另外，在本发明中，存在如下形态：
所述第一串行信号、第二串行信号是串行差动信号，
所述并行信号是并行差动信号。
根据该形态，能够作为使用了差动传输的接口的通信电缆来使用，而且还能够进一步降低来自电缆主体的噪声辐射。
此外，在本发明中，存在如下形态：
所述第一串行信号、第二串行信号是串行单端信号，
所述并行信号是并行差动信号。
根据该形态，因为在电缆主体中传输并行差动信号，所以能够进一步降低来自电缆的噪声辐射。
此外，在本发明中，存在如下形态：
所述第一串行信号是串行差动信号，
所述并行信号是并行单端信号，
所述第二串行信号是串行差动信号。
根据该形态，因为在电缆主体中传输并行单端信号，所以与传输并行差动信号的构成相比，能够减少信号线从而使电缆变细。
此外，在本发明中，存在如下形态：
所述串行-并行变换电路按照所述并行信号的振幅比所述第一串行信号的振幅小的方式生成所述并行信号。
根据该形态，由于在电缆主体中传输的信号的速度较低和信号振幅较小，从而能够进一步降低来自电缆主体的噪声辐射。另外，若所述串行-并行变换电路是电压驱动的电路，则通过降低所述串行-并行变换电路的驱动电压，能够使所述并行信号的振幅比所述第二串行信号的振幅小。此外，若所述串行-并行变换电路是电流驱动的电路，则通过降低所述串行-并行变换电路的驱动电流，能够使所述并行信号的振幅比所述第二串行信号的振幅小。
此外，在本发明中，存在如下形态：
所述串行-并行变换电路按照所述并行信号各自的输出定时相互错开的方式生成所述并行信号。
根据该形态，因为并行信号各自的信号过渡的定时不同，所以与各个信号同时过渡的情况相比，能够进一步降低来自电缆主体的噪声辐射。另外，该形态可以通过在构成所述并行信号线的多个信号线各自的输入端附加延迟量相互不同的第一延迟线来实现。在该情况下，优选还在所述信号线各自的输出端附加第二延迟线，并使所述信号线各自中的所述第一延迟线的延迟量与所述第二延迟线的延迟量的合计值在全部所述信号线中相等。如此，能够使从信号线输入到并行-串行变换电路的各数据的输入定时在全部数据中一致，不用设置定时调整电路就能够将并行-串行变换电路中的变换精度维持得较高。
此外，在本发明中，存在如下形态：
所述串行-并行变换电路按照所述并行信号的信号过渡所需的时间比所述第一串行信号的信号过渡所需的时间长的方式生成所述并行信号。
根据该形态，通过使并行信号的信号过渡所需的时间(上升沿时间、下降沿时间)变长，能够进一步使信号中包含的频率分量低频化，结果能够进一步降低信号衰减并且进一步降低噪声辐射。该形态可以通过使所述串行-并行变换电路的输出驱动电路的电流能力比所述并行-串行变换电路的电流能力小、或者在所述串行-并行变换电路的输出端设置低通滤波器来实现。
此外，在本发明中，存在如下形态：
在所述串行-并行变换电路的信号输出部和所述并行-串行变换电路的信号输入部中的至少一方设置共模抑制电路。
根据该形态，通过共模抑制电路来改善差动信号的偏斜(skew)，所以能够降低来自电缆主体的共模噪声的放射。据此能够防止由于较大的共模分量流入而产生的电路的误动作。
此外，在本发明中，存在如下形态：
在所述串行-并行变换电路的信号输入部和所述并行-串行变换电路的信号输出部中的至少一方设置共模抑制电路。
根据该形态，通过共模抑制电路来改善差动信号的内偏斜，所以能够防止由于较大的共模分量流入而产生的电缆内外的电路中的误动作。
此外，在本发明中，存在如下形态：
在所述串行-并行变换电路的信号输入部和所述并行-串行变换电路的信号输出部中的至少一方设置ESD保护电路。
根据该形态，即使在第一、第二插头的端子部由于人体接触等而产生ESD(Electrostatic Discharge)，也能够防止在第一、第二插头的内部电路中输入瞬时大电压信号，电缆的ESD耐性提高。
此外，在本发明中，存在如下形态：
在所述串行-并行变换电路的信号输出部设置加重电路。
根据该形态，通过利用加重电路来放大并行信号能够补偿在使电缆主体内部的信号线变细的情况下产生的信号衰减的增大。其结果，电缆的小型化成为可能。
此外，在本发明中，存在如下形态：
在所述并行-串行变换电路的信号输入部设置均衡电路。
根据该形态，通过利用均衡电路来均衡并行信号能够补偿在使电缆内部的信号线变细的情况下产生的信号衰减的增大。其结果，电缆的小型化成为可能。
发明效果
根据本发明的通信电缆，通过串行-并行变换电路将串行信号变换为并行信号之后在电缆主体中传输，从而在电缆主体内传输的信号的传输速度变低。据此，不用降低通信电缆本身的传输速度，就能够降低在电缆主体内传输的信号的衰减，能够使信号传输高速化。此外，因为在电缆主体内传输的信号的频率变低，所以能够抑制来自信号线的噪声辐射(具有与信号频率的平方成比例的特性)。而且，在各种高速接口标准中，基本上不能进行连接器的形状变更、端子数的扩展，而在本发明中，不用进行连接器的形状变更、端子数的扩展，就能够享受上述的效果。
附图说明
图1是本发明的实施方式1中的通信电缆的构成图。
图2(a)是串行的单端(single end)信号的波形图，(b)是并行的单端信号的波形图。
图3是本发明的实施方式2中的通信电缆的构成图。
图4(a)是串行的差动信号的波形图，(b)是并行的差动信号的波形图。
图5是本发明的实施方式3中的通信电缆的构成图。
图6是本发明的实施方式4中的通信电缆的构成图。
图7是本发明的实施方式5中的并行的单端信号的波形图。
图8A是本发明的实施方式6中的并行的单端信号的波形图。
图8B是实施方式6中的通信电缆的构成图。
图9(a)是本发明的实施方式7中的串行的单端信号的波形图，(b)是实施方式7中的并行的单端信号的波形图。
图10是本发明的实施方式8中的通信电缆的构成图。
图11是本发明的实施方式9中的通信电缆的构成图。
图12是本发明的实施方式10中的通信电缆的构成图。
图13是本发明的实施方式11中的通信电缆的构成图。
图14是本发明的实施方式12中的通信电缆的构成图。
具体实施方式
(实施方式1)
图1是表示本发明的实施方式1中的通信电缆的构成的图。本实施方式的通信电缆具备第一插头101、第二插头102、电缆主体103、第一内部基板104、第二内部基板105、串行-并行变换电路106、并行-串行变换电路107、第一串行单端信号线108、第二串行单端信号线109、以及并行单端信号线110。串行-并行变换电路106和并行-串行变换电路107是进行1∶4的串行-并行相互变换的变换电路。串行-并行变换电路106和并行-串行变换电路107的内部具备输出驱动电路106a、107a。输出驱动电路106a、107a可以是电压驱动电路，也可以是电流驱动电路。
电缆主体103是连接第一插头101和第二插头102的信号电缆。第一内部基板104是设置在第一插头101中的内部基板。第二内部基板105是设置在第二插头102中的内部基板。串行-并行变换电路106安装在第一内部基板104上。并行-串行变换电路107安装在第二内部基板105上。第一串行单端信号线108是从通信电缆外部传输信号并提供给第一插头101的信号线，连接于第一插头101的输入端。第二串行单端信号线109是连接于第二插头102的输出端的信号线，将从通信电缆(电缆主体103)传输来的信号从第二插头102输出到外部。并行单端信号线110是设置在电缆主体103内的信号线，在电缆主体103内传输信号。
串行-并行变换电路106将从第一串行单端信号线108提供的1条串行单端信号(第一串行信号)变换为4条并行单端信号之后输出到并行单端信号线110。并行-串行变换电路107将从并行单端信号线110提供的4条并行单端信号变换为1条串行单端信号(第二串行信号)之后输出到第二串行单端信号线109。
图2(a)表示在第一、第二串行单端信号线108、109中传输的串行单端信号的波形211，图2(b)表示在并行单端信号线110中传输的并行单端信号各自的波形212、213、214、215。在并行单端信号线110中传输的并行单端信号(通过1∶4的串行-并行变换而生成)的传输速度成为在第一、第二串行单端信号线108、109中传输的串行单端信号的传输速度的四分之一。因此，即使将在第一、第二串行单端信号线108、109中传输的串行单端信号的传输速度高速化，在并行单端信号线110中传输的并行单端信号的传输速度也不会变得高速(串行单端信号的传输速度的四分之一)。据此，能够在充分抑制了电缆主体中的信号的衰减的状态下实现高速的信号传输。此外，伴随在电缆主体103内传输的信号的传输速度的抑制，在电缆主体103内传输的信号的频率也变低。因为从信号线辐射的噪声量与传输的信号的频率的平方成比例，所以在本实施方式的构成中，能够减小从信号线辐射的噪声量。
另外，在本实施方式中，示出了串行-并行变换为1∶4的例子，但是串行-并行变换以及并行-串行变换可以是1∶N(N是正的整数)以及N∶1。此外，电缆主体103的用途不限定于1对的串行-并行变换。即，电缆主体103可以对应于多个串行-并行变换，所以可以含有多组串行-并行变换电路、并行-串行变换电路、以及与它们连接的信号线的组合的构成。此外，也可以在电缆主体103内并列设置其他信号线，例如可以在电缆主体103中包括电源线、控制线、时钟线。此外，电缆主体103内的各信号线可以是金属线、同轴线、软性电缆。此外，电缆主体103内的各信号线也可以是具备屏蔽(shield)的信号线。
(实施方式2)
图3是表示本发明的实施方式2中的通信电缆的构成的图。在图3中，对于与图1等同或同样的构成要素标注相同的符号，并且省略对它们的说明。
本实施方式的通信电缆具备：设置在第一内部基板104上的串行-并行变换电路306、设置在第二内部基板105上的并行-串行变换电路307、设置于第一插头101的第一串行差动信号线308、设置于第二插头102的第二串行差动信号线309、以及设置于电缆主体103的并行差动信号线310。第一、第二串行差动信号线308、309由信号线316、317构成。
串行-并行变换电路306将从第一串行差动信号线308输入的1对串行差动信号(第一串行信号)变换为4对并行差动信号后输出到并行差动信号线310。并行-串行变换电路307将从并行差动信号线310输入的4对并行差动信号变换为1对串行差动信号(第二串行信号)后输出到第二串行差动信号线309。
图4(a)表示在第一串行差动信号线308(信号线316、317)中传输的串行差动信号的波形420、421。波形420是在信号线316中传输的正信号的波形，波形421是在信号线317中传输的负信号的波形。图4(b)表示在并行差动信号线310中传输的并行差动信号的波形422、423。并行差动信号线310具备多个差动信号线对318。各差动信号线对318由信号线319、320构成。波形422是在各差动信号线对318中传输的正信号的波形，波形423是负信号的波形。
在并行差动信号线310中传输的并行差动信号(通过1∶4的串行-并行变换而生成)的传输速度，是在第一、第二串行差动信号线308、309中传输的串行差动信号的传输速度的四分之一。因此，即使将在第一、第二串行差动信号线308、309中传输的串行差动信号的传输速度高速化，在并行差动信号线310中传输的并行差动信号的传输速度也不会变得那么高速(串行差动信号的传输速度的四分之一)。据此，能够在充分抑制了电缆主体103中的信号衰减的状态下实现高速的信号传输。此外，伴随在电缆主体103内传输的信号的传输速度的抑制，在电缆主体内传输的信号的频率也变低。因为从信号线辐射的噪声量与传输的信号的频率的平方成比例，所以在本实施方式的构成中，能够减小从信号线辐射的噪声量。此外，因为传输差动信号时磁场消除效应发挥作用，所以在电缆主体103中进行并行差动传输的本实施方式中，能够进一步降低来自电缆主体103的噪声辐射，而且还能够提高从外部流入到电缆主体103的噪声的去除能力。具备这种构成的本实施方式的通信电缆，尤其能够有效地用作使用了差动传输的接口的通信电缆。
另外，在本实施方式中，示出了串行-并行变换为1∶4的例子，但是串行-并行变换以及并行-串行变换可以是1∶N(N是正的整数)以及N∶1。此外，本发明的通信电缆不限定于1对的串行-并行变换，为了对应于多个串行-并行变换，也可以含有多组串行-并行变换电路、并行-串行变换电路、以及与它们连接的信号线。此外，也可以在电缆主体103内并列设置其他信号线，例如可以包括电源线、控制线、时钟线。此外，电缆主体103内的各信号线可以是金属线、同轴线、平行金属线、绞线、软性电缆。此外，电缆主体103内的各信号线也可以是具备屏蔽的信号线。
(实施方式3)
图5是表示本发明的实施方式3中的通信电缆的构成的图。在图5中，对于与图1、图3相同的构成要素，使用相同的符号并省略说明。
在本实施方式中，特征在于具备串行-并行变换电路506和并行-串行变换电路507。串行-并行变换电路506将从第一串行单端信号线108提供的1条串行单端信号(第一串行信号)变换为4对并行差动信号之后输出到并行差动信号线310。并行-串行变换电路507将从并行差动信号线310提供的4对并行差动信号变换为1条串行单端信号(第二串行信号)之后输出到第二串行单端信号线109。
图2(a)表示在第一、第二串行单端信号线108、109中传输的串行单端信号的波形211，图4(b)表示在并行差动信号线310中传输的并行差动信号的波形422、423。并行差动信号线310具备多个差动信号线对318。各差动信号线对318由信号线319、320构成。波形422是在各差动信号线对318中传输的正信号的波形，波形423是负信号的波形。
在并行差动信号线310中传输的并行差动信号(通过1∶4的串行-并行变换而生成)的传输速度，是在第一、第二串行单端信号线108、109中传输的串行单端信号的传输速度的四分之一。因此，即使将在第一、第二串行信号线108、109中传输的串行单端信号的传输速度高速化，在并行差动信号线310中传输的并行差动信号的传输速度也不会变得高速(串行单端信号的传输速度的四分之一)。据此，能够在充分抑制了电缆主体103中的信号衰减的状态下实现高速的信号传输。此外，伴随在电缆主体103内传输的信号的传输速度的抑制，在电缆主体内传输的信号的频率也变低。因为从信号线辐射的噪声量与传输的信号的频率的平方成比例，所以在本实施方式的构成中，能够减小从信号线辐射的噪声量。此外，因为传输差动信号时磁场消除效应发挥作用，所以在进行并行差动传输的本实施方式中，能够进一步降低来自电缆主体103的噪声辐射，而且还能够提高从外部流入到电缆主体103的噪声的去除能力。
另外，在本实施方式中，示出了串行-并行变换为1∶4的例子，但是串行-并行变换以及并行-串行变换可以是1∶N(N是正的整数)以及N∶1。此外，本发明的通信电缆不限定于1对的串行-并行变换，为了对应于多个串行-并行变换，也可以含有多组串行-并行变换电路、并行-串行变换电路、以及与它们连接的信号线。此外，也可以在电缆主体103内并列设置其他信号线，例如可以包括电源线、控制线、时钟线。此外，电缆主体103内的各信号线可以是金属线、同轴线、平行金属线、绞线、软性电缆。此外，电缆主体103内的各信号线也可以是具备屏蔽的信号线。
(实施方式4)
图6是表示本发明的实施方式4中的通信电缆的构成的图。在图6中，对于与图1、图3相同的构成要素，使用相同的符号并省略说明。
在本实施方式中，特征在于具备串行-并行变换电路606和并行-串行变换电路607。串行-并行变换电路606将从第一串行差动信号线308提供的1对串行差动信号(第一串行信号)变换为4条并行单端信号之后输出到并行单端信号线110。并行-串行变换电路607将从并行单端信号线110输入的4条并行单端信号变换为1对串行差动信号(第二串行信号)之后输出到第二串行差动信号线309。第一、第二串行差动信号线308、309由信号线316、317构成。
图4(a)表示在第一串行差动信号线308(信号线316、317)中传输的串行差动信号的波形420、421。波形420是在信号线316中传输的正信号的波形，波形421是在信号线317中传输的负信号的波形。图2(b)表示在并行单端信号线110中传输的并行单端信号各自的波形212、213、214、215。在并行单端信号线110中传输的并行单端信号(通过1∶4的串行-并行变换而生成)的传输速度，是在第一、第二串行差动信号线308、309中传输的串行差动信号的传输速度的四分之一。因此，即使将在第一、第二串行差动信号线308、309中传输的串行差动信号的传输速度高速化，在并行单端信号线110中传输的并行单端信号的传输速度也不会变得高速(串行差动信号的传输速度的四分之一)。据此，能够在充分抑制了电缆主体103中的信号衰减的状态下实现高速的信号传输。此外，伴随在电缆主体103内传输的信号的传输速度的抑制，在电缆主体103内传输的信号的频率也变低。因为从信号线辐射的噪声量与传输的信号的频率的平方成比例，所以在本实施方式的构成中，能够减小从信号线辐射的噪声量。
本实施方式的通信电缆作为使用了差动传输的接口的通信电缆是有效的。而且，因为电缆主体103中的并行信号的传输形态是单端传输形态，所以与对并行信号采用差动传输的构成相比，能够减少信号线，结果能够使电缆变细。
另外，在本实施方式中，示出了串行-并行变换为1∶4的例子，但是串行-并行变换以及并行-串行变换可以是1∶N(N是正的整数)以及N∶1。此外，本发明的通信电缆不限定于1对的串行-并行变换，为了对应于多个串行-并行变换，也可以含有多组串行-并行变换电路、并行-串行变换电路、以及与它们连接的信号线。此外，也可以在电缆主体103内并列设置其他信号线，例如可以包括电源线、控制线、时钟线。此外，电缆主体103内的各信号线可以是金属线、同轴线、平行金属线、绞线、软性电缆。并且，电缆主体103内的各信号线也可以是具备屏蔽的信号线。
(实施方式5)
图7是本发明的实施方式5中的并行单端信号的波形图。在本实施方式中，虽然具备与实施方式1同样的构成，但是串行-并行变换电路106的信号变换形态与实施方式1略有不同。以下，将本实施方式的串行-并行变换电路称为串行-并行变换电路106(5)。串行-并行变换电路106(5)将从第一串行单端信号线108输入的1条串行单端信号(第一串行信号)变换为4条并行单端信号(在图7中示出4条并行单端信号的波形712、713、714、715)，但是并行单端信号的振幅是图2(a)所示的实施方式1中的串行单端信号(在图2中示出4条并行单端信号的波形212、213、214、215)的振幅的一半。
这种振幅调整能够如下这样来实施。在串行-并行变换电路106的输出驱动电路106a中，如前所述，存在电压驱动的电路和电流驱动的电路。在电压驱动的输出驱动电路106a中，通过调整其电源电压来调整串行-并行变换电路106的驱动电压，从而能够实施上述的振幅调整。具体而言，直到并行单端信号振幅变得比串行单端信号振幅小为止，通过调节器(regulator)电路的安装等来使输出驱动电路106a的驱动电压降低。另一方面，在电流驱动的输出驱动电路106a中，通过调整其电流源的电流量来调整串行-并行变换电路106的驱动电流，从而能够实施上述的振幅调整。具体而言，直到并行单端信号振幅变得比串行单端信号振幅小为止，通过低电流电流源的安装等来使输出驱动电路106a的驱动电流降低。
在实施方式1、实施方式5的构成中，即使将在第一、第二串行单端信号线108、109中传输的串行单端信号的传输速度高速化，在并行单端信号线110中传输的并行单端信号的传输速度也不会变得高速，而是变得比串行单端信号的传输速度慢(四分之一)。据此，能够降低电缆主体103中的信号的衰减。因为能够降低信号衰减，所以能够减小并行单端信号的振幅。进而，因为信号振幅变小，所以来自电缆主体103的噪声辐射降低。另外，在本实施方式的并行-串行变换电路107(5)中，通过使串行单端信号(第二串行信号)的振幅为并行-串行信号的振幅的两倍，从而将串行单端信号(第二串行信号)的振幅还原为与串行单端信号(第一串行信号)相同的振幅。据此，第一串行信号和第二串行信号被均等化，信号的传递条件被维持。
在上述本实施方式的说明中，示出了并行单端信号的振幅为串行单端信号的振幅的一半的实施例，但是本实施方式只要并行单端信号的振幅比串行单端信号的振幅小即可，这样就可以获得上述效果。此外，在上述说明中，例示将并行单端信号变换为串行单端信号的构成(实施方式1)来说明了本实施方式，但是在其他实施方式的构成(将并行差动信号变换为串行差动信号的构成等)中，本实施方式也能够实施。
(实施方式6)
图8A是本发明的实施方式6中的并行单端信号的波形图。在本实施方式中，虽然具备与实施方式1相同的构成，但是串行-并行变换电路106执行的信号变换形态与实施方式1略有不同。以下，将本实施方式的串行-并行变换电路称为串行-并行变换电路106(6)。串行-并行变换电路106(6)将从第一串行单端信号线108输入的1条串行单端信号(第一串行信号)变换为4条并行单端信号(在图8中示出4条并行单端信号的波形812、813、814、815)，但是并行单端信号的输出定时与图2(a)所示的实施方式1中的串行单端信号(在图2中示出串行单端信号的波形212、213、214、215)的输出定时不同。
一般来自信号线的噪声辐射与在信号线中传输的信号的频率的平方成比例。因此，在信号线中传输的信号的频率越高，从信号线辐射的噪声越增加。在信号中，信号过渡部分含有较多的高频分量。在本实施方式中，不使并行单端信号的各个信号过渡的定时相互一致而使其相互错开，从而与各个信号同时过渡的构成相比，降低了从信号线辐射的噪声量。另外，在上述说明中，以并行信号是并行单端信号的构成(实施方式1等)为例说明了本实施方式，但是在并行信号是并行差动信号的其他实施方式的构成中，本实施方式也能够同样地实施。
为了产生上述的信号输出定时(过渡定时)的偏移，如图8B所示，在构成并行单端信号线110的信号线110a～100n(n是任意的自然数)各自的输入端，附加延迟量相互不同的第一延迟线120a～120n即可。在该情况下，如图8B所示，优选在信号线110a～110n的输出端附加第二延迟线121a～121n的基础上，使信号线110a～110n各自中的延迟量的合计值(将第一延迟线120a～120n的延迟量D1a～D1n和第二延迟线121a～121n的延迟量D2a～D2n合计而得到的合计值D1a+D2a、D1b+D2b、......、D1n+D2n)在全部信号线110a～110n相等。这里所说的均等处理，具体而言，指的是使D1a+D2a＝D1b+D2b＝、......、＝D1n+D2n。如此，尽管使得在并行单端信号线110中传输中的各数据产生了过渡定时的偏移，也能够使从信号线110a～110n输入到并行-串行变换电路107的各数据的输入定时在全部数据上一致。据此，能够不设置定时调整电路地，将并行-串行变换电路107中的变换精度维持得较高。
另外，第一、第二延迟线120a～120n、121a～121n例如可以作为延迟线路制作在串行-并行变换电路106或并行-串行变换电路107的电路内或者安装基板上。
(实施方式7)
图9是本发明的实施方式7中的并行单端信号的波形图。在该例子中，虽然具备与实施方式1相同的构成，但是串行-并行变换电路106的信号变换形态与实施方式1略有不同。以下，将本实施方式的串行-并行变换电路称为串行-并行变换电路106(7)。串行-并行变换电路106(7)将从第一串行单端信号线108输入的1条串行单端信号(是第一串行信号，在图9中示出串行单端信号的波形911)变换为4条并行单端信号(在图9中示出并行单端信号的波形912、913、914、915)，但是使并行单端信号的上升沿时间、下降沿时间(信号过渡时间)比串行单端信号的上升沿时间、下降沿时间(信号过渡时间)长(在本实施方式中是三倍)。
这样的信号过渡时间的调整例如能够通过如下的第一、第二构成来实施。在第一构成中，使串行-并行变换电路106的输出驱动电路106a的电流能力比并行-串行变换电路107的输出驱动电路107a的电流能力低。这利用了一般在变换电路106、107中具有如下特征：输出驱动电路106a、107a的电流能力与变换输出的过渡时间具有相关关系，若电流能力变低，则过渡时间随之变长。在第二构成中，在串行-并行变换电路106的输出端附加由电容等构成的低通滤波器(LPF)。这利用了一般在变换电路106、107中具有如下特征：若输出(并行信号)通过低通滤波器(LPF)，则通过后的输出的过渡时间变长。
通过使并行单端信号912、913、914、915的上升沿时间、下降沿时间变长，能够进一步使信号中包含的频率分量低频化，能够进一步促进信号衰减的降低和噪声辐射的降低。另外，在本实施方式中，示出了并行信号是单端信号的例子，但是并行信号也可以是差动信号。
(实施方式8)
图10是表示本发明的实施方式8中的第一、第二插头101、102的构成的图。在图10中，对于与图1、图3相同的构成要素，使用相同的符号，并省略对它们的说明。另外，在本实施方式中，作为串行并行变换电路，具备具有1∶2的串行/并行变换形态的串行-并行变换电路1006、并行-串行变换电路1007，但这是一例。此外，由于设置具有1∶2的串行/并行变换形态的串行-并行变换电路1006、并行-串行变换电路1007，从而设置在电缆主体103中的并行差动信号线1010成为具备两对差动信号线对1026的构成。但是，本实施方式即使是具备前述的串行-并行变换电路306、并行-串行变换电路307(具有1∶4的串行/并行、并行/串行变换形态)的构成，也能够同样地实施。
在本实施方式中，特征在于在第一、第二内部基板104、105上设置了作为共模抑制电路的一例的共模滤波器1024、1025。共模滤波器1024设置在串行-并行变换电路1006的信号输出部、即串行-并行变换电路1006与电缆主体103之间，对从串行-并行变换电路1006提供的并行差动信号进行滤波处理，之后输出到并行差动信号线1010。共模滤波器1025设置在并行-串行变换电路1007的信号输入部、即电缆主体103与并行-串行变换电路1007之间，对从并行差动信号线1010提供的并行差动信号进行滤波处理，之后输出到并行-串行变换电路1007。另外，图中，符号321是连接串行-并行变换电路1006和共模滤波器1024的差动信号线对，符号322是连接共模滤波器1025和并行-串行变换电路1007的差动信号线对，符号1026是连接共模滤波器1024和并行差动信号线1010的差动信号线对，符号1027是连接并行差动信号线1010和共模滤波器1025的差动信号线对。
在本实施方式中，从串行-并行变换电路1006输出的并行差动信号通过共模滤波器1024，从而改善了在差动信号线1026中传输的差动信号的内偏斜(intra skew)，降低了共模分量，所以能够降低从电缆主体103放射的共模放射。同样地，因为通过共模滤波器1025能够去除在电缆主体103内的差动信号线对1026中由外来噪声引起的共模分量，所以能够防止由较大的共模分量的流入引起的电路的误动作。
另外，在本实施方式中，将共模滤波器1024、1025设置在了串行-并行变换电路1006的信号输出部和并行-串行变换电路1007的信号输入部这双方，但是也可以只设置在单方。此外，示出了串行-并行变换为1∶2的例子，但是串行-并行变换以及并行-串行变换可以是1∶N(N是正的整数)以及N∶1。此外，在本实施方式中，示出了使用共模滤波器作为共模抑制电路的例子，但是作为共模抑制电路，也可以是铁氧体磁芯。另外，本发明的通信电缆不限定于1对串行-并行变换，为了对应于多个串行-并行变换，也可以包含多组串行-并行变换电路、并行-串行变换电路、共模滤波器、以及与它们连接的信号线。此外，也可以在电缆主体103内并列设置其他信号线，例如可以包括电源线、控制线、时钟线。此外，电缆主体103内的各信号线可以是金属线、同轴线、平行金属线、绞线、软性电缆。此外，电缆主体103内的各信号线也可以是具备屏蔽的信号线。
(实施方式9)
图11是表示本发明的实施方式9中的第一、第二插头101、102的构成的图。在图11中，对于与图1、图3相同的构成要素，使用相同的符号并且省略对它们的说明。另外，在本实施方式中，作为串行并行变换电路，具备具有1∶2的串行/并行变换形态的串行-并行变换电路1006、并行-串行变换电路1007，但是这是一例。此外，由于设置具有1∶2的串行/并行变换形态的串行-并行变换电路1006、并行-串行变换电路1007，从而设置在电缆主体103中的并行差动信号线1010成为具有2对差动信号线对1026的构成。但是，本实施方式即使是具备前述的串行-并行变换电路306、并行-串行变换电路307(具有1∶4的串行/并行、并行/串行变换形态)的构成，也能够同样地实施。
在本实施方式中，特征在于在第一、第二内部基板104、105上设置了作为共模抑制电路的一种的共模滤波器1128、1129。共模滤波器1128设置在串行-并行变换电路1006的信号输入部、即第一串行差动信号线308与串行-并行变换电路1006之间，对从第一串行差动信号线308提供的串行差动信号进行滤波处理，之后输出到串行-并行变换电路1006。共模滤波器1129设置在并行-串行变换电路1007的信号输出部、即并行-串行变换电路1007与第二串行差动信号线309之间，对从并行-串行变换电路1007提供的串行差动信号进行滤波处理，之后输出到第二串行差动信号线309。另外，图中，符号1130是连接共模滤波器1130和串行-并行变换电路1006的差动信号线对，符号1131是连接并行-串行变换电路1007和共模滤波器1129的差动信号线对。
在本实施方式中，从第一串行差动信号线308提供给串行-并行变换电路1006的串行差动信号通过共模滤波器1128，从而改善了在差动信号线1130中传输的差动信号的内偏斜，降低了共模分量。同样地，能够改善从并行-串行变换电路1007输出的串行差动信号的内偏斜从而去除共模分量。据此能够防止由较大的共模分量的流入引起的电缆内外的电路的误动作。
另外，在本实施方式中，示出了串行-并行变换为1∶2的例子，但是串行-并行变换以及并行-串行变换可以是1∶N(N是正的整数)以及N∶1。此外，在本实施方式中，示出了使用共模滤波器作为共模抑制电路的例子，但是作为共模抑制电路，也可以是铁氧体磁芯。另外，本发明的通信电缆不限定于1对串行-并行变换，为了对应于多个串行-并行变换，可以包含多组串行-并行变换电路、并行-串行变换电路、共模滤波器、以及与它们连接的信号线。此外，也可以在电缆主体103内并列设置其他信号线，例如可以包括电源线、控制线、时钟线。此外，电缆主体103内的各信号线可以是金属线、同轴线、平行金属线、绞线、软性电缆。此外，电缆主体103内的各信号线也可以是具备屏蔽的信号线。
(实施方式10)
图12是表示本发明的实施方式10中的第一、第二插头101、102的构成的图。在图12中，对于与图1、图3相同的构成要素，使用相同的符号并且省略对它们的说明。另外，在本实施方式中，作为串行并行变换电路，具备具有1∶2的串行/并行变换形态的串行-并行变换电路1206、并行-串行变换电路1207，但是这是一例。此外，由于设置具有1∶2的串行/并行变换形态的串行-并行变换电路1206、并行-串行变换电路1207，从而设置在电缆主体103中的并行单端信号线1210成为具有2条信号线的构成。但是，本实施方式即使是具备前述的串行-并行变换电路106、并行-串行变换电路107(具有1∶4的串行/并行、并行/串行变换形态)的构成，也能够同样地实施。
在本实施方式中，特征在于在第一、第二内部基板104、105上设置了ESD保护电路1232、1233。ESD保护电路1232、1233由ESD抑制器、二极管、变阻器等构成。
ESD保护电路1232设置在串行-并行变换电路1206的信号输入部、即第一串行单端信号线108与串行-并行变换电路1206之间。ESD保护电路1233设置在并行-串行变换电路1207的信号输出部、即并行-串行变换电路1207与第二串行单端信号线109之间。另外，图中，符号1208是连接ESD保护电路1232和串行-并行变换电路1206的串行单端信号线，符号1209是连接并行-串行变换电路1207和ESD保护电路1233的串行单端信号线。
在本实施方式中，即使在第一、第二插头101、102的端子部，由于人体接触等而产生了ESD(Electrostatic Discharge，静电放电)，也能够通过ESD保护电路1232、1233来抑制该ESD，所以防止了在第一、第二插头101、102的内部电路中错误地输入瞬时大电压信号。据此通信电缆的ESD耐性提高。
另外，在本实施方式中，示出了串行-并行变换为1∶2的例子，但是串行-并行变换以及并行-串行变换可以是1∶N(N是正的整数)以及N∶1。此外，为了对应于多个串行-并行变换，可以包含多组串行-并行变换电路、并行-串行变换电路、ESD保护电路、以及与它们连接的信号线。此外，也可以在电缆主体103内并列设置其他信号线，例如可以包括电源线、控制线、时钟线。此外，电缆主体103内的各信号线可以是金属线、同轴线、平行金属线、绞线、软性电缆。此外，电缆主体103内的各信号线也可以是具备屏蔽的信号线。
(实施方式11)
图13是表示本发明的实施方式11中的第一插头101的构成的图。在图13中，对于与图1、图3相同的构成要素，使用相同的符号并且省略对它们的说明。另外，在本实施方式中，作为串行并行变换电路，具备具有1∶2的串行/并行变换形态的串行-并行变换电路1206，但是这是一例。此外，由于设置具有1∶2的串行/并行变换形态的串行-并行变换电路1206，从而设置在电缆主体103中的并行单端信号线1210成为具有2条信号线的构成。但是，本实施方式即使是具备前述的串行-并行变换电路106、并行-串行变换电路107(具有1∶4的串行/并行、并行/串行变换形态)的构成，也能够同样地实施。
在本实施方式中，特征在于在第一内部基板104上设置了加重(emphasis)电路1336。加重电路1336设置在串行-并行变换电路1206的信号输出部、即串行-并行变换电路1206与并行单端信号线1210之间。另外，图中，符号1310是连接串行-并行变换电路1206和加重电路1336的并行单端信号线。
若使电缆主体103的并行单端信号线1210变细，则电阻分量增加从而信号的衰减变大。与此相对，在本实施方式中，利用加重电路1336将信号放大之后输出到电缆主体103，从而能够补正该衰减。因此，能够在实现高速的信号的同时使电缆主体103变细。
另外，在本实施方式中，示出了串行-并行变换是1∶2的例子，但是串行-并行变换以及并行-串行变换可以是1∶N(N是正的整数)以及N∶1。此外，为了对应于多个串行-并行变换，可以包含多组串行-并行变换电路、并行-串行变换电路、加重电路、以及与它们连接的信号线。此外，也可以在电缆主体103内并列设置其他信号线，例如可以包括电源线、控制线、时钟线。此外，电缆主体103内的各信号线可以是金属线、同轴线、平行金属线、绞线、软性电缆。此外，电缆主体103内的各信号线也可以是具备屏蔽的信号线。
(实施方式12)
图14是表示本发明的实施方式12中的第二插头102的构成的图。在图14中，对于与图1、图3相同的构成要素，使用相同的符号并且省略对它们的说明。另外，在本实施方式中，作为串行并行变换电路，具备具有1∶2的串行/并行变换形态的串行-并行变换电路1207，但是这是一例。此外，由于设置具有1∶2的串行/并行变换形态的并行-串行变换电路1207，从而设置在电缆主体103中的并行单端信号线1210成为具有2条信号线的构成。但是，本实施方式即使是具备前述的串行-并行变换电路106、并行-串行变换电路107(具有1∶4的串行/并行、并行/串行变换形态)的构成，也能够同样地实施。
在本实施方式中，特征在于在第二内部基板105上设置了均衡电路1437。均衡电路1437设置在并行-串行变换电路1207的信号输入部、即并行单端信号线1210与并行-串行变换电路1207之间。另外，图中，符号1410是连接均衡电路1437和并行-串行变换电路1207的并行单端信号线。
若使电缆主体103的并行单端信号线1210变细，则电阻分量增加从而信号的衰减变大。与此相对，在本实施方式中，利用均衡电路1437将从电缆主体103传输来的信号放大之后输出到并行-串行变换电路1207，从而能够补正该衰减。因此，能够在实现高速的信号的同时使电缆主体103变细。
另外，在本实施方式中，示出了串行-并行变换为1∶2的例子，但是串行-并行变换以及并行-串行变换可以是1∶N(N是正的整数)以及N∶1。此外，为了对应于多个串行-并行变换，可以包含多组串行-并行变换电路、并行-串行变换电路、加重电路、以及与它们连接的信号线。此外，也可以在电缆主体103内并列设置其他信号线，例如可以包括电源线、控制线、时钟线。此外，电缆主体103内的各信号线可以是金属线、同轴线、平行金属线、绞线、软性电缆。此外，电缆主体103内的各信号线也可以是具备屏蔽的信号线。
产业上的可利用性
本发明所涉及的通信电缆能够应用于被预测今后将日益高速化的HDMI、USB等高速串行接口中的通信电缆。
符号说明
101第一插头
102第二插头
103电缆主体
104第一内部基板
105第二内部基板
106、306、506、606、1006、1206串行-并行变换电路
107、307、507、607、1007、1207并行-串行变换电路
108第一串行单端信号线
109第二串行单端信号线
308第一串行差动信号线
309第二串行差动信号线
110、1210、1310、1410并行单端信号线
211、212、213、214、215、420、421、422、423、712、713、714、715、812、813、814、815、911、912、913、914、915波形
310、1010并行差动信号线
316、317、319、320信号线
318、1026、1027、1130、1131、321、322差动信号线对
1024、1025、1128、1129共模滤波器
1208、1209串行单端信号线
1232、1233ESD保护电路
1336加重电路
1437均衡电路

Claims (24)

1.一种通信电缆，具有：
电缆主体，其具有并行信号线；
串行-并行变换电路，其设置在所述电缆主体的一端，将从外部提供的第一串行信号变换为并行信号之后输入到所述并行信号线；和
并行-串行变换电路，其设置在所述电缆主体的另一端，将从所述并行信号线输出的所述并行信号变换为第二串行信号后输出到外部。
2.根据权利要求1所述的通信电缆，其中，
在所述电缆主体的两端还分别设置了外部连接用的插头，
所述串行-并行变换电路和所述并行-串行变换电路分别设置于所述插头。
3.一种通信电缆，具有：
电缆主体，其具有并行信号线；
第一插头，其设置在所述电缆主体的一端，用于将所述并行信号线的一端连接到外部；
第二插头，其设置在所述电缆主体的另一端，用于将所述并行信号线的另一端连接到外部；
串行-并行变换电路，其设置于所述第一插头，用于将从外部提供给所述第一插头的第一串行信号变换为并行信号之后输出到所述并行信号线；和
并行-串行变换电路，其设置于所述第二插头，用于将从所述并行信号线提供给所述第二插头的所述并行信号变换为第二串行信号之后输出到外部。
4.根据权利要求3所述的通信电缆，其中，
所述第一串行信号、第二串行信号是串行差动信号，
所述并行信号是并行差动信号。
5.根据权利要求3所述的通信电缆，其中，
所述第一串行信号、第二串行信号是串行单端信号，
所述并行信号是并行差动信号。
6.根据权利要求3所述的通信电缆，其中，
所述第一串行信号是串行差动信号，
所述并行信号是并行单端信号，
所述第二串行信号是串行差动信号。
7.根据权利要求3所述的通信电缆，其中，
所述串行-并行变换电路按照所述并行信号的振幅比所述第一串行信号的振幅小的方式生成所述并行信号。
8.根据权利要求7所述的通信电缆，其中，
所述串行-并行变换电路按照所述并行信号的振幅比所述第二串行信号的振幅小的方式生成所述并行信号。
9.根据权利要求8所述的通信电缆，其中，
所述串行-并行变换电路是电压驱动的电路，直到所述并行信号的振幅变得比所述第二串行信号的振幅小为止，降低所述串行-并行变换电路的驱动电压。
10.根据权利要求8所述的通信电缆，其中，
所述串行-并行变换电路是电流驱动的电路，直到所述并行信号的振幅变得比所述第二串行信号的振幅小为止，降低所述串行-并行变换电路的驱动电流。
11.根据权利要求3所述的通信电缆，其中，
所述串行-并行变换电路按照所述并行信号各自的输出定时相互错开的方式生成所述并行信号。
12.根据权利要求11所述的通信电缆，其中，
在构成所述并行信号线的多个信号线各自的输入端附加延迟量相互不同的第一延迟线，从而使所述信号线各自的输出定时相互错开。
13.根据权利要求12所述的通信电缆，其中，
还在所述信号线各自的输出端附加第二延迟线，使所述信号线各自中的所述第一延迟线的延迟量与所述第二延迟线的延迟量的合计值在全部所述信号线中相等。
14.根据权利要求3所述的通信电缆，其中，
所述串行-并行变换电路按照所述并行信号的信号过渡所需的时间比所述第一串行信号的信号过渡所需的时间长的方式生成所述并行信号。
15.根据权利要求14所述的通信电缆，其中，
通过使所述串行-并行变换电路的输出驱动电路的电流能力比所述并行-串行变换电路的电流能力小，来使所述串行-并行变换电路中的所述并行信号的信号过渡所需的时间比所述第一串行信号的信号过渡所需的时间长。
16.根据权利要求14所述的通信电缆，其中，
通过在所述串行-并行变换电路的输出端设置低通滤波器来使所述串行-并行变换电路中的所述并行信号的信号过渡所需的时间比所述第一串行信号的信号过渡所需的时间长。
17.根据权利要求14所述的通信电缆，其中，
所述串行-并行变换电路按照所述并行信号的信号过渡所需的时间比所述第二串行信号的信号过渡所需的时间长的方式生成所述并行信号。
18.根据权利要求4所述的通信电缆，其中，
在所述串行-并行变换电路的信号输出部和所述并行-串行变换电路的信号输入部中的至少一方设置共模抑制电路。
19.根据权利要求5所述的通信电缆，其中，
在所述串行-并行变换电路的信号输出部和所述并行-串行变换电路的信号输入部中的至少一方设置共模抑制电路。
20.根据权利要求4所述的通信电缆，其中，
在所述串行-并行变换电路的信号输入部和所述并行-串行变换电路的信号输出部中的至少一方设置共模抑制电路。
21.根据权利要求6所述的通信电缆，其中，
在所述串行-并行变换电路的信号输入部和所述并行-串行变换电路的信号输出部中的至少一方设置共模抑制电路。
22.根据权利要求3所述的通信电缆，其中，
在所述串行-并行变换电路的信号输入部和所述并行-串行变换电路的信号输出部中的至少一方设置ESD保护电路。
23.根据权利要求3所述的通信电缆，其中，
在所述串行-并行变换电路的信号输出部设置加重电路。
24.根据权利要求3所述的通信电缆，其中，
在所述并行-串行变换电路的信号输入部设置均衡电路。
CN2010800204348A 2009-05-14 2010-04-26 通信电缆 Pending CN102422611A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-117224 2009-05-14
JP2009117224 2009-05-14
PCT/JP2010/002975 WO2010131428A1 (ja) 2009-05-14 2010-04-26 通信ケーブル

Publications (1)

Publication Number Publication Date
CN102422611A true CN102422611A (zh) 2012-04-18

Family

ID=43084815

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800204348A Pending CN102422611A (zh) 2009-05-14 2010-04-26 通信电缆

Country Status (4)

Country Link
US (1) US20120021640A1 (zh)
JP (1) JPWO2010131428A1 (zh)
CN (1) CN102422611A (zh)
WO (1) WO2010131428A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6270344B2 (ja) * 2013-06-05 2018-01-31 ソニーセミコンダクタソリューションズ株式会社 伝送モジュール、シールド方法及びコネクタ
JP2016018628A (ja) * 2014-07-07 2016-02-01 住友電気工業株式会社 信号伝送用ケーブル
US10601616B2 (en) * 2015-06-02 2020-03-24 Andrew Joo Kim Cable assembly and method for reducing impacts of common-mode noise
CN105680815A (zh) * 2015-12-31 2016-06-15 富士康(昆山)电脑接插件有限公司 网络信号滤波电路
JP2023180829A (ja) * 2022-06-10 2023-12-21 株式会社デンソー 電力供給ユニット、および、電力供給システム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5251319A (en) * 1989-04-07 1993-10-05 Koden Industry Co., Ltd. Optical transmission apparatus for digital devices
CN1921318A (zh) * 2005-08-24 2007-02-28 阿尔特拉公司 多信道高速收发机电路中的通道对通道时滞减少
CN1934478A (zh) * 2004-03-30 2007-03-21 摩托罗拉公司(在特拉华州注册的公司) 挠性有源信号线缆

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2961743B2 (ja) * 1989-04-14 1999-10-12 日本電気株式会社 高速データ伝送装置
FI20001913A (fi) * 2000-08-30 2002-03-01 Nokia Mobile Phones Ltd Menetelmä ja järjestely häiriön vähentämiseksi
JP2002271425A (ja) * 2001-03-09 2002-09-20 Oki Electric Ind Co Ltd 信号伝送方法
JP3730607B2 (ja) * 2002-08-29 2006-01-05 株式会社東芝 差動データドライバー回路
JP4036210B2 (ja) * 2004-05-24 2008-01-23 セイコーエプソン株式会社 電流供給回路、電流供給装置、電圧供給回路、電圧供給装置、電気光学装置、及び電子機器
JP4108695B2 (ja) * 2005-07-15 2008-06-25 三菱電機株式会社 車載電子制御装置
US7660349B2 (en) * 2005-12-30 2010-02-09 Intel Corporation Transmit equalizer compensation for probe receivers
US7579921B2 (en) * 2007-04-25 2009-08-25 Nec Laboratories America, Inc. On-off keying-7-phase shift keying modulation system and method for fiber communication

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5251319A (en) * 1989-04-07 1993-10-05 Koden Industry Co., Ltd. Optical transmission apparatus for digital devices
CN1934478A (zh) * 2004-03-30 2007-03-21 摩托罗拉公司(在特拉华州注册的公司) 挠性有源信号线缆
CN1921318A (zh) * 2005-08-24 2007-02-28 阿尔特拉公司 多信道高速收发机电路中的通道对通道时滞减少

Also Published As

Publication number Publication date
WO2010131428A1 (ja) 2010-11-18
JPWO2010131428A1 (ja) 2012-11-01
US20120021640A1 (en) 2012-01-26

Similar Documents

Publication Publication Date Title
CN102422611A (zh) 通信电缆
US20080116943A1 (en) True-differential DVI/HDMI line driver
EP2396961A1 (en) External ac-dc coupling for communication interfaces
US20200036563A1 (en) Passive continuous-time linear equalizer
US8488685B2 (en) Active bidirectional splitter for single ended media
US9094240B2 (en) Passive equalizer and high-speed digital signal transmission system using the same
US20110074525A1 (en) Common mode filter
US8076990B2 (en) Communications medium connector with integrated common-mode noise suppression
US8737521B2 (en) Signal conversion during transmission of serial data streams
KR101817258B1 (ko) 채널 이퀄라이저를 이용한 중장거리용 usb 연장 케이블
CN105244713A (zh) 用于发射信号的电缆
CN203368413U (zh) 网络信号耦合的噪声滤除电路
KR20090114629A (ko) 반도체 소자
WO2021050777A1 (en) Passive linear equalizer for serial wireline receivers
TWM466365U (zh) 網路訊號耦合之雜訊濾除電路
EP2874474A2 (en) Crosstalk reduction in signal lines by crosstalk introduction
CN102763340B (zh) 一种半导体芯片以及产生差分时钟信号对的方法
US20170168982A1 (en) Method and system for transmitting usb signal based on ffc
US10490954B1 (en) EMI hardened displayport interface
JP5024969B2 (ja) 反射特性利用による高速・長距離伝送システムおよびイコライザ
CN208739307U (zh) 视频信号传输系统、发送端和接收端
WO2021016918A1 (zh) 接收卡和显示控制卡组件
JP2005135840A (ja) コネクタ付ケーブル
WO2020230379A1 (ja) スマートフォン等の電磁波ノイズ吸収器
CN102035572B (zh) 电力线传输方法和装置、家庭网络系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120418