CN102763340B - 一种半导体芯片以及产生差分时钟信号对的方法 - Google Patents

Abstract

一种半导体芯片，包含内部时钟电路、第一相位偏移装置、复用器、第二相位偏移装置、第一输出焊盘以及可控制焊盘。内部时钟电路产生内部时钟信号。第一相位偏移装置偏移外部时钟信号的相位以及输出相位偏移时钟信号。复用器选择性的输出内部时钟信号以及相位偏移时钟信号其中之一作为第一时钟信号。第二相位偏移装置偏移该第一时钟信号的相位以及输出第二时钟信号。第一输出焊盘输出第一时钟信号。可控制焊盘被控制以选择性的作为输入焊盘或第二输出焊盘，该输入焊盘接收外部信号，而第二输出焊盘传输第二时钟信号。本申请提供的半导体芯片以及产生差分时钟信号对的方法可利用简单的电路设计来降低EMI效应。

Description

一种半导体芯片以及产生差分时钟信号对的方法

技术领域

本申请享有2011年1月31日提出的申请号为61/438，246，发明名称为“APPARATUS FOR COMMUNICATING ANOTHER DEVICE”的美国先前申请的优先权，并且享有2012年1月12日提出的申请号为13/349，538的美国先前申请的优先权，上述申请的全文作为本申请的引用基础。

技术领域

本发明有关于和另一装置通讯的装置，特别有关于具有EMI保护机制的装置。

背景技术

EMI(Electromagnetic interference、电磁干扰)是电子装置上非常普遍的一个问题。具体而言，EMI为影响电子装置的一种干扰，其成因在于外部来源所产生的电磁感应或是电磁幅射。此干扰可能打断、阻塞、降低或限制电路的有效表现。EMI的来源可为带有快速变化的电流的任何物体，可能是人工的或天然的，例如电路、太阳或极光。

图1绘示了描述EMI如何发生的方框图。如图1所示，芯片101与芯片103设置于封装结构（PCB）上。芯片101自芯片103接收数据Data或时钟信号Clock，或传送数据或时钟信号给芯片103。芯片101以及103可分别耦接至天线102、104以分别接收RF信号。阻抗电路(RLC)105(仅其中之一被标示符号)被设置于印刷电路板上且通过信号路径(trace)连接芯片101以及103，阻抗电路105可包含电祖、电感组件或电容。晶粒107被封入芯片101。晶粒107包含多个焊盘(bonding pad)。晶粒107的焊盘通过焊接线115、117以及119而电连接至输入/输出引脚109、111、113。

如图1所示的电子装置，在区域和中传输的信号可能会承受在区域所传输的信号产生的EMI效应。为了解决这些问题，发展出许多相关技术。举例来说，可优选地在区域中增加一个平衡-非平衡转换器(balun)或是声表面滤波器(SAW Filter)，或是在芯片外围增加防护层(shielding)。此外，让RF架构优化，例如改变天线的布局、焊接线长度或信号传输波形都有助于降低EMI效应。然而，这些方法会增加额外的硬件成本或者使设计复杂化。

发明内容

为了解决上述问题，本发明提供一种半导体芯片以及一种产生差分时钟信号对的方法。

本发明的一个实施方式揭露了一种半导体芯片，具有EMI防护机制，包含：信号产生模块，用以产生第一信号以及第二信号；第一传输端，用以传输该第一信号；以及第二传输端，用以传输该第二信号，其中该第二信号的相位和该第一信号的相位相反；其中该第二传输端用以连接设置在该印刷电路板上的终端设备。

本发明的另一个实施方式揭露了一种半导体芯片，具有EMI防护机制，包含：内部时钟电路，用以产生内部时钟信号；第一相位偏移装置，用以偏移外部时钟信号的相位以及输出相位偏移时钟信号；复用器，耦接至该内部时钟电路以及该第一相位偏移装置，用以选择性的输出该内部时钟信号以及该相位偏移时钟信号其中之一作为第一时钟信号；第二相位偏移装置，耦接至该复用器，用以偏移该第一时钟信号的相位以及输出第二时钟信号；第一输出焊盘，耦接至该复用器以输出该第一时钟信号；以及可控制焊盘，耦接至该第一相位偏移装置以及该第二相位偏移装置；其中该可控制焊盘被控制以选择性的作为输入焊盘或第二输出焊盘，该输入焊盘接收该外部信号并传输该外部信号至该第一相位偏移装置，而该第二输出焊盘用以传输该第二时钟信号。

本发明的另一个实施方式揭露了一种产生差分时钟信号对的方法，该方法包含：提供第一时钟信号：偏移第二时钟信号的相位以产生一相位偏移时钟信号；选择性的输出该第一时钟信号以及该相位偏移时钟信号其中之一作为正时钟信号；偏移该正时钟信号的相位以产生负时钟信号；输出该正时钟信号；以及控制可控制焊盘以选择性的作为输入焊盘或输出焊盘，该输入焊盘接收该第二时钟信号，该输出焊盘用以传输该负时钟信号。

本发明的另一个实施方式揭露了一种产生差分时钟信号对的方法，该方法包含：提供第一时钟信号：偏移第二时钟信号的该相位以产生相位偏移时钟信号；选择性的输出该第一时钟信号以及该相位偏移时钟信号其中之一作为正时钟信号；偏移该正时钟信号的相位以产生负时钟信号；输出该负时钟信号；以及控制可控制焊盘以选择性的作为输入焊盘或输出焊盘，该输入焊盘接收该第一时钟信号，该输出焊盘用以传输该正时钟信号。

本申请提供的半导体芯片以及产生差分时钟信号对的方法可利用简单的电路设计来降低EMI效应。

本领域技术人员在阅读本申请的优选实施方式以及图示之后，可无异议地了解本申请的上述以及其他技术方案。

附图说明

图1绘示了描述EMI如何发生的方框图。

图2为方框图，其绘示了根据本发明的实施方式的装置200，其具有EMI保护机制且连接于装置250。

图3A和图3B为方框图，其绘示了根据本发明的另一个实施方式的具有EMI保护机制的装置。

图4A为方框图，其绘示了第3图所示的电路的一部分。

图4B为方框图，其绘示了根据本发明的另一个实施方式的具有EMI保护机制的装置的一部分。

图5为方框图，其绘示了根据本发明的另一实施方式的具有EMI保护机制的装置，此装置处于外部时钟信号模式。

具体实施方式

在说明书及后续的权利要求当中使用了某些词汇来指称特定的组件。所属领域中具有通常知识者应可理解，硬件制造商可能会用不同的名词来称呼同样的组件。本说明书及后续的申请专利范围并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。在通篇说明书及后续的请求项当中所提及的“包含”为开放式的用语，故应解释成“包含但不限定于”。另外，“耦接”一词在此是包含任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表该第一装置可直接电气连接于该第二装置，或通过其他装置或连接手段间接地电气连接至该第二装置。

图2为方框图，其绘示了根据本发明的一个实施方式的装置200，其具有EMI保护/降低机制或电路且连接于装置250。装置200以及装置250可为封装好的芯片组，但并非用以限定本发明，每一装置都可为其他种类的电子装置。装置200与装置250设置于封装结构（PCB）上。如图2所示，装置200包含了晶粒202以及封装载体(例如，IC载体、IC基版、导线架)。晶粒202位于封装载体上。晶粒202以及封装载体皆可由封装材料所封装。在此实施方式中，晶粒202包含差分信号产生电路211、数据产生电路213、215(例如晶粒202中的内部电路)，以及多个输入/输出焊盘。输入/输出焊盘包含数据输出焊盘251、252、时钟输出焊盘253、219，且/或时钟接收焊盘221。数据输出焊盘251、252通过焊接线或封装载体的信号路径而连接至封装载体的引脚201、203(仅其中之二被标示)。时钟输出焊盘253、219通过焊接线或封装载具的信号路径而连接至封装载具的引脚223、225。时钟接收焊盘221通过焊接线或封装载具的信号路径而连接至封装载具的引脚227。

多个负载电路205、207、209也绘示于图2中。负载电路中的每一个可包含电阻、电容、电感或是其组合，也可包含其他电子装置。每一个负载电路耦接于装置200的封装载体的引脚以及地电位之间以作为一个终端设备(terminator)。负载电路可设置于装置200的内部或外部。换句话说，负载电路可设置在晶粒202的内部以作为晶粒202的内部电路的一部分。或者，负载电路可设置在封装载体上，并且连接焊盘以及封装载体的引脚。图2也绘示了多个阻抗电路(RLC)204、206以及233，其可包含印刷电路板上的电阻、电感组件或电容。阻抗电路204、206以及233通过印刷电路板上的信号路径连接装置200以及250。

数据产生电路213、215用以产生数据信号。为了简化说明，仅有数据产生电路213用以解释本发明的实施方式的动作。差分信号产生电路211接收来自数据产生电路213的数据信号，输出差分数据信号对。此对差分数据信号对包含一个正数据信号Data+以及一个负数据信号Data-。此对差分数据信号Data+、Data-通过数据输出焊盘251、252以及分布于数据输出焊盘与引脚其间的焊接线被分别输出至引脚201和203。引脚201可通过印刷电路板上的信号路径连接至装置250，或者更加通过阻抗电路204耦接至装置250。引脚203可通过信号路径连接至电压电位(例如：地电位)，或者更加通过负载电路205耦接至接地电压电位。

在此实施方式中，差分信号产生电路211输出数据信号以作为正数据信号Data+。此外，差分信号产生电路211包含反相器（inverter）217以反相正数据信号Data+以产生负数据信号Data-。或者，差分信号产生电路211可包含延迟元件(图2中未绘示)，用以延迟数据信号并输出正数据信号Data+以补偿由反相器217所引入的对负数据信号Data-所产生的时间延迟。因此，正数据信号Data+和负数据信号Data-的相位相反。

根据前述的实施方式，因为正数据信号Data+以及负数据信号Data-会产生相同幅度但反相的EMI噪声，因此正数据信号Data+以及负数据信号Data-产生EMI噪声会被抵消。通过此方法，数据信号所承受的EMI噪声效应可被减低甚至完全避免。

前述的EMI改善机制可被运用在时钟信号上，以下将详述相关的实施方式。在此实施方式中，时钟信号可被分成两群组并依其产生来源而有不同的名称。第一组包含了内部时钟信号ICLK，此ICLK由装置中的时钟电路而产生(未绘示)。第二组包含了外部时钟信号OCLK，其由装置的外部传入(例如，自装置250产生)。

晶粒202的时钟接收焊盘221通过引脚227以及焊接线接收外部时钟信号OCLK。晶粒202更包含了差分信号产生电路212、相位偏移电路214，以及复用器216。相位偏移电路214包含反相器231。反相器231接收外部时钟信号OCLK，并反相外部时钟信号OCLK以产生相位偏移时钟信号PCLK。复用器216可被控制器控制(未绘示)以选择性的输出内部时钟ICLK以及相位偏移时钟信号PCLK其中之一作为正时钟信号CLK+。差分信号产生电路212接收正时钟信号CLK+，并输出差分时钟信号对，其包含了正时钟信号CLK+以及负时钟信号CLK-。差分时钟信号对CLK+、CLK-通过时钟输出焊盘253、219以及焊接线分别输出至引脚223以及225。引脚223可通过印刷电路板上的信号路径连接至装置250，或者更加通过阻抗电路206耦接至装置250。引脚225可通过信号路径连接至电压电位(例如：地电位)，或者更加通过负载电路209耦接至接地电压准位。

在此实施方式中，差分信号产生电路212输出正时钟信号CLK+至信号输出焊盘253。此外，差分信号产生电路212包含反相器229以反相正时钟信号CLK+以产生负时钟信号CLK-。或者，差分信号产生电路212可包含延迟组件(图2中未绘示)，用以延迟正时钟信号CLK+以补偿由反相器229所引入的对负时钟信号CLK-所产生的时间延迟。因此，正时钟信号CLK+和负时钟信号CLK-的相位相反。

在此实施方式中，通过控制复用器216，装置200可动作于不同的时钟模式中-内部时钟信号模式以及外部时钟信号模式。在内部时钟信号模式中，如图2所示，复用器216被控制以输出内部时钟信号ICLK。此外，时钟输出焊盘219可为可控制焊盘，例如为通用输入输出焊盘(general purposeinput/output PAD;GPIO焊盘，在图示中简略表示为GPIO)，其被控制器使能以作为输出焊盘。用以接收外部信号的时钟接收焊盘221也可为可控制焊盘（例如，一GPIO焊盘），其被控制器控制而为非使能。

在外部时钟模式中，装置200通过引脚227以及时钟接收焊盘221接收外部时钟信号OCLK。相位偏移电路214接收外部时钟信号OCLK并产生相位偏移时钟信号PCLK。相位偏移时钟信号PCLK具有和外部时钟信号OCLK相同的时钟但相位与其相反。在外部时钟模式下，复用器216被控制器控制以输出相位偏移时钟信号PCLK而不是内部时钟模式时的内部时钟信号ICLK。此外，时钟接收焊盘221(GPIO垫)被控制器使能以作为输入焊盘。时钟输出焊盘219(GPIO垫)被控制器控制成非使能。因此，相位偏移时钟信号PCLK通过引脚223、时钟输出焊盘253以及焊接线而作为正时钟信号(CLK+)输出，但没有时钟信号自引脚225输出。在一个实施方式中，相位偏移时钟信号PCLK和外部时钟信号OCLK具有相反的相位。

与数据信号的EMI保护机制相同，正时钟信号CLK+和负时钟信号CLK-所产生的EMI噪声因为具有相同的相位，因此可被抵消。

在一个实施方式中，装置200以及装置250可使用在一个通讯装置。举例来说，装置200可为电视模块且装置250可为移动电话模块。然而，前述的EMI改善机制可使用在通讯装置之外的任何电子装置。

图3A和图3B为方框图，其绘示了根据本发明的另一实施方式的具有EMI保护机制的装置。图2和图3之间的差异为图2中的两个可控制焊盘219和221更改成图3中的单一可控制焊盘301，以执行类似的功能。此外，单一可控制焊盘301通过焊接线连接至引脚303。通过这样的做法，可以降低焊盘与引脚数目，图3A和图3B的实施方式将分述如下。

图3A为方框图，其绘示了根据本发明的另一实施方式的具有EMI保护机制的装置。在此实施方式中，在一个内部时钟模式下，可控制焊盘301由控制器发出的非使能信号EN所控制，使得可控制焊盘301作为输出焊盘。因此，引脚303通过信号路径连接至电路板的地电位，也通过负载电路209耦接至地电位。此外，复用器216被控制以输出内部时钟信号ICLK。因此差分信号产生电路212输出内部时钟信号ICLK作为正时钟信号CLK+。差分信号产生电路212也藉由反相器229反相内部时钟信号ICLK作为负时钟信号CLK-。图3A、3B中的信号传输路径以虚箭头线来表示。

图3B为方框图，其绘示了根据本发明的另一实施方式的具有EMI保护机制的装置。在此实施方式中，在外部时钟模式下，可控制焊盘301由控制器发出的使能信号EN所控制，使得可控制焊盘301作为输入焊盘。因此，引脚303通过信号路径连接至装置250以接收外部时钟信号OCLK，也通过阻抗电路333耦接至装置250。而且，复用器216被控制以输出相位偏移时钟信号PCLK。图3B中的信号传输路径以虚线标示之。差分信号产生电路212输出正时钟信号CLK+至时钟输出焊盘253。因此正时钟信号CLK+和外部时钟信号OCLK具有相反的相位。正时钟信号CLK+和外部时钟信号OCLK可视为一差分时钟信号对，用以改善EMI现象。如熟知此项技艺者所知悉，尽管可控制焊盘301(例如，GPIO垫)可接收来自反相器229的反相信号，以及接收外部时钟信号OCLK。因为焊盘301作为输入焊盘使用，接收的外部时钟信号OCLK不会被反相的信号影响。

图4A为方框图，其绘示了图3所示的电路的一部分。图4B为一方框图，其绘示了根据本发明的另一实施方式的具有EMI保护机制的装置的一部分。如图4A所示，信号产生电路409耦接至反相器413以及焊盘401/403，用以传输第一正信号以及第一负信号。此外，信号产生电路411耦接至反相器415以及焊盘405/407，用以传输第二正信号以及第二负信号。然而，在图4B中，信号产生电路417、419被设计成可共享反相器模块以产生反相信号。信号产生电路417耦接至反相器模块以及焊盘423/425，焊盘423以及425分别用以传输第一正信号以及混合反相信号。此外，信号产生电路419耦接至反相器模块以及焊盘427/425，焊盘427用以传输第二正信号。此实施方式中的信号产生电路可为数据产生电路、时钟信号产生电路、控制信号产生电路，或者其他任何电子信号的产生电路。在图4B中，反相器模块可包含加法器430以及反相器420。加法器施行加法运算至第一和第二正信号以产生结合信号。反相器反相结合信号以产生混合反相信号，以降低第一正信号以及第二正信号所造成的EMI效应。

在另一实施方式中，于图4B中，反相器模块可包含由控制器所控制的权重总和电路(未绘示)。权重总和电路用以分别提供不同权重给第一正信号以及第二正信号，以产生不同权重的总和信号。在一个实施方式中，权重相同。在另一个实施方式中，权重总和电路分别提供权重值0和1给第一正信号以及第二正信号，以结和第一正信号以及第二正信号，以产生一结合信号，因此会倾向于第一正信号以及第二正信号其中之一。而且，权重总和电路可周期性的切换权重值0和1给第一正信号以及第二正信号，以在时间共享模式下(time sharing)产生反相第一正信号以及反相第二正信号。通过这种方式，晶粒202的电路面积、焊盘以及引脚数量皆可减少。焊盘425可输出由信号产生电路417、419产生的信号经过结合后产生的结合信号的反相信号，因此可达到不同效用的EMI降低效果。请留意图4B所示的实施方式中虽然是混合两信号以降低EMI效应，但也可混合两个以上的信号来降低EMI效应。

请留意图5。图5为方框图，其绘示了根据本发明的另一个实施方式的具有EMI保护机制的装置，此装置处于外部时钟信号模式。图5中的信号传输路径以虚箭头线来表示。在此实施方式中，晶粒502包含时钟电路(未绘示)、差分信号产生电路512、相位偏移电路514、复用器516、时钟输出焊盘553以及可控制焊盘519。时钟电路产生内部时钟信号。相位偏移电路514包含反相器531。反相器531接收内部时钟信号ICLK，并反相内部时钟信号ICLK的相位以产生相位偏移时钟信号PCLK。复用器516由控制器控制(未绘示)以选择性的输出外部时钟信号OCLK或是相位偏移时钟信号PCLK其中之一作为正时钟信号CLK+。差分信号产生电路512接收正时钟信号CLK+，并输出差分时钟信号对，包含正时钟信号CLK+，以及负时钟信号CLK-。差分时钟信号对CLK+、CLK-的相位彼此相反。差分时钟信号对CLK-、CLK+分别传送至时钟输出焊盘553、可控制焊盘519（图5中简略表示为GPIO）。于此实施方式中，差分信号产生电路512包含反相器529，用以反相正时钟信号CLK+以产生负时钟信号CLK-。

于此实施方式中，通过控制复用器516以及可控制焊盘519，装置500可操作在不同的时钟模式下(内部时钟模式以及外部时钟模式)。

在内部时钟模式下，复用器516被控制以输出相位偏移时钟信号PCLK以作为正时钟信号CLK+。差分信号产生电路512输出负时钟信号CLK-至时钟输出焊盘553，并输出正时钟信号CLK+至可控制焊盘519。可控制焊盘519被控制以作为输出正时钟信号CLK+的输出焊盘。差分信号产生电路512可包含延迟组件(未绘示)，用以延迟正时钟信号CLK+以补偿反相器529对负时钟信号CLK-所产生的时间延迟。因此，正时钟信号CLK+和负时钟信号CLK-的相位相反。

在外部时钟模式中，可控制焊盘519被控制以作为输入焊盘以接收外部时钟信号OCLK。复用器516被控制器控制以输出外部时钟信号OCLK而不是内部时钟模式时的相位偏移时钟信号PCLK。差分信号产生电路512输出负时钟信号CLK-至时钟输出焊盘553。负时钟信号CLK-和外部时钟信号OCLK的相位相反。负时钟信号CLK-和外部时钟信号OCLK可视为差分时钟信号对以减低EMI效应。

与数据信号的EMI保护机制相同，正时钟信号CLK+和负时钟信号CLK-所产生的EMI噪声因为具有相同的相位，因此可被抵消。

请留意前述的实施方式仅用以举例，并非用以限定本发明。举例来说，前述的芯片并不限定于封装好的芯片。其可为任何包含焊盘的电子装置，而此焊盘用以耦接其他装置以及与其他装置通讯。此外，前述的结构可用以传输任何信号。也就是说，前述的数据信号和时钟信号可由任何所需信号取代。而且，前述的结构中，可以只有一部分被包含在装置中。举例来说，仅有数据接收焊盘或时钟接收焊盘包含于装置中。

此外，前述的结构不限于使用在降低EMI效应。基于相同内容的润饰或改变均应在本发明所涵盖的范围之内。

以上所述仅为本发明的较佳实施方式，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (13)

1.一种半导体芯片，设置于印刷电路板上，包含：

信号产生模块，用以产生第一信号以及第二信号；

第一传输端，用以传输该第一信号；以及

第二传输端，用以传输该第二信号，其中该第二信号的相位和该第一信号的相位相反，以及该第二传输端包含可控制焊盘；其中该可控制焊盘被控制以选择性的作为输入焊盘以接收外部信号，或者作为输出焊盘以传输该第二信号；

其中该第二传输端用以连接设置在该印刷电路板上的终端设备。

2.根据权利要求1所述的半导体芯片，其特征在于，该信号产生模块包含：

第一信号产生电路，用以产生该第一信号；以及

差分信号产生电路，用以反相该第一信号的该相位以产生该第二信号。

3.根据权利要求1所述的半导体芯片，其特征在于，更包含第三传输端以传输第三信号；其中该信号产生模块包含：

第一信号产生电路，用以产生该第一信号；

第二信号产生电路，用以产生该第三信号；以及

差分信号产生电路，用以接收该第一信号以及该第三信号以产生结合信号；

其中该差分信号产生电路进一步反相该结合信号的相位以产生该第二信号。

4.根据权利要求3所述的半导体芯片，其特征在于，该差分信号产生电路以相对应的权重结合该第一信号以及该第三信号。

5.根据权利要求1所述的半导体芯片，其特征在于，该终端设备包含第一端以及第二端，该第一端连接至该半导体芯片的该第二传输端，该第二端连接至该印刷电路板的电压电位。

6.根据权利要求1所述的半导体芯片，其特征在于，该第一传输端位于该第二传输端的旁边。

7.一种半导体芯片，包含：

内部时钟电路，用以产生内部时钟信号；

第一相位偏移装置，用以偏移外部时钟信号的相位以及输出相位偏移时钟信号；

复用器，耦接至该内部时钟电路以及该第一相位偏移装置，用以选择性的输出该内部时钟信号以及该相位偏移时钟信号其中之一作为第一时钟信号；

第二相位偏移装置，耦接至该复用器，用以偏移该第一时钟信号的相位以及输出第二时钟信号，其中该第二时钟信号的相位和该第一时钟信号的相位相反；

第一输出焊盘，耦接至该复用器以输出该第一时钟信号；以及

可控制焊盘，耦接至该第一相位偏移装置以及该第二相位偏移装置；

其中该可控制焊盘被控制以选择性的作为输入焊盘或第二输出焊盘，该输入焊盘接收外部信号并传输该外部信号至该第一相位偏移装置，而该第二输出焊盘用以传输该第二时钟信号。

8.根据权利要求7所述的半导体芯片，其特征在于，该第一输出焊盘位于该可控制焊盘的旁边。

9.根据权利要求7所述的半导体芯片，其特征在于，该外部时钟信号之相位与该相位偏移时钟信号的相位反相。

10.一种半导体芯片，包含：

内部时钟电路，用以产生内部时钟信号；

第一相位偏移装置，用以偏移该内部时钟信号的相位以及输出相位偏移时钟信号；

复用器，耦接至该第一相位偏移装置，用以选择性的输出外部时钟信号以及该相位偏移时钟信号其中之一作为第一时钟信号；

第二相位偏移装置，耦接至该复用器，用以偏移该第一时钟信号的相位以及输出第二时钟信号，其中该第二时钟信号的相位和该第一时钟信号的相位相反；

第一输出焊盘，耦接至该第二相位偏移装置以输出该第二时钟信号；以及

可控制焊盘，耦接至该复用器；

其中该可控制焊盘被控制以选择性的作为输入焊盘或第二输出焊盘，该输入焊盘接收外部信号，而该第二输出焊盘用以传输该第一时钟信号。

11.根据权利要求10所述的半导体芯片，其特征在于，该第一输出焊盘位于该可控制焊盘的旁边。

12.一种产生差分时钟信号对的方法，其特征在于，该差分时钟信号对包含正时钟信号以及负时钟信号，该方法包含：

提供第一时钟信号；

偏移第二时钟信号的相位以产生相位偏移时钟信号；

选择性的输出该第一时钟信号以及该第二时钟信号其中之一作为该正时钟信号；

偏移该正时钟信号的相位以产生该负时钟信号；

输出该正时钟信号；以及

控制可控制焊盘以选择性的作为输入焊盘或输出焊盘，该输入焊盘接收该第二时钟信号，该输出焊盘用以传输该负时钟信号。

13.一种产生差分时钟信号对的方法，其特征在于，该差分时钟信号对包含正时钟信号以及负时钟信号，该方法包含：

提供第一时钟信号：

偏移第二时钟信号的相位以产生相位偏移时钟信号；

选择性的输出该第一时钟信号以及该相位偏移时钟信号其中之一作为该正时钟信号；

偏移该正时钟信号的相位以产生该负时钟信号；

输出该负时钟信号；以及

控制可控制焊盘以选择性的作为输入焊盘或输出焊盘，该输入焊盘接收该第一时钟信号，该输出焊盘用以传输该正时钟信号。