JP2000323644A - 信号伝送線路 - Google Patents
信号伝送線路Info
- Publication number
- JP2000323644A JP2000323644A JP11133610A JP13361099A JP2000323644A JP 2000323644 A JP2000323644 A JP 2000323644A JP 11133610 A JP11133610 A JP 11133610A JP 13361099 A JP13361099 A JP 13361099A JP 2000323644 A JP2000323644 A JP 2000323644A
- Authority
- JP
- Japan
- Prior art keywords
- transmission line
- signal
- semiconductor
- characteristic impedance
- signal transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】
【課題】高速信号を伝送するためには信号周波数の5‐7
倍の高調波を伝送する必要があるが、高調波を通過させ
ると電磁波妨害が大きくなるという問題がある。 【解決手段】伝送線路１０３の途中にインダクタ１０４
とみなせる部分を設ける。伝送に不必要な領域の高調波
を減衰させ、電磁波妨害の削減を図ることができる。
倍の高調波を伝送する必要があるが、高調波を通過させ
ると電磁波妨害が大きくなるという問題がある。 【解決手段】伝送線路１０３の途中にインダクタ１０４
とみなせる部分を設ける。伝送に不必要な領域の高調波
を減衰させ、電磁波妨害の削減を図ることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、主としてデジタル
信号を伝送させるための信号伝送線路であり、特に不要
信号複写特性の優れた信号伝送線路に関わる。
信号を伝送させるための信号伝送線路であり、特に不要
信号複写特性の優れた信号伝送線路に関わる。
【０００２】
【従来の技術】近年のデジタル回路の高速化の流れはす
さまじく、CPUのクロック周波数は400MHzを超え、さら
に上昇しつつある。これに伴い、CPUとメモリ間のデー
タ伝送速度の向上が要求されており、最近は100MHzのク
ロック周波数をもつに至った。また環境問題からこれら
の機器から生じる電磁波放射が問題となりつつある。一
般的に物理的形状、放熱を考慮した制約からCPUとメモ
リコントローラは物理的に離れており、その間はデータ
伝送線路で接続せざるを得ない。また物理的形状、拡張
性の観点からメモリコントローラとメモリやビデオカー
ド、通信機器に代表されるような各種周辺デバイス間の
接続は同様にデータ伝送線路で接続する必要がある。こ
のようなデータ伝送線路は通常少なくとも16本、多い場
合には64本の線路で構成されている。またこれらのデバ
イスの同期を取るためにクロックラインが配線されてい
る。このような多量な線路を配置した場合には各線路か
ら放射される電磁波が問題となってくる。
さまじく、CPUのクロック周波数は400MHzを超え、さら
に上昇しつつある。これに伴い、CPUとメモリ間のデー
タ伝送速度の向上が要求されており、最近は100MHzのク
ロック周波数をもつに至った。また環境問題からこれら
の機器から生じる電磁波放射が問題となりつつある。一
般的に物理的形状、放熱を考慮した制約からCPUとメモ
リコントローラは物理的に離れており、その間はデータ
伝送線路で接続せざるを得ない。また物理的形状、拡張
性の観点からメモリコントローラとメモリやビデオカー
ド、通信機器に代表されるような各種周辺デバイス間の
接続は同様にデータ伝送線路で接続する必要がある。こ
のようなデータ伝送線路は通常少なくとも16本、多い場
合には64本の線路で構成されている。またこれらのデバ
イスの同期を取るためにクロックラインが配線されてい
る。このような多量な線路を配置した場合には各線路か
ら放射される電磁波が問題となってくる。
【０００３】このような問題に対処するために例えば日
経エレクトロニクス４月２０日号（No.714）において、
基板自体に磁性体を混入させ電磁波を減衰させるような
材料を使用した基板を用いることが提案されている。
経エレクトロニクス４月２０日号（No.714）において、
基板自体に磁性体を混入させ電磁波を減衰させるような
材料を使用した基板を用いることが提案されている。
【０００４】
【発明が解決しようとする課題】しかしながら日経エレ
クトロニクスに示されているような方法では様々な課題
が発生する。
クトロニクスに示されているような方法では様々な課題
が発生する。
【０００５】１つめは基板に従来と異なる材料を使用す
るために、基板全体で同様の効果が発揮されることであ
る。つまり基板内には様々な速度の信号が流れているが
もっとも速い速度の信号にこの電磁波妨害の抑制効果を
持たせてしまうとより遅い速度の信号に対しては効果が
なくなってしまう。逆に遅い信号のほうにあわせてしま
うと速い信号の立ち上がり時間が遅くなりシステムとし
て動作不安定になってしまう。
るために、基板全体で同様の効果が発揮されることであ
る。つまり基板内には様々な速度の信号が流れているが
もっとも速い速度の信号にこの電磁波妨害の抑制効果を
持たせてしまうとより遅い速度の信号に対しては効果が
なくなってしまう。逆に遅い信号のほうにあわせてしま
うと速い信号の立ち上がり時間が遅くなりシステムとし
て動作不安定になってしまう。
【０００６】本発明はこのような従来の信号伝送線路の
課題を考慮し、信号の種類に関わりなく電磁波妨害を抑
制する信号伝送線路を提供することを目的とするもので
ある。
課題を考慮し、信号の種類に関わりなく電磁波妨害を抑
制する信号伝送線路を提供することを目的とするもので
ある。
【０００７】
【課題を解決するための手段】この課題を解決するため
に発明者等は次のような構造を発明した。すなわち、電
磁波輻射の大きさは線路に流れる信号の大きさと線路の
長さによって決まる。単純に電磁波輻射を小さくしたけ
れば信号レベルを下げるか線路を短くすればよい。しか
しながら線路を流れる信号レベルは信号形態によってほ
ぼ決定されており例えばTTL、GTL+などである。また線
路の長さは構造上小さくする自由度は小さい。デジタル
信号は基本波とその奇数時高調波の合成波であることを
考えると不要電磁波輻射を抑制するためには必要最小限
の高調波を伝送するようにすればよい。
に発明者等は次のような構造を発明した。すなわち、電
磁波輻射の大きさは線路に流れる信号の大きさと線路の
長さによって決まる。単純に電磁波輻射を小さくしたけ
れば信号レベルを下げるか線路を短くすればよい。しか
しながら線路を流れる信号レベルは信号形態によってほ
ぼ決定されており例えばTTL、GTL+などである。また線
路の長さは構造上小さくする自由度は小さい。デジタル
信号は基本波とその奇数時高調波の合成波であることを
考えると不要電磁波輻射を抑制するためには必要最小限
の高調波を伝送するようにすればよい。
【０００８】そのためには線路のインピーダンスをより
高周波になるにしたがって半導体素子のインピーダンス
と異ならせることによって達成できる。このため、本発
明は、伝送線路のインピーダンスを部分的に異なる値に
設定する、インダクタを線路に直列に接続する、あるい
はコンデンサを線路とグランド間に接続する。
高周波になるにしたがって半導体素子のインピーダンス
と異ならせることによって達成できる。このため、本発
明は、伝送線路のインピーダンスを部分的に異なる値に
設定する、インダクタを線路に直列に接続する、あるい
はコンデンサを線路とグランド間に接続する。
【０００９】
【発明の実施の形態】以下本発明の実施の形態を図面を
参照して詳細に説明する。
参照して詳細に説明する。
【００１０】＜第１の実施の形態＞図１は本発明の第１
の実施の形態を示す模式図である。１０１、１０２が信
号伝送用半導体、１０３が半導体１０１、１０２間を接
続するデータ伝送線路である。通常、信号は双方向伝送
なので、伝送線路１０３の最も半導体に近い部分１０
４、１０５の幅を狭くしている。伝送路１０３の中央部
の特性インピーダンスは半導体１０１、１０２の特性イ
ンピーダンスと略一致している。
の実施の形態を示す模式図である。１０１、１０２が信
号伝送用半導体、１０３が半導体１０１、１０２間を接
続するデータ伝送線路である。通常、信号は双方向伝送
なので、伝送線路１０３の最も半導体に近い部分１０
４、１０５の幅を狭くしている。伝送路１０３の中央部
の特性インピーダンスは半導体１０１、１０２の特性イ
ンピーダンスと略一致している。
【００１１】このような構成にすることにより、すべて
の伝送線路を同じ特性インピーダンスで接続した場合よ
りも電磁波の不要輻射を削減することができた。
の伝送線路を同じ特性インピーダンスで接続した場合よ
りも電磁波の不要輻射を削減することができた。
【００１２】＜第２の実施の形態＞図２は本発明の第２
の実施の形態を示す模式図である。２０１、２０２が信
号伝送用半導体、２０３が半導体２０１、２０２間を接
続するデータ伝送線路、２０４、２０５は伝送線路２０
３に直列に接続されたインダクタである。通常、信号は
双方向伝送なので伝送線路の最も半導体に近い部分に、
伝送路２０３と半導体２０１、２０２との間に直列にイ
ンダクタ２０４、２０５を接続している。伝送線路２０
３の特性インピーダンスは半導体２０１、２０２の特性
インピーダンスと略一致している。このような構成にす
ることにより、伝送線路のすべてを同じ特性インピーダ
ンスで接続した場合よりも電磁波の不要輻射を削減する
ことができた。
の実施の形態を示す模式図である。２０１、２０２が信
号伝送用半導体、２０３が半導体２０１、２０２間を接
続するデータ伝送線路、２０４、２０５は伝送線路２０
３に直列に接続されたインダクタである。通常、信号は
双方向伝送なので伝送線路の最も半導体に近い部分に、
伝送路２０３と半導体２０１、２０２との間に直列にイ
ンダクタ２０４、２０５を接続している。伝送線路２０
３の特性インピーダンスは半導体２０１、２０２の特性
インピーダンスと略一致している。このような構成にす
ることにより、伝送線路のすべてを同じ特性インピーダ
ンスで接続した場合よりも電磁波の不要輻射を削減する
ことができた。
【００１３】＜第３の実施の形態＞図３は本発明の第３
の実施の形態を示す模式図である。３０１、３０２が信
号伝送用半導体、３０３が半導体３０１、３０３間を接
続するデータ伝送線路である。通常、信号は双方向伝送
なので伝送線路３０３の最も半導体に近い部分３０４、
３０５の幅が広くなっている。伝送線路３０３の特性イ
ンピーダンスは半導体の特性インピーダンスと略一致し
ている。このような構成にすることにより通常のすべて
を同じ特性インピーダンスで接続した場合よりも電磁波
の不要輻射を削減することができた。
の実施の形態を示す模式図である。３０１、３０２が信
号伝送用半導体、３０３が半導体３０１、３０３間を接
続するデータ伝送線路である。通常、信号は双方向伝送
なので伝送線路３０３の最も半導体に近い部分３０４、
３０５の幅が広くなっている。伝送線路３０３の特性イ
ンピーダンスは半導体の特性インピーダンスと略一致し
ている。このような構成にすることにより通常のすべて
を同じ特性インピーダンスで接続した場合よりも電磁波
の不要輻射を削減することができた。
【００１４】＜第４の実施の形態＞図４は本発明の第４
の実施の形態を示す模式図である。４０１、４０２が信
号伝送用半導体、４０３が半導体４０１、４０２間を接
続するデータ伝送線路、４０４、４０５が伝送線路４０
３とグランド間に接続されたコンデンサである。通常、
信号は双方向伝送なので伝送線路４０３の最も半導体に
近い部分に、コンデンサ４０４、４０５を並列に接続し
ている。４０３の特性インピーダンスは半導体の特性イ
ンピーダンスと略一致している。このような構成にする
ことにより通常のすべてを同じ特性インピーダンスで接
続した場合よりも電磁波の不要輻射を削減することがで
きた。
の実施の形態を示す模式図である。４０１、４０２が信
号伝送用半導体、４０３が半導体４０１、４０２間を接
続するデータ伝送線路、４０４、４０５が伝送線路４０
３とグランド間に接続されたコンデンサである。通常、
信号は双方向伝送なので伝送線路４０３の最も半導体に
近い部分に、コンデンサ４０４、４０５を並列に接続し
ている。４０３の特性インピーダンスは半導体の特性イ
ンピーダンスと略一致している。このような構成にする
ことにより通常のすべてを同じ特性インピーダンスで接
続した場合よりも電磁波の不要輻射を削減することがで
きた。
【００１５】なお信号伝送線路の形態としてはマイクロ
ストリップライン、ストリップラインなどが考えられる
がいずれの場合においても線幅を変えることによりその
特性インピーダンスは制御可能である。
ストリップライン、ストリップラインなどが考えられる
がいずれの場合においても線幅を変えることによりその
特性インピーダンスは制御可能である。
【００１６】
【発明の効果】以上説明したように、本発明に係る信号
伝送線路によれば信号伝送特性を損なうことなく不要電
磁波輻射の少ない信号伝送線路を得ることができる。
伝送線路によれば信号伝送特性を損なうことなく不要電
磁波輻射の少ない信号伝送線路を得ることができる。
【図１】本発明に係る信号伝送線路の第１の実施の形態
を示す模式図である。
を示す模式図である。
【図２】本発明に係る信号伝送線路の第２の実施の形態
を示す模式図である。
を示す模式図である。
【図３】本発明に係る信号伝送線路の第３の実施の形態
を示す模式図である。
を示す模式図である。
【図４】本発明に係る信号伝送線路の第４の実施の形態
を示す模式図である。
を示す模式図である。
１０１、１０２ 信号伝送用半導体 １０３ 半導体間を接続するデータ伝送線路 １０４、１０５ 半導体間を接続する幅の狭いデータ伝
送線路部分 ２０１、２０２ 信号伝送用半導体 ２０３ データ伝送線路 ２０４、２０５ インダクタ ３０１、３０２ 信号伝送用半導体 ３０３ データ伝送線路 ３０４、３０５ 幅広部分 ４０１、４０２ 信号伝送用半導体 ４０３ データ伝送線路 ４０４、４０５ コンデンサ
送線路部分 ２０１、２０２ 信号伝送用半導体 ２０３ データ伝送線路 ２０４、２０５ インダクタ ３０１、３０２ 信号伝送用半導体 ３０３ データ伝送線路 ３０４、３０５ 幅広部分 ４０１、４０２ 信号伝送用半導体 ４０３ データ伝送線路 ４０４、４０５ コンデンサ
Claims (4)
- 【請求項１】少なくとも2つの半導体素子を接続する信
号線路において、半導体素子の信号入出力回路の特性イ
ンピーダンスと、信号を伝送する線路の特性インピーダ
ンスが実質上一致しており、前記信号伝送線路の最も半
導体素子に近い部分の特性インピーダンスが前記半導体
素子の信号入出力回路の特性インピーダンスよりも高い
ことを特徴とする信号伝送線路。 - 【請求項２】少なくとも2つの半導体素子を接続する信
号線路において、半導体素子の信号入出力回路の特性イ
ンピーダンスと、信号を伝送する線路の特性インピーダ
ンスが実質上一致しており、前記信号伝送線路の最も半
導体素子に近い部分に、その信号伝送線路と直列にイン
ダクタンス素子が接続されていることを特徴とする信号
伝送線路。 - 【請求項３】少なくとも2つの半導体素子を接続する信
号線路において、半導体素子の信号入出力回路の特性イ
ンピーダンスと、信号を伝送する線路の特性インピーダ
ンスが実質上一致しており、前記信号伝送線路の最も半
導体素子に近い部分の特性インピーダンスが前記半導体
素子の信号入出力回路の特性インピーダンスよりも低い
ことを特徴とする信号伝送線路。 - 【請求項４】少なくとも2つの半導体素子を接続する信
号線路において、半導体素子の信号入出力回路の特性イ
ンピーダンスと、信号を伝送する線路の特性インピーダ
ンスが実質上一致しており、前記信号伝送線路の最も半
導体素子に近い部分に、その信号線路とグランド間に並
列にコンデンサ素子が接続されていることを特徴とする
信号伝送線路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11133610A JP2000323644A (ja) | 1999-05-14 | 1999-05-14 | 信号伝送線路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11133610A JP2000323644A (ja) | 1999-05-14 | 1999-05-14 | 信号伝送線路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000323644A true JP2000323644A (ja) | 2000-11-24 |
Family
ID=15108841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11133610A Pending JP2000323644A (ja) | 1999-05-14 | 1999-05-14 | 信号伝送線路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000323644A (ja) |
-
1999
- 1999-05-14 JP JP11133610A patent/JP2000323644A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6310400B1 (en) | Apparatus for capacitively coupling electronic devices | |
| US9060423B2 (en) | Laminated wiring board | |
| JP4545391B2 (ja) | 高周波雑音を減少させるデータバス構造を有する半導体メモリ装置 | |
| US20150212954A1 (en) | Chip having port to receive value that represents adjustment to transmission parameter | |
| WO2012112618A1 (en) | Multi-band interconnect for inter-chip and intra-chip communications | |
| JP2002133867A (ja) | 半導体メモリ装置及びこれを含むメモリモジュールを有するシステム | |
| US7456701B2 (en) | Flexible substrate and electronic equipment | |
| US20020047092A1 (en) | Transmission line parasitic element discontinuity cancellation | |
| KR101086856B1 (ko) | 반도체 집적 회로 모듈 및 이를 구비하는 ｐｃｂ 장치 | |
| US6873533B2 (en) | Unbuffered memory system | |
| US6838900B2 (en) | Middle pull-up point-to-point transceiving bus structure | |
| US20030001652A1 (en) | Hierarchical clock grid for on-die salphasic clocking | |
| JP2000323644A (ja) | 信号伝送線路 | |
| US20090185408A1 (en) | Memory device, memory system and method for design of memory device | |
| US9760112B2 (en) | Apparatus for communicating another device | |
| US6011441A (en) | Clock distribution load buffer for an integrated circuit | |
| JP2006135302A (ja) | 半導体装置 | |
| US6256218B1 (en) | Integrated circuit memory devices having adjacent input/output buffers and shift blocks | |
| TWI587148B (zh) | Bus system and electronic devices | |
| JPH10242835A (ja) | 出力回路、半導体集積回路、及び電子回路装置 | |
| KR102559377B1 (ko) | 교류 터미네이션 및 능동 인덕터를 포함하는 전자 장치 및 그것의 인터페이스 설정 방법 | |
| CN101576864B (zh) | 计算机系统及其内存接口的数据信号处理方法 | |
| US6518795B1 (en) | Design simplicity of very high-speed semiconductor device | |
| KR0164823B1 (ko) | 고속동작용 반도체 메모리장치 및 전송라인 형성방법 | |
| JP2004199651A (ja) | 平行端末への伝送のための電源デカップリング |