JP2004199651A

JP2004199651A - 平行端末への伝送のための電源デカップリング

Info

Publication number: JP2004199651A
Application number: JP2003333968A
Authority: JP
Inventors: Sehat Sutardja; サハットスタルジャ
Original assignee: Marvell World Trade Ltd
Current assignee: Marvell World Trade Ltd
Priority date: 2002-09-25
Filing date: 2003-09-25
Publication date: 2004-07-15
Anticipated expiration: 2023-09-25
Also published as: US20040056678A1; DE60301110T2; CN1497825A; CN1497825B; TW200423539A; EP1403752B1; EP1403752A1; JP4397665B2; TWI281783B; US6856163B2; DE60301110D1

Abstract

【課題】データを伝達するための相互接続回路を提供する。
【解決手段】高周波の相互接続回路用の電力システムに用いられるデータを伝達するための相互接続回路において、データを受信及び送信する少なくとも一つのドライバと、各ドライバと通信する少なくとも一つの端末装置と、前記ドライバに電力を供給する出力を備える第1の電源部と、前記端末装置に電力を供給する出力を備える第２の電源部と、前記第1の電源部の出力及び前記第２の電源部の出力と通信する第1のデカップリングコンデンサとを備えることを特徴とする。
【選択図】図２

Description

本発明は、高周波の相互接続回路用の電力システムに関する。

本出願は、特許文献１及び特許文献２の出願日の利点を享有し、両方ともの全内容が本願明細書に参照として援用されている。

現在のエレクトロニクス・システムは、非常に高いクロック周波数で動作する多くの複合の集積回路を含む。現在、チップトゥチップの相互接続間のデータ信号速度は、既に３００Ｍｂ／ｓ以上である。これらのデータ信号速度は、数年内に１Ｇｂ／ｓに接近すると期待される。これらのデータ信号速度において、チップトゥチップの相互接続は、ＲＦ伝送線のような役割をする。これによって、適当な端子が必要である。より長い距離の相互接続の場合は、平行した端子がしばしば使われる。公知の一部の実施例は、ＣＰＵからノースブリッジの相互接続、ノースブリッジからＤＤＲ（Ｄｏｕｂｌｅ・Ｄａｔａ・Ｒａｔｅ・ＳＤＲＡＭ）メモリの相互接続、及びグラフィックプロセッサからＤＤＲメモリの相互接続を含む。

相互接続の幅がより広くなるに伴って、これらの伝送線を動作するのに必要な電力の量は、システムの最大の電力使用の一つになっている。例えば、高度なグラフィック・プロセッサは、最近、ＤＤＲメモリに２５６ビット幅の相互接続を使用することができる。終端レジスタを通じて流れる電流の量がふらふらするので、ＤＣ／ＤＣコンバータがしばしば終端電圧を提供するのに使用される。

従来のＤＣ／ＤＣコンバータは、概して終端電流の変化要求に応答するほどの十分な速さを提供しない。３００Ｍｂ／ｓのデータ速度で動作するインタフェースの場合にも、全てのデータ・ビットがゼロから１に、及びその逆に切り替えをするときに、電流の負荷は、およそ数クロックサイクルでほぼ０から最大限の電力に、及びその逆に移行することができる。終端電圧に対するＤＣ／ＤＣ電源供給の問題は、また、伝送線を駆動するドライバ回路に対するＤＣ／ＤＣ電源供給の場合にも発生する。

図1は、高速線ドライバ１４（示される多数のうちの一つ）にエネルギーを供給するドライバ電源部、Ｖ_ＤＤＱ、１２及びコンデンサ１３、並びに端末装置１８にエネルギーを供給する終端電源部、Ｖ_ＴＴ、１６及びコンデンサ１５を備える従来のドライバ電力システム１０を示す。

動作中に、ドライバ１６は、データ・ライン１９の状態の関数としてドライバ電源部１２から電流を引き出す。データ・ラインの全て又は大部分が低い状態にあるときは、小さい電流が流れる。データ・ラインの大部分が高い状態にあるときは、大きいＤＣ負荷電流が流れる。高い負荷電流モードの際、電流は、Ｖ_ＤＤＱ電源部１２から端末抵抗１８を経由して電流を落とす終端電源部１６へ流れる。Ｖ_ＤＤＱ電源部１２からＶ_ＴＴ電源部１６へ流れる電流は、負であり、Ｖ_ＤＤＱ電源部１２から流れる電流の大きさの約半分である。

データ・ライン１９が低い状態へ切り替えるときに、Ｖ_ＤＤＱ電源部１２から端末抵抗１８への電流は、実質的に直ちにゼロに減少する。これによって、Ｖ_ＤＤＱ電源部１２からの電圧出力が上方に上昇し、電源部の出力が電圧の制限を越えて増加することを防止する非常時の一時回復モードへＶ_ＤＤＱ電源部のモードの移行が引き起こされる。ほぼ同時に、Ｖ_ＴＴ電源部１６を通じる電流はその方向が逆転して、Ｖ_ＴＴ電源部１６の電圧を下向に向け、Ｖ_ＴＴ電源部の電圧が電圧の制限の下に減少することを防止する非常時の一時回復モードへＶ_ＴＴ電源部のモードを移行させる。非常Ｖ_ＴＴの非常時の一時回復動作により、順番にＶ_ＤＤＱ電源部１２に逆流する巨大な一時的な電流が生じ、更にＶ_ＤＤＱ電源部１２の出力において電圧スパイクが急激に発生される。一時的な負荷変化の際の電源供給変動の大きさは、Ｖ_ＴＴ及びＶ_ＤＤＱ電源部１２及び１６用の高速ＤＣ／ＤＣコンバータを使用することによって減少することができる。しかし、電源供給変動の大きさは、相変わらず重大であり、高速ＤＣ／ＤＣコンバータは、一般に非常に高価である。
米国特許出願番号第６０／４１３，８９１号米国特許出願番号第１０／２７１，６６４号

本発明の課題は、高周波の相互接続回路用の電力システムを提供することである。又、本発明の課題は、伝送線を通じてデータを伝達する方法を提供することである。

上記課題を解決するために、本発明の第１の形態においては、データを伝達するための相互接続回路であって、データを受信及び送信する少なくとも一つのドライバと、各ドライバと通信する少なくとも一つの端末装置と、ドライバに電力を供給する出力を備える第1の電源部と、端末装置に電力を供給する出力を備える第２の電源部と、第1の電源部の出力及び第２の電源部の出力と通信する第1のデカップリングコンデンサとを備えることを特徴とする。

又、本発明の第２の形態においては、伝送線を通じてデータを伝達する方法であって、データをバッファリングするために電力入力を有するドライバを提供する段階と、ドライバにインピーダンスをマッチする端末装置を提供する段階と、ドライバの電力入力に電力を供給する段階と、端末装置に電力を供給する段階と、ドライバの電力入力と端末装置との間に高周波の電流経路を形成する段階とを含むことを特徴とする。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。

以上の説明から明らかなように、本発明によれば、Ｖ_ＴＴとＶ_ＤＤＱ間の配布された静電容量を有利に増やすことができる。又、データ・ライン４６は、Ｖ_ＴＴ電力平面４４と隣接している信号層上に形成されることができ、Ｖ_ＴＴ電力平面４４の一部として形成されることもできる。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図２は、電力を一つ以上の高速ドライバ２４に供給する電力システム２０の一例を示す。ドライバ２４は、相互接続が伝送線の役割を可能にするデータ速度で動作する相互接続システムに採用されることができる。フィルタ・コンデンサ３２を備えるドライバ電源部２２は、電力を高速ドライバ２４に供給することができる。フィルタ・コンデンサ３４を備える終端電源部２６は、電力を端末装置２８に供給することができる。

本発明は、電力システム２０の一時的な負荷反応がＶ_ＴＴ電源部２６及びＶ_ＤＤＱ電源部２２の間にデカップリング・コンデンサ、Ｃ１、３０を接続することによって劇的に改善され得ると認識する。尚、接地及び電源部２２及び２６間のフィルタ・コンデンサ３２及び３４の寸法は、非常に減少又は除去することができる。デカップリング・コンデンサ３０の静電容量は、フィルタ・コンデンサ３４の静電容量より大きいか等しいことがある。これは、直観的に、電源部出力の電圧の故障問題を悪化させるようである。しかし、実際にデカップリング・コンデンサ３０を備えることは、超高速ＤＣ／ＤＣコンバータの使用の必要性及びフィルタ・コンデンサ３２及び３４の寸法を徹底的に減らすことができる。実際、デカップリング・コンデンサ３０を備えることにより、同時にＶ_ＤＤＱ及びＶ_ＴＴ電源部２２及び２６によってわかられる電力の規制問題が解決されることができる。デカップリング・コンデンサ３０は、セラミック・コンデンサ、シリコン基盤のコンデンサ等のような高周波の静電容量装置の任意のタイプであり得る。

図３は、電力システム２０の一例の動作と関連する波形を示す。第１の波形５０は、ドライバ２４内に流れる電流を示す。第２の波形５２は、Ｖ_ＤＤＱ電源部２２の出力電圧を示す。第３の波形５４は、デカップリング・コンデンサ、Ｃ１、３０を通じて流れる電流を示す。

動作中に、データ・ライン２９上のデータが全て又は大部分であるときに、大きいＤＣ電流Ｉ_１は、Ｖ_ＤＤＱ電源部２２からドライバ２４に、並びに、終端レジスタ２８を通じてＶ_ＴＴ電源部２６に流れる。ＤＣ電流の約半分は、逆にＶ_ＴＴ電源部２６からＶ_ＤＤＱ電源部２２に流れる。

データが全て又は大部分ゼロへ切り替えるときに、ドライバ２４内に流れる電流は、直ぐゼロに減少される。しかし、Ｖ_ＤＤＱ電源部２２から流れる電流は、寄生的なインダクタンス及び一時的な有限の負荷反応のような電源部２２の制限のため、直ちにゼロに減少することができない。デカップリング・コンデンサ３０は、Ｖ_ＤＤＱ電源部２２から流れる電流のための一時的な電流経路Ｉ_０を提供する。電流は、Ｖ_ＤＤＱ電源部２２からデカップリング・コンデンサ３０を経由し、終端レジスタ２８を経由し、そして、最後にドライバ２４を経由して流れる。Ｖ_ＴＴ電源部２２の出力電圧がデカップリング・コンデンサ３０の限界値のために上方へドリフトし始めるときに、Ｖ_ＴＴ電源部２６は反応し始める。デカップリング・コンデンサ３０が交流の経路を提供するので、Ｖ_ＴＴ電源部２２は、出力電圧のスパイクの防止のため、負荷電流変化に速く反応する必要はない。又、Ｖ_ＴＴ電源部２６がデカップリング・コンデンサ３０を備えない電力システムにおいてより負荷変化にゆっくり反応することが可能であるので、Ｖ_ＤＤＱ電源部２２は、又負荷変化に速く反応する必要はない。

電力システム２０は、図４に示すように印刷回路基板（ＰＣＢ）のようなアセンブリ４０上に実装されることが好ましい。アセンブリ４０は、各々Ｖ_ＴＴ及びＶ_ＤＤＱ電源部２２及び２６からの電力を分配するためのＶ_ＴＴ電力平面４２及びＶ_ＤＤＱ電力平面４４を含むことができる。Ｖ_ＴＴ電力平面４２は、Ｖ_ＤＤＱ電力平面４４の次に置かれることが望ましい。絶縁層４８は、電力平面４２及び４４を分離することができる。Ｖ_ＤＤＱ電力平面４４の次にＶ_ＴＴ電力平面４２を配置することにより、デカップリング・コンデンサ３０と並列関係の静電容量に加えて、Ｖ_ＴＴとＶ_ＤＤＱ間の配布された静電容量を有利に増やすことができる。

従来の電力システムにおいて、Ｖ_ＴＴ電力平面は、概してＶ_ＴＴ電力平面及び接地平面間の配布された静電容量の増加には至るが、Ｖ_ＴＴ電力平面及びＶ_ＤＤＱ電力平面間の増加にはほぼ至らない接地平面と呼ばれる。

ＰＣＢ４０上のデータ・ライン４６は、Ｖ_ＴＴ電力平面４４に隣接してルーティングして、間接的で効果的にデカップリング静電容量３０を増やすこともできる。データ・ライン４６は、Ｖ_ＴＴ電力平面４４と隣接している信号層上に形成されることができる。データ・ライン４６は、Ｖ_ＴＴ電力平面４４の一部として形成されることもできる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

従来の高周波相互接続回路のブロック図である。高周波相互接続回路の一例のブロック図である。高周波相互接続回路の一例に伴う波形である。印刷回路基板（ＰＣＢ）に装着する高周波相互接続回路の一例の二次元図である。

符号の説明

２０：電力システム
２４：高速ドライバ
２６：Ｖ_ＴＴ電源部
２８：端末レジスタ
２９：データ・ライン
３０：デカップリング・コンデンサ
３２、３４：フィルタ・コンデンサ
４０：アセンブリ
４２：Ｖ_ＴＴ電力平面
４４：Ｖ_ＤＤＱ電力平面
４６：データ・ライン

Claims

データを伝達するための相互接続回路であって、
データを受信及び送信する少なくとも一つのドライバと、
各ドライバと通信する少なくとも一つの端末装置と、
前記ドライバに電力を供給する出力を備える第1の電源部と、
前記端末装置に電力を供給する出力を備える第２の電源部と、
前記第1の電源部の出力及び前記第２の電源部の出力と通信する第1のデカップリングコンデンサとを備えることを特徴とする相互接続回路。
前記第1の電源部の出力は、接地に連結され、
前記第1の電源部の出力と接地との間に接続される第1のフィルタ・コンデンサを更に備えることを特徴とする請求項１に記載の相互接続回路。
前記相互接続回路は、印刷回路基板に組み立てることを特徴とする請求項１に記載の相互接続回路。
前記印刷回路基板は、
前記第1の電源部からの電力を分配する第1の電導体を含む第1の電力層と、
前記第２の電源部からの電力を分配する第２の電導体を含む第２の電力層とを備え、前記第２の電導体は、前記第1の電導体に対抗して配置されることを特徴とする請求項３に記載の相互接続回路。
前記印刷回路基板は、信号をドライバに伝達するデータ・ラインを含み、前記データ・ラインは、前記第２の電力層に対抗している信号層上に配置されることを特徴とする請求項４に記載の相互接続回路。
前記ドライバは、電力入力、信号入力、及び信号出力を含み、
前記第1の電源部の出力は、前記ドライバの電力入力に接続され、
前記端末装置は、前記第２の電源部の出力とドライバの信号出力又は信号入力のうちの1つとの間に接続されることを特徴とする請求項１に記載の相互接続回路。
複数のドライバと、
前記複数のドライバの各々に対応する端末装置とを更に備えることを特徴とする請求項１に記載の相互接続回路。
前記第２の電源部の出力は、接地に連結され、
静電容量を有し、第２の電源部の出力と接地との間に接続される第２のフィルタ・コンデンサを更に備え、
前記第1のデカップリングコンデンサは、少なくとも前記第２のフィルタ・コンデンサの静電容量に等しい静電容量を有することを特徴とする請求項１に記載の相互接続回路。
前記第1のデカップリングコンデンサの静電容量は、少なくとも前記第２のフィルタ・コンデンサの静電容量より１０倍大きいことを特徴とする請求項８に記載の相互接続回路。
伝送線を通じてデータを伝達する方法であって、
データをバッファリングするために電力入力を有するドライバを提供する段階と、
前記ドライバにインピーダンスをマッチする端末装置を提供する段階と、
前記ドライバの電力入力に電力を供給する段階と、
前記端末装置に電力を供給する段階と、
前記ドライバの電力入力と前記端末装置との間に高周波の電流経路を形成する段階とを含むことを特徴とする方法。
前記ドライバ及び前記端末装置に供給される電力を濾過する段階を更に含むことを特徴とする請求項１０に記載の方法。
相互接続回路を備える印刷回路基板を提供する段階を更に含むことを特徴とする請求項１０に記載の方法。
第1の電導体を通じて前記ドライバの電力入力に電力を分配する段階と、
第２の電導体を通じて前記端末装置に電力を分配する段階と、
前記第1の電導体を前記第２の電導体に対抗して配置する段階とを更に含むことを特徴とする請求項１２に記載の方法。
信号をドライバに伝達するためにデータ・ラインを印刷回路基板上に形成する段階と、
前記データ・ラインを前記第２の電導体に対抗して配置する段階とを更に含むことを特徴とする請求項１３に記載の方法。
前記データ・ラインを配置する段階は、前記データ・ラインを信号層上に形成する段階を含むことを特徴とする請求項１４に記載の方法。
前記第1の電導体は、第1の層に含まれ、前記第２の電導体は、第２の層に含まれることを特徴とする請求項１３に記載の方法。
前記端末装置に供給される電力を濾過する段階は、静電容量を有するフィルタ・コンデンサを提供する段階を含み、
前記高周波の電流経路を形成する段階は、静電容量を有するデカップリングコンデンサを提供する段階と、
少なくとも前記フィルタ・コンデンサの静電容量に等しいようにデカップリングコンデンサの静電容量を選択する段階とを含むことを特徴とする請求項１１に記載の方法。
前記デカップリングコンデンサの静電容量は、前記フィルタ・コンデンサの静電容量より少なくとも１０倍大きいことを特徴とする請求項１７に記載の方法。