CN100414525C - 电路系统和用于使电路模块与主总线耦合或去耦的方法 - Google Patents

电路系统和用于使电路模块与主总线耦合或去耦的方法 Download PDF

Info

Publication number
CN100414525C
CN100414525C CNB2004800249127A CN200480024912A CN100414525C CN 100414525 C CN100414525 C CN 100414525C CN B2004800249127 A CNB2004800249127 A CN B2004800249127A CN 200480024912 A CN200480024912 A CN 200480024912A CN 100414525 C CN100414525 C CN 100414525C
Authority
CN
China
Prior art keywords
bus
switch
magnetic switch
main bus
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004800249127A
Other languages
English (en)
Other versions
CN1846201A (zh
Inventor
M·库茨门卡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1846201A publication Critical patent/CN1846201A/zh
Application granted granted Critical
Publication of CN100414525C publication Critical patent/CN100414525C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/80—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using non-linear magnetic devices; using non-linear dielectric devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/80—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using non-linear magnetic devices; using non-linear dielectric devices
    • H03K17/81—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors

Landscapes

  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

电路系统包括主总线(101)、与子总线(107)连接的电路模块(105)、连接在子总线(107)和主总线(101)之间的可饱和磁开关(109)、用于将磁开关(109)置于第一饱和状态由此使子总线(107)与主总线(111)耦合、或者用于将可饱和磁开关(109)置于第二饱和状态由此使子总线(107)与主总线(101)去耦的装置(111)，其中可饱和磁开关(109)具有处于第一饱和状态的第一电感和处于第二饱和状态的第二电感，第一电感低于第二电感。

Description

电路系统和用于使电路模块与主总线耦合或去耦的方法
技术领域
本发明涉及包括与主总线耦合或去耦的电路模块的电路系统。具体地说，该电路系统可以是存储系统，该电路模块可以是存储模块，以及该主总线可以是存储总线。
背景技术
为了从电路模块中读取数据或者将数据写入存储模块，主总线可被设置用于存取存储模块。通常，电路模块通过子总线连接到主总线。一般地，存储总线和子总线由多个传输线形成。存储系统或存储子系统的常规结构使用多个存储模块，其每一个通过相应的主总线连接到存储总线。在这种包含多于一个存储模块的存储系统中，每次只有存储模块或排列是有源的。
在多站总线(例如计算机存储器的数据总线)中，数据速率通常被大量负载限制，例如连接到总线的接收机或发送机输入电容。由此，非有源模块的寄生参数引起信号失真，并限制总线的总带宽和/或可连接的存储模块的数目。寄生参数包括非有源模块的输入电容和通过由于非有源模块产生的未端接的传输线短线引起的反射。这些短线引起阻抗干扰，并由此产生使信号形状畸变的反射。因此，这种包括多于一个电路模块的存储系统的数据总线中的数据速率由于非有源模块的寄生参数的影响而受到限制。
到目前为止，使用了不同的技术将非有源器件与数据总线去耦，或者减少连接到总线的器件的数目。第一种方法是利用2～4个分开的数据总线，即驱动器，将每一驱动器的负载数目保持在可接受的范围内。然而，该方法相当费钱。因此，在现有设计中，上述问题通过使用开关来解决，例如使用MOSFET晶体管或二极管，其将非有源器件与总线去耦。然而，该方法受到由开关特性引起的寄生的影响。除此之外，通过开关产生的瞬时脉冲会出现并与存储总线耦合，因此会导致进一步的信号失真。为了防止这种情况，防止瞬变现象的复杂电路是可以的。这种概念具有增加了系统的复杂性及增加了成本的缺点。
发明内容
本发明的目的是提供用于使电路模块与主总线耦合或去耦的有效概念。
该目的通过根据本发明一方面的电路系统或通过根据本发明另一方面的用于使电路模块与主总线耦合或去耦的方法来实现。
本发明提供电路系统，其包括主总线、连接到子总线的电路模块、连接在子总线和主总线之间的可饱和磁开关，其中可饱和磁开关具有处于第一饱和状态的第一电感和处于第二饱和状态的第二电感，第一电感低于第二电感，以及用于将磁开关置于第一饱和状态以便使子总线与主总线耦合或者用于将磁开关置于第二饱和状态以便使子总线与主总线去耦的装置。
本发明进一步提供用于使电路模块与主总线耦合或去耦的方法，包括以下步骤，即提供与子总线耦合的电路模块，该子总线通过磁开关与主总线耦合，该磁开关具有处于第一饱和状态的第一电感和处于第二饱和状态的第二电感，第一电感低于第二电感，以及将磁开关置于第一饱和状态以便使子总线与主总线耦合或者将磁开关置于第二饱和状态以便使子总线与主总线去耦。
本发明基于以下发现，即电路模决可使用磁开关与主总线耦合或去耦。具体地说，已经发现，可利用电感与包括铁磁材料的磁开关上的电流的非线性相关性来达到耦合或去耦的目的。
本发明的优点在于，由于只施加了一个附加元件用于开关，例如作为磁开关的节流门，因此可节省成本地使存储模块与主总线耦合或去耦。本发明的另一个优点在于，由于描述电导与磁开关上的电流的相关性的曲线总是可微的，因此该发明概念防止了在开关的同时产生瞬时脉冲而没有附加成本。
本发明的另一个优点在于，由于耦合和去耦过程基本上通过开关上的电流来控制，因此附加电路的复杂性很低。
本发明的另一个优点在于，不产生开关上的DC下降或电压移动，两者都在二极管开关的情况下产生。而且，没有增加明显的电容，这与当使用MOSFET开关时的情况类似。此外，开关状态是可自动控制的，因此在相应的器件将其状态改变到非导电(Z)状态时，开关去耦信号。该发明开关还可以集成在连接器或转换器中。
附图说明
相对于以下附图来详细描述本发明的另外的实施例，其中：
图1示出根据本发明的第一实施例的电路系统的示意图；
图2a示出依赖于磁场强度的感应曲线；
图2b示出依赖于磁开关上的电流的感应曲线；
图3a示出根据本发明的磁开关的第一实施例；
图3b示出根据本发明的磁开关的另一个实施例；
图3c示出根据本发明的磁开关的另一个实施例；
图4示出发明性的电路系统的另一个实施例；以及
图5示出发明性的电路系统的另一个实施例。
具体实施方式
图1所示的电路系统包括主总线101，该主总线通过连接在该主总线101和地之间的电阻器103端接。图1所示的电路系统进一步包括与子总线107连接的电路模块105，其可以是传输线。子总线107通过可饱和磁开关109与主总线101耦合。而且，用于将可饱和磁开关置于第一或第二饱和状态的装置111与可饱和磁开关109耦合。
以下将讨论图1所示的电路系统的功能性。
主总线101可以是计算机存储器的数据总线或者任何可操作用于将多个外围设备互相连接的其它总线。为了使电路模块105与主总线101耦合，可饱和磁开关109基本上耦合在电路模块105和主总线101之间。更具体地说，可饱和磁开关109连接在子总线和主总线101之间。注意，子总线的另一部分可设置在可饱和磁开关109和主总线101之间。
可饱和磁开关109具有处于第一饱和状态的第一电感和处于第二饱和状态的第二电感，其中第一电感低于第二电感。由于可饱和磁开关109的电感基本上决定了它的AC阻抗(AC＝交流)，因此当可饱和磁开关109的电感(及由此它的阻抗)接近于零时，电路模块105与主总线101耦合。因此，当可饱和磁开关109的电感接近于无穷大时，电路模块105与主总线101去耦。
然而，在实际系统中，可饱和磁开关109的电感可能既不接近于零又不接近于无穷大。尽管如此，如果第一电感显著低于第二电感(例如低了10倍)，则可认为电路模块105与主总线101耦合。相比之下，当可饱和磁开关109具有第二电感时，可认为电路模块105与主总线101去耦。
为了将磁开关109置于第一饱和状态以便使子总线107(及由此电路模块105)与主总线101耦合，或者将可饱和磁开关109置于第二饱和状态以便使子总线107(及由此电路模块105)与主总线101去耦，使用用于将可饱和磁开关置于第一或第二饱和状态的装置111。
优选地，可饱和磁开关109包括导体和铁磁材料，其可通过DC电流而饱和。在这种情况下，用于设置的装置111可操作用于通过导体产生用于使铁磁材料饱和的DC电流，例如第一DC电流，以便使磁开关109处于第一饱和状态，其特征在于用于使电路模块105与主总线101耦合的低阻抗。
为了使电路模块105与主总线101去耦，用于设置的装置111通过导体产生第二DC电流，该第二DC电流低于第一DC电流，并因此使铁磁材料饱和到较低程度，以便使磁开关109进入第二饱和状态，其特征在于更高的电感。优选地，第二DC电流的值等于零。然而，该第二DC电流可具有不同于零的值(例如1μA)，因此可饱和磁开关109所包括的铁磁材料总是饱和在某一程度。所使用的DC电流通过可饱和磁开关109经由端接电阻器103流入地。
为了解释用于磁开关的物理效应，参考图2a和2b。
图2a示出铁磁材料的感应T与磁场强度的关系曲线图。可以看出，当由于发明性的可饱和磁开关109所包括的铁磁材料的磁化引起增加和降低磁场强度时，感应并不遵循相同的曲线，即示出磁滞现象。
图2b示出包括铁磁材料的发明性的磁开关的电感与通过该磁开关即导体的电流的非线性相关性，其中示出原理相关性。例如，如果图2b所描绘的第一电流施加到导体，则当第二电流施加到导体时，磁开关的电感低于该磁开关的第二电感，该第二电流具有比第一电流的值更低的值。如果第二电流的值等于零，则第二电感接近于其最大值，这导致增大的(高频)阻抗。
发明性的磁开关基于铁磁材料的性能，以便在一定程度(依赖于所使用的铁磁材料)的磁化之后降低磁导率。如上所述，磁开关的电感及随后的高频阻抗，其可以是具有铁磁曲线的节流门(throttle)，具有与开关上的电流的非线性相关性。已饱和的磁开关的电感(及由此AC阻抗)可以比非饱和的磁开关的电感低M倍，其中M表示铁磁曲线材料上的磁导率。对于现有高频铁磁材料来说，M可以高达100。
如图2b所示，磁开关的电感随着开关上的电流的增加而降低。由于低电感对应磁开关的低阻抗，因此电路模块(有源器件)与主总线耦合。在这种情况下，该电路模块被认为是有源器件，因此图2b所描绘的有源器件处的信号可从该电路模块传送或传送到该电路模块。因此，随着通过开关的电流降低，开关的电感增加。例如，如果通过开关的第二电流的值等于零，则开关电感及由此其阻抗接近于最大值。因此，当与有源情况相比时，图2b所描绘的非有源器件的信号经受更高的高频阻抗，因此可认为电路模块与主总线去耦(非有源器件)。
图3a、3b和3c示出根据本发明的磁开关的优选实施例。图3a示出用作铁磁材料的铁磁环芯301。图3a的磁开关进一步包括具有环绕铁磁芯301的多个绕组的导体303。
此外，次级绕组还可用于产生用来改变磁开关状态的磁场。
图3a所示的磁开关，其特征在于处于非饱和状态的高电感和处于饱和状态的低电感，因此处于饱和与非饱和状态的这种铁磁开关的特性明显互相不同。
图3b所示的磁开关包括被铁磁材料307包围的导体305。通常，为了实现所需的用于开关目的的铁磁材料的饱和状态，铁磁材料307包围导体305的至少一部分就足够了。
图3b中的磁开关具有以下优点，即铁磁材料设置在线(线上的管)上，并可集成到将电路模块与主总线连接的连接器中。当与图3a所示的磁开关相比时，图3b的设置的另外特征在于低寄生和较低的交叉电容。而且，图3b所示的磁开关可以比图3a所示的环形磁开关低的价格制造。
图3c所示的磁开关包括基板309，其上形成导体311，其中该导体311是带状线。该导体311的一部分被铁磁材料313环绕，其中铁磁材料可以是壳形的。然而，当铁磁材料包围导体311的更小部分时，可足以用于开关的目的。铁磁材料311还可以形成为用于印刷电路板(PCB)迹线的外壳。图3c所示的设置的优点在于受控的迹线阻抗和低寄生。
在所使用的根据本发明的磁开关中，例如钴可以用作铁磁材料。
根据本发明获得的采用如图3c所描绘的平面技术来实现的磁开关的优点，尤其是节省成本，只能在每秒几千兆比特的数据速率的情况下获得。否则，磁开关的尺寸及由此的成本可能非常高。
图4示出根据本发明的电路系统的另一个实施例。
图4所示的电路系统包括主总线401，其特征在于具有5,000密耳的长度的第一迹线403、具有500密耳的迹线长度的第二迹线405和具有500密耳的迹线长度的第三迹线407，其中1密耳＝0.0254毫米。第一迹线403、第二迹线405和第三迹线407串联连接。应当注意，所示的迹线长度只是被选择作为实例。
主总线401通过连接在第三迹线407和地之间的端接电阻器409端接。在它的相反端，主总线401通过(可控的)开关411与地耦合。开关411可以是例如电阻器。
开关411由连接在开关411的控制输入和地之间的控制器413控制。
图4所示的电路系统包括电路模块415。该电路模块415的特征在于在连接引脚419和开关421之间串联连接的端接电阻器417。开关421耦合在端接电阻器417和与地端接的电容423之间。电容423代表电路模块415的输入电容。
电路模块415通过开关421与子总线425连接。子总线425通过磁开关427与主总线401耦合，因此端接电阻417、子总线425和磁开关427串联连接。由此所得到的存储槽1(槽1)在第一迹线403和第二迹线405之间与主总线401耦合。子总线425具有例如500密耳的长度。
图4所示的电路系统还示出在第二迹线405和第三迹线407之间的点处与主总线401耦合的第二存储槽(槽2)。第二存储槽具有与以上所讨论的第一存储槽相同的结构。更具体的说，第二存储槽包括电路模块429，其特征在于与开关433耦合的电容431以及与开关433、和地串联连接的端接电阻器435。端接电阻器435耦合在开关和连接引脚437之间。
电路模块429通过子总线439和与子总线439串联连接的磁开关441耦合到主总线401。作为实例，子总线439具有例如500密耳的长度。
以下将解释图4所示的电路系统的功能性。
图4示出了写操作的实施例，其中代表有源器件的存储器41 5可被访问用于写入。为此，开关421闭合，并且DC电压，例如Vdd，施加到连接引脚419。所得到的DC电流流经电路模块、磁开关421上的子总线425(短截线)经端接电阻器409流到地。磁开关427是例如包括铁磁材料的节流门。DC电流使铁磁材料及由此的磁开关饱和，因此磁开关427的电感减小。由于流过电阻器417和419的DC电流使节流门427的铁磁芯饱和，因此可认为节流门427的电感低得可以忽略，由此可访问电路模块415。
为了将数据(信息)写入电路模块415中，控制器413根据要写入到存储器中以便因此驱动主总线401的信息来控制开关位置411。
非有源的开关433槽2打开。由此，子总线439和输入电容将代表非端接的短截线。为了解决这种短截线的干扰影响，根据本发明，提供磁开关441。更具体的说，因为没有电流流过节流门441的电感器，所以子总线439和电容431与母板的主总线401(数据总线)隔离。由于节流门441的铁磁材料没有饱和，因此节流门441具有高电感，并由此具有AC高阻抗。
当相应的磁开关427和/或441处于以低AC阻抗为特征的第一饱和状态时，图4所示的存储控制器413可操作用于将信息信号提供给主总线，用于将信息存储在相应的电路模块415和/或429中。
在图4所示的实施例中，用于将磁开关置于第一或第二饱和状态的装置由DC电流源形成，其包括耦合在开关421和433以及连接引脚之间的(管芯上)电阻器417、435。因此，用于设置的装置集成在相应的电路模块415和429中，并且相应的开关412、422通过相应的子总线425和439与相应的节流门427和441的导体耦合。
或者，用于设置的装置可以设置在相应的电路模块415和429的外部。在这种情况下，用于设置的装置可包括存储模块外部的DC电流源以及用于使该DC电流源与相应的磁开关连接或分离的开关。
图5所示的实施例说明了从电路模块415的读取操作。在读取操作中，主总线401与控制器413(图5中未示出)断开。此外，主总线401通过端接电阻器501在与通过电阻器409端接的端相对的端处端接到地。
平行于电路模块415的端接电阻器417，连接开关503。该开关503由控制器505控制。
以下将解释图5所示的电路系统的功能性。
由于开关421闭合，因此DC电流使节流门427的铁磁材料饱和。由此，电路模块415与主总线耦合。
控制器505使开关503打开或闭合以桥接或不桥接电阻器417，因此通过磁开关427的电流根据存储在电路模块415中的信息来调制。由于节流门427的铁磁材料被饱和，因此DC电流通过饱和的节流门427来调制。存储在模块415中的数据可在端接电阻器501处被读出，如箭头506所示。
这里应当注意，端接电阻器501仅是任选的电阻器。而且，电路模块415和429可集成在硅芯片中。另外，除了磁开关之外的所有开关都可以由晶体管并优选场效应晶体管形成。
总之，主总线上的有源器件产生代表了相应的开关上的饱和电平的DC电流，并能够通过改变饱和电平之上的电流电平来驱动数据。对于非有源器件来说，非有源器件的输入电容和由相应的子总线形成的短截线(短迹线)通过没有对其施加DC电流的磁开关的高阻抗而与总线隔离。
总线可以包括多个线，其中相应的磁开关可被设置用于每一个线，或者磁开关可被设置分别用于多个线。
附图标记列表：
101，401：主总线
103，409，501，417，435：端接电阻器
105，415，429：电路模块
107，425，439：子总线
109，427，441：可饱和磁开关
111：用于将可饱和磁开关置于第一或第
     二饱和状态的装置
301：铁磁环芯
303，305，311：导体
307，313：铁磁材料
403：第一迹线
405：第二迹线
407：第三迹线
411，421，433，503：开关
403，505：控制器
423，433：电容
506：箭头

Claims (12)

1. 用于使子总线与主总线耦合以及使子总线与主总线去耦的电路系统，包括：
主总线(101；401)；
与子总线(107；425，439)连接的电路模块(105；415，429)；
可饱和磁开关(109；427，441)，包括连接在子总线(107；425，439)和主总线(101；409)之间的导体(303；305，311)以及通过流经该导体(303，305，311)的DC电流可饱和的铁磁材料，其中可饱和磁开关(109；427，441)具有处于第一饱和状态的第一电感和处于第二饱和状态的第二电感，第一电感低于第二电感；
用于设置的装置(111)，用于通过控制流过可饱和磁开关(109；427，441)的DC电流将可饱和磁开关(109；427，441)置于用于使子总线(107；425，439)与主总线(101；409)耦合的第一饱和状态和用于使子总线(107；425，439)与主总线(101；409)去耦的第二饱和状态其中之一。
2. 根据权利要求1的电路系统，其中主总线(101；401)是存储总线，并且其中电路模块是存储模块。
3. 根据权利要求1的电路系统，其中铁磁材料是铁磁环芯(301)，并且其中导体(303)包括环绕铁磁环芯(301)的多个绕组。
4. 根据权利要求1的电路系统，其中铁磁材料(307，313)包围导体(305，311)的至少一部分。
5. 根据权利要求1的电路系统，其中导体(311)是形成在基板(309)上的带状线，并且其中铁磁材料(313)包围带状线(311)的至少一部分。
6. 根据权利要求1～5中的任何一个的电路系统，其中可饱和磁开关(109；427，441)包括导体(303；305，311)、和通过流经该导体(303，305，311)的DC电流可饱和的铁磁材料(301，307，313)，其中用于设置的装置(111)可操作用于产生流经导体(303，305，311)的第一DC电流用于使铁磁材料(301，307，313)饱和，以使磁开关(109；427，441)进入第一饱和状态。
7. 根据权利要求6的电路系统，其中用于设置的装置(111)包括通过具有第一开关状态和第二开关状态的开关(421，433)与导体(303，305，311)连接的DC电流源，并且其中用于设置的装置(111)可操作用于使开关(421，433)进入第一开关状态以便将导体(303，305，311)连接到DC电流源以产生第一DC电流，或者使开关进入第二开关状态以便使导体(303，305，311)与DC电流源断开。
8. 根据权利要求7的电路系统，其中用于设置的装置(111)集成在电路模块(415，429)中，因此开关(421，433)通过子总线(425，439)与导体(303，305，311)耦合。
9. 根据权利要求8的电路系统，其中DC电流源包括耦合在开关(412，433)和连接引脚(419，437)之间的端接电阻器(417，435)，并且其中连接引脚(419，437)适于被施加以DC电压以产生DC电流。
10. 根据权利要求2的电路系统，其中该电路系统进一步包括存储控制器(413)，其可操作用于在可饱和磁开关(109；427，441)处于第一饱和状态时，将信息信号提供给主总线(101；401)以便将信息存储在电路模块(105；415，429)中。
11. 根据权利要求9的电路系统，其中电路模块(105；415，429)包括并行于电阻器(417)耦合的附加开关(503)，该附加开关可操作用于桥接或不桥接电阻器(417)以便根据存储在电路模块(415)中的信息将电流调制到主总线(401)。
12. 用于将电路模块耦合到主总线(101；401)或将其与主总线去耦的方法，该电路模块与予总线耦合，该子总线通过可饱和磁开关(109)与主总线耦合，该可饱和磁开关(109)包括连接在子总线和主总线之间的导体以及通过流经该导体的DC电流可饱和的铁磁材料，该磁开关具有处于第一饱和状态的第一电感和处于第二饱和状态的第二电感，第一电感低于第二电感，该方法包括以下步骤：
将可饱和磁开关(109)置于第一饱和状态以便使子总线(107)与主总线(101)耦合，或者
将可饱和磁开关(109)置于第二饱和状态以便使子总线(107)与主总线(109)去耦。
CNB2004800249127A 2003-08-29 2004-07-15 电路系统和用于使电路模块与主总线耦合或去耦的方法 Expired - Fee Related CN100414525C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP03019788A EP1510929B1 (en) 2003-08-29 2003-08-29 Circuit system and method for coupling a circuit module to or for decoupling same from a main bus
EP03019788.3 2003-08-29

Publications (2)

Publication Number Publication Date
CN1846201A CN1846201A (zh) 2006-10-11
CN100414525C true CN100414525C (zh) 2008-08-27

Family

ID=34089649

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800249127A Expired - Fee Related CN100414525C (zh) 2003-08-29 2004-07-15 电路系统和用于使电路模块与主总线耦合或去耦的方法

Country Status (6)

Country Link
US (1) US20070080767A1 (zh)
EP (1) EP1510929B1 (zh)
JP (1) JP2007503632A (zh)
CN (1) CN100414525C (zh)
DE (1) DE60307834T2 (zh)
WO (1) WO2005022395A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7403043B2 (en) * 2005-10-17 2008-07-22 Northern Lights Semiconductor Corp. Magnetic Transistor Circuit Representing the Data ‘1’ and ‘0’ of the Binary System
US8049489B2 (en) * 2006-07-26 2011-11-01 Cardiac Pacemakers, Inc. Systems and methods for sensing external magnetic fields in implantable medical devices
JP4646940B2 (ja) * 2007-03-30 2011-03-09 ジヤトコ株式会社 コントロールユニット
US7868651B1 (en) 2009-12-08 2011-01-11 International Business Machines Corporation Off-die termination of memory module signal lines
US7868652B1 (en) 2009-12-08 2011-01-11 International Business Machines Corporation Off-die termination module with a spring loaded pin in a DIMM socket

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2937285A (en) * 1953-03-31 1960-05-17 Research Corp Saturable switch
US3289185A (en) * 1961-10-12 1966-11-29 Amp Inc Magnetic switch circuit
US3351911A (en) * 1964-08-18 1967-11-07 Honeywell Inc Interfacing system
CN1434562A (zh) * 2002-01-25 2003-08-06 株式会社村田制作所 开关电源装置
CN2579075Y (zh) * 2002-09-30 2003-10-08 长沙市为尔自动化技术开发有限公司 Igct驱动电源

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL6504262A (zh) * 1965-04-03 1966-10-04
US4275317A (en) * 1979-03-23 1981-06-23 Nasa Pulse switching for high energy lasers
US4707619A (en) * 1985-02-13 1987-11-17 Maxwell Laboratories, Inc. Saturable inductor switch and pulse compression power supply employing the switch
US5315611A (en) * 1986-09-25 1994-05-24 The United States Of America As Represented By The United States Department Of Energy High average power magnetic modulator for metal vapor lasers
JPH03504429A (ja) * 1988-04-20 1991-09-26 シーメンス　アクチェンゲゼルシヤフト 特にｔｅガスレーザー用の高出力の高電圧パルス発生装置および方法
US5432431A (en) * 1992-05-21 1995-07-11 Vlt Corporation Boost switching power conversion using saturable inductors
US5515262A (en) * 1992-10-21 1996-05-07 Hitran Corporation Variable inductance current limiting reactor
GB9304132D0 (en) * 1993-03-01 1993-04-14 Tunewell Transformers Ltd Improvements in or relating to an electrical arrangement
US5523673A (en) * 1994-03-04 1996-06-04 Marelco Power Systems, Inc. Electrically controllable inductor
US5642267A (en) * 1996-01-16 1997-06-24 California Institute Of Technology Single-stage, unity power factor switching converter with voltage bidirectional switch and fast output regulation
JP3274431B2 (ja) * 1999-07-07 2002-04-15 長野日本無線株式会社 スイッチング電源装置
US6272025B1 (en) * 1999-10-01 2001-08-07 Online Power Supply, Inc. Individual for distributed non-saturated magnetic element(s) (referenced herein as NSME) power converters
US20030169023A1 (en) * 2000-04-12 2003-09-11 Wolfgang Croce Circuit for reducing switching losses in electronic valves

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2937285A (en) * 1953-03-31 1960-05-17 Research Corp Saturable switch
US3289185A (en) * 1961-10-12 1966-11-29 Amp Inc Magnetic switch circuit
US3351911A (en) * 1964-08-18 1967-11-07 Honeywell Inc Interfacing system
CN1434562A (zh) * 2002-01-25 2003-08-06 株式会社村田制作所 开关电源装置
CN2579075Y (zh) * 2002-09-30 2003-10-08 长沙市为尔自动化技术开发有限公司 Igct驱动电源

Also Published As

Publication number Publication date
JP2007503632A (ja) 2007-02-22
EP1510929A1 (en) 2005-03-02
WO2005022395A1 (en) 2005-03-10
US20070080767A1 (en) 2007-04-12
DE60307834T2 (de) 2007-09-13
EP1510929B1 (en) 2006-08-23
DE60307834D1 (de) 2006-10-05
CN1846201A (zh) 2006-10-11

Similar Documents

Publication Publication Date Title
EP0944000B1 (en) Multi-agent pseudo-differential signaling scheme
US8941407B2 (en) Integrated circuit with configurable on-die termination
KR20130062906A (ko) 차동 송신기 및 수신기의 파워 세이브 모드로의 효율적 진입 및 복원
CN101593285A (zh) 应答机、询问机和通信装置
CN100414525C (zh) 电路系统和用于使电路模块与主总线耦合或去耦的方法
CN202455521U (zh) Mic输入电路及车载系统
CN102246092A (zh) 液晶面板
JPH0845266A (ja) モジュールカード
CN101102641A (zh) 印刷电路板
US6567877B1 (en) Automatically enabling terminator for internal SCSI buses with external SCSI bus expansion
US20020167331A1 (en) Middle pull-up point-to-point transceiving bus structure
US6522165B2 (en) Bus termination scheme for flexible uni-processor and dual processor platforms
US20220358989A1 (en) Methods and Circuits for Power Management of a Memory Module
US20100060318A1 (en) Printed circuit board having a termination of a T-shaped signal line
US7420818B2 (en) Memory module having a matching capacitor and memory system having the same
CN211478551U (zh) 一种电路和电子设备
CN205942601U (zh) 电子设备接口通信降低功耗的装置
US6856163B2 (en) Power supply decoupling for parallel terminated transmission line
CN105682360B (zh) 高频模块和移动终端
CN207820209U (zh) 一种蜂鸣器及其驱动模组
JP2004199651A5 (zh)
CN219497051U (zh) 主从设备检测电路和电子设备
US9069913B2 (en) Circuit topology for multiple loads
US8296492B2 (en) Power supply circuit for IEEE 1394 interface
CN100592652C (zh) 信号传输电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080827

Termination date: 20090817