JPH0870163A - 第１および第２の予め定められる電圧レベルで作動可能なプリント基板、プリント基板が第２の予め定められる電圧で作動する際に第１の複数の信号ピンを減結合するための方法およびシステム、ならびにパーソナルコンピュータにおいて用いるための拡張ボード - Google Patents

第１および第２の予め定められる電圧レベルで作動可能なプリント基板、プリント基板が第２の予め定められる電圧で作動する際に第１の複数の信号ピンを減結合するための方法およびシステム、ならびにパーソナルコンピュータにおいて用いるための拡張ボード

Info

Publication number
JPH0870163A
JPH0870163A JP7177239A JP17723995A JPH0870163A JP H0870163 A JPH0870163 A JP H0870163A JP 7177239 A JP7177239 A JP 7177239A JP 17723995 A JP17723995 A JP 17723995A JP H0870163 A JPH0870163 A JP H0870163A
Authority
JP
Japan
Prior art keywords
signal pins
predetermined voltage
pcb
capacitor
portions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7177239A
Other languages
English (en)
Inventor
Sherman Lee
シャーマン・リー
Mark Mah
マーク・マー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JPH0870163A publication Critical patent/JPH0870163A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0262—Arrangements for regulating voltages or for using plural voltages
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09263—Meander
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Supply And Distribution Of Alternating Current (AREA)
  • Direct Current Feeding And Distribution (AREA)

Abstract

(57)【要約】 【課題】 第１および第２の所定電圧レベルで作動可能
なプリント基板（ＰＣＢ）を提供する。 【解決手段】 プリント基板１００は複数の金属層を含
み、それらの１つは２つの電気的に切り離される部分１
０４、１０６を備えるよう分割され、それらの部分は実
質的に同じ面上にあり、電気的に切り離される部分の一
方１０６は第１の所定の電圧レベルに関連し、他方１０
４は第２の所定の電圧レベルに関連し、基板１００はさ
らに、電気的に切り離される部分の一方１０６に結合す
る第１の複数の信号ピン１０５と、接地面１０３と信号
ピン１０５と電気的に切り離される金属部分の一方１０
６とに結合する少なくとも１つのキャパシタ１０８とを
含み、交流経路が与えられる。

Description

【発明の詳細な説明】
【０００１】
【発明の分野】この発明はプリント基板に直接向けられ
るものである。より特定的にはこの発明は多数の供給電
圧レベルで作動可能なプリント基板に直接向けられる。
【０００２】
【発明の背景】集積回路技術がますます低電圧へと移る
につれて、様々な電圧が印加され得るよう、プリント基
板（ＰＣＢ）上に複数の電力供給ピンを備える必要性が
出てきている。たとえばパーソナルコンピュータにおい
ては、典型的には拡張ボードと呼ばれるプリント基板が
パーソナルコンピュータのマザーボードにあるコネクタ
に接続される。より特定的にはたとえば、そのようなコ
ンピュータに利用される周辺構成要素インタフェース
（Peripheral Component Interface）（ＰＣＩ）規格は
５ボルトおよび３ボルトの両方の信号環境を提供する。
【０００３】このような規格の１つの目的は１つの処理
技術から他の処理技術へのすばやくかつ容易な遷移を与
えることである。このような遷移を容易にするために、
この規格は、１つが５ボルトの信号環境のためのもので
あり、１つが３．３ボルトの信号環境のためのものであ
る、２つの拡張ボードコネクタを定義する。これにより
いずれの電圧もこの特定のタイプの構成要素上で用いら
れることが可能となる。
【０００４】５ボルトの信号環境では、すべての３．３
ボルトピンおよび不使用の５ボルトピンは、それらが効
率のよい信号戻り経路として確実に機能し続けるよう、
接地面に結合される必要がある。このようなシステムで
は、電力面および供給経路が受ける切換電流の合理的な
管理を提供するような方法で、すべての電力面は接地と
減結合されなければならない。したがってこのようなシ
ステムでは、３．３ボルトピンは、たとえそれらが電力
を送っていなくとも交流戻り経路を与えなければなら
ず、マザーボード上の、好ましくは別の電力面上でとも
にバスとされ、高速信号技術と整合性のある態様で接地
に減結合されなければならない。
【０００５】上述のような規格を利用する単一の拡張ボ
ード上で多数の電圧を用いることの遷移に伴う問題の１
つは、適当な戻り経路を確保するために典型的には拡張
ボード上に複数の高速キャパシタがなければならないと
いう点である。この問題に取り組もうと試みる最も単純
な方法は、複数のキャパシタおよび電源を拡張ボード上
において直接３．３ボルト面上に置くことによって仕様
が確実に満たされるようすることである。しかしなが
ら、この解決法に伴う問題は、ＰＣＢがますます小型に
なるにつれこれらのキャパシタをＰＣＢ上に置くのが困
難になるという点である。したがって、多数のキャパシ
タを置くことはＰＣＢの製造能力およびコストを著しく
増大させることになる。
【０００６】この問題を解決する１つのアプローチは、
キャパシタを基板の下側に、つまり残りの構成要素が置
かれるところから離れた側に置くことである。このアプ
ローチはＰＣＢの全体の製造コストを著しく増大させる
であろう。
【０００７】この問題を解決するための別のアプローチ
は、２つの付加的な信号層を有するＰＣＢを作ることで
ある。この付加的な層は多数のキャパシタによってブロ
ックされる信号経路のためにさらなる経路を提供する。
ここでも、このアプローチはＰＣＢの製造コストを著し
く増大させるであろう。
【０００８】したがって、必要なのは、上述の状況にお
いて適当な戻り経路を設けることに関連する相互接続が
費用面で最も効率のよい方法で確実に決定されるシステ
ムである。より特定的には、必要なのは、たとえばＰＣ
Ｉ規格において拡張ボード上で不使用の３．３ボルト供
給ピンを減結合しそれにより拡張ボードのコストを著し
く増大させることなく戻り経路を設けるための方法およ
びシステムである。
【０００９】この発明はそのような要求に取り組むもの
である。
【００１０】
【発明の概要】多数の供給電圧レベルで作動可能であ
り、かつ交流戻り経路を設けるために不使用の供給ピン
を減結合することが可能である、プリント基板（ＰＣ
Ｂ）が開示される。
【００１１】この発明の第１の局面において、第１およ
び第２の予め定められる電圧レベルで作動することが可
能なＰＣＢが開示される。ＰＣＢは複数の金属層を含
み、金属層の１つは２つの電気的に切り離される部分を
備えるよう分割され、２つの電気的に切り離される部分
は実質的には同じ面の上にあり、電気的に切り離される
部分の一方は第１の予め定められる電圧レベルに関連
し、電気的に切り離される部分の他方は第２の予め定め
られる電圧レベルに関連する。ＰＣＢは電気的に切り離
される部分の前記一方に結合される第１の複数の信号ピ
ンを含む。ＰＣＢは、接地面と、第１の複数の信号ピン
と、電気的に切り離される金属部分の前記一方とに結合
される少なくとも１つのキャパシタをさらに含み、交流
経路が設けられる。
【００１２】この発明の別の局面においては、第１およ
び第２の予め定められる電圧で作動することのできるＰ
ＣＢにおいて、ＰＣＢは複数の層を含み、ＰＣＢは第１
および第２の予め定められる電圧の動作のための第１お
よび第２の複数の信号ピンをさらに含む。ＰＣＢが第２
の予め定められる電圧で作動する際に第１の複数の信号
ピンを減結合するための方法が開示される。システム
は、実質的に同じ面の上に２つの電気的に切り離される
金属層を備えるよう、複数の金属層の１つを分割するス
テップを含み、電気的に切り離される金属層の一方は第
１の複数の信号ピンに関連し、電気的に切り離される金
属層の他方は第２の複数のピンに関連し、さらにシステ
ムは、交流戻り経路を設けるために、接地層と、電気的
に切り離される金属層の前記１方と、第１の複数の信号
ピンとに少なくとも１つのキャパシタを結合するステッ
プを含む。
【００１３】
【実施例】この発明は改良されたプリント基板（ＰＣ
Ｂ）ならびにそれを提供するための方法およびシステム
である。以下の説明は、当業者がこの発明を実施できる
よう示され、かつ特定の適用例およびその要件に関連し
て示される。好ましい実施例に対する様々な修正は当業
者にとっては容易に明らかとなり、ここで定義される一
般原理はこの発明の精神および範囲から逸脱することな
く他の実施例および適用例に適用されてもよい。したが
ってこの発明は、図示される実施例に限定されるもので
はなく、ここに開示される原理および特徴と整合性のあ
る最も広い範囲と一致するものである。
【００１４】図１を参照すると、従来のプリント基板
（ＰＣＢ）１０の頂部の単純化されたブロック図が示さ
れる。周知のように、このタイプのＰＣＢ１０は図２の
分解図に図示される複数の層を含む。
【００１５】典型的にはこれらの層は、接地接続のため
の金属層１２と、周辺構成要素インタフェース（ＰＣ
Ｉ）規格の例における第１の予め定められるレベルの電
源電圧、つまり５ボルトのための金属層１４と、ＰＣＩ
規格の例における第２の予め定められるレベルでの電源
電圧、つまり３．３ボルトのための信号ピン１６とを含
む。ＰＣＢの適当な動作に必要な、ＰＣＢに関連する他
の層があるかもしれないが、これらの層はこの発明をよ
り良く説明するために記載されることが当業者には理解
されるはずである。他の信号ピン１６に隣接する信号ピ
ン１６が切換電流の合理的な管理を確実に与えられるよ
う、信号ピン１６のすべては交流電流（ＡＣ）戻り経路
を提供しなければならない。
【００１６】再び図１を参照すると、複数のキャパシタ
２０は金属層１２または１４から複数の信号ピン１６に
結合される。この実施例に見られるように、キャパシタ
２０の各々は金属層１４から信号ピン１６に結合され
る。信号ピン１６（つまりＰＣＩ規格における３．３ボ
ルト）は高速信号技術と整合性のある態様で高電圧動作
（つまりＰＣＩ規格における５ボルト）中にＡＣ接地
（ＡＣ接地は５ボルトであってもよいしまたは接地であ
ってもよい）に減結合されなければならないことがわか
っている。
【００１７】したがって、ＰＣＩ適用例における拡張ボ
ードでは、３．３ボルト信号ピン１６は以下の制約を有
する。
【００１８】１．減結合は信号ピン１６につき少なくと
も０．０１μＦ（高速）を平均としなければならない。
【００１９】２．信号ピン１６のパッドからキャパシタ
２０のパッドまでのトレース長は、少なくとも０．０２
インチのトレース幅を用いて、０．２５インチ以下とす
る。
【００２０】３．要件１および２が満たされれば、同じ
キャパシタ２０を共有し得る信号ピン１６の数は制限さ
れない。
【００２１】キャパシタ２０をＰＣＢ１０において説明
される方法で信号ピン１６に結合することによって、幾
つかの問題に遭遇する。第１に、必要なキャパシタ２０
の数がＰＣＢ１０のサイズを著しく増大させる。第２
に、これらの付加的なキャパシタ２０はＰＣＢ１０の製
造コストを増大させる。最後に、キャパシタ２０間の相
互接続に対応するために、ＰＣＢ１０の構成はさらなる
金属層をさらに必要とし、それがＰＣＢ１０のコストを
増大させる。
【００２２】したがって、上述の理由から、ＰＣＢ１０
に多数の供給電圧レベルが与えられる際に最も費用面で
効率の良いＰＣＢ１０を提供するために、従来のＰＣＢ
１０に対する代替物が要求される。これは、ＰＣＩ規格
に関連して上に述べたように、ＰＣＢ１０の作動に制約
がおかれる際に特に重要である。
【００２３】次に図３を参照すると、この発明に従うＰ
ＣＢ１００の単純化された図が示される。ＰＣＢ１００
において、金属層１０２は２つの電気的に切り離される
金属部分１０４および１０６に分割される。したがっ
て、金属部分１０４および１０６は実質的には同じ面に
ある。好ましい実施例において、電気的に切り離される
金属部分１０４は５ボルト面であり、金属部分１０６は
信号ピン１０５をキャパシタ１０８へ結合する３．３ボ
ルト面である。複数の信号ピン１０５は電気的に切り離
される金属部分１０６にさらに結合される。
【００２４】この実施例に見られるように、複数のキャ
パシタ１０８は電気的に切り離される部分１０４から電
気的に切り離される部分１０６に結合されて交流戻り経
路を与える。金属部分１０４および１０６は電気的に切
り離されるため、ＡＣ信号戻り経路を与えるのに必要な
キャパシタ１０８の数は実質的に減じられる。ゆえに、
必要なキャパシタ１０８の数およびサイズはＰＣＩ規格
のような特定の規格の要件によってのみ支配される。
【００２５】ＰＣＢ１００をより詳細に説明するため
に、ＰＣＢ１００の一部の断面図である図４をここで参
照する。この図に見られるように、３．３ボルト信号ピ
ン１０５はキャパシタ１０８に結合されて設けられる。
【００２６】示されるように、３．３ボルトの金属部分
１０６は５ボルトの金属部分１０４から電気的に切り離
されている。信号ピン１０５は３．３ボルトの金属部分
１０６に結合される。キャパシタ１０８は接地層１０３
と３．３ボルトの金属部分１０６と信号ピン１０５とに
結合される。金属層１０２を２つの電気的に切り離され
る金属部分１０４と１０６とに分割することによって、
キャパシタ１０８の接続のための付加的な金属層を必要
としない。
【００２７】ＰＣＢ１００は、この発明に従うと、定義
されるパラメータ内での回路の作動のために４つの層を
必要とする。図１の従来のＰＣＢ１０の場合、それと関
連する回路の効率的な動作のために６つもの層を必要と
することがわかっている。これらの付加的な層はＰＣＢ
１０のコストを著しく増大させる。
【００２８】ゆえに、この発明に従うＰＣＢ１００は、
多数の電源電圧を利用する場合、特にＰＣＢがＰＣＩ規
格のような特定の規格と互換可能でなければならない場
合において、従来のＰＣＢ１０よりもはるかに高価でな
くかつ複雑でない。
【００２９】この発明は特定の規格つまり周辺構成要素
インタフェース（ＰＣＩ）規格に関連して開示されてい
る。しかしながら、当業者は、様々な規格が利用されて
もよく、それらの使用はこの発明の精神および範囲内に
あるであろうことを容易に認識するだろう。
【００３０】加えて、この発明は５ボルトの電源電圧お
よび３．３ボルトの電源電圧に関連して記載されている
が、様々な電源電圧が利用可能であり、それらの使用は
この発明の精神および範囲内にあるであろうことは、当
業者によって容易に認識される。最後に、ＰＣＩ規格に
おいては、３．３ボルトの電力ピンは戻り経路を与える
ためにともにバスとされなければならないが、様々な異
なる電圧レベルの信号ピンがともにバスとされて戻り経
路を与えてもよく、これはこの発明の精神および範囲内
に入るであろうことが認識されるはずである。
【００３１】この発明は図に示される実施例に従って説
明されてきたが、これらの実施例には変形があってもよ
く、かつそれらの変形はこの発明の精神および範囲内に
入るであろうことを当業者は認識する。したがって、多
くの修正がこの発明の精神および範囲から逸脱すること
なく当業者によってなされてもよく、その範囲は前掲の
特許請求の範囲によってのみ定義される。
【図面の簡単な説明】
【図１】先行技術のプリント基板（ＰＣＢ）の単純化さ
れた図である。
【図２】図１の先行技術ＰＣＢの分解図である。
【図３】この発明に従うＰＣＢの単純化された図であ
る。
【図４】図３のＰＣＢの断面図である。
【符号の説明】
１００ プリント基板 １０２ 金属層 １０３ 接地層 １０４ ５ボルトの金属部分 １０５ 信号ピン １０６ ３．３ボルトの金属部分 １０８ キャパシタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 シャーマン・リー アメリカ合衆国、90274 カリフォルニア 州、ランチョ・パロス・バーデス、セダー ブラッフ・ドライブ、28531 (72)発明者 マーク・マー アメリカ合衆国、95131 カリフォルニア 州、サン・ホーゼイ、オヤマ・ドライブ、 1504 (54)【発明の名称】 第１および第２の予め定められる電圧レベルで作動可能なプリント基板、プリント基板が第２の 予め定められる電圧で作動する際に第１の複数の信号ピンを減結合するための方法およびシステ ム、ならびにパーソナルコンピュータにおいて用いるための拡張ボード

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】 第１および第２の予め定められる電圧レ
    ベルで作動可能なプリント基板（ＰＣＢ）であって、 複数の金属層を含み、金属層の１つは２つの電気的に切
    り離される部分を備えるよう分割され、２つの電気的に
    切り離される部分は実質的に同じ面上にあり、電気的に
    切り離される部分の一方は第１の予め定められる電圧レ
    ベルに関連し、電気的に切り離される部分の他方は第２
    の予め定められる電圧レベルに関連し、前記プリント基
    板はさらに、 電気的に切り離される部分の前記一方に結合される第１
    の複数の信号ピンと、 接地面と第１の複数の信号ピンと電気的に切り離される
    金属部分の前記一方とに結合される少なくとも１つのキ
    ャパシタとを含み、交流電流経路が設けられる、第１お
    よび第２の予め定められる電圧レベルで作動可能なプリ
    ント基板。
  2. 【請求項２】 第１の予め定められる電圧は実質的には
    ３ボルトである、請求項１に記載のＰＣＢ。
  3. 【請求項３】 第２の予め定められる電圧は実質的には
    ５ボルトである、請求項１に記載のＰＣＢ。
  4. 【請求項４】 第１の複数の信号ピンは使用されない、
    請求項１に記載のＰＣＢ。
  5. 【請求項５】 少なくとも１つのキャパシタは第１の複
    数の信号ピンの各ピンにつき少なくとも０．０１μＦを
    平均としなければならない、請求項１に記載のＰＣＢ。
  6. 【請求項６】 少なくとも１つのキャパシタは、０．２
    ５インチより小さい、第１の複数の信号ピンの各ピンへ
    のトレース長を含む、請求項１に記載のＰＣＢ。
  7. 【請求項７】 複数の層を含み、第１および第２の予め
    定められる電圧の動作のための第１および第２の複数の
    信号ピンをさらに含む、第１および第２の予め定められ
    る電圧で作動可能なプリント基板（ＰＣＢ）において、
    ＰＣＢが第２の予め定められる電圧で作動する際に第１
    の複数の信号ピンを減結合するための方法であって、 ２つの電気的に切り離される金属部分が実質的に同じ面
    上に設けられるよう複数の金属層のうちの１つを分割す
    るステップを含み、電気的に切り離される金属部分の一
    方は第１の複数の信号ピンと関連し、電気的に切り離さ
    れる金属部分の他方は第２の複数のピンと関連し、前記
    方法はさらに、 交流電流戻り経路を設けるために、少なくとも１つのキ
    ャパシタを接地層と、電気的に切り離される金属部分の
    前記一方と、第１の複数の信号ピンとに結合するステッ
    プを含む、ＰＣＢが第２の予め定められる電圧で作動す
    る際に第１の複数の信号ピンを減結合するための方法。
  8. 【請求項８】 第１の予め定められる電圧は実質的には
    ３ボルトである、請求項７に記載の方法。
  9. 【請求項９】 第２の予め定められる電圧は実質的には
    ５ボルトである、請求項７に記載の方法。
  10. 【請求項１０】 ＰＣＢが第２の予め定められる電圧で
    作動しているとき第１の複数の信号ピンは使用されな
    い、請求項７に記載の方法。
  11. 【請求項１１】 少なくとも１つのキャパシタは第１の
    複数の信号ピンの各ピンにつき少なくとも０．０１μＦ
    を平均としなければならない、請求項７に記載の方法。
  12. 【請求項１２】 少なくとも１つのキャパシタは、０．
    ２５インチより小さい、第１の複数の信号ピンの各ピン
    へのトレース長を含む、請求項７に記載の方法。
  13. 【請求項１３】 複数の層を含み、第１および第２の予
    め定められる電圧の動作のための第１および第２の複数
    の信号ピンをさらに含む、第１および第２の予め定めら
    れる電圧で作動可能なプリント基板（ＰＣＢ）におい
    て、ＰＣＢが第２の予め定められる電圧で作動する際に
    第１の複数の信号ピンを減結合するためのシステムであ
    って、 ２つの電気的に切り離される金属部分が実質的に同じ面
    上に設けられるよう複数の金属層のうちの１つを分割す
    るための手段を含み、電気的に切り離される金属部分の
    一方は第１の複数の信号ピンと関連し、電気的に切り離
    される金属部分の他方は第２の複数のピンと関連し、前
    記システムはさらに、 前記分割手段に応答して、交流電流戻り経路を設けるた
    めに、少なくとも１つのキャパシタを接地層と、電気的
    に切り離される金属部分の前記一方と、第１の複数の信
    号ピンとに結合するための手段を含む、ＰＣＢが第２の
    予め定められる電圧で作動する際に第１の複数の信号ピ
    ンを減結合するためのシステム。
  14. 【請求項１４】 第１の予め定められる電圧は実質的に
    は３ボルトである、請求項１３に記載のシステム。
  15. 【請求項１５】 第２の予め定められる電圧は実質的に
    は５ボルトである、請求項１３に記載のシステム。
  16. 【請求項１６】 ＰＣＢが第２の予め定められる電圧で
    作動しているときは第１の複数の信号ピンは使用されな
    い、請求項１３に記載のシステム。
  17. 【請求項１７】 少なくとも１つのキャパシタは第１の
    複数の信号ピンの各々につき少なくとも０．０１μＦを
    平均としなければならない、請求項１３に記載のシステ
    ム。
  18. 【請求項１８】 少なくとも１つのキャパシタは、０．
    ２５インチより小さい、複数の信号ピンの各ピンへのト
    レース長を含む、請求項１３に記載のシステム。
  19. 【請求項１９】 パーソナルコンピュータにおいて使用
    するための拡張ボードであって、拡張ボードは３．３ボ
    ルトおよび５ボルトのレベルで作動可能であり、前記拡
    張ボードはさらに、 複数の金属層を含み、金属層の１つは２つの電気的に切
    り離される部分を設けるよう分割され、２つの電気的に
    切り離される部分は実質的に同じ面上にあり、電気的に
    切り離される部分の一方は５ボルトの電力供給面であ
    り、電気的に切り離される部分の他方は３．３ボルトの
    電力供給面であり、前記拡張ボードはさらに、 ３．３ボルト電力供給面に結合される第１の複数の信号
    ピンを含み、第１の複数の信号ピンは拡張ボードが５ボ
    ルトレベルで作動しているときは使用されず、前記拡張
    ボードはさらに、 接地面と、第１の複数の信号ピンと、電気的に切り離さ
    れる金属部分とに結合される複数のキャパシタを含み、
    複数のキャパシタは第１の複数の信号ピンの各々につき
    少なくとも０．０１μＦを平均とし、複数のキャパシタ
    の各々は、０．２５インチより小さい、第１の複数の信
    号ピンの各ピンへのトレース長を含み、交流電流経路が
    設けられる、パーソナルコンピュータにおいて使用する
    ための拡張ボード。
JP7177239A 1994-07-14 1995-07-13 第１および第２の予め定められる電圧レベルで作動可能なプリント基板、プリント基板が第２の予め定められる電圧で作動する際に第１の複数の信号ピンを減結合するための方法およびシステム、ならびにパーソナルコンピュータにおいて用いるための拡張ボード Pending JPH0870163A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/274,871 US5497037A (en) 1994-07-14 1994-07-14 Method and apparatus for decoupling of unused power supply pins of a printed circuit board capable of operating at a plurality of predetermined voltages
US08/274871 1994-07-14

Publications (1)

Publication Number Publication Date
JPH0870163A true JPH0870163A (ja) 1996-03-12

Family

ID=23049948

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7177239A Pending JPH0870163A (ja) 1994-07-14 1995-07-13 第１および第２の予め定められる電圧レベルで作動可能なプリント基板、プリント基板が第２の予め定められる電圧で作動する際に第１の複数の信号ピンを減結合するための方法およびシステム、ならびにパーソナルコンピュータにおいて用いるための拡張ボード

Country Status (3)

Country Link
US (2) US5497037A (ja)
EP (1) EP0692927A3 (ja)
JP (1) JPH0870163A (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5497037A (en) * 1994-07-14 1996-03-05 Advanced Micro Devices, Inc. Method and apparatus for decoupling of unused power supply pins of a printed circuit board capable of operating at a plurality of predetermined voltages
US5675809A (en) * 1995-02-10 1997-10-07 Ncr Corporation Voltage control circuit for a dual voltage bus computer system
US5736796A (en) * 1995-05-01 1998-04-07 Apple Computer, Inc. Printed circuit board having split voltage planes
US5682298A (en) * 1996-06-13 1997-10-28 Hewlett-Packard Company Balancing power distribution in a power supply system with redundant power sources
US5708568A (en) * 1996-06-17 1998-01-13 Sundstrand Corporation Electronic module with low impedance ground connection using flexible circuits
US5758100A (en) * 1996-07-01 1998-05-26 Sun Microsystems, Inc. Dual voltage module interconnect
US6031297A (en) * 1998-01-22 2000-02-29 International Business Machines Corporation Printed circuit board allowing usage of alternative pin-compatible modules
JP3651553B2 (ja) 1998-04-10 2005-05-25 富士通株式会社 モバイル型情報処理装置
US6310412B1 (en) * 1999-04-02 2001-10-30 Unisys Corporation Three-phase AC distribution system and method for printed circuit boards
US6335494B1 (en) 2000-06-23 2002-01-01 International Business Machines Corporation Multiple power distribution for delta-I noise reduction
US20030042044A1 (en) * 2001-08-30 2003-03-06 Micron Technology, Inc. Circuit board plane interleave apparatus and method
US6706974B2 (en) * 2002-01-18 2004-03-16 Intel Corporation Plane splits filled with lossy materials
US7102463B2 (en) * 2002-05-30 2006-09-05 Cytek Corporation Printed circuit board (PCB) which minimizes cross talk and reflections and method therefor
TW564969U (en) * 2002-07-24 2003-12-01 Via Tech Inc Voltage conversion card on a motherboard

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0831705B2 (ja) * 1990-08-02 1996-03-27 インターナショナル・ビジネス・マシーンズ・コーポレイション Ｅｍｉ抑制回路カード
US5272600A (en) * 1992-09-02 1993-12-21 Microelectronics And Computer Technology Corporation Electrical interconnect device with interwoven power and ground lines and capacitive vias
US5307241A (en) * 1993-03-25 1994-04-26 Northern Telecom Limited Electronic circuit board arrangements including main auxiliary circuit boards
US5497037A (en) * 1994-07-14 1996-03-05 Advanced Micro Devices, Inc. Method and apparatus for decoupling of unused power supply pins of a printed circuit board capable of operating at a plurality of predetermined voltages

Also Published As

Publication number Publication date
EP0692927A3 (en) 1997-01-08
US5497037A (en) 1996-03-05
US5616967A (en) 1997-04-01
EP0692927A2 (en) 1996-01-17

Similar Documents

Publication Publication Date Title
US6762368B2 (en) Reducing inductance of a capacitor
US7095619B2 (en) Power delivery to base of processor
US5736796A (en) Printed circuit board having split voltage planes
JPH0870163A (ja) 第１および第２の予め定められる電圧レベルで作動可能なプリント基板、プリント基板が第２の予め定められる電圧で作動する際に第１の複数の信号ピンを減結合するための方法およびシステム、ならびにパーソナルコンピュータにおいて用いるための拡張ボード
US7045719B1 (en) Enhancing signal path characteristics in a circuit board
US5825630A (en) Electronic circuit board including a second circuit board attached there to to provide an area of increased circuit density
KR20010043335A (ko) 컴퓨터 메모리 속도 및 용량을 향상시키기 위한 장치 및방법
US20040092138A1 (en) Offset stackable pass-through signal connector
US6798666B1 (en) Introducing loss in a power bus to reduce EMI and electrical noise
JP2004507067A (ja) 積み重ねた平行な平面状パケージ体を備える高密度のコンピュータモジュール
US20020145839A1 (en) Power distribution system with a dedicated power structure and a high performance voltage regulator
JP2007173665A (ja) プリント基板
US5587887A (en) Printed circuit board having a configurable voltage supply
US5892275A (en) High performance power and ground edge connect IC package
US6175509B1 (en) Space efficient local regulator for a microprocessor
US6794581B2 (en) Method and apparatus for distributing power to integrated circuits
US20020060906A1 (en) Interconnecting method of wiring in printed circuit boards and printed circuit board unit
TW545091B (en) Power plane with power blocks having an arc-shaped boundary
US6757175B1 (en) Method and embedded bus bar structure for implementing power distribution
US20040238194A1 (en) Flex cable having a return-signal path and method for reducing length and impedance of a return-signal path
CA2071703A1 (en) Signal routing technique for high frequency electronic systems
US7513779B2 (en) Connector having a bypass capacitor and method for reducing the impedance and length of a return-signal path
JP2004139953A (ja) プリント回路基板及びプリント回路基板のカードスロット
US6788135B1 (en) Terminating pathway for a clock signal
US20030198035A1 (en) Circuit cards having a single ground plane with logic devices connected thereto

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050405

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050906