CN102420013A - 半导体存储器设备 - Google Patents

半导体存储器设备 Download PDF

Info

Publication number
CN102420013A
CN102420013A CN2011102854900A CN201110285490A CN102420013A CN 102420013 A CN102420013 A CN 102420013A CN 2011102854900 A CN2011102854900 A CN 2011102854900A CN 201110285490 A CN201110285490 A CN 201110285490A CN 102420013 A CN102420013 A CN 102420013A
Authority
CN
China
Prior art keywords
memory cell
chunk
sub
voltage pulse
action
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102854900A
Other languages
English (en)
Other versions
CN102420013B (zh
Inventor
名仓满
石原数也
山崎信夫
川端优
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN102420013A publication Critical patent/CN102420013A/zh
Application granted granted Critical
Publication of CN102420013B publication Critical patent/CN102420013B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

半导体存储器设备，其中不管作为写入动作（擦除和编程动作）的目标的存储器单元的可变电阻元件的电阻状态如何，施加用于将可变电阻元件的电阻状态带入具有最低电阻值的擦除状态的擦除电压脉冲。此后，向编程动作目标存储器元件的可变电阻元件施加将可变电阻元件的电阻状态带入所需编程状态的编程电压脉冲。通过总是在施加擦除电压脉冲之后施加编程电压脉冲，可以避免连续地施加多个编程电压脉冲。而且，存储器单元阵列由偶数个子组块构成，且交替地执行一个子组块中擦除电压脉冲的施加和另一子组块中编程电压脉冲的施加。

Description

半导体存储器设备
技术领域
本发明涉及包括由存储器单元配置的存储器单元阵列的半导体存储器设备，该多个存储器单元分别布置在行方向和列方向，每个存储器单元包括基于电操作属性存储信息的可变电阻元件，其中电阻通过施加电应力变化。
背景技术
以闪存为代表的非易失性存储器在诸如计算机、通信、测量工具、自动控制器和在用户周围使用的生活用具等各种领域用作大容量和紧凑信息存储介质，且对于更便宜和具有更大容量的非易失性存储器的需求极大。这是因为，由于能够被电学写入且即使当电源关闭时数据也不被擦除，它可以执行作为可以容易携带的存储卡的功能或者以非易失性方式存储用于诸如蜂窝电话的设备操作的初始设置的数据存储或程序存储等功能。
注意，因为与将数据编程为逻辑值“1”的编程动作相比，对于将数据擦除到逻辑值“0”的擦除动作，闪存需要较长的时间，它不能高速操作。就擦除动作而言，当执行擦除动作时，尽管通过以少数字节单元或块单元执行来尝试速度的改善，存在这种问题：因为擦除动作以少数字节单元/块单元执行，不能执行随机存取编程。
因此，当前正在广泛研究代替闪存的新型非易失性存储器。其中，与闪存相比，在尺度限制方面，使用由于向金属氧化物膜施加电压而出现电阻变化现象的电阻变化存储器是有用的，且因为它能高速数据写入，近年来它被频繁地研究和发展（例如，参考日本未审专利申请公开（PCT申请的译文）NO.2002-537627，或H. Pagnia等人的“Bistable Switching in Electroformed Metal-Insulator-Metal Devices”, Phys. Stat. Sol. (a), vol. 108, pp. 11 - 65, 1988以及Baek I.G.等人的“Highly Scalable Non-volatile Resistive Memory using Simple Binary Oxide Driven by Asymmetric Unipolar Voltage Pulses”, IEDM2004, pp. 587 - 590, 2004）。
作为具有金属氧化物的这种可变电阻元件的编程/擦除属性，在使用被称为双极切换的驱动方法的情况中，因为元件的电阻通过分别向元件施加具有相反极性的电压脉冲增加（高电阻状态）/减小（低电阻状态），通过将逻辑值作为数据分配到每个电阻状态，它可以用作存储器。
作为具有金属氧化物的可变电阻元件的特征，其能够高速随机存取编程/擦除。
例如，将考虑对存储“0”和“1”两个值的可变电阻元件执行随机存取编程/擦除的情况。在执行编程/擦除动作而不管存储器单元的电阻状态如何时，在编程状态中向元件施加擦除电压脉冲的擦除动作或在擦除状态中向元件施加编程电压脉冲的编程动作将是适当的动作，然而，向已经处于编程状态的元件施加编程电压脉冲的编程动作或向已经处于擦除状态的元件施加擦除电压脉冲的擦除动作将重写为原始状态。
元件的属性可变性可能受操作迟滞影响，且取决于电阻状态，存在通过执行重写，数据由于电阻的变化而被写入的可能性。而且，当元件的操作迟滞大的时候，元件之间的属性可变性变得更大，且变成数据错误的原因。
在实际使用可变电阻元件作为存储器时，因为存在由于元件属性的可变性或编程动作中施加电压或施加电流的可变性而出现编程动作故障的可能性，验证执行写入动作的可变电阻元件的电阻属性是否偏移到所需的电阻分布范围的验证动作将是必要的。然后，作为已经执行验证动作的结果，如果实际发生编程动作故障，则编程动作需要通过再次施加写入电压脉冲执行，使得可变电阻元件的电阻属性被带入所需的电阻分布范围内。
然而，当用于编程动作的电压脉冲再次施加于电阻属性不处于正确电阻状态的电阻分布范围内的可变电阻元件时，因为对可变电阻元件重写编程动作，它不能通过降低电阻而编程到所需的电阻分布范围。
另一方面，以金属氧化物可变电阻元件为代表的可变电阻元件的编程属性呈现如图17所示的电阻迟滞曲线。图17示出施加于可变电阻元件的编程电压脉冲的绝对值与在电压脉冲导致的变化之后的电阻值之间的关系。如图17所示，直到某一编程电压电阻值随着施加电压的增加而增加，然而，此后电阻值随着施加电压的增加而减小。
因此，在施加于可变电阻元件的编程电压的编程之后，电阻值极大地变化，且对于一些可变电阻元件，施加电压的微小差异导致电阻的巨大差异。这不仅适用于施加的编程电压而且还适用于施加的编程电流，且取决于施加的编程电流的幅度，编程之后的电阻值极大地变化。
如图17所示，尽管当施加电压低时在写入动作之后电阻不上升到峰值，当施加电压太高时，电阻减小。施加电压（通过该施加电压电阻值被带入其峰值）和电阻的峰值在各个可变电阻元件之间具有元件可变性，且即使施加电压脉冲相同，因为对于每个元件发生实际施加的电压的可变性（例如由于存储器单元阵列内可变电阻元件的位置），变得难以编程以使得在施加电压脉冲之后电阻属性被带入到所需的电阻分布范围内。
发明内容
鉴于上述常规问题，本发明的目的是提供一种半导体存储器设备，其能够稳定编程到所需的电阻状态，而不管执行编程动作中存储器单元的电阻状态如何。
而且，该目的是提供一种半导体存储器设备，其能够缩短编程时间且向多个所选存储器单元执行编程动作中执行对存储器单元的高速编程动作。
根据本发明的半导体存储器设备具有包括由存储器单元形成的存储器单元阵列的第一特征，多个存储器单元分别布置在行方向和列方向，每个存储器单元包括可变电阻元件，其中电极支持在可变电阻器两个端子的每一个，电阻状态通过两个端子之间的电阻属性定义且通过在两个端子之间施加电应力在两个或更多电阻状态之间转变，转变之后的一个电阻状态用于存储信息。存储器单元阵列分成多个子组块。子组块中的每一个包括：公共字线，每个连接到相同行中的存储器单元；以及公共位线，每个连接到相同列中的存储器单元；行解码器，向子组块的字线施加电压；以及列解码器，向子组块的位线施加电压。在存储器单元阵列的所选存储器单元的写入中，对所选存储器单元中的每一个执行擦除动作和编程动作之一。在擦除动作中，用于将存储器单元的可变电阻元件的电阻状态转变到具有最低电阻值的擦除状态的擦除电压脉冲施加于所选存储器单元，而不管所选存储器单元的可变电阻元件的电阻状态如何。在编程动作中，擦除电压脉冲施加于所选存储器单元，且用于将存储器单元的可变电阻元件的电阻状态从擦除状态转变为预定电阻状态的第一编程电压脉冲施加于所选存储器单元，而不管所选存储器单元的可变电阻元件的电阻状态如何。该半导体存储器设备还包括控制电路，其控制编程动作中第一编程电压脉冲向两个存储器单元之一的施加以及擦除动作或编程动作中擦除电压脉冲向两个存储器单元中的另一个的施加，使得相对于属于所选存储器单元的不同子组块的两个存储器单元在相同的动作周期中执行施加。
而且，除了第一特征，根据本发明的半导体存储器设备具有第二特征，该第二特征在于，在执行擦除动作或编程动作之前，不执行读取所选存储器单元的可变电阻元件的电阻状态的初始验证动作。
根据上述第一或第二特征的半导体存储器设备，在所选存储器单元的编程（增加电阻）中，施加擦除电压脉冲以促使向具有最低电阻的电阻状态的转变，而不管存储器单元的可变电阻元件的电阻状态如何，且此后，施加编程电压脉冲以促使向高电阻状态的转变。而且，在所选存储器单元的擦除（减小电阻）中，施加擦除电压脉冲以促使向最低电阻状态的转变，而不管存储器单元的可变电阻元件的电阻状态如何。
尽管在稍后描述细节，使用金属氧化物作为可变电阻器的可变电阻元件具有不希望的属性：当用于将存储器单元带入甚至更高电阻的编程电压脉冲施加于处于最高电阻状态的存储器单元时，在施加脉冲之后电阻值降低。另一方面，即使用于将存储器单元带入甚至更低电阻状态的擦除电压脉冲施加于处于最低电阻状态的存储器单元，在施加脉冲之后，电阻值几乎不改变。
这意味着可变电阻元件明显受到与编程电压脉冲的施加相关的重写（此后偶尔被称作“编程重写”）的影响，而它们相对于与擦除电压脉冲的施加相关的重写（此后偶尔被称作“擦除重写”）具有耐久性。通过利用该特征，本发明可以实现能够容易控制以将电阻状态的电阻属性带入到所需的分布范围的编程和擦除动作。
在本发明中，擦除电压脉冲施加于写入目标存储器单元，而不管施加脉冲之前的电阻状态如何。因此，在施加脉冲之前的电阻状态是具有最低电阻的电阻状态（擦除状态）的情况中，擦除电压脉冲将施加于擦除状态的可变电阻元件，然而，如上所述，因为可变电阻元件相对于擦除重写具有耐久性，处于低电阻状态的电阻属性将不被带入到高电阻，且电阻属性维持在所需低电阻状态的分布范围内。而且，在将电阻属性带入到高电阻状态（编程状态）的情况中，因为编程动作总是通过在施加擦除脉冲之后施加编程电压脉冲执行，避免了编程重写的发生，且可以实现稳定的编程和擦除动作。
而且，因为通过施加擦除电压脉冲执行写入而不管施加脉冲之前的可变电阻元件的电阻状态如何，施加脉冲之前读取可变电阻元件的电阻状态的初始验证动作没有必要。
而且，在本发明中，存储器单元阵列被分成多个子组块，施加擦除电压脉冲的子组块和施加第一编程电压脉冲或第二编程电压脉冲的子组块被切换，且擦除电压脉冲和编程电压脉冲的施加通过流水线（pipeline）方案变得并行连续，由此实现高速数据更新，且编程动作的延迟缩短。
而且，除了上述特征中的任意一个，根据本发明的半导体存储器设备具有第三特征，该第三特征还包括验证部件，其在执行编程动作之后执行验证所选存储器单元的可变电阻元件的电阻属性是否处于预定电阻状态的电阻分布范围内的验证动作。在验证动作中，在检测到可变电阻元件的电阻属性处于预定电阻状态的电阻分布范围外的所选存储器单元的情况中，第二编程动作重复地执行，直到处于电阻分布范围外的存储器单元的可变电阻元件的电阻属性被带入到预定电阻状态的电阻分布范围内，且在第二编程动作中，不管处于电阻分布范围外的存储器单元的可变电阻元件的电阻状态如何，擦除电压脉冲施加于存储器单元且用于将处于电阻分布范围外的存储器单元的可变电阻元件的电阻状态从擦除状态转变为预定电阻状态的第二编程电压脉冲施加于存储器单元。
根据上述第三特征的半导体存储器设备，即使由于在编程动作之后的编程动作故障，在对电阻属性不处于所需电阻范围内的存储器单元再次执行编程的情况中，因为通过在施加擦除电压脉冲之后施加写入电压脉冲执行重新编程，避免了编程重写的发生，且可以抑制编程动作故障。
而且，除了第三特征之外，根据本发明的半导体存储器设备具有第四特征，该第四特征在于，在第二编程动作重复多次的情况中，在首次的第二编程动作中，第二编程电压脉冲被设置为具有比第一编程电压脉冲小的电压幅度的绝对值或者施加第二编程电压脉冲时具有比施加第一编程电压脉冲时更小的可变电阻元件中的电流流动量。在第二次和后续次数的第二编程动作中，随着执行第二编程动作的次数的增加，施加第二编程电压脉冲时第二编程电压脉冲的电压幅度的绝对值或可变电阻元件中流动的电流量逐步增加。
根据上述第四特征的半导体存储器设备，通过考虑可变电阻元件的元件可变性或阵列内可变电阻元件的位置，可以将电阻属性编程到具有所需可控性的所需电阻范围。
而且，除了上述特征中的任意一个，根据本发明的半导体存储器设备具有第五特征，该第五特征在于，存储器单元阵列包括由第一子组块和第二子组块组成的一对或更多对子组块，且在存储器单元阵列中的所选存储器单元的写入中，控制电路配置成执行：第一动作周期，向选择为擦除动作或编程动作的目标的第一子组块中的存储器单元施加擦除电压脉冲，且向选择为编程动作的目标的第二子组块中的存储器单元施加第一编程电压脉冲；以及第二动作周期，向选择为编程动作的目标的第一子组块中的存储器单元施加第一编程电压脉冲，且向选择为擦除动作或编程动作的目标的第二子组块中的存储器单元施加擦除电压脉冲。
而且，除了上述第五特征之外，根据本发明的半导体存储器设备具有第六特征，该第六特征在于，行解码器在子组块对中的第一子组块和第二子组块之间共享，且行解码器同时向第一子组块和第二子组块中的相应字线施加电压，且在子组块对中，在第一子组块和第二子组块中的相应字线、第一子组块中的位线和第二子组块中的位线选择的存储器单元的写入中，控制电路配置成交替地执行第一动作周期和第二动作周期。
而且，除了上述第五或第六特征之外，根据本发明的半导体存储器设备具有第七特征，该第七特征在于，第一动作周期和第二动作周期与外部时钟同步地执行。
而且，除了上述第三或第四特征之外，根据本发明的半导体存储器设备还具有第八特征，该第八特征在于，在存储器单元阵列中的所选存储器单元的写入中，控制电路对两个存储器单元之一在第二编程动作中执行第二编程电压脉冲的施加，且相对于属于所选存储器单元的不同子组块的两个存储器单元在相同的动作周期中对两个存储器单元中的另一个在擦除动作、编程动作或第二编程动作中执行擦除电压脉冲的施加。
而且，除了上述第八特征之外，根据本发明的半导体存储器设备具有第九特征，该第九特征在于，存储器单元阵列包括由第一子组块和第二子组块构成的一对子组块，且在存储器单元阵列的所选存储器单元的写入中，控制电路配置成执行：第三动作周期，向选择为擦除动作、编程动作或第二编程动作的目标的第一子组块中的存储器单元施加擦除电压脉冲，且向选择为第二编程动作的目标的第二子组块中的存储器单元施加第二编程电压脉冲；以及第四动作周期，向选择为第二编程动作的目标的第一子组块中的存储器单元施加第二编程电压脉冲，且向选择为擦除动作、编程动作或第二编程动作的目标的第二子组块中的存储器单元施加擦除电压脉冲。
而且，除了上述第九特征之外，根据本发明的半导体存储器设备具有第十特征，该第十特征在于，行解码器在子组块对中的第一子组块和第二子组块之间共享，该行解码器同时向第一子组块和第二子组块中的相应字线施加电压，且在该子组块对中在第一子组块和第二子组块中的相应字线、在第一子组块中的位线以及第二子组块中的位线选择的存储器单元的写入中，控制电路配置成交替地执行第三动作周期和第四动作周期。
而且，除了上述第九或第十特征之外，根据本发明的半导体存储器设备具有第十一特征，该第十一特征在于，第三动作周期和第四动作周期与外部时钟同步地执行。
而且，除了上述特征中的任意一个，根据本发明的半导体存储器设备具有第十二特征，该第十二特征在于，存储器单元中的每一个包括连接到可变电阻元件的可变电阻器的一个端子上的电极的电流控制元件，且该电流控制元件是具有连接到可变电阻器的该一个端子上的电极的漏极和源极之一的晶体管。
而且，除了第一至第十一特征中的任意一个，根据本发明的半导体存储器设备具有第十三特征，该第十三特征在于，存储器单元中的每一个包括连接到可变电阻元件的可变电阻器的一个端子上的电极的电流控制元件，且该电流控制元件是具有连接到可变电阻器的该一个端子上的电极的阳极和阴极之一的二极管元件。
而且，除了上述特征中的任意一个，根据本发明的半导体存储器设备具有第十四特征，该第十四特征在于可变电阻器通过包括Al、Hf、Ni、Co、Ta、Zr、W、Ti、Cu、V、Zn和Nb其中至少之一的金属氧化物或氮氧化物配置。
因此，根据本发明，在所选存储器单元的写入中，通过总是在施加擦除电压脉冲之后施加编程电压脉冲且促使向低电阻状态的转变而不管存储器单元的可变电阻元件的电阻状态如何，实现了能够执行编程以使得存储器单元的可变电阻元件的电阻状态被带入到具有所需可控性的所需电阻属性的分布范围内的半导体存储器设备。而且，编程动作的延迟可以通过切换施加擦除电压脉冲的子组块和施加编程电压脉冲的子组块缩短。
附图说明
图1是示出本发明的半导体存储器设备的配置示例的图示。
图2是示出本发明的存储器元件阵列的配置示例的图示。
图3是示出在本发明的效果的验证中使用的可变电阻元件的切换属性的图示。
图4是示出在本发明的效果的验证中使用的可变电阻元件的编程重写耐久性的图示。
图5是示出在本发明的效果的验证中使用的可变电阻元件的擦除重写耐久性的图示。
图6是示出在编程电压脉冲连续地施加多次、擦除电压脉冲和编程电压脉冲交替地施加多次的情况下，在本发明的效果的验证中使用的可变电阻元件的切换属性的图示。
图7是示出在擦除电压脉冲连续地施加多次、编程电压脉冲和擦除电压脉冲交替地施加多次的情况下，本发明的效果的验证中使用的可变电阻元件的切换属性的图示。
图8是示出本发明的写入动作的方法的流程图。
图9是示出与编程验证动作组合的本发明的写入动作的方法的流程图。
图10是示出当擦除电压脉冲和第二编程电压脉冲被进一步交替地施加多次时，通过一次施加编程电压脉冲不能执行编程的可变电阻元件中的电阻值的变化的图示。
图11是示出当在增加第二编程电压脉冲的施加电压的同时擦除电压脉冲和第二编程电压脉冲被进一步交替地施加多次时，通过一次施加编程电压脉冲不能执行编程的可变电阻元件中的电阻值的变化的图示。
图12是示出当伴随脉冲施加增加编程电流的同时擦除电压脉冲和第二编程电压脉冲被进一步交替地施加多次时，通过一次施加编程电压脉冲不能执行编程的可变电阻元件中的电阻值的变化的图示。
图13是示出本发明的半导体存储器设备中的写入动作的过程的示例的时序图。
图14是示出本发明的半导体存储器设备中的写入动作的过程的示例的时序图。
图15是示出本发明的半导体存储器设备中的随机写入动作的过程的示例的时序图。
图16是示出本发明的半导体存储器设备中的随机写入动作的过程的另一示例的时序图。
图17是示出在施加写入电压脉冲之后施加于可变电阻元件的写入电压脉冲的绝对值与电阻值之间的关系的电阻迟滞曲线。
具体实施方式
第一实施例
图1中示出根据本发明的一个实施例的半导体存储器设备（适当时，下面称为“本发明的设备1”）的示意性电路配置。如图1所示，本发明的设备1通过包括存储器单元阵列配置，该存储器单元阵列通过包括以下组件配置：两个子组块，即第一子组块SB1和第二子组块SB2；控制电路10（10a），执行包括编程动作、擦除动作和第二编程动作的相应动作的控制；行解码器DR，基于来自控制电路10（10a）的命令向第一子组块SB1和第二子组块SB2的字线WL1至WLm施加电压；第一列解码器DC1，基于来自控制电路10（10a）的命令向第一子组块SB1的位线BL11～B1n施加电压；以及第二列解码器DC2，基于来自控制电路10（10a）的命令向第二子组块SB2的位线BL21～BL2n施加电压。而且，本实施例中本发明的设备1具有顺序地执行多个编程命令的突发（burst）功能。
图2中示出本发明的设备1的存储器单元阵列的配置示例。如图2所示，本发明的设备1的存储器单元阵列通过在行方向分成两个子组块配置，这两个子组块是共享字线的第一子组块SB1和第二子组块SB2。注意“第一子组块SB1和第二子组块SB2共享字线”意思是指第一子组块SB1和第二子组块SB2中相应两个字线之间的关系，其中，在它们彼此电学连接的情况下，例如当电压施加于字线之一时，同一电压施加于字线中的另一个。
如图2所示，存储器单元阵列的第一子组块SB1通过包括多个存储器单元M配置，存储器单元中的每一个包括一个晶体管T和一个可变电阻元件R。在存储器单元M中的每一个中，晶体管T的源极或漏极的一个端子和可变电阻元件R的一个端子彼此相连。在第一子组块SB1中，m×n个存储器单元M以矩阵布置在行方向（图2中的横向方向）和列方向（图2中的垂直方向），且在相应存储器单元M中，在相同列中布置的存储器单元的可变电阻元件的另一端子相应地连接到在列方向延伸的位线BL1j（j=1至n），在相同列中布置的存储器单元的晶体管的源极或漏极的另一端子连接到对于所有存储器单元公用的源极线SL1，且在行方向延伸的字线WL1i（i=1至m）连接到在相同行中布置的存储器单元的晶体管的栅极。至于源极线SL1，存储器单元阵列内的所有源极线可以是公用的，或者源极线可以各自单独在行或列方向延伸，且其配置不受特别限制。在本实施例中，第一子组块SB1配置成通过向晶体管T的栅极施加栅极电压将存储器单元M切换为被选择/不被选择，且通过可变电阻元件R的一个端子的电压施加状态在存储器单元M上切换动作（编程动作、读取动作或擦除动作）。
如图2所示，类似于第一子组块SB1，存储器单元阵列的第二子组块SB2具有在行方向和列方向以矩阵布置的多个m×n个存储器单元M，且在相应存储器单元M中，在相同列中布置的存储器单元的可变电阻元件的另一端子分别连接到在列方向延伸的位线BL2j（j=1至n），在相同列中布置的存储器单元的晶体管的源极或漏极的另一端子连接到对于所有存储器单元公用的源极线SL2，且在行方向延伸的字线WL2i（i=1至m）连接到在相同行中布置的存储器单元的晶体管的栅极。至于源极线SL2，存储器单元阵列内的所有源极线可以是公用的，或者源极线可以各自单独地在行或列方向延伸，且其配置不受特别限制。类似于第一子组块SB1，第二子组块SB2配置成通过向晶体管T的栅极施加栅极电压将存储器单元M切换为被选择/不被选择，且通过可变电阻元件R的一个端子的电压施加状态在存储器单元M上切换动作（编程动作、读取动作或擦除动作）。
注意，在图2中，因为电压同时施加于第一子组块SB1和第二子组块SB2中的相应两个字线，第一子组块SB1和第二子组块SB2中的相应字线通过WLi而不是WL1i和WL2i表示。
在本实施例中，偶数地址被分配给第一子组块SB1（AC1，AC1+2，AC2，AC2+2），且奇数地址被分配给第二子组块SB2（AC1+1，AC1+3，AC2+1， AC2+3）。注意，地址的分配不限于此，且它可以配置成每隔预定数目交替分配地址，诸如每隔两个地址交替分配地址（向第一子组块SB1分配AC1，AC1+1且向第二子组块SB2分配AC1+2，AC1+3）。
注意，本发明的设备1的第一子组块SB1和第二子组块SB2不限于图2中示出的等价电路；本发明不限制于该电路配置，只要具有可变电阻元件和电流控制元件的存储器单元使用位线和字线连接以配置存储器单元阵列就行。而且，在本实施例中，尽管不与晶体管相连的可变电阻元件的一个端子连接到位线，但是不与晶体管相连的可变电阻元件的该一个端子可以连接到源极线。
作为用作金属氧化物可变电阻元件的可变电阻器的材料，除了Hf氧化物，例如还可以示例Hf氮氧化物或者Al、Ni、Co、Ta、Zr、W、Ti、Cu、V、Zn和Nb的相应金属氧化物或氮氧化物。
而且，作为用于支持金属氧化物的电极的材料，电极之一可以通过使用具有大功函数的那些材料（例如TiN、Pt、Ir等）金属化为第一电极，且电极中的另一个可以通过使用具有大约与金属氧化物的费米能级相同水平的功函数的那些材料（例如Ta、Al等）金属化为第二电极。此时，电极和金属氧化物的界面在第二电极侧欧姆接触，且在第一电极侧是非欧姆接触（肖特基势垒结）。当执行编程动作时，从第一电极侧施加正偏置，且当执行擦除动作时，从第二电极侧施加正偏置。
此处，相对于可变电阻元件的电阻状态，将高电阻状态写为低电阻状态（擦除状态）的动作被称为擦除动作，且将低电阻状态写为高电阻状态（编程状态）的动作被称为编程动作。而且，擦除动作和编程动作可以统称为写入动作。
至于金属氧化物可变电阻元件，通过在执行编程或擦除动作时控制施加于可变电阻元件的电压或电流，在编程或擦除动作之后可变电阻元件的电阻状态在两个或更多电阻状态之间转变；而通过具有最低电阻的低电阻状态（擦除状态）和电阻值比低电阻状态大的一个或更多电阻状态（编程状态）的可变电阻元件，不同的信息可以分配给相应的电阻状态；并且可以对在每个存储器单元中的可变电阻元件分别存储具有两个或更多值的信息。尤其是，通过使用具有多个编程状态且能够存储三个或更多值的可变电阻元件，可以存储多值信息。
此时，可以通过控制施加电压或电流执行可变电阻元件的电阻状态的写入，且因为不需要在每次存储不同信息时调节施加于可变电阻元件的电压脉冲的施加次数和持续时间，无需复杂的算法。
在图1的控制电路10a中示出控制电路10的特定配置示例。控制电路10a通过包括以下部件布置：命令控制部件11，通过接收从外部输入的命令控制相应的电路部件；缓冲器12，存储从外部输入的地址信号；输出控制部件13，控制从第一子组块SB1或第二子组块SB2输出的输出数据的输出；缓冲器14，存储输出数据和从外部输入的外部输入数据；行地址缓冲器15，存储在缓冲器12中存储的地址信号中的行地址；读取部件16，执行读取动作的控制；比较部件17，比较输出数据和编程的数据（外部输入数据的预期值）；缓冲器18，存储来自读取部件16的地址信号AddCr；编程/擦除部件19，执行编程动作、编程验证动作和擦除动作的控制；动作切换控制部件20；以及子组块控制部件21。
在从比较部件17输出的信号Comp指示编程动作没有正常完成的情况中，编程/擦除部件19累积编程动作没有正常完成的编程目标单元M的地址以及用于每个子组块的编程数据，且向子组块控制部件21输出指示编程动作未正常执行的信号WE、指示编程目标单元M的地址的信号AddOW以及指示编程的数据的信号DAtOw。
子组块控制部件21配置成向第一子组块SB1的第一列解码器DC1输出指示编程动作、擦除动作和读取动作中哪一个是要执行的动作的信号RWA、在信号RWA指示编程动作或擦除动作的情况中指示对数据中的哪一位执行编程动作或擦除动作的信号WEA、指示列地址的信号ADA以及指示编程数据的信号DWA，且从第一列解码器DC1接收指示读取数据的信号DRA。
类似地，子组块控制部件21配置成向第二子组块SB2的第二列解码器DC2输出指示编程动作、擦除动作和读取动作中哪一个是要执行的动作的信号RWB、在信号RWB指示编程动作或擦除动作的情况中指示对数据中的哪一位执行编程动作或擦除动作的信号WEB、指示列地址的信号ADB以及指示编程数据的信号DWB，且从第二列解码器DC2接收指示读取数据的信号DRB。
而且，读取部件16扮演着用于在编程动作中验证作为编程目标的存储器单元中的可变电阻元件的电阻属性是否处于所需电阻分布范围内的验证部件的角色。
接下来，将描述本发明中的存储器单元上的写入动作。注意，在本实施例中，将给出具有低电阻状态和高电阻状态的两个电阻状态以及通过具有不同极性的电压脉冲的施加在相应电阻状态之间转变的二元双极操作属性的可变电阻元件的详细描述。
图3示出当擦除动作和编程动作交替地重复时可变电阻元件R的电阻值的转变，其中3nm的氧化铪（HfOx）沉积在作为配置可变电阻元件的一个端子的下电极的氮化钛（TiN）上，且作为要用作可变电阻元件的另一端子的上电极的钽（Ta）堆叠在其上。
如图3所示，当使用上电极侧作为基准、1.6 V 50纳秒的电压脉冲作为编程电压脉冲施加于下电极时，例如，可变电阻元件R转变为具有高电阻（电阻值：5MΩ）的编程状态，且当使用下电极侧作为基准、1.8V 50纳秒的电压脉冲作为擦除电压脉冲施加于上电极时，例如，可变电阻元件R转变为具有低电阻（电阻值：20 kΩ）的擦除状态。注意通过在电极之间施加0.5V的电压执行电阻值的读取。因此，在交替地施加擦除电压脉冲和编程电压脉冲的情况下，可变电阻元件通过施加相应的电压脉冲从擦除状态（低电阻状态）和编程状态（高电阻状态）之间的一个转变成另一个，且呈现有利的切换属性。
同时，图4示出作为编程重写的结果在高电阻编程状态中进一步连续地施加编程电压脉冲的情况中可变电阻元件R的电阻值的转变。如图4所示，因为通过重复编程重写，在编程动作之后可变电阻元件R的电阻值逐渐减小，当连续执行编程动作多于40次之后，难以区别地读取编程状态和低电阻擦除状态。
另一方面，图5示出作为擦除重写的结果在低电阻擦除状态中进一步连续地施加擦除电压脉冲的情况中，可变电阻元件R的电阻值的转变。如图5所示，可以看出，即使当擦除重写重复时，在擦除动作之后可变电阻元件R的电阻值保持基本恒定值而没有波动。即，可以说，可变电阻元件R相对于擦除重写具有耐久性。
而且，图6示出在编程状态中连续地向可变电阻元件R施加编程电压脉冲以由此连续执行编程重写之后交替地施加擦除电压脉冲和编程电压脉冲的情况下可变电阻元件R的电阻值的转变。如图6所示，当在编程状态中对可变电阻元件连续地进一步继续执行编程动作时，电阻值逐渐变小，即使当擦除动作和编程动作此后交替地执行时，在正常条件下期望是高电阻的电阻值并不有效地增加，且因而不能执行正常写入动作。
另一方面，图7示出在已经在擦除状态中连续地向可变电阻元件R施加擦除电压脉冲以由此继续执行擦除重写之后交替地施加编程电压脉冲和擦除电压脉冲的情况下可变电阻元件R的电阻值的转变。如图7所示，即使在擦除状态中对可变电阻元件连续地进一步执行擦除动作以由此继续执行擦除重写，此后可以在写入动作中执行正常写入动作。
因而，当执行可变电阻元件R的写入动作（编程动作和擦除动作）时，由于编程重写或写入动作故障导致的电阻值减小的问题可以通过按照以下方式操作而避免。图8示出根据本发明的写入动作的流程图。
（1）       当要执行写入动作时，刚好执行写入动作之前写入目标可变电阻元件的电阻状态是编程状态或者是擦除状态，不管可变电阻元件的电阻状态如何，施加一次擦除电压脉冲，以促使它转变到擦除状态（步骤#201）。
（2）       此后，在编程动作的情况中（步骤#202的分叉中的“是”），施加编程电压脉冲（第一编程电压脉冲）以促使编程目标可变电阻元件的电阻状态从擦除状态转变到编程状态（步骤#203）。
此时，在步骤#201，当施加擦除电压脉冲时，擦除电压脉冲可以共同施加到所有写入目标可变电阻元件，或者擦除电压脉冲可以通过连续地选择写入目标可变电阻元件而单独地施加。备选地，通过对每个字线或位线选择写入目标可变电阻元件可以共同地施加擦除电压脉冲。
因此，当通过以随机顺序选择阵列中的存储器单元来执行擦除动作时，如果擦除目标可变电阻元件处于编程状态，则通过施加擦除电压脉冲，编程状态被带入擦除状态，使得擦除动作正常地执行。另一方面，如果擦除目标可变电阻元件处于擦除状态，则通过施加擦除电压脉冲，擦除状态被带入擦除状态，且发生擦除重写，然而，如图5所示，因为即使在擦除重写重复时，电阻值几乎不改变，擦除状态可以维持。而且，如图7所示，此后可以在写入动作中正常地执行写入动作。
另一方面，当通过以随机顺序选择阵列中的存储器单元来执行编程动作时，如果编程目标可变电阻元件处于编程状态，则通过在施加擦除电压脉冲之后施加编程电压脉冲，编程状态被带入擦除状态且进一步被带入编程状态，且编程重写不发生，因而编程目标可变电阻元件的电阻状态维持在编程状态。而且，如果编程目标可变电阻元件处于擦除状态，尽管通过在已经施加擦除电压脉冲之后施加编程电压脉冲，擦除状态被带入擦除状态且进一步带入到编程状态，但是，即使当擦除重写重复时，电阻值几乎不改变，且此后可以通过施加编程电压脉冲正常地执行编程，使得可以正常地执行编程。
即，当要执行编程动作时，通过在已经施加擦除电压脉冲之后施加编程电压脉冲，而不管可变电阻元件的电阻状态如何，即使连续地施加写入电压脉冲，重写仅在擦除重写中发生，且数据被保持，而绝不发生电阻值的异常恶化。
而且，图9示出在施加编程电压脉冲之后，在执行验证在可变电阻元件的编程之后电阻属性是否处于所需电阻分布范围内的编程验证动作的情况中，写入动作的流程图。在图9中，确定在编程验证动作中在编程之后电阻属性不处于所需的电阻分布范围内的情况中，通过施加擦除电压脉冲且再次施加第二编程电压脉冲控制编程，使得在避免编程重写的同时，电阻属性被带入到所需的电阻分布范围内。
下面，将参考图9的流程图解释伴随本发明实施例的编程验证动作的写入动作。
首先，类似于擦除动作和编程动作，擦除电压脉冲被施加于写入目标可变电阻元件而不管可变电阻元件的电阻状态如何（步骤#201），且此后，编程电压脉冲施加于编程目标可变电阻元件（步骤#203）。此时，在存在多个写入目标可变电阻元件的情况中，通过选择所有写入目标可变电阻元件可以共同地施加擦除电压脉冲，且通过连续地选择写入目标可变电阻元件可以独立地施加擦除电压脉冲。备选地，通过对每个字线或位线选择写入目标可变电阻元件，可以共同地施加擦除电压脉冲。
此后，读取所有编程目标可变电阻元件的电阻值（步骤#204），且确定编程状态中的电阻属性是否处于所需的电阻分布范围内（步骤#205）。此时，在具有多个电阻状态作为编程状态的情况中，使用编程状态是否是特定电阻值或更大或者是否处于从一个电阻值到另一电阻值的特定范围内的确定基准，确定电阻属性是否处于所需电阻分布范围内。
在该确定中，在存在电阻属性不处于所需电阻分布范围内的编程目标可变电阻元件的情况下（步骤#205中分支到“否”），再次执行编程，且电阻属性被控制为带入到处于所需电阻分布范围内。
此时，当编程电压脉冲再次施加于编程状态中的可变电阻元件时，因为可变电阻元件被编程重写，编程状态不正常，且存在发生编程故障的可能性。因此，擦除电压脉冲被施加于电阻属性不处于所需电阻分布范围内的编程目标可变电阻元件（步骤#206），且在将可变电阻元件转变到擦除状态之后，再度施加第二编程电压脉冲（步骤#207）。
然后，重复地施加擦除电压脉冲和第二编程电压脉冲，直到所有编程目标可变电阻元件的电阻属性被带入到所需的电阻分布范围内。
图10示出在通过上述方法重复施加擦除电压脉冲和第二编程电压脉冲直到电阻属性被带入到编程状态的所需电阻分布范围内的情况中可变电阻元件的电阻状态的转变，其中编程故障在一次施加编程电压脉冲中发生且不能够转变到编程状态。如图10所示，即使编程状态不能通过一次编程动作实现，通过重复施加擦除电压脉冲和第二编程电压脉冲，电阻值可以上升到所需的电阻分布范围。
而且，在重复地向电阻属性不处于所需电阻分布范围内的编程目标可变电阻元件施加第二编程电压脉冲的情况中，在首次施加编程电压脉冲之后，优选地，设置第二编程电压脉冲的施加电压的绝对值小于第一施加中编程电压脉冲的施加电压的绝对值，且此后在每次重复施加第二编程电压脉冲时逐步增加施加电压的绝对值。
由于具有如图17所示的电阻迟滞曲线作为可变电阻元件的属性，编程之后的电阻值根据施加于可变电阻元件的编程电压极大地改变，且对于一些可变电阻元件而言，施加电压中的微小差异给出电阻的巨大差异。图17的电阻迟滞曲线对每个元件具有可变性，且即使施加相同的编程电压脉冲，因为由于阵列内可变电阻元件的位置，对每个元件发生实际施加的电压或电流的差异，可能存在即使通过施加相同的编程电压脉冲电阻属性仍不被带入所需电阻分布范围内的可变电阻元件。
在这种情况下，即使重复地施加擦除电压脉冲和编程电压脉冲，只要施加的编程电压脉冲的所有绝对值相同，难以控制可变电阻元件的编程状态中的电阻属性处于所需电阻分布范围内。
然而，重复施加的第二编程电压脉冲的绝对值可以设置为小于第二编程电压脉冲的首次施加中首次的编程电压脉冲，且此后，通过在第二次或后续次数的第二编程电压脉冲的施加中逐步增加该绝对值，可以通过考虑每个元件的属性可变性稳定地控制编程。
图11示出在以0.1V的步长从1.0V增加第二编程电压脉冲的施加电压的绝对值的同时重复施加擦除电压脉冲和第二编程电压脉冲的情况下可变电阻元件的电阻值的转变，其中，在首次施加1.6V的编程电压脉冲中发生编程故障且不能转变到编程状态。如图11所示，即使编程状态不能通过一次编程动作实现，通过在改变第二编程电压脉冲的施加电压的同时重复施加擦除电压脉冲和第二编程电压脉冲，电阻值可以确保上升到所需的电阻分布范围（此处为100 kΩ或更大）。
注意，尽管在图11中通过逐步增加第二编程电压脉冲的施加电压执行编程，但是可以通过逐步增加施加电流实现编程。图12示出，在施加第二编程电压脉冲时编程电流从50μA逐步增加的同时重复施加擦除电压脉冲和第二编程电压脉冲的情况中，在编程电流限制为200μA的状态下，施加编程电压脉冲但是没有转变到编程状态的可变电阻元件的电阻值的转变。注意，在图11和图12中施加电压和施加电流的值以及第二编程电压脉冲的电阻值仅是用于描述本实施例的示例，且不限制可变电阻元件的属性。
在上述写入动作中，因为不管写入目标可变电阻元件的电阻状态如何，总是施加一次擦除电压脉冲，在编程动作的情况中需要用于施加擦除电压脉冲的时间。然而，因为金属氧化物可变电阻元件为代表的可变电阻元件的擦除动作所需的时间是很短的几个10纳秒或更少，与编程动作需要几微秒或更多和擦除动作需要几毫秒或更多的闪存相比，写入动作可以在足够短的时间段内执行。因此，本发明的设备能够以位单位而不是字节或块单位执行擦除动作，且与闪存相比，它不仅在其高速操作而且在随机访问性方面具有高性能。
下面，将参考图9以及图13和14解释本发明的设备1的处理操作。图13和图14是用于在本发明的设备1中执行上述写入动作的时序图。图13示出从时钟周期t1到t23的时间段，且图14示出从时钟周期t20到t38的时间段。注意，时钟周期t1至t38分别在每个时钟的上升时刻开始，且每个时钟周期ti（i=1至38）的触发时间被称为时间ti。
注意，本实施例中的本发明的设备1配置为能够交替地执行第一动作周期和第二动作周期，该第一动作周期向作为擦除动作或编程动作的目标的第一子组块SB1中的存储器单元施加擦除电压脉冲且向作为编程动作的目标的第二子组块SB2中的存储器单元施加第一编程电压脉冲，该第二动作周期向作为编程动作的目标的第一子组块SB1中的存储器单元施加第一编程电压脉冲且向作为擦除动作或编程动作的目标的第二子组块SB2中的存储器单元施加擦除电压脉冲。而且，本实施例中的本发明的设备1配置为能够交替地执行第三动作周期和第四动作周期，该第三动作周期向作为擦除动作、编程动作或第二编程动作的目标的第一子组块SB1中的存储器单元施加擦除电压脉冲且向作为第二编程动作的目标的第二子组块SB2中的存储器单元施加第二编程电压脉冲，该第四动作周期向作为第二编程动作的目标的第一子组块SB1中的存储器单元施加第二编程电压脉冲且向作为擦除动作、编程动作或第二编程动作的目标的第二子组块SB2中的存储器单元施加擦除电压脉冲。
而且，图13示出输入编程命令WB4（具有4的突发长度）的情况，4条编程数据通过该命令连续地被突发功能编程。而且，在本实施例中，用于解释目的，将解释编程数据是1位配置的情况。更具体而言，图13示出这种情况：用于向行地址AR1和写入地址（列地址）AC1指示的第一子组块SB1中的存储器单元M编程写入数据D0、D2、D4和D6的编程命令WB4以及用于向行地址AR1和写入地址AC2指示的第二子组块SB2中的存储器单元M编程写入数据D1、D3、D5和D7的编程命令WB4通过突发功能连续地输入。注意，作为写入数据D0、D2、D4和D6的列地址的AC1、AC1+2、AC2和AC2+2通过突发功能自动设置，且作为写入数据D1、D3、D5和D7的列地址的AC1+1、AC1+3、AC2+1和AC2+3通过突发功能自动设置。而且，在图13中，写入数据D0至D7被连续地输入到缓冲器14，使得它们通过与时钟信号同步在每个时钟信号的触发时刻不变化。
而且，在本实施例中，在上述写入动作中，尽管假设基于从外部提供的外部时钟信号执行写入动作的情况，可以配置成使得在输入初始编程命令之后，控制电路10产生用于写入动作的时钟信号。
注意，在本实施例中，用于解释目的，将解释通过向所有行地址AR1和列地址AC1至AC1+3以及AC2至AC2+3指示的存储器单元施加编程电压脉冲以编程到编程状态“0”的情况。即，作为示例，将解释外部输入数据D0至D7是“0000000”的情况。
在图13和图14中，对于信号RWA和RWB，分别地，“E”指示施加擦除电压脉冲的步骤，“P”指示施加第一编程电压脉冲的步骤，“V”指示在施加编程电压脉冲之后的编程验证步骤并且“PR”指示在编程验证结果是“失败”（fail）的情况中施加第二编程电压脉冲的步骤。
在通过突发功能输入编程命令WB且指示行地址的地址AR1被输入到缓冲器12时，本实施例中的本发明的设备1开始写入动作（时间t2，步骤#200）。行地址缓冲器15向行解码器DR输出已经输入到缓冲器12的地址AR1。接下来，分别地，指定突发长度的第一编程命令WB4被输入到命令控制部件11，且突发编程的开始地址（列地址）存储在缓冲器12中，且外部输入数据存储在缓冲器14中。尤其是，在图13中，伴随着时钟周期t4的触发，在时钟的上升沿，分别地，编程命令WB4被获取到命令控制部件11，写入地址AC1被获取到缓冲器12且写入数据D0被获取到缓冲器14。
在初始周期（图13中的时钟周期t7）中，本发明的设备1的子组块控制部件21向第一子组块SB1中的写入地址AC1指定的存储器单元施加擦除电压脉冲（步骤#201）。具体而言，在时间t7，写入地址AC1指示的第一子组块SB1中的编程目标存储器单元M的晶体管T被带入导通（ON）状态，且施加用于将可变电阻元件R偏移到擦除状态的擦除电压脉冲。
在此情形，因为写入数据D0是“0”（在步骤#202中分支到“是”），本发明的设备1的子组块控制部件21首次在后续第二周期（对应于第二动作周期，图13中的时钟周期t8）中在写入地址AC1指示的第一子组块SB1中的存储器单元M上施加第一编程电压脉冲（步骤#203）。
注意，在此情形，在写入数据D0是“1”的情况中（步骤#202中分支到“否”），本发明的设备1的子组块控制部件21完成写入地址AC1指示的存储器单元M上的擦除动作而无需在时间t8至t9期间施加第一编程电压脉冲。这类似地适合于在写入地址AC1+1至AC1+3和 AC2至 AC2+3指示的存储器单元上的写入动作；在对应于相应写入地址的写入数据D1至D7是“1”的情况中，子组块控制部件21完成上述写入地址指示的存储器单元M上的擦除动作，而无需在施加擦除电压脉冲之后施加第一编程电压脉冲。
而且，在此情形，并行于时钟周期8，本发明的设备1的子组块控制部件21在第二子组块SB2中写入地址AC1+1指定的存储器单元上施加擦除电压脉冲（步骤#201）。
此后，在后续第一周期（对应于第一动作周期，图13中的时钟周期t9）中，本发明的设备1的子组块控制部件21在第一子组块SB1中写入地址AC1+2指定的存储器单元上施加擦除电压脉冲（步骤#201）。另一方面，与之并行，依照写入数据D1，第一编程电压脉冲被施加于第二子组块SB2中写入地址AC1+1指定的存储器单元（步骤#203）。
此后，在后续的第二周期（时钟周期t10）中，依照写入数据D2，本发明的设备1的子组块控制部件21向第一子组块SB1中写入地址AC1+2指定的存储器单元施加第一编程电压脉冲（步骤#203）。另一方面，与之并行，擦除电压脉冲被施加于第二子组块SB2中写入地址AC1+3指定的存储器单元（步骤#201）。
此后，在时钟周期t11中，为了相对于第一子组块SB1的写入地址AC1指示的存储器单元确定编程的存储器单元的电阻属性是否处于所需电阻分布范围内，本发明的设备1的子组块控制部件21执行编程验证动作（步骤#204）。具体而言，写入地址AC1指示的第一子组块SB1中的编程目标单元M被读取，且读取的数据Q0作为数据DatC输出。另一方面，与之并行，依照写入数据D3，子组块控制部件21在第二子组块SB2中写入地址AC1+3指定的存储器单元上施加第一编程电压脉冲（步骤#203）。
类似地，在时钟周期t12中，子组块控制部件21对第二子组块SB2中写入地址AC1+1指定的存储器单元执行编程验证动作（步骤#204），在时钟周期t13中对第一子组块SB1中写入地址AC1+2指定的存储器单元执行编程验证动作，且在时钟周期t14中对第二子组块SB2中写入地址AC1+3指定的存储器单元执行编程验证动作。
在此情形，本发明的设备1的比较部件17将前一周期中的编程验证动作中读取的数据DatC的值与信号DatO的值（例如，在时钟周期t11，数据Q0和数据D0的值）进行比较，且向编程/擦除部件19输出作为结果信号Comp的结果。例如，在时钟周期t12中，指示数据Q0和数据D0的值不匹配的“Err0”作为结果信号Comp输出。
然后，本发明的设备1的编程/擦除部件19基于在前一周期中从比较部件17输出的结果信号Comp确定对于编程目标单元M的编程动作是否正常地执行（步骤#205），且在确定为未正常完成的情况中（步骤#205中分支到“否”），向子组块控制部件21输出指示编程动作未正常完成的信号WE、指示编程目标单元M的地址的信号AddOw以及指示写入数据的信号DatOw。具体而言，在时钟周期t13中，因为在前一周期中从比较部件17输出的结果信号Comp是“Err0”，编程/擦除部件19确定编程验证动作的结果是“失败”，且向子组块控制部件21输出信号WE、指示地址AC1的信号AddOw以及指示数据D0的信号DatOw。
此后，在时钟周期t14中，响应于在前一周期中为“失败”的信号WE，子组块控制部件21在第一子组块SB1中写入地址AC1指定的存储器单元M上施加擦除电压脉冲，从而再次执行编程动作（步骤#206）。在此情形，与之并行，对第二子组块SB2中由写入地址AC1+3指定的存储器单元执行编程验证动作。
在图13中示出的示例中，因为针对写入地址AC1至AC1+3指定的所有存储器单元的编程动作失败，擦除电压脉冲被连续地施加于存储器单元（步骤#206），且第二编程电压脉冲被施加于存储器单元（步骤#207）。
首先，在首次的第四周期（对应于第四动作周期，图13的时钟周期t15）中，依照写入数据D0，本发明的设备1的子组块控制部件21在第一子组块SB1中写入地址AC1指定的存储器单元M上施加第二编程电压脉冲（步骤#207）。另一方面，与之并行，擦除电压脉冲施加于第二子组块SB2中写入地址AC1+1指定的存储器单元（步骤#206）。
此后，在随后的第三周期（对应于第三动作周期，图13的时钟周期t16）中，本发明的设备1的子组块控制部件21在第一子组块SB1中写入地址AC1+2指定的存储器单元上施加擦除电压脉冲（步骤#206）。另一方面，与之并行，依照写入数据D1，第二编程电压施加于第二子组块SB2中写入地址AC1+1指定的存储器单元（步骤#207）。
此后，在随后的第四周期（时钟周期t17）中，依照写入数据D2，本发明的设备1的子组块控制部件21在第一子组块SB1中写入地址AC1+2指定的存储器单元上施加第二编程电压脉冲（步骤#207）。另一方面，与之并行，擦除电压脉冲被施加于第二子组块SB2中写入地址AC1+3指定的存储器单元（步骤#206）。
此后，在时钟周期t18中，本发明的设备1的子组块控制部件21在第一子组块SB1中写入地址AC1指定的存储器单元上执行编程验证动作以确定编程的存储器单元的电阻属性是否处于所需的电阻分布范围内（步骤#205）。另一方面，与之并行，依照写入数据D3，子组块控制部件21向第二子组块SB2中写入地址AC1+3指定的存储器单元施加第二编程电压脉冲（步骤#207）。
类似地，在时钟周期t19中，子组块控制部件21对第二子组块SB2中写入地址AC1+1指定的存储器单元执行编程验证动作（步骤#205），在时钟周期t20中对第一子组块SB1中写入地址AC1+2指定的存储器单元执行编程验证动作，且在时钟周期t21中对第二子组块SB2中写入地址AC1+3指定的存储器单元执行编程验证动作。
因此，假设尽管写入地址AC1、AC1+2指定的存储器单元的编程正常地完成但写入地址AC1+1和AC1+3指定的存储器单元的编程失败的情况。在这种情形中，指示数据Q0和数据D0的值匹配的“Pass0”作为结果信号Comp在时钟周期t19中输出，且指示数据Q2和数据D2的值匹配的“Pass2”作为结果信号Comp在时钟周期t21中输出，（在步骤#205中分支到“是”）。另一方面，指示数据Q1和数据D1的值不匹配的“Err1”作为结果信号Comp在时钟周期t20中输出，且指示数据Q3和数据D3的值不匹配的“Err3”作为结果信号Comp在时钟周期t22中输出（在步骤#205中分支到“否”）。
因此，在时钟周期t21中编程/擦除部件19确定对写入地址AC1+1指定的存储器单元的编程验证动作的结果是“失败”，且向子组块控制部件21输出信号WE、指示地址AC1+1的信号AddOw以及指示数据D1的信号DatOw。类似地，在图14的时间t23至t24期间，编程/擦除部件19确定对写入地址AC1+3指定的存储器单元的编程验证动作的结果是“失败”，且向子组块控制部件21输出信号WE、指示地址AC1+3的信号AddOw以及指示数据D3的信号DatOw。
另一方面，在时钟周期t20和时钟周期t22中，因为在前一周期中从比较部件17输出的结果信号Comp是“Pass”，确定对写入地址AC1和AC1+2指示的编程目标单元M正常地完成编程动作，且不执行向子组块控制部21的信号WE等的输出。
在时钟周期t21中，子组块控制部件21开始第一子组块SB1中写入地址AC2指定的存储器单元上的写入动作。即，擦除电压脉冲施加于写入地址AC2指定的存储器单元（步骤#201）。在此情形，与之并行，执行对第二子组块SB2中写入地址AC1+3指定的存储器单元的编程验证动作。
此后，在时钟周期t22（对应于第二动作周期）中，依照写入数据D4，子组块控制部件21在第一子组块SB1中写入地址AC2指定的存储器单元M上施加第一编程电压脉冲（步骤#202）。另一方面，与之并行，子组块控制部件21在第二子组块SB2中写入地址AC1+1指定的存储器单元上施加擦除电压脉冲（步骤#206）。
此后，在时钟周期t23（对应于第三动作周期）中，子组块控制部件21在第一子组块SB1中写入地址AC2+2指定的存储器单元M上施加擦除电压脉冲（步骤#206）。另一方面，与之并行，子组块控制部件21在第二子组块SB2中写入地址AC1+1指定的存储器单元上施加第二编程电压脉冲（步骤#207）。
此后，在时钟周期t24（对应于第二动作周期）中，依照写入数据D6，子组块控制部件21在第一子组块SB1中写入地址AC2+2指定的存储器单元M上施加第一编程电压脉冲（步骤#202）。另一方面，与之并行，子组块控制部件21在第二子组块SB2中写入地址AC1+3指定的存储器单元上施加擦除电压脉冲（步骤#206）。
此后，在时钟周期t25中，本发明的设备1的子组块控制部件21在第一子组块SB1中写入地址AC2指定的存储器单元上执行编程验证动作以确定编程的存储器单元的电阻属性是否处于所需电阻分布范围内（步骤#205）。另一方面，与之并行，依照写入数据D3，子组块控制部件21在第二子组块SB2中写入地址AC1+3指定的存储器单元上施加第二编程电压脉冲（步骤#207）。
类似地，在时钟周期t26中，子组块控制部件21对第二子组块SB2中写入地址AC1+1指定的存储器单元执行编程验证动作（步骤#204）, 在时钟周期t27中对第一子组块SB1中写入地址AC2+2指定的存储器单元执行编程验证动作，且在时钟周期t28中对第二子组块SB2中写入地址AC1+3指定的存储器单元执行编程验证动作。因此，假设这种情况：尽管写入地址AC2、AC1+1和AC1+3指定的存储器单元的编程正常地完成，但写入地址AC2+2指定的存储器单元的编程失败。
当指示数据Q6和数据D6的值不匹配的“Err6”在时钟周期t28中作为结果信号Comp输出（步骤#205中分支到“否”）时，编程/擦除部件19在时钟周期t29中确定对写入地址AC2+2指定的存储器单元的编程验证动作的结果是“失败”，且向子组块控制部件21输出信号WE、指示地址AC2+2的信号AddOw以及指示数据D6的信号DatOw。
在时钟周期29中，子组块控制部件21开始第二子组块SB2中写入地址AC2+1指定的存储器单元上的写入动作。即，擦除电压脉冲施加于写入地址AC2+1指定的存储器单元（步骤#201）。
此后，在时钟周期t30（对应于第一动作周期）中，子组块控制部件21在第一子组块SB1中写入地址AC2+2指定的存储器单元M上施加擦除电压脉冲（步骤#206）。另一方面，与之并行，依照写入数据D5,子组块控制部件21在第二子组块SB2中写入地址AC2+1指定的存储器单元上施加第一编程电压脉冲（步骤#203）。
此后，在时钟周期t31（对应于第四动作周期）中，依照写入数据D6，子组块控制部件21在第一子组块SB1中写入地址AC2+2指定的存储器单元M上施加第二编程电压脉冲（步骤#207）。另一方面，与之并行，子组块控制部件21在第二子组块SB2中写入地址AC2+3指定的存储器单元上施加擦除电压脉冲（步骤#201）。
因此，通过交替地切换施加编程电压脉冲的子组块和施加擦除电压脉冲的子组块，编程动作的延迟（latency）缩短。
第二实施例
下面将描述不同于上述第一实施例的本发明的设备1的编程动作处理方法。在本实施例中，控制单元10的配置稍微不同于第一实施例；它设置有配置成能够进行随机写入处理的控制电路10b。
类似于第一实施例的控制电路，控制电路10b通过包括命令控制部件11、缓冲器12、输出控制部件13、缓冲器14、行地址缓冲器15、读取部件16、比较部件17、缓冲器18、编程/擦除部件19、动作切换控制部件20以及子组块控制部件21配置，然而，它配置成能够通过同时接收包括列地址和行地址的所有地址作为从外部输入的地址信号且选择从所有地址随机地识别的任意存储器单元M来控制包括编程动作、擦除动作和第二编程动作的相应动作。
下面，将参考图9和15解释本发明的设备1的随机写入动作。图15是用于在本发明的设备1中执行随机写入动作的情况的时序图。类似于图13和14，时钟周期t1至t22分别在每个时钟的上升时刻开始，且每个时钟周期ti（i=1至22）的触发时间被称为时间ti。
注意，本实施例中，用于解释目的，将解释这种情况：包括行地址和列地址的4个地址A1至A4被随机地选择，且相对于相应地址A1至A4输入外部输入数据D0至D3。而且，将解释这种情况：编程电压脉冲施加于相应地址A1至A4指定的存储器单元M以编程到“0”编程状态。即，作为示例，将解释其中外部输入数据D0至D3是“0000”的情况。而且，假设地址A1和A3属于第一子组块SB1，且地址A2和A4属于第二子组块SB2。
在本实施例的本发明的设备1中，当随机写入命令WR被输入到命令控制部件11，地址A1被输入到缓冲器12且写入数据D0被输入到缓冲器14时，写入动作开始（时间t2，步骤#200）。行地址缓冲器15从已经输入到缓冲器12的地址A1提取行地址，且向行解码器DR发送行地址。
注意，在本实施例中，本发明的设备1配置为：连接到行解码DR的属于第一子组块SB1的字线和属于第二子组块SB2的字线是独立的，且配置为：电压可以独立地施加于属于第一子组块SB1的存储器单元和属于第二子组块SB2的存储器单元。
而且，在图15的时钟周期t3中，本发明的设备1的子组块控制部件21在第一子组块SB1中写入地址A1指定的存储器单元上施加擦除电压脉冲（步骤#201）。更具体而言，在时间t3，在写入地址A1指定的第一子组块SB1中的编程目标存储器单元M的晶体管T被带入导通状态之后，施加用于将可变电阻元件R偏移到擦除状态的擦除电压脉冲。
在此情形，因为写入数据D0是“0”（步骤#202中分支到“是”），本发明的设备1的子组块控制部件21在时钟周期t4中在第一子组块SB1中写入地址A1指示的存储器单元M上施加第一编程电压脉冲（步骤#203）。
注意，在此情形，在写入数据D0是“1”的情况（在步骤#202中分支到“否”）中，本发明的设备1的子组块控制部件21完成写入地址A1指示的存储器单元M上的擦除动作而不在时钟周期t4中施加第一编程电压脉冲。这类似地适用于写入地址A2至A4指示的存储器单元M上的写入动作；在对应于相应写入地址的写入数据D1至D3 是“1”的情况中，在施加擦除电压脉冲之后子组块控制部件21完成上述写入地址指示的存储器单元M上的擦除动作而无需施加第一编程电压脉冲。
另一方面，在时间t3，后续随机写入命令WR被输入到命令控制部件11，地址A2被输入到缓冲器12且写入数据D1被输入到缓冲器14。响应于此，在时钟周期t4中，并行于第一子组块SB1中第一编程电压脉冲的施加，子组块控制部件21向第二子组块SB2中写入地址A2指定的存储器单元施加擦除电压脉冲（步骤#201）。
而且，在时间t4，后续随机写入命令WR被输入到命令控制部件11，地址A3被输入到缓冲器12且写入数据D2被输入到缓冲器14。在此情形，因为在时钟周期t4中完成第一编程电压脉冲向第一子组块SB1中写入地址A1指定的存储器单元的施加（步骤#203），并行于第一编程电压脉冲向第二子组块SB2中写入地址A2指定的存储器单元的施加（步骤#203），子组块控制部件21在时钟周期t5中向第一子组块SB1中写入地址A3指定的存储器单元施加擦除电压脉冲（步骤#201）。
而且，在时间t5，后续随机写入命令WR被输入到命令控制部件11，地址A4被输入到缓冲器12且写入数据D3被输入到缓冲器14。在此情形，因为在时钟周期t5中完成第一编程电压脉冲向第二子组块SB2中写入地址A2指定的存储器单元的施加（步骤#203），并行于第一编程电压脉冲向第一子组块SB1中写入地址A3指定的存储器单元的施加（步骤#203），在时钟周期t6中，子组块控制部件21向第二子组块SB2中写入地址A4指定的存储器单元施加擦除电压脉冲（步骤#201）。
此后将省略关于时钟周期7的处理操作的解释，因为它们基本类似于参考图13和14解释的上述第一实施例的处理操作。
下面，将解释本发明的设备1的随机写入动作的其他处理操作。图16是对上述地址A1至A4的随机写入动作中，地址A1和A4属于第一子组块SB1，且地址A2和A3属于第二子组块SB2的情况的时序图。至于直到时钟周期t3的操作，它们与图15类似。
在图16的时间t4，随机写入命令WR被输入到命令控制部件11，地址A3被输入到缓冲器12且写入数据D2被输入到缓冲器14。然而，地址A3属于第二子组块SB2，且因为在时钟周期t5中执行第一编程电压脉冲向第二子组块SB2中写入地址A2指定的存储器单元的施加，在完成第一编程电压脉冲向第二子组块SB2中的存储器单元的施加之后，子组块控制部件21向第二子组块SB2中写入地址A3指定的存储器单元施加擦除电压脉冲。即，在时钟周期t6中，擦除电压脉冲施加于第二子组块SB2中写入地址A3指定的存储器单元。
而且，在时间t5，随机写入命令WR被输入到命令控制部件11，地址A4被输入到缓冲器12且写入数据D3被输入到缓冲器14。地址A4属于第一子组块SB1，且在时间t6，第一编程电压脉冲向第一子组块SB1中写入地址A1指定的存储器单元的施加已经完成。然而，因为在时钟周期t6中执行擦除电压脉冲向第二子组块SB2中写入地址A3指定的存储器单元的施加，在时钟周期t5中子组块控制部件21提前对第一子组块SB1中写入地址A1指定的存储器单元执行编程验证动作，且然后在时钟周期t7中，并行于第一编程电压脉冲向第二子组块SB2中的存储器单元的施加，向第一子组块SB1中写入地址A4指定的存储器单元施加擦除电压脉冲。
将省略关于其他处理操作的解释，因为它们基本类似于图13至15的处理操作。
在本实施例，通过在随机写入动作中交替地切换施加编程电压脉冲的子组块和施加擦除电压脉冲的子组块，编程动作中的延迟可以缩短。
下面，将解释其他实施例。
（1）           在上述实施例中，已经给出存储器单元阵列由两个子组块形成的情况的解释，然而，不发明不受此限制。存储器单元阵列可以包括甚至更大数目的子组块。
（2）           在上述实施例中，作为示例，结合在图2的存储器单元阵列中的存储器单元上执行写入的情况给出详细描述，然而，本发明不受存储器单元阵列的配置限制，且可以适用于包括在存储器单元中由金属氧化物形成的可变电阻元件的任意存储器阵列以及所需数目的存储器单元。
（3）           尽管在图3中在低电阻状态和高电阻状态中给出特定值作为电阻属性，它们仅是本实施例中可变电阻元件的电阻值的示例，且不限制可变电阻元件的属性。本发明可以适用于具有两个状态或更多状态的多个不同电阻状态的任意元件。而且，用于编程动作和擦除动作的读取电压和写入电压脉冲的电压值是用于解释本发明的特定示例，且不限制可变电阻元件的属性。而且，在本实施例中，尽管通过使用上电极侧作为基准从下电极施加电压脉冲执行编程动作，且通过使用下电极侧作为基准从上电极施加电压脉冲执行擦除动作，它们不限制可变电阻元件的属性；取决于用于可变电阻元件的材料，在编程动作和读取动作中施加电压脉冲的电极和施加基准电压的电极可以相反。
（4）           在上述实施例中，尽管示例了典型地称作双极操作的驱动方法（其中通过向可变电阻元件施加具有相反极性的编程电压脉冲和擦除电压脉冲，可变电阻元件的电阻值增加（高电阻状态）或减小（低电阻状态）），本发明不限于双极操作。即使使用称作单极操作的驱动方法（其中通过向可变电阻元件施加具有相同极性的编程电压脉冲和擦除电压脉冲，可变电阻元件的电阻值增加（高电阻状态）或减小（低电阻状态）），只要元件包括对施加编程电压脉冲或擦除电压脉冲的写入电压脉冲的重写耐久性，就可以施加本发明。在这种情况中，二极管可以用作电流控制元件。此时，二极管的阳极和阴极之一连接到可变电阻元件的一个端子，且另一个连接到字线，且不连接到二极管的可变电阻元件的另一端子连接到位线。字线和位线之间的关系可以是相反的。
（5）           而且，在上述实施例中，尽管详细描述了具有作为电阻状态的低电阻状态和高电阻状态两个状态的二元可变电阻元件，本发明不限于二元可变电阻元件。它可以适用于可以保持三个或更多电阻状态的可变电阻元件。在这种情况下，在三个或更多电阻状态中，最低电阻状态是擦除状态，且其他状态是编程状态。在编程动作中，在施加擦除电压脉冲之后，施加受控的编程电压脉冲，使得电阻属性处于电阻状态的所需电阻分布范围内。此后，如上述第一实施例所示，重复擦除电压脉冲的施加和第二编程电压脉冲的施加，直到编程目标可变电阻元件的电阻属性被带入到电阻状态的所需电阻分布范围内。如图10或11所示，因为当第二编程电压脉冲的施加电压或施加电流逐步增加时，可变电阻元件的电阻值逐渐增加，通过在到达所需电阻分布范围时完成编程动作，编程可以执行到任意编程状态。
（6）           在上述实施例中，尽管已经根据图13至16中示出的时序图详细解释了控制单元10控制每个子组块的写入动作的情况，本发明不限于此，且本发明可以适合于对应于控制电路的操作时序，即使控制电路的配置不同。
（7）           在上述实施例中，尽管作为示例，描述了使用氧化铪作为可变电阻器的可变电阻元件的情况，本发明不限于此，对于金属氧化物可变电阻元件的属性，金属氧化物是绝缘膜的状态是高电阻状态且作为连续向绝缘膜施加电压的结果，发生电介质击穿。尽管施加时间和电压特性在元件之间变化，只要电压被连续施加到绝缘膜，这是通过施加电应力导致的迟早发生的不可避免的现象。因此，在编程动作等中，当将导致高电阻状态元件进一步处于高电阻中的电压保持施加（重写）时，电介质击穿迟早发生，且电阻降低。本发明的编程方案在具有这种属性的材料中是有用的。因此，可以用作本发明的可变电阻器的金属氧化物不限于Hf的氧化物，且本发明例如可以适合于Hf的氮氧化物或Al、Ni、Co、Ta、Zr、W、Ti、Cu、V、Zn和Nb其中至少之一的金属氧化物或氮氧化物。此外，如果在可变电阻元件的相应电阻状态中，具有最高电阻值的高电阻状态和具有最低电阻值的低电阻状态其中之一具有上述重写耐久性，本发明可以适合于将具有重写耐久性侧的电阻状态作为擦除状态的元件。
本发明可以用在半导体存储器设备中，且尤其可以用在通过包括可变电阻元件（其中电阻状态通过施加电应力而转变，且使用转变之后的电阻状态来存储信息）配置的非易失性半导体存储器设备中。

Claims (14)

1.一种半导体存储器设备，包括：
由存储器单元形成的存储器单元阵列，多个存储器单元分别布置在行方向和列方向，每个存储器单元包括可变电阻元件，可变电阻元件中电极被支持在可变电阻器的两个端子中的每一个，电阻状态由两个端子之间的电阻属性定义且通过在两个端子之间施加电应力在两个或更多不同电阻状态之间转变，转变之后的一个电阻状态用于存储信息，其中：
存储器单元阵列被分成多个子组块，
子组块中的每一个包括：
公共字线，每个连接相同行中的存储器单元；以及公共位线，每个连接相同列中的存储器单元；
行解码器，向子组块的字线施加电压；
列解码器，向子组块的位线施加电压，
在存储器单元阵列的所选存储器单元的写入中，
对所选存储器单元中的每一个执行擦除动作和编程动作之一，
在擦除动作中，用于将存储器单元的可变电阻元件的电阻状态转变到具有最低电阻值的擦除状态的擦除电压脉冲施加于所选存储器单元，而不管所选存储器单元的可变电阻元件的电阻状态如何，
在编程动作中，擦除电压脉冲施加于所选存储器单元，且用于将存储器单元的可变电阻元件的电阻状态从擦除状态转变为预定电阻状态的第一编程电压脉冲施加于所选存储器单元，而不管所选存储器单元的可变电阻元件的电阻状态如何，并且
该半导体存储器设备还包括控制电路，其控制编程动作中第一编程电压脉冲向两个存储器单元之一的施加以及擦除动作或编程动作中擦除电压脉冲向两个存储器单元中的另一个的施加，使得对于所选存储器单元的属于不同子组块的两个存储器单元，在相同的动作周期中执行所述施加。
2.根据权利要求1所述的半导体存储器设备，其中：
在执行擦除动作或编程动作之前，不执行读取所选存储器单元的可变电阻元件的电阻状态的初始验证动作。
3.根据权利要求1所述的半导体存储器设备，其中：
控制电路执行验证动作，验证在施加第一编程电压脉冲之后选择为编程目标的存储器单元的可变电阻元件的电阻属性是否处于预定电阻状态的电阻分布范围内，
在验证动作中检测到可变电阻元件的电阻属性处于预定电阻状态的电阻分布范围外的所选存储器单元的情况中，
控制电路重复地执行第二编程动作，直到处于电阻分布范围外的存储器单元的可变电阻元件的电阻属性被带入到预定电阻状态的电阻分布范围内，并且
在第二编程动作中，不管处于电阻分布范围外的存储器单元的可变电阻元件的电阻状态如何，擦除电压脉冲施加于存储器单元，且用于将处于电阻分布范围外的存储器单元的可变电阻元件的电阻状态从擦除状态转变为预定电阻状态的第二编程电压脉冲施加于存储器单元。
4.根据权利要求3所述的半导体存储器设备，其中：
在第二编程动作重复多次的情况中，
在首次的第二编程动作中，
第二编程电压脉冲被设置为具有比第一编程电压脉冲小的电压幅度绝对值，或者设置为当施加第二编程电压脉冲时具有比施加第一编程电压脉冲时更小的可变电阻元件中的电流流动量，并且
在第二次和后续次数的第二编程动作中，
随着执行的第二编程动作的次数的增加，控制电路逐步增加当施加第二编程电压脉冲时可变电阻元件中流动的电流量或第二编程电压脉冲的电压幅度绝对值。
5.根据权利要求1所述的半导体存储器设备，其中：
存储器单元阵列包括由第一子组块和第二子组块组成的一对或更多对子组块，并且
在存储器单元阵列中的所选存储器单元的写入中，
控制电路配置成执行：
向选择为擦除动作或编程动作的目标的第一子组块中的存储器单元施加擦除电压脉冲且向选择为编程动作的目标的第二子组块中的存储器单元施加第一编程电压脉冲的第一动作周期；以及
向选择为编程动作的目标的第一子组块中的存储器单元施加第一编程电压脉冲且向选择为擦除动作或编程动作的目标的第二子组块中的存储器单元施加擦除电压脉冲的第二动作周期。
6.根据权利要求5所述的半导体存储器设备，其中：
行解码器在子组块对中的第一子组块和第二子组块之间共享，
该行解码器同时向第一子组块和第二子组块中的相应字线施加电压，并且
子组块对中，由第一子组块和第二子组块中的相应字线、第一子组块中的位线和第二子组块中的位线选择的存储器单元的写入中，
控制电路配置成交替地执行第一动作周期和第二动作周期。
7.根据权利要求5所述的半导体存储器设备，其中：
第一动作周期和第二动作周期与外部时钟同步地执行。
8.根据权利要求3所述的半导体存储器设备，其中：
在存储器单元阵列中的所选存储器单元的写入中，
对于所选存储器单元的属于不同子组块的两个存储器单元在相同的动作周期中，控制电路在第二编程动作中对两个存储器单元之一执行第二编程电压脉冲的施加，且在擦除动作、编程动作或第二编程动作中对两个存储器单元中的另一个执行擦除电压脉冲的施加。
9.根据权利要求8所述的半导体存储器设备，其中：
存储器单元阵列包括由第一子组块和第二子组块构成的一对子组块，并且
在存储器单元阵列中所选存储器单元的写入中，
控制电路配置成执行：
向选择为擦除动作、编程动作或第二编程动作的目标的第一子组块中的存储器单元施加擦除电压脉冲且向选择为第二编程动作的目标的第二子组块中的存储器单元施加第二编程电压脉冲的第三动作周期；以及
向选择为第二编程动作的目标的第一子组块中的存储器单元施加第二编程电压脉冲且向选择为擦除动作、编程动作或第二编程动作的目标的第二子组块中的存储器单元施加擦除电压脉冲的第四动作周期。
10.根据权利要求9所述的半导体存储器设备，其中：
行解码器在子组块对中的第一子组块和第二子组块之间共享，
该行解码器同时向第一子组块和第二子组块中的相应字线施加电压，并且
在该子组块对中，由第一子组块和第二子组块中的相应字线、在第一子组块中的位线以及第二子组块中的位线选择的存储器单元的写入中，
控制电路配置成交替地执行第三动作周期和第四动作周期。
11.根据权利要求9所述的半导体存储器设备，其中：
第三动作周期和第四动作周期与外部时钟同步地执行。
12.根据权利要求1至11其中任一项所述的半导体存储器设备，其中：
存储器单元中的每一个包括连接到可变电阻元件的可变电阻器的一个端子上的电极的电流控制元件，并且
该电流控制元件是具有连接到可变电阻器的所述一个端子上的所述电极的漏极和源极之一的晶体管。
13.根据权利要求1至11其中任一项所述的半导体存储器设备，其中：
存储器单元中的每一个包括连接到可变电阻元件的可变电阻器的一个端子上的电极的电流控制元件，并且
该电流控制元件是具有连接到可变电阻器的所述一个端子上的所述电极的阳极和阴极之一的二极管元件。
14.根据权利要求1至11其中任一项所述的半导体存储器设备，其中：
可变电阻器通过包括Al、Hf、Ni、Co、Ta、Zr、W、Ti、Cu、V、Zn和Nb其中至少之一的金属氧化物或氮氧化物配置。
CN201110285490.0A 2010-09-24 2011-09-23 半导体存储器设备 Expired - Fee Related CN102420013B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010214009A JP5091999B2 (ja) 2010-09-24 2010-09-24 半導体記憶装置
JP2010-214009 2010-09-24

Publications (2)

Publication Number Publication Date
CN102420013A true CN102420013A (zh) 2012-04-18
CN102420013B CN102420013B (zh) 2014-09-24

Family

ID=45870516

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110285490.0A Expired - Fee Related CN102420013B (zh) 2010-09-24 2011-09-23 半导体存储器设备

Country Status (3)

Country Link
US (1) US8411487B2 (zh)
JP (1) JP5091999B2 (zh)
CN (1) CN102420013B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105609132A (zh) * 2014-11-19 2016-05-25 瑞萨电子株式会社 半导体存储装置
CN106158030A (zh) * 2015-04-28 2016-11-23 旺宏电子股份有限公司 对存储器装置编程的方法以及相关的存储器装置
CN110619919A (zh) * 2019-09-23 2019-12-27 上海华力微电子有限公司 Flash器件耐久性能测试方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5756622B2 (ja) 2010-11-30 2015-07-29 株式会社日立製作所 半導体装置
US8853099B2 (en) * 2011-12-16 2014-10-07 Intermolecular, Inc. Nonvolatile resistive memory element with a metal nitride containing switching layer
JP5602175B2 (ja) 2012-03-26 2014-10-08 株式会社東芝 不揮発性半導体記憶装置及びそのデータ書き込み方法
CN103049375B (zh) * 2012-12-07 2015-09-30 广东欧珀移动通信有限公司 一种摄像头在线调试方法
US9336868B1 (en) * 2013-06-04 2016-05-10 Adesto Technologies Corporation Common plate switching reduction in resistive switching memory devices
US9530496B2 (en) * 2013-06-24 2016-12-27 Nec Corporation Method for programming switching element
JP2018195365A (ja) * 2017-05-19 2018-12-06 ソニーセミコンダクタソリューションズ株式会社 メモリ装置およびメモリ装置の制御方法
US20230386572A1 (en) * 2022-05-24 2023-11-30 Micron Technology, Inc. Wordline boost by charge sharing in a memory device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004006266A1 (en) * 2002-07-02 2004-01-15 Atmel Corporation Method of programming a multi-level memory device
CN101183562A (zh) * 2006-11-17 2008-05-21 夏普株式会社 非易失性半导体存储装置的擦除电路
CN101388252A (zh) * 2007-09-11 2009-03-18 三星电子株式会社 编程非易失性存储装置的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL143649A0 (en) 1999-02-17 2002-04-21 Ibm Microelectronic device for storing information and method thereof
JP4297136B2 (ja) 2006-06-07 2009-07-15 ソニー株式会社 記憶装置
JP4823316B2 (ja) * 2006-09-05 2011-11-24 富士通株式会社 不揮発性半導体記憶装置の書き込み方法
JP5100554B2 (ja) * 2008-07-30 2012-12-19 株式会社東芝 半導体記憶装置
JP4653833B2 (ja) * 2008-11-04 2011-03-16 シャープ株式会社 不揮発性半導体記憶装置及びその制御方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004006266A1 (en) * 2002-07-02 2004-01-15 Atmel Corporation Method of programming a multi-level memory device
CN101183562A (zh) * 2006-11-17 2008-05-21 夏普株式会社 非易失性半导体存储装置的擦除电路
CN101388252A (zh) * 2007-09-11 2009-03-18 三星电子株式会社 编程非易失性存储装置的方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105609132A (zh) * 2014-11-19 2016-05-25 瑞萨电子株式会社 半导体存储装置
CN105609132B (zh) * 2014-11-19 2023-10-10 瑞萨电子株式会社 半导体存储装置
CN106158030A (zh) * 2015-04-28 2016-11-23 旺宏电子股份有限公司 对存储器装置编程的方法以及相关的存储器装置
CN110619919A (zh) * 2019-09-23 2019-12-27 上海华力微电子有限公司 Flash器件耐久性能测试方法
US10991441B2 (en) 2019-09-23 2021-04-27 Shanghai Huali Microelectronics Corporation Erase-write cycling method of a flash device

Also Published As

Publication number Publication date
CN102420013B (zh) 2014-09-24
US20120075911A1 (en) 2012-03-29
JP2012069221A (ja) 2012-04-05
JP5091999B2 (ja) 2012-12-05
US8411487B2 (en) 2013-04-02

Similar Documents

Publication Publication Date Title
CN102420013B (zh) 半导体存储器设备
US10937493B2 (en) Memory systems and memory programming methods
US9627057B2 (en) Programming two-terminal memory cells with reduced program current
JP4653833B2 (ja) 不揮発性半導体記憶装置及びその制御方法
US20190074060A1 (en) Memory Systems and Memory Programming Methods
US8514607B2 (en) Semiconductor memory device
CN104718576A (zh) 用于读取电阻性随机访问存储器(rram)单元的系统和方法
CN106158016A (zh) 集成电路与其相关的方法
CN103811058B (zh) 基于忆阻的非易失性存储器、读写擦除操作方法及测试电路
CN102855934A (zh) 非易失性存储器系统及其擦除方法
CN105304128B (zh) 储存数据数值在存储单元的方法及存储器
CN108615539B (zh) 用于编程可编程电阻性存储元件的方法与设备
US9099186B2 (en) Method for writing in an EEPROM-type memory including a memory cell refresh
CN102543171B (zh) 一种具有冗余电路的相变存储器及其实现冗余的方法
JP5792476B2 (ja) 半導体記憶装置及びその高電圧制御方法
CN102446555B (zh) 一种存储器及其使用方法
CN101894587A (zh) 相变存储器的自限写入脉冲发生电路
CN104751893A (zh) 增强nor型flash可靠性的方法
CN104979005B (zh) 一种存储器编程方法和系统
CN102194518A (zh) 存储器
US20170200493A1 (en) Asymmetrically selecting memory elements
JP5092006B2 (ja) 不揮発性半導体記憶装置及びその制御方法
CN102682840A (zh) 提高非挥发性电阻存储器可靠性的方法及结构
KR20100040426A (ko) 불휘발성 메모리 장치의 동작 방법
KR20100027781A (ko) 불휘발성 메모리 장치의 소거 방법 및 그를 이용한 동작 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140924

Termination date: 20190923