CN102411979A - 一种单端位线的低摆幅预充电电路 - Google Patents

Abstract

本发明公开了一种单端位线的低摆幅预充电电路，包括第一至第五N型MOS管(N1-N5)，其中MOS管(N1)的源极和MOS管(N2)的漏极连接，MOS管(N1)的漏极和MOS管(N3)的漏极连接于高电源电位，MOS管(N1)的栅极和MOS管(N5)的栅极连接控制信号(VP)，MOS管(N2)的源极和MOS管(N4)的栅极连接位线信号(RBL)，MOS管(N2)的栅极、MOS管(N3)的源极和MOS管(N4)漏极连接于控制节点A，MOS管(N3)的栅极接入控制信号(READ)，MOS管(N4)的源极和MOS管(N5)的漏极连接，MOS管(N5)的源极连接于低电源电位。本发明通过位线电平检测的机制控制位线电平的变化，从而实现整体位线的低摆幅控制，能够有效的降低了整体功耗。

Description

一种单端位线的低摆幅预充电电路

技术领域

本发明涉及集成电路技术，尤其涉及一种单端位线的低摆幅预充电电路。

背景技术

图1为现有技术的单端位线读出电路原理图。图中PRE信号表示对位线BL进行预充电操作的信号。“0”和“1”表示存储器内核单元中存储的数据，其中“0”表示存储的二进制数据为0，“1”表示存储的二进制数据为1。“0”和“1”在物理上的实际电压值分别对应于接地和接电源电压。在图1中，假设位线上共连接了N个内核单元，其中WL表示字线，而WLX表示第X个内核单元读出逻辑的字线。I1表示敏感放大器，在单端位线结构中一般由非门充当敏感放大器。

现有技术的单端位线电路在读出数据时，首先要对位线BL进行预充电操作，即在PRE信号有效的时间里，通过PMOS晶体管P1对位线BL进行充电，充电结束后位线BL的电平到达电源电压。其次当字线信号有效时，假设此时有效的字线信号为WLX，第X个内核单元存储的数据为“1”，则位线经过NMOS管NXa和NMOS管NXb放电，最后由敏感放大器I 1检测位线BL电平变化，输出数据“1”，从而得到存储在第X个内核单元中数据结果。反之，若存储在内核单元的数据为“0”，位线BL则不会通过NMOS管NXa和NMOS管NXb放电，敏感放大器I 1输出数据“0”。在整个位线的读出过程中，位线的电压摆幅为全摆幅，特别在位线上连接内核单元数目N较大的情况下，整体位线的充电放电速度将会变慢，而且功耗消耗更大。

目前，许多降低位线摆幅的技术都是通过额外的片内电压来实现的。Half-swing Pulse-mode Techniques便是一种利用额外电压实现脉冲摆幅为全摆幅一半的技术。该技术能够产生原摆幅一半的脉冲，从而能够大大降低存储芯片整体的功耗，但片内如何产生稳定的额外电压确引入了芯片设计的一个问题。另外，当位线摆幅降低的时候，同时也引入了另一个问题，即敏感放大器的设计问题。现有技术中的单端位线读出技术中大部分采用反相器实现敏感放大器的功能，因为单端位线相对于差分结构的敏感放大器在单端结构中需要额外的参考电压才能正常工作，增加了设计的复杂度。对于全摆幅结构，敏感放大器要完成的功能不仅仅是敏感放大，还包括电平转换的任务。由此普通的反相器则无法继续充当敏感放大器。

图2为现有技术另一种单端位线读出电路原理图。该设计方案通过在预充电过程中对位线BL电平进行控制从而实现整体的低摆幅技术。如图2所示的电路工作原理如下：首先，假设位线BL的电平为低电平，此时当PRE信号有效的时候，由PMOS晶体管P2和NMOS晶体管N2构成的反相器电路开始工作，由于其输入信号位线BL上的电压值为0，则PMOS晶体管P2导通，并输出电压为高，则NMOS晶体管N1处于导通状态，从而在PRE信号的控制下，PMOS晶体管P1开始对位线BL进行充电，当位线BL电压开始升高的时候，反相器电路的输出电压开始下降，从而当位线BL电压超过一定阈值后，NMOS晶体管N2导通输出电压为低，从而关断NMOS晶体管N1，此时位线BL被停止充电。一般情况下P2和N2构成的反相器的阈值电压为电源电压的一半，即当输入电压超过阈值电压后反相器才会改变状态，即在理想情况下位线BL的电平能够达到电源电压的一半，从而实现了半摆幅的操作，但由于反相器的非理想特性，其次还有NMOS晶体管N1的使用，位线BL在这里不能够被充电到电源电压的一半，通常较低于电源电压的一半。

在实际应用中，当PRE脉冲信号时间过长时，将会导致反相器中P2和N2都处于导通的状态，使得反馈控制电路的功耗增加。

发明内容

本发明的目的在于提供一种能够降低单端位线摆幅的预充电电路，从而能够极大的降低整体功耗。

为了实现上述目的，本发明提供了一种单端位线的低摆幅预充电电路，该电路包括第一至第五N型MOS管N1-N5，其中第一N型MOS管N1的源极和第二N型MOS管N2的漏极连接，第一N型MOS管N1的漏极和第三N型MOS管N3的漏极连接于高电源电位，第一N型MOS管N1的栅极和第五N型MOS管N5的栅极连接控制信号VP，第二N型MOS管N2的源极和第四N型MOS管N4的栅极连接位线信号RBL，第二N型MOS管N2的栅极、第三N型MOS管N3的源极和第四N型MOS管N4漏极连接于控制节点A，第三N型MOS管N3的栅极接入控制信号READ，第四N型MOS管N4的源极和第五N型MOS管N5的漏极连接，第五N型MOS管N5的源极连接于低电源电位。

本发明只需单电源供电，不需要片内其他的电压或基准电压，通过位线电平检测的机制控制位线电平的变化，从而实现整体位线的低摆幅控制，能够有效的降低了整体功耗。

附图说明

通过以下结合附图以举例方式对本发明的实施方式进行详细描述后，本发明的其他特征、特点和优点将会更加明显。

图1为现有技术的单端位线读出电路原理图；

图2为现有技术另一种单端位线读出电路原理图；

图3为本发明一实施例的单端位线的低摆幅预充电电路；

图4为本发明另一实施例的单端位线的低摆幅预充电电路；

图5为本发明又一实施例的单端位线的低摆幅预充电电路；

图6为本发明再一实施例的单端位线的低摆幅预充电电路；

图7为本发明实施例的单端位线的低摆幅预充电电路的工作时序图。

具体实施方式

图3为本发明一实施例的单端位线的低摆幅预充电电路。如图所示，该电路包括第一至第五N型MOS管N1-N5，其中第一N型MOS管N1的源极和第二N型MOS管N2的漏极连接，第一N型MOS管N1的漏极和第三N型MOS管N3的漏极连接于高电源电位，第一N型MOS管N1的栅极和第五N型MOS管N5的栅极连接控制信号VP，第二N型MOS管N2的源极和第四N型MOS管N4的栅极连接位线信号RBL，第二N型MOS管N2的栅极、第三N型MOS管N3的源极和第四N型MOS管N4漏极连接于控制节点A，第三N型MOS管N3的栅极接入控制信号READ，第四N型MOS管N4的源极和第五N型MOS管N5的漏极连接，第五N型MOS管N5的源极连接于低电源电位。

以下结合图7所示的预充电电路工作时序图对图3所示电路的工作原理进行阐述：首先，当控制信号READ有效时，MOS管N3导通，反馈控制节点A被初始化到VDD-Vth，即MOS管的阈值。接着，当充电脉冲控制信号VP有效时，MOS管N5和MOS管N1导通，由于控制节点A的电压为VDD-Vth，所以MOS管N2也处于导通状态，在MOS管N1和MOS管N2都处于导通状态的情况下，开始向位线RBL充电。当位线RBL充电超过一定电压后，即超过了MOS管N4的阈值电压后，MOS管N4将导通，此时的控制节点A开始通过MOS管N4和MOS管N5进行放电，当控制节点A的电压降低到MOS管的阈值后，MOS管N2处于截止状态，整个充电过程将结束。

图4为本发明另一实施例的单端位线的低摆幅预充电电路。图4与图3的区别在于增加了第六N型MOS管N6，该第六N型MOS管N6的漏极、第一N型MOS管N1的源极和第二N型MOS管N2的漏极连接于控制节点B，该第六N型MOS管N6的栅极连接控制信号EVAL，该第六N型MOS管N6的源极连接于低电源电位。

第六N型MOS管N6在控制信号EVAL有效时处于导通状态，当整个充电过程结束后将控制节点B的电荷放尽，以便下次控制信号READ有效后，控制节点B可以经过第二N型MOS管N2向位线RBL充电。

图5为本发明又一实施例的单端位线的低摆幅预充电电路。图5与图3的区别在于改变了第四N型MOS管N4和第五N型MOS管N5的连接方式，将第四N型MOS管N4的漏极和第五N型MOS管N5的源极连接，将第四N型MOS管N4的源极连接于低电源电位，将第五N型MOS管N5的源极、第二N型MOS管N2的栅极和第三N型MOS管N3的源极连接于控制节点A。

以下结合图7所示的工作时序图对图5所示电路的工作原理进行阐述：首先，当控制信号READ有效时，MOS管N3导通，反馈控制节点A被初始化到VDD-Vth。接着，充电脉冲控制信号VP有效时，MOS管N5和MOS管N1导通，由于控制节点A的电压为VDD-Vth，所以MOS管N2也处于导通状态，在MOS管N1和MOS管N2都处于导通状态的情况下，开始向位线RBL充电。当位线RBL充电超过一定电压后，即超过了MOS管N4的阈值电压后，MOS管N4将导通，此时的控制节点A开始通过MOS管N4和MOS管N5进行放电；当控制节点A的电压降低到一定电压后，MOS管N2处于截止状态，整个充电过程将结束。

图6为本发明再一实施例的单端位线的低摆幅预充电电路。图6所示的预充电电路与图5的区别在于增加了第六N型MOS管N6，该第六N型MOS管N6的漏极、第一N型MOS管N1的源极和第二N型MOS管N2的漏极连接于控制节点B，该第六N型MOS管N6的栅极连接控制信号EVAL，该第六N型MOS管N6的源极连接于低电源电位。

MOS管N6在控制信号EVAL有效时处于导通状态，它在电路中的作用是在整个充电过程结束后将控制节点B的电荷放尽，以便下次控制信号READ有效后，控制节点B可以经过MOS管N2向位线RBL充电。

显而易见，在不偏离本发明的真实精神和范围的前提下，在此描述的本发明可以有许多变化。因此，所有对于本领域技术人员来说显而易见的改变，都应包括在本权利要求书所涵盖的范围之内。本发明所要求保护的范围仅由所述的权利要求书进行限定。

Claims (4)

1.一种单端位线的低摆幅预充电电路，其特征在于包括第一至第五N型MOS管(N1-N5)，其中所述第一N型MOS管(N1)的源极和所述第二N型MOS管(N2)的漏极连接，所述第一N型MOS管(N1)的漏极和所述第三N型MOS管(N3)的漏极连接于高电源电位，所述第一N型MOS管(N1)的栅极和所述第五N型MOS管(N5)的栅极连接控制信号(VP)，所述第二N型MOS管(N2)的源极和所述第四N型MOS管(N4)的栅极连接位线信号(RBL)，所述第二N型MOS管(N2)的栅极、所述第三N型MOS管(N3)的源极和第四N型MOS管(N4)漏极连接于控制节点A，所述第三N型MOS管(N3)的栅极接入控制信号(READ)，所述第四N型MOS管(N4)的源极和所述第五N型MOS管(N5)的漏极连接，所述第五N型MOS管(N5)的源极连接于低电源电位。

2.根据权利要求1所述的低摆幅预充电电路，其特征在于：还包括第六N型MOS管(N6)，所述第六N型MOS管(N6)的漏极、所述第一N型MOS管(N1)的源极和所述第二N型MOS管(N2)的漏极连接于控制节点B，所述第六N型MOS管(N6)的栅极接入控制信号(EVAL)，所述第六N型MOS管(N6)的源极连接于低电源电位。

3.根据权利要求1所述的低摆幅预充电电路，其特征在于：所述第四N型MOS管(N4)的漏极和所述第五N型MOS管(N5)的源极连接，将所述第四N型MOS管(N4)的源极连接于低电源电位，将所述第五N型MOS管(N5)的漏极连接于控制节点A。

4.根据权利要求3所述的低摆幅预充电电路，其特征在于：还包括第六N型MOS管(N6)，所述第六N型MOS管(N6)的漏极、所述第一N型MOS管(N1)的源极和所述第二N型MOS管(N2)的漏极连接于控制节点B，所述第六N型MOS管(N6)的栅极接入控制信号(EVAL)，所述第六N型MOS管(N6)的源极连接于低电源电位。

Images