CN102403977B - 电子器件封装用密封部件、电子器件封装体及电子器件封装用密封部件的制造方法 - Google Patents

电子器件封装用密封部件、电子器件封装体及电子器件封装用密封部件的制造方法 Download PDF

Info

Publication number
CN102403977B
CN102403977B CN201110262631.7A CN201110262631A CN102403977B CN 102403977 B CN102403977 B CN 102403977B CN 201110262631 A CN201110262631 A CN 201110262631A CN 102403977 B CN102403977 B CN 102403977B
Authority
CN
China
Prior art keywords
seal member
hole
electronic device
base
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110262631.7A
Other languages
English (en)
Other versions
CN102403977A (zh
Inventor
幸田直树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daishinku Corp
Original Assignee
Daishinku Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daishinku Corp filed Critical Daishinku Corp
Publication of CN102403977A publication Critical patent/CN102403977A/zh
Application granted granted Critical
Publication of CN102403977B publication Critical patent/CN102403977B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1014—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device
    • H03H9/1021—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device the BAW device being of the cantilever type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

本发明通过在一主面上搭载有电子器件元件的电极的第一密封部件、和与第一密封部件相对配置且对电子器件元件的电极进行气密密封的第二密封部件构成电子器件封装体。这里，在对构成第一密封部件的基材的两主面进行贯穿的通孔中，填充导电性材料，而且，通孔的第一密封部件的另一主面一侧的开口端部被树脂材料封闭。

Description

电子器件封装用密封部件、电子器件封装体及电子器件封装用密封部件的制造方法
本申请要求基于2010年9月7日在日本提出的特愿2010-200243号的优先权。通过在此言及，将其所有内容援引入本申请。
技术领域
本发明涉及通过相对配置的第一密封部件及第二密封部件对电子器件元件的电极进行密封的电子器件封装体的作为第一密封部件使用的电子器件封装用密封部件、使用该电子器件封装用密封部件的电子器件封装体及该电子器件封装用密封部件的制造方法。
背景技术
压电振动器等电子器件的封装体(以下称为电子器件封装体)的内部空间为防止搭载在该内部空间中的电子器件元件的电极的特性劣化而被气密密封。
作为这种电子器件封装体，由称为底座和盖的两个密封部件构成，其框体构成为长方体的封装体。在这样的封装体的内部空间中，压电振动片等电子器件元件被保持并接合于底座。而且，通过接合底座和盖，封装体的内部空间的电子器件元件的电极被气密密封。
例如，在日本特开平6-283951号公报(以下称为专利文献1)公开的石英晶体器件(本发明中所谓的电子器件)中，在由底座和盖构成的封装体的内部空间中，石英晶体片被气密密封。在这样的石英晶体器件的底座上，设置有贯穿构成该底座的基材的通孔，在该通孔的内侧面，形成有由Cr-Ni-Au等多层金属膜构成的布线用金属。而且，在通孔中，焊接有AuGe等合金，由此，确保封装体的内部空间的气密性。
顺便提及，对于电子器件，向印制电路布线板等基板安装时，被施加热量，但在专利文献1公开的石英晶体器件中，通过向其基板安装时施加的热量，被焊接在通孔的内侧面的合金的界面软化(扩散)，通孔的内侧面和合金的粘着性降低。而且，因这样的合金的粘着性的降低，合金从通孔的内侧面剥离，剥离的合金脱落到石英晶体器件的封装体之外。这样的粘着性的降低或合金从通孔的脱落使封装体的内部空间中的气密性降低。由此，在专利文献1中公开的石英晶体器件，在向印制电路布线板等基板搭载后，不能确保封装体的内部空间充分的气密性。
发明内容
本发明鉴于这样的状况而研发的，其目的是提供能够抑制电子器件封装体的内部空间的气密性降低的电子器件封装用密封部件及其制造方法。
另外，本发明的其他目的是提供抑制封装体的内部空间的气密性降低的电子器件封装体。
本发明的电子器件封装用密封部件作为具有第一密封部件和第二密封部件的电子器件封装体中的所述第一密封部件使用，所述第一密封部件在一主面上搭载有电子器件元件，所述第二密封部件与所述第一密封部件相对配置，且对所述电子器件元件的电极进行气密密封，其特征在于，在对构成该电子器件封装用密封部件的基材的两主面间进行贯穿的通孔中，填充导电性材料，所述通孔的另一主面一侧的开口端部被树脂材料封闭。
根据该结构，对该电子器件封装用密封部件的两主面进行贯穿的通孔的另一主面(与电子器件元件的搭载面相对的面)一侧的开口端部被树脂材料封闭，从而能够防止填充在通孔中的导电性材料从通孔剥离，脱落。另外，从该电子器件封装用密封部件的另一主面向填充在通孔中的导电性材料进行的热传递被封闭该通孔的另一主面侧的开口端部的树脂材料阻断，从而防止例如将电子器件封装体安装在基板上时的热量导致的导电性材料和构成该电子器件封装用密封部件的基材之间的粘着性的降低。因此，能够抑制电子器件封装体的内部空间的气密性降低。
在本发明的电子器件封装用密封部件中，也可以在所述通孔的内侧面形成防护膜，在该防护膜的表面上电镀形成由所述导电性材料构成的填充层。
能够生产率良好地制造该结构的电子器件封装用密封部件。具体地，相对于通孔的防护膜形成及填充层的电镀形成通过薄板工艺(シ一トエ法)能够对多个通孔一起实施，从而能够实现生产率高的制造。另外，由与构成填充层的导电性材料相同的材料构成防护膜时，能够使防护膜和导电性材料的粘着性提高，即，能够提高导电性材料相对于该电子器件封装用密封部件的粘着性。
在本发明的电子器件封装用密封部件中，所述通孔的所述开口端部也可以被由具有感光性的树脂材料构成的树脂图样进行封闭。
在该结构中，由具有感光性的树脂材料构成的树脂图样通过光刻法等，能够简单且精度好地形成在通孔的另一主面一侧的开口端部，通过这样的树脂图样，通孔的另一主面一侧的所述开口端部被可靠封闭。由此，能够通过树脂图样可靠地防止导电性材料从通孔脱落。
本发明的电子器件封装体具有在一主面上搭载有电子器件元件的第一密封部件、和与所述第一密封部件相对配置且对所述电子器件元件的电极进行气密密封的第二密封部件，其特征在于，所述第一密封部件是上述本发明的电子器件封装用密封部件。
根据该结构，作为第一密封部件使用上述本发明的电子器件封装用密封部件，从而防止在设置于该电子器件封装用密封部件上的通孔中填充的导电性材料从通孔脱落。另外，从该电子器件封装用密封部件的另一主面向填充在通孔中的导电性材料进行的热传递被封闭该通孔的另一主面侧的开口端部的树脂材料阻断，从而防止例如将电子器件封装体安装在基板上时的热量导致的导电性材料和构成电子器件封装用密封部件的基材之间的粘着性降低。因此，能够抑制电子器件封装体的内部空间的气密性降低。
本发明的电子器件封装用密封部件的制造方法是作为具有在一主面上搭载有电子器件元件的第一密封部件、和与所述第一密封部件相对配置且对所述电子器件元件的电极进行气密密封的第二密封部件的电子器件封装体中的所述第一密封部件使用的电子器件封装用密封部件的制造方法，其特征在于，具有：形成对构成该电子器件封装用密封部件的基材的两主面进行贯穿的通孔的通孔形成工序；在所述通孔的内部填充导电性材料的填充工序；和利用树脂材料封闭所述通孔的另一主面一侧的开口端部的封孔工序。
根据该方法，对构成该电子器件封装用密封部件的基材的两主面进行贯穿的通孔的另一主面一侧的开口端部被树脂材料封闭，从而能够制造能够防止填充在通孔中的导电性材料从通孔剥离、脱落的电子器件封装用密封部件。另外，在通过该方法制造的电子器件封装用密封部件中，从该电子器件封装用密封部件的另一主面向填充在通孔中的导电性材料进行的热传递被封闭该通孔的另一主面侧的开口端部的树脂材料阻断，能够防止例如将电子器件封装体安装在基板上时的热量导致的导电性材料和构成电子器件封装用密封部件的基材之间的粘着性降低。因此，根据该方法，能够制造能够抑制电子器件封装体的内部空间的气密性降低的电子器件封装用密封部件。
在本发明的电子器件封装用密封部件的制造方法中，还可以具有在所述通孔的内侧面形成防护膜的防护膜形成工序，所述填充工序也可以包含在形成于所述通孔的内侧面上的防护膜的表面上电镀形成由所述导电性材料构成的填充层的电镀工序。
根据该方法，能够提高电子器件封装用密封部件的生产率。具体地，在相对于通孔的防护膜形成及填充层的电镀形成能够通过薄板工艺对多个通孔一起实施，从而生产率提高。另外，由与构成填充层的导电性材料相同的材料构成防护膜时，能够提高防护膜和导电性材料的粘着性，即，提高导电性材料相对于构成该电子器件封装用密封部件的基材的粘着性。
在本发明的电子器件封装用密封部件的制造方法中，所述封孔工序还可以包含通过使用了具有感光性的所述树脂材料的光刻法，形成对所述通孔的所述开口端部进行封闭的树脂图样的工序。
根据该方法，通过使用了具有感光性的树脂材料的光刻法，能够简单且精度好地形成树脂图样，其结果，能够可靠地密封通孔的朝向电子器件封装体的外方向配置的一侧的开口端部。
附图说明
图1是公开了本实施方式的石英晶体振子的内部空间的示意结构图，是沿图2所示的底座的A-A线剖切整体时的石英晶体振子的示意剖视图。
图2是本实施方式的底座的示意俯视图。
图3是本实施方式的底座的示意后视图。
图4是表示图1所示的底座的通孔部分的大致结构的示意剖视图。
图5是本实施方式的盖的示意后视图。
图6是本实施方式的石英晶体振动片的示意俯视图。
图7是表示本实施方式的底座的制造工序中的一工序的晶片的局部示意剖视图。
图8是表示本实施方式的底座的制造工序中的一工序的晶片的局部示意剖视图。
图9是表示本实施方式的底座的制造工序中的一工序的晶片的局部示意剖视图。
图10是表示本实施方式的底座的制造工序中的一工序的晶片的局部示意剖视图。
图11是表示本实施方式的底座的制造工序中的一工序的晶片的局部示意剖视图。
图12是表示本实施方式的底座的制造工序中的一工序的晶片的局部示意剖视图。
图13是表示本实施方式的底座的制造工序中的一工序的晶片的局部示意剖视图。
图14是表示本实施方式的底座的制造工序中的一工序的晶片的局部示意剖视图。
图15是表示本实施方式的底座的制造工序中的一工序的晶片的局部示意剖视图。
图16是表示本实施方式的底座的制造工序中的一工序的晶片的局部示意剖视图。
图17是表示本实施方式的底座的制造工序中的一工序的晶片的局部示意剖视图。
图18是表示本实施方式的底座的制造工序中的一工序的晶片的局部示意剖视图。
图19是表示本实施方式的底座的制造工序中的一工序的晶片的局部示意剖视图。
图20是表示本实施方式的底座的制造工序中的一工序的晶片的局部示意剖视图。
图21是表示本实施方式的底座的制造工序中的一工序的晶片的局部示意剖视图。
图22是表示本实施方式的底座的制造工序中的一工序的晶片的局部示意剖视图。
图23是表示本实施方式的底座的制造工序中的一工序的晶片的局部示意剖视图。
图24是表示本实施方式的底座的制造工序中的一工序的晶片的局部示意剖视图。
图25是表示本实施方式的底座的制造工序中的一工序的晶片的局部示意剖视图。
图26是表示本实施方式的底座的制造工序中的一工序的晶片的局部示意剖视图。
图27是表示本实施方式的底座的制造工序中的一工序的晶片的局部示意剖视图。
图28是表示本实施方式的底座的制造工序中的一工序的晶片的局部示意剖视图。
图29是其他实施方式的底座的示意剖视图，是表示与图4对应的部分的通孔的大致结构的示意结构图。
图30是其他实施方式的底座的示意剖视图，是表示与图4对应的部分的通孔的大致结构的示意结构图。
图31是表示其他实施方式的底座的大致结构的示意剖视图。
图32是其他实施方式的石英晶体振动片的示意俯视图。
具体实施方式
以下，参照附图说明本发明的实施方式。此外，在以下的实施方式中，示出了如下情况：作为电子器件封装体，对压电振动器即石英晶体振子的封装体适用本发明，而且作为电子器件元件，对压电振动片即音叉型石英晶体振动片适用本发明。
如图1所示，在本实施方式的石英晶体振子1中设置有：由音叉型石英晶体片构成的石英晶体振动片2(本发明中所谓的电子器件元件)；保持该石英晶体振动片2且用于对石英晶体振动片2进行气密密封的底座4(作为本发明中所谓的第一密封部件的电子器件封装用密封部件)；和与底座4相对配置且对保持在底座4的石英晶体振动片2的激发电极31、32(本发明中所谓的电子器件元件的电极)进行气密密封的盖7(本发明中所谓的第二密封部件)。
在该石英晶体振子1中，底座4和盖7通过由Au与Sn的合金构成的接合材料12、下述的第一接合层48和下述的第二接合层74被接合，通过该接合，构成具有被气密密封的内部空间11的主体框体。在该内部空间11中，石英晶体振动片2通过使用了金凸点等导电性凸点13的FCB法(FlipChipBonding)电子机械地被超声波接合在底座4上。此外，在本实施方式中，对于导电性凸点13使用金凸点等非流动性部件的电镀凸点。
以下，对该石英晶体振子1的各结构进行说明。
底座4由硼硅酸盐玻璃等玻璃材料构成，如图1～3所示，成形为由底部41、和沿底座4的一主面42的外周从底部41向上方延伸的壁部44构成的箱状体。这样的底座4是对长方体的一张板形的基材进行湿式蚀刻而成形为箱状体。
底座4的壁部44的内侧面成形为锥形。另外，壁部44的顶面是与盖7的接合面，在该接合面上设置有用于与盖7接合的第一接合层48。第一接合层48由多层的层叠构造形成，并且由通过溅射法在底座4的壁部44的顶面溅射形成的溅射膜(参照图1的附图标记92)、和在溅射膜上电镀形成的电镀膜(参照图1的附图标记95)构成。溅射膜由通过溅射法在底座4的壁部44的顶面溅射形成的Ti膜(省略图示)、和通过溅射法在Ti膜上溅射形成的Au膜(省略图示)构成。另外，电镀膜由电镀形成在溅射膜上的Au膜构成。
在底座4的一主面42上成形有由底部41和壁部44围成的俯视观察为长方形的腔45。在腔45的底面451上沿其长度方向的一端部452的整体蚀刻成形有台座部46。在该台座部46上搭载有石英晶体振动片2。此外，该腔45的壁面是壁部44的内侧面，如上所述那样地成形为锥形。
另外，在底座4上形成有：分别与石英晶体振动片2的激发电极31、32电子机械地接合的一对电极垫51、52；与外部器件或外部仪器电连接的外部端子电极53、54；对电极垫51和外部端子电极54、及电极垫52和外部端子电极53进行电连接的布线图样55。通过这些电极垫51、52、外部端子电极53、54和布线图样55构成底座4的电极5。电极垫51、52形成在台座部46的表面。另外，两个外部端子电极53、54在底座4的另一主面43上，形成在长度方向的两端部，并沿长度方向分离地并列设置。
电极垫51、52由形成在底座4的基板上的第一防护膜(参照图1的附图标记92)、形成在该第一防护膜上的第二防护膜(参照图1的附图标记93)和形成在该第二防护膜上的电镀膜(参照图1的附图标记95)构成。此外，构成电极垫51、52的第一防护膜(参照图1的附图标记92)由通过溅射法在底座4的一主面42上溅射形成的Ti膜(省略图示)和通过溅射法在Ti膜上溅射形成的Cu膜(省略图示)构成。另外，第二防护膜(参照图1的附图标记93)由通过溅射法在第一防护膜上溅射形成的Ti膜(省略图示)和通过溅射法在Ti膜上溅射形成的Au膜(省略图示)构成。另外，电镀膜(参照图1的附图标记95)由电镀形成在该第二防护膜上的Au膜构成。
布线图样55是为电连接电极垫51、52和外部端子电极53、54，而从底座4的一主面42通过通孔49(参照下述)的内侧面491形成在底座4的另一主面43。另外，布线图样55由形成在底座4的基板上的第一防护膜(参照图1的附图标记92)构成，在位于底座4的一主面42的部分的第一防护膜(参照图1的附图标记92)上，形成有第二防护膜(参照图1的附图标记93)和电镀膜(参照图1的附图标记95)。构成布线图样55的第一防护膜(参照图1的附图标记92)由通过溅射法在底座4的一主面42上溅射形成的Ti膜(省略图示)和通过溅射法在Ti膜上溅射形成的Cu膜(省略图示)构成。另外，第二防护膜(参照图1的附图标记93)由通过溅射法在第一防护膜上溅射形成的Ti膜(省略图示)和通过溅射法在Ti膜上溅射形成的Au膜(省略图示)构成。另外，电镀膜(参照图1的附图标记95)由电镀形成在该第二防护膜上的Au膜构成。此外，在图1所示的示意剖视图中，考虑观察附图的容易性，省略了底座4的一主面42中的连接电极垫52和外部端子电极53的布线图样55与连接电极垫51和外部端子电极54的布线图样55之间的空隙。此外，在其他的示意剖视图或局部示意剖视图中，也同样地省略了前述的空隙。
另外，外部端子电极53、54由在树脂图样61(参照下述)上形成的、及在形成于底座4的另一主面43上的布线图样55(参照图1的附图标记92)上形成的防护膜(参照图1的附图标记93)；形成在该防护膜(参照图1的附图标记93)上的第一电镀膜(参照图1的附图标记94)；和形成在该第一电镀膜上的第二电镀膜(参照图1的附图标记95)构成。此外，构成外部端子电极53、54的防护膜(参照图1的附图标记93)由通过溅射法在树脂图样61上溅射形成的、及在形成于底座4的另一主面43上的布线图样55(图1的附图标记92参照)上溅射形成的Ti膜(省略图示)和通过溅射法在Ti膜上溅射形成的Au膜(省略图示)构成。另外，第一电镀膜(参照图1的附图标记94)由电镀形成在防护膜上的Ni膜构成，第二电镀膜(参照图1的附图标记95)由电镀形成在第一电镀膜上的Au膜构成。
另外，在底座4上，如图1～4所示，形成有用于将石英晶体振动片2的激发电极31、32经由电极垫51、52通过布线图样55从腔45内导出到腔45外的通孔49。
通孔49是在通过光刻法蚀刻成形底座4时，与腔45的成形同时地形成，如图1～图4所示，在底座4上贯穿两主面42、43间地形成有两个通孔49。该通孔49的内侧面491相对于底座4的一主面42及另一主面43具有倾斜，并形成为锥形。如图4所示，通孔49中的位于底座4的另一主面43一侧的通孔49的另一端开口面493的直径最大，位于底座4的一主面42一侧的通孔49的一端开口面492的直径最小。这样，在本实施方式中，通孔49的内侧面491相对于底座4的一主面42及另一主面43倾斜，底座4的一主面42和通孔49的内侧面491所成的角度(参照图4的附图标记θ)成为约45度，但不限于此。例如，底座4的一主面42和通孔49的内侧面491所成的角度(参照图4的附图标记θ)也可以比45度大，作为具体例，可以是70～90度。底座4的一主面42和通孔49的内侧面491所成的角度(参照图4的附图标记θ)接近90度时，在底座4上，通孔49的占有面积变小，能够提高布线图样55的形成位置的自由度。
在这样的通孔49的内侧面491上，形成有布线图样55的一部分即由Ti及Cu构成的第一防护膜(参照图1的附图标记92)。而且，在通孔49的内部，由Cu构成的填充材料(本发明中所谓的导电性材料)被填充到第一防护膜(参照图1的附图标记92)上而形成填充层98，通过该填充层98封闭通孔49。该填充层98通过在第一防护膜的表面上电解电镀形成的Cu电镀层而构成。此外，如图4所示，填充层98以底座4的一主面42一侧的一端面981与底座4的一主面42齐平的方式形成。
另外，通孔49的底座4的另一主面43一侧的开口端部(另一端开口面493一侧的开口端部)通过由具有感光性的树脂材料构成的树脂图样61被封闭。
树脂图样61形成在底座4的另一主面43。在底座4的另一主面43上形成有树脂图样61的树脂图样形成区域47呈如图3所示地由沿另一主面43的长度方向的长边471和沿另一主面43的宽度方向的短边472构成的大致长方形，并且，设置成在该树脂图样形成区域47内包含通孔49的另一端开口面493。通过这样的形成在树脂图样形成区域47的树脂图样61，通孔49的另一端开口面493一侧的开口端部被封闭，并且设置在通孔49的另一端开口面493的周缘部551上的布线图样55被覆盖。这样，通过树脂图样61封闭在内部形成有填充层98的通孔49的另一端开口面493一侧的开口端部，由此实现通孔49的封孔强度的提高。
另外，如图4所示，树脂图样61的一部分在通孔49的内部与填充层98相接。具体地，在电解电镀形成填充层98时的电镀沉积中，底座4的另一主面43侧的填充层98的另一端部(填充层98的另一端面982侧的端部)形成为凸状，在形成于通孔49的内侧面491的另一主面43侧的端部上的防护膜(参照图4的附图标记92)和填充层98的另一端部之间，如图4所示，具有间隙99。构成树脂图样61的树脂材料进入该间隙99并发挥锚效应，由此，确保树脂图样61、填充层98与通孔49的内侧面491(图4的附图标记92所示的防护膜)之间的粘着性。
另外，底座4的另一主面43一侧的布线图样55的一部分以被树脂图样61覆盖的方式沿着树脂图样形成区域47的长边471的两端部473、474和短边472，形成在俯视观察时的树脂图样形成区域47的外侧的区域552(参照图3)。而且，在形成于树脂图样形成区域47的俯视观察时的外侧的区域552上的布线图样55上、及在树脂图样61上，形成有外部端子电极53、54。具体地，布线图样55和外部端子电极53、54将树脂图样61的两端部夹在它们之间地形成。通过这样形成布线图样55、外部端子电极53、54和树脂图样61，能够实现树脂图样61向底座4的粘结强度及树脂图样61的强度的提高。
另外，对于构成树脂图样61的树脂材料使用聚苯并噁唑(PBO)。此外，构成树脂图样61的树脂材料不限于聚苯并噁唑(PBO)，只要是与构成底座4的材料(例如，玻璃材料)之间的粘着性良好的树脂材料都可以使用。因此，对于构成树脂图样61的树脂材料，还可以使用例如由苯并环丁烯(BCB)、环氧树脂、聚酰亚胺或氟类树脂构成的树脂材料。另外，本实施方式中使用的构成树脂图样61的树脂材料，即，聚苯并噁唑(PBO)是具有感光性的树脂材料，是能够通过光刻法形成图样的树脂材料。这里，本发明中所谓的具有感光性的树脂材料是指，除了由具有感光性的树脂构成的树脂材料以外，还包括含有感光剂和树脂在内的感光性树脂组合物的宽泛的概念。
盖7由硼硅酸盐玻璃等玻璃材料构成，如图1及图5所示，是由顶部71、和沿盖7的一主面72的外周从顶部71向下方延伸的壁部73构成。这样的盖7是对长方体的一张板的基材进行湿式蚀刻而成形的。
盖7的壁部73的两侧面(内侧面731及外侧面732)形成为锥形。另外，在壁部73上形成有用于与底座4接合的第二接合层74。
如图1所示，盖7的第二接合层74形成在从盖7的壁部73的顶面733到外侧面732的范围。该第二接合层74是由形成有由Ti构成的Ti膜(省略图示)、和在Ti膜上形成有由Au构成的Au膜(省略图示)的多层层叠构造构成的，这些Ti膜及Au膜通过溅射法溅射形成。
上述的用于接合底座4和盖7的接合材料12层叠在盖7的第二接合层74上。该接合材料12是由在盖7的第二接合层74上电镀形成由Au与Sn的合金构成的Au/Sn膜(省略图示)、在该Au/Sn膜上电镀形成Au膜(省略图示)的多层层叠构造构成的。此外，Au膜是由电镀形成Au触击电镀膜、在Au触击电镀膜上电镀形成Au电镀膜的多层层叠构造构成的。在这样的接合材料12中，Au/Sn膜因加热而熔融，成为AuSn合金膜。此外，接合材料12也可以通过在盖7的第二接合层74上电镀形成AuSn合金膜而构成。另外，在本实施方式中，接合材料12层叠在盖7的第二接合层74上，但也可以层叠在底座4的第一接合层48上。
石英晶体振动片2是由异方性材料的石英晶体片即石英晶体原板(素板)(省略图示)湿式蚀刻形成的石英晶体Z板。
如图6所示，该石英晶体振动片2由振动部即两个腿部21、22、基部23和与底座4的电极垫51、52接合的接合部24构成，并由如下的压电振动原板20构成：在基部23的一端面231突出地设置有两个腿部21、22，在基部23的另一端面232突出地设置有接合部24。
如图6所示，基部23俯视观察时呈左右对称形状。另外，基部23的侧面233形成为，其一端面231一侧的部位具有与一端面231相同的宽度，其另一端面232一侧的部位在另一端面232一侧的范围内宽度逐渐变窄。
如图6所示，两个腿部21、22从基部23的一端面231向同一方向突出地设置。这两个腿部21、22的前端部211、221与腿部21、22的其他部位相比宽度宽(在与突出方向正交的方向上宽度宽)地形成，而且，各自的前端角部形成为曲面。另外，在两个腿部21、22的两主面上，为改善CI值而形成有槽部25。
如图6所示，接合部24从基部23的另一端面232的宽度方向的中央部突出地设置。该接合部24由向相对于基部23的另一端面232俯视观察时垂直的方向突出的短边部241、和与短边部241的前端部相连且在短边部241的前端部以俯视观察时的直角弯折而向基部23的宽度方向延伸的长边部242构成，接合部24的前端部243朝向基部23的宽度方向。即，接合部24成形为俯视观察时的L字形。另外，在接合部24设置有通过底座4的电极垫51、52和导电性凸点13接合的接合位置27。
在如上所述地构成的石英晶体振动片2中，形成有：由异电位构成的第一及第二激发电极31、32；为将这些第一及第二激发电极31、32电接合在底座4的电极垫51、52而从第一及第二激发电极31、32引出的引出电极33、34。
另外，第一及第二激发电极31、32的一部分形成在腿部21、22的槽部25的内部。由此，即使使石英晶体振动片2小型化，也能够抑制腿部21、22的振动损失，并将CI值抑制得较低。
第一激发电极31形成于一个腿部21的两主面、和另一个腿部22的两侧面及前端部221的两主面。同样，第二激发电极32形成于另一个腿部22的两主面、和一个腿部21的两侧面及前端部211的两主面。
另外，引出电极33、34形成在基部23及接合部24，形成在一个腿部21的两主面上的第一激发电极31通过形成在基部23的引出电极33与形成在另一个腿部22的两侧面及前端部221的两主面上的第一激发电极31连接，形成在另一个腿部22的两主面上的第二激发电极32通过形成在基部23的引出电极34与形成在一个腿部21的两侧面及前端部211的两主面上的第二激发电极32连接。
此外，在基部23上形成有贯穿压电振动原板20的两主面的两个通孔26，在这些通孔26内，填充有导电性材料。引出电极33、34通过这些通孔26被引回基部23的两主面间。
在如上所述地构成的石英晶体振子1中，如图1所示，石英晶体振动片2的接合部24经由导电性凸点13通过FCB法电子机械地超声波接合在形成于底座4的一主面42上的台座部46。通过该接合，石英晶体振动片2的激发电极31、32通过引出电极33、34和导电性凸点13电子机械地接合在底座4的电极垫51、52，并将石英晶体振动片2搭载在底座4上。而且，在搭载有石英晶体振动片2的底座4上，盖7通过FCB法临时接合，然后，在真空环境下加热，由此，接合材料12、第一接合层48和第二接合层74熔融，由此，盖7的第二接合层74通过接合材料12接合在底座4的第一接合层48，制造气密密封了石英晶体振动片2的石英晶体振子1。此外，对于导电性凸点13使用非流动性部件的电镀凸点。
以下，使用图7～图28说明该石英晶体振子1及底座4的制造方法。
如图7所示，通过使用了光刻技术的湿式蚀刻法蚀刻由玻璃材料构成的晶片8的两主面81、82，形成多个底座4(底座成形工序)。图7示出了蚀刻晶片8的两主面81、82而成形的底座4之一，在底座4上形成有腔45、台座部46和通孔49。此外，各底座4的台座部46、腔45和通孔49等也可以使用干式蚀刻法、喷砂法等机械加工法形成。
底座成形工序后，通过溅射法在晶片8(两主面81、82、通孔49的内侧面491等)溅射形成由Ti构成的Ti层。Ti层形成后，通过溅射法在Ti层上溅射形成层叠由Cu构成的Cu层，如图8所示，形成第一金属层92(金属层形成工序)。这里形成的第一金属层92成为由图1所示的底座4的电极垫51、52和构成布线图样55的Ti膜及Cu膜形成的防护膜。
金属层形成工序后，通过浸涂法在第一金属层92上涂布抗蚀剂，形成新的正性抗蚀剂层97(抗蚀剂层形成工序)，然后，对于形成在晶片8的一主面81侧的通孔49的开口端部上的正性抗蚀剂层97通过光刻法实施曝光及显像，如图9所示，形成通孔49的内侧面的图样(图样形成工序)。
图样形成工序后，如图10所示，对于通孔49的内侧面491的露出的第一金属层92(防护膜)实施Cu电解电镀，由此电镀形成由Cu构成的填充层98(填充工序)。
填充工序后，如图11所示，剥离除去正性抗蚀剂层97(抗蚀剂剥离工序)。
抗蚀剂剥离工序后，在第一金属层92及填充层98上通过浸涂法涂布抗蚀剂，形成新的正性抗蚀剂层97(第二抗蚀剂层形成工序)，然后，对电极垫51、52和形成布线图样55的位置以外的正性抗蚀剂层进行曝光及显像，从而形成图1所示的底座4的电极垫51、52及布线图样55和底座4的外形的图样(图12所示的第二图样形成工序)。
第二图样形成工序后，金属蚀刻并除去露出的第一金属层92(图13所示的金属蚀刻工序)。
金属蚀刻工序后，如图14所示，剥离除去正性抗蚀剂层97(第二抗蚀剂剥离工序)。
第二抗蚀剂剥离工序后，在第一金属层92、填充层98及露出的晶片8的两主面81、82上通过浸涂法涂布具有感光性的树脂材料，形成树脂层96(图15的树脂层形成工序)。
树脂层形成工序后，对于形成对通孔49的另一端开口面493一侧的开口端部进行封闭的树脂图样61的位置以外的树脂层96通过光刻法进行曝光及显像，如图16所示，形成树脂图样61(树脂图样形成工序)。
树脂图样形成工序后，如图17所示，在露出的第一金属层92、树脂层96和露出的晶片8的两主面81、82上，通过溅射法溅射形成由Ti构成的Ti层。Ti层的形成后，在Ti层上通过溅射法溅射形成并层叠Au层，从而形成第二金属层93(第二金属层形成工序)。这里形成的第二金属层93成为构成图1所示的第一接合层48的由Ti膜及Au膜形成的溅射膜、和构成电极垫51、52、外部端子电极53、54和布线图样55的由Ti膜及Au膜形成的防护膜。
第二金属层形成工序后，在第二金属层93上通过浸涂法涂布抗蚀剂，形成新的正性抗蚀剂层97(第三抗蚀剂层形成工序)，然后，对于底座4的形成外部端子电极53、54的位置上的正性抗蚀剂层97通过光刻法进行曝光及显像，从而进行图1所示的底座4的外部端子电极53、54的图样形成(图18所示的第三图样形成工序)。
第三图样形成工序后，在露出的第二金属层93上，如图19所示，电镀形成由Ni构成的第一电镀层94(第一电镀形成工序)。这里，形成的第一电镀层94成为底座4的外部端子电极53、54的Ni膜的第一电镀膜(参照图1的附图标记94)。
第一电镀形成工序后，剥离除去正性抗蚀剂层97(图20所示的第三抗蚀剂剥离工序)。
第三抗蚀剂剥离工序后，在露出的第二金属层93及第一电镀层94上通过浸涂法涂布抗蚀剂，形成新的正性抗蚀剂层97(图21所示的第四抗蚀剂层形成工序)，然后，对于图1所示的底座4的第一接合层48、电极垫51、52、外部端子电极53、54和形成布线图样55的位置上的正性抗蚀剂层97，通过光刻法进行曝光及显像，从而进行底座4的第一接合层48、电极垫51、52、外部端子电极53、54和布线图样55的图样形成(图22所示的第四图样形成工序)。
第四图样形成工序后，在露出的第二金属层93及第一电镀层94上，如图23所示，电镀形成由Au构成的第二电镀层95(第二电镀形成工序)。这里形成的第二电镀层95成为构成图1所示的底座4的第一接合层48、电极垫51、52、外部端子电极53、54和布线图样55的由Au膜形成的电镀膜。
第二电镀形成工序后，如图24所示，剥离正性抗蚀剂层97(第四抗蚀剂剥离工序)。
第四抗蚀剂剥离工序后，在露出的第二金属层93及第二电镀层95上通过浸涂法涂布抗蚀剂，形成新的正性抗蚀剂层97(图25所示的第五抗蚀剂层形成工序)，然后，如图26所示，对于形成底座4的第一接合层48、电极垫51、52、外部端子电极53、54和布线图样55的位置上以外的正性抗蚀剂层97，通过光刻法进行曝光及显像，从而形成图1所示的底座4的第一接合层48、电极垫51、52、外部端子电极53、54、布线图样55和底座4的外形的图样(第五图样形成工序)。
第五图样形成工序后，如图27所示，金属蚀刻并除去露出的第二金属层93(第二金属蚀刻工序)。
第二金属蚀刻工序后，剥离除去正性抗蚀剂层97，如图28所示，在晶片8上形成多个底座4(第五抗蚀剂剥离工序)。
第五抗蚀剂剥离工序后，分别分隔多个底座4并分装多个底座4(底座分装工序)，从而制造多个图28所示的底座4。
而且，在图28所示的底座4上配置图6所示的石英晶体振动片2，经由导电性凸点13通过FCB法将石英晶体振动片2电子机械地超声波接合于底座4，将石英晶体振动片2搭载保持在底座4上。另外，在其他工序中，在图5所示的盖7的第二接合层74上层叠接合材料12。然后，将盖7配置在搭载保持石英晶体振动片2的底座4上，将底座4的第一接合层48和盖7的第二接合层74借助接合材料12通过FCB法电子机械地超声波接合，从而制造图1所示的石英晶体振子1。
上述制造工序中的通过底座成形工序形成通孔49的工序相当于本发明中所谓的通孔形成工序。另外，经过金属层形成工序，在通孔49的内侧面491形成防护膜即第一金属层92的工序相当于本发明中所谓的防护膜形成工序。另外，在填充工序中，对于在通孔49的内侧面491露出的第一金属层92(防护膜)进行Cu电解电镀的工序相当于本发明中所谓的电镀工序。另外，经过树脂层形成工序及树脂图样形成工序，形成树脂图样61并通过该树脂图样61封闭通孔49的另一端开口面493一侧的开口端部的工序相当于本发明中所谓的封孔工序。
根据上述本实施方式的石英晶体振子1，能够通过对与填充层98的另一端面982相接而形成的通孔49的另一端开口面493一侧的开口端部进行封闭的树脂图样61防止被填充到通孔49中的导电性材料(填充层98)从通孔49剥离、脱落，并能够抑制石英晶体振子1的内部空间11中的气密性的降低。
另外，在本实施方式的石英晶体振子1中，如图4所示，在通孔49的另一端开口面493一侧的开口端部设置树脂图样61，通孔49的内部的防护膜(参照图4的附图标记92)和填充层98的界面S成为不从石英晶体振子1的外侧露出的结构。由此，将石英晶体振子1接合在印制电路布线板时的钎料不会经由防护膜和填充层98的界面S进入内部空间11。因此，能够防止将石英晶体振子1接合在印制电路布线板时的钎料的侵蚀导致的石英晶体振动片2的激发电极31、32及引出电极33、34的劣化。
另外，在本实施方式的石英晶体振子1中，能够通过填充层98防止因将石英晶体振子1搭载在印制电路布线板时的热的影响等而从树脂图样61产生的气体侵入内部空间11。
此外，在本实施方式的石英晶体振子1中，填充层98由电镀形成在通孔49的内侧面的防护膜(参照图1的附图标记92)上的Cu电镀层构成，但只要填充层98是将导电性材料填充到通孔49中而构成的即可，不限于此。也就是说，填充层98也可以通过将金属膏(添加了导电性填充物的膏状树脂材料)填充到通孔49中而构成。
另外，在本实施方式的石英晶体振子1中，如图4所示，填充层98形成为底座4的一主面42一侧的一端面981与底座4的一主面42齐平，但这是优选的例子，不限于此。也就是说，填充层98只要封闭通孔49即可，如图29所示，填充层98的一端面981也可以位于底座4的一主面42的下方。或者，如图30所示，填充层98的一端面981也可以位于底座4的一主面42的上方。也就是说，填充层98的一端面981也可以从底座4的一主面42突出。在图30所示的结构中，优选填充层98的突出部(从底座4的一主面42突出的部分)的厚度T，以形成在填充层98上的构成布线图样55的电镀膜(参照图30的附图标记95)不与石英晶体振动片2接触的方式，为2μm以下。
另外，在本实施方式的石英晶体振子1中，对通孔49的另一端开口面493一侧的开口端部进行封闭的树脂图样61形成在除了另一主面43的外周部之外的大致整个面，但这是优选的例子，不限于此。也就是说，例如，如图31所示，即使只在通孔49的另一端开口面493一侧的开口端部形成树脂图样，也能够得到被填充在通孔49内部的导电性材料(填充层98的构成材料)的防脱落效果。此外，在图31所示的结构中，外部端子电极53、54由在形成于底座4的另一主面43上的布线图样55(参照图1的附图标记92)上形成的由Ti膜及Au膜构成的防护膜(参照图1的附图标记93)、和形成在该防护膜上的由Au膜构成的电镀膜(参照图31的附图标记95)构成。
另外，在本实施方式的石英晶体振子1中，电极垫51、52及布线图样55由形成在底座4的基板上的由Ti膜及Cu膜构成的第一防护膜(参照图1的附图标记92)、形成在该第一防护膜上的由Ti膜及Au膜构成的第二防护膜(参照图1的附图标记93)和电镀形成在该第二防护膜上的由Au膜构成的电镀膜(参照图1的附图标记95)构成，但电极垫51、52及布线图样55的电极构成不限于此。例如，电极垫51、52及布线图样55也可以不在底座4的基板上设置由Ti膜及Cu膜构成的防护膜，直接形成由Ti膜及Au膜构成的防护膜，并在该防护膜上电镀形成Au膜。也就是说，通孔49的内侧面491的布线图样55的防护膜也可以是由Ti膜及Au膜构成。这样，在将通孔49的内侧面491的防护膜由Ti膜和Au膜构成的情况下，将在通孔49的内侧面491的布线图样55的防护膜上电镀形成的填充层98作为AuSn电镀层时，能够提高内侧面491的布线图样55的防护膜和填充层98的粘结强度。
另外，在本实施方式的石英晶体振子1的底座4中，第一接合层48如上所述地由溅射形成在底座4的基材上的由Ti膜及Au膜构成的溅射膜(参照图1的附图标记93)和电镀形成在该溅射膜上的由Au膜构成的电镀膜(参照图1的附图标记95)构成，但不限于该结构。例如，第一接合层48也可以由溅射形成在底座4的基材上的由Ti膜及Au膜构成的溅射膜、电镀形成在该溅射膜上的Ni电镀膜和电镀形成在Ni电镀膜上的Au电镀膜构成。这样，在溅射膜和Au电镀膜之间夹设Ni电镀膜时，能够防止接合材料12(钎料)导致的溅射膜(Au膜)的侵蚀，并能够提高底座4和盖7的接合强度。
另外，在本实施方式的石英晶体振子1的底座4中，外部端子电极53、54如上所述地由形成在底座4的另一主面43的布线图样55的防护膜(参照图1的附图标记92)上及形成在树脂图样61上的由Ti膜及Au膜构成的防护膜(参照图1的附图标记93)、电镀形成在该防护膜上的由Ni构成的第一电镀膜(参照图1的附图标记94)和电镀形成在该第一电镀膜上的由Au构成的第二电镀膜(参照图1的附图标记95)构成，但不限于该结构，例如，也可以在防护膜(参照图1的附图标记93)上直接(不设置由Ni构成的第一电镀膜)形成由Au构成的第二电镀膜。
另外，在本实施方式中，作为底座4及盖7的材料使用玻璃，但底座4及盖7都不限于使用玻璃，例如，也可以使用石英晶体。
另外，在本实施方式中，作为接合材料12主要使用AuSn，但接合材料12只要能够接合底座4和盖7，就没有特别限定，例如，也可以使用CuSn等Sn合金钎料。
此外，在上述实施方式的石英晶体振子1中，作为石英晶体振动片使用了图6所示的音叉型石英晶体振动片2，但也可以使用图32所示的AT切割石英晶体振动片2。在使用了AT切割石英晶体振动片2的石英晶体振子1中，与AT切割石英晶体振动片2相匹配地在底座4上形成电极，但关于本发明的结构，与本实施方式相同，发挥与本实施方式同样的效果。
另外，也可以在本实施方式的底座4上除了石英晶体振动片2还搭载IC芯片，构成发振器。在底座4上搭载IC芯片的情况下，与IC芯片的电极构成相匹配的电极形成在底座4上。
本发明能够在不脱离其精神或主要特征的范围内以其他各种形式实施。由此，上述实施例只不过是在所有方面简单的例示，不应进行限定性的解释。本发明的范围根据权利要求书确定，不受说明书本文的限定。而且，权利要求书的保护范围内的变形或变更全部包含在本发明的范围内。
附图标记的说明
1石英晶体振子
11内部空间
12接合材料
13导电性凸点
2石英晶体振动片(电子器件元件)
20压电振动原板
21、22腿部
211、221前端部
23基部
231一端面
232另一端面
233侧面
24接合部
241短边部
242长边部
243前端部
25槽部
26通孔
27接合位置
31、32激发电极
33、34引出电极
4底座(作为第一密封部件的电子器件封装用密封部件)
41底部
42一主面
43另一主面
44壁部
45腔
452一端部
46台座部
47树脂图样形成区域
471长边
472短边
473、474端部
48第一接合层
49通孔
491内侧面
492一端开口面
493另一端开口面
51、52电极垫
53、54外部端子电极
55布线图样
551周缘部
552区域
61树脂图样
7盖(第二密封部件)
71顶部
72一主面
73壁部
731内侧面
732外侧面
733顶面
74第二接合层
8晶片
81、82主面
92第一金属层
93第二金属层
94第一电镀层
95第二电镀层
96树脂层
97正性抗蚀剂层
98填充层
981一端面
982另一端面
99间隙

Claims (6)

1.一种电子器件封装用密封部件，作为具有第一密封部件和第二密封部件的电子器件封装体中的所述第一密封部件使用，所述第一密封部件在一主面上搭载有电子器件元件，所述第二密封部件与所述第一密封部件相对配置，且对所述电子器件元件的电极进行气密密封，其特征在于，
在通孔的内侧面上形成防护膜，所述通孔对构成该电子器件封装用密封部件的基材的一主面和另一主面的两主面间进行贯穿，
在该防护膜的表面上形成由导电性材料构成的填充层，在所述通孔中填充所述导电性材料，
所述通孔的所述另一主面一侧的开口端部被树脂材料封闭，
所述树脂材料进入所述填充层的所述另一主面一侧的一端部和所述防护膜之间，所述填充层的所述另一主面一侧的一端部的表面由所述树脂材料覆盖。
2.如权利要求1所述的电子器件封装用密封部件，其特征在于，
所述填充层的所述另一主面一侧的一端部被形成为凸状。
3.如权利要求1所述的电子器件封装用密封部件，其特征在于，
所述通孔的所述开口端部被由具有感光性的树脂材料构成的树脂图样封闭。
4.一种电子器件封装体，具有在一主面上搭载有电子器件元件的第一密封部件、和与所述第一密封部件相对配置且对所述电子器件元件的电极进行气密密封的第二密封部件，其特征在于，
所述第一密封部件是权利要求1至3中任一项所述的电子器件封装用密封部件。
5.一种电子器件封装用密封部件的制造方法，是作为具有第一密封部件和第二密封部件的电子器件封装体中的所述第一密封部件使用的电子器件封装用密封部件的制造方法，所述第一密封部件在一主面上搭载有电子器件元件，所述第二密封部件与所述第一密封部件相对配置且对所述电子器件元件的电极进行气密密封，其特征在于，具有：
形成通孔的通孔形成工序，所述通孔对构成该电子器件封装用密封部件的基材的一主面和另一主面的两主面进行贯穿；
在所述通孔的内侧面形成防护膜的防护膜形成工序；
在所述通孔的内部填充导电性材料的填充工序；和
利用树脂材料封闭所述通孔的所述另一主面一侧的开口端部的封孔工序，
所述填充工序包含在形成于所述通孔的内侧面上的防护膜的表面上电镀形成由所述导电性材料构成的填充层的电镀工序，
在所述封孔工序中，所述树脂材料进入所述填充层的所述另一主面一侧的一端部和所述防护膜之间，所述填充层的所述另一主面一侧的一端部的表面由所述树脂材料覆盖，所述通孔的所述另一主面一侧的所述开口端部由所述树脂材料封闭。
6.如权利要求5所述的电子器件封装用密封部件的制造方法，其特征在于，
所述封孔工序包含图样形成工序，该图样形成工序通过使用了具有感光性的所述树脂材料的光刻法形成对所述通孔的所述开口端部进行封闭的树脂图样。
CN201110262631.7A 2010-09-07 2011-09-07 电子器件封装用密封部件、电子器件封装体及电子器件封装用密封部件的制造方法 Expired - Fee Related CN102403977B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010200243A JP5471987B2 (ja) 2010-09-07 2010-09-07 電子部品パッケージ用封止部材、電子部品パッケージ、及び電子部品パッケージ用封止部材の製造方法
JP2010-200243 2010-09-07

Publications (2)

Publication Number Publication Date
CN102403977A CN102403977A (zh) 2012-04-04
CN102403977B true CN102403977B (zh) 2016-04-27

Family

ID=45769834

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110262631.7A Expired - Fee Related CN102403977B (zh) 2010-09-07 2011-09-07 电子器件封装用密封部件、电子器件封装体及电子器件封装用密封部件的制造方法

Country Status (4)

Country Link
US (1) US20120055708A1 (zh)
JP (1) JP5471987B2 (zh)
CN (1) CN102403977B (zh)
TW (1) TWI556369B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150033979A (ko) * 2013-09-25 2015-04-02 삼성전기주식회사 인터포저 기판 및 인터포저 기판 제조 방법
KR101753225B1 (ko) * 2015-06-02 2017-07-19 에더트로닉스코리아 (주) Ｌｄｓ 공법을 이용한 적층 회로 제작 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1750394A (zh) * 2004-09-13 2006-03-22 精工爱普生株式会社 电子零件、电路基板、电子仪器和电子零件的制造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940004022B1 (ko) * 1989-05-17 1994-05-11 아사히가세이고오교 가부시끼가이샤 광경화성 수지 적층체 및 그것을 사용하는 프린트 배선판의 제조방법
JP2825558B2 (ja) * 1989-10-25 1998-11-18 株式会社日立製作所 組成物及びこの樹脂組成物を使用した多層プリント回路板の製造方法
JPH05121989A (ja) * 1991-10-25 1993-05-18 Seiko Epson Corp 圧電素子の収納容器
US5616256A (en) * 1993-11-22 1997-04-01 Ibiden Co., Inc. Printed wiring board and process for producing thereof
US5796589A (en) * 1995-12-20 1998-08-18 Intel Corporation Ball grid array integrated circuit package that has vias located within the solder pads of a package
US5936848A (en) * 1995-12-20 1999-08-10 Intel Corporation Electronics package that has a substrate with an array of hollow vias and solder balls that are eccentrically located on the vias
KR100855530B1 (ko) * 1998-09-03 2008-09-01 이비덴 가부시키가이샤 다층프린트배선판 및 그 제조방법
US6542377B1 (en) * 2000-06-28 2003-04-01 Dell Products L.P. Printed circuit assembly having conductive pad array with in-line via placement
KR100908288B1 (ko) * 2002-12-09 2009-07-17 가부시키가이샤 노다스크린 프린트 배선기판의 제조 방법
JP2005191740A (ja) * 2003-12-24 2005-07-14 Kyocera Corp 弾性表面波装置および電子回路装置
JP2006109400A (ja) * 2004-09-13 2006-04-20 Seiko Epson Corp 電子部品、回路基板、電子機器、電子部品の製造方法
JP4630110B2 (ja) * 2005-04-05 2011-02-09 パナソニック株式会社 電子部品の製造方法
JP4086854B2 (ja) * 2005-04-05 2008-05-14 東洋ゴム工業株式会社 ダイナミックダンパ
JP4891235B2 (ja) * 2005-06-01 2012-03-07 パナソニック株式会社 回路基板とその製造方法及びこれを用いた電子部品
JP2007081613A (ja) * 2005-09-13 2007-03-29 Seiko Epson Corp 弾性表面波デバイス及びその製造方法
JP2009064839A (ja) * 2007-09-04 2009-03-26 Panasonic Corp 光学デバイス及びその製造方法
JP5329105B2 (ja) * 2008-02-25 2013-10-30 京セラクリスタルデバイス株式会社 水晶振動子の製造方法
JP2009224387A (ja) * 2008-03-13 2009-10-01 Toyota Motor Corp 半導体装置とその製造方法
JP2010004216A (ja) * 2008-06-19 2010-01-07 Seiko Instruments Inc 電子部品およびその電子部品を有する電子回路基板
CN102171925B (zh) * 2008-08-05 2014-09-17 株式会社大真空 压电振动装置的密封构件及其制造方法
US8431833B2 (en) * 2008-12-29 2013-04-30 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1750394A (zh) * 2004-09-13 2006-03-22 精工爱普生株式会社 电子零件、电路基板、电子仪器和电子零件的制造方法

Also Published As

Publication number Publication date
TWI556369B (zh) 2016-11-01
US20120055708A1 (en) 2012-03-08
TW201234544A (en) 2012-08-16
JP2012059840A (ja) 2012-03-22
CN102403977A (zh) 2012-04-04
JP5471987B2 (ja) 2014-04-16

Similar Documents

Publication Publication Date Title
US8278801B2 (en) Piezoelectric resonator device
US8610337B2 (en) Piezoelectric device and method for manufacturing same
CN102420581B (zh) 电子部件封装用密封构件以及电子部件封装
JP2010087201A (ja) 電子デバイス及び電子デバイスの製造方法
CN102362430A (zh) 封装构件组件、封装构件组件的制造方法、封装构件、以及使用了封装构件的压电振动器件的制造方法
CN103875070A (zh) 电子部件封装体、电子部件封装体用密封构件、及上述电子部件封装体用密封构件的制造方法
CN102714489B (zh) 电子器件封装体用密封部件、电子器件封装体、以及电子器件封装体用密封部件的制造方法
JP2011147054A (ja) 電子装置、および、電子装置の製造方法
JP2007173915A (ja) 圧電デバイスユニット及びその製造方法
US8341814B2 (en) Methods for manufacturing piezoelectric devices
JP5251224B2 (ja) 圧電振動デバイスの製造方法および圧電振動デバイス
CN102403977B (zh) 电子器件封装用密封部件、电子器件封装体及电子器件封装用密封部件的制造方法
JP4010293B2 (ja) 金属パッケージの製造方法
US20220077841A1 (en) Piezoelectric resonator device
JP5970744B2 (ja) 電子部品パッケージ用封止部材、電子部品パッケージ、及び電子部品パッケージ用封止部材の製造方法
JP5854123B2 (ja) 水晶振動子及びその製造方法
WO2018180861A1 (ja) 音叉型圧電振動片および当該音叉型圧電振動片を用いた音叉型圧電振動子
JP2021027383A (ja) 弾性波装置
JP2008011309A (ja) 圧電発振器
JPH09116047A (ja) セラミックパッケージの構造
JP6892315B2 (ja) 音叉型水晶素子及びその音叉型水晶素子を用いた水晶デバイス
JP6004957B2 (ja) 水晶振動子及びその製造方法
JP2012064673A (ja) 電子部品パッケージ、及び電子部品パッケージの製造方法
JP2010093303A (ja) 電子デバイスの製造方法
JP2009135749A (ja) 圧電振動子及び圧電発振器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160427

Termination date: 20190907

CF01 Termination of patent right due to non-payment of annual fee