CN102394636B - 低噪声四模分频器 - Google Patents

低噪声四模分频器 Download PDF

Info

Publication number
CN102394636B
CN102394636B CN201110378672.2A CN201110378672A CN102394636B CN 102394636 B CN102394636 B CN 102394636B CN 201110378672 A CN201110378672 A CN 201110378672A CN 102394636 B CN102394636 B CN 102394636B
Authority
CN
China
Prior art keywords
master
flop
output
slave flip
slave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110378672.2A
Other languages
English (en)
Other versions
CN102394636A (zh
Inventor
刘扬
应峰
何德军
周之栩
牟陟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Scarlett Ruipu microelectronics technology (Suzhou) Limited by Share Ltd
Original Assignee
Scarlett Ruipu Microelectronics Technology (suzhou) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Scarlett Ruipu Microelectronics Technology (suzhou) Co Ltd filed Critical Scarlett Ruipu Microelectronics Technology (suzhou) Co Ltd
Priority to CN201110378672.2A priority Critical patent/CN102394636B/zh
Publication of CN102394636A publication Critical patent/CN102394636A/zh
Application granted granted Critical
Publication of CN102394636B publication Critical patent/CN102394636B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

本发明揭示了一种低噪声四模分频器，基于由多个主从触发器顺次相连而成的单模任意数分频器构成，奇数分频器中，最后两个主从触发器的输出Q逻辑或非后与第一个主从触发器的输入D相连，且第一个主从触发器的输出Q与第二个主从触发器的输出L逻辑与作为输出；偶数分频器中，最后一个主从触发器的输出Q与第一个主从触发器的输入D相连，且任意主从触发器的输出Q作为输出；所述四模分频器中，每一模分频器具有一个逻辑输入，且各模分频器的逻辑输入中仅有一个为高电平。本发明技术方案的应用，能够利用低成本、简单的电路满足各种分频，并达到50%占空比的要求，且切实消除了抖动积累，为串并转换电路的正常运行提供了有效的解决方案。

Description

低噪声四模分频器
技术领域
本发明涉及一种整数分频电路设计，尤其涉及一种可满足任意分频并达到50%占空比的低噪声四模分频器。
背景技术
在串并转换电路中的频率综合器需要整数分频电路，并需要50%占空比。为实现这种高要求，传统方式采用的是Pusle-Swallow电路（United States Patent 4264863），但这种结构复杂并且无法实现低分频数。为更好地适用于各种串并转换电路，实现分频数目相对较低的分频电路，十分有必要提出一种简单而实用的新型分频装置。
发明内容
鉴于上述现有技术存在的缺陷，本发明的目的是提出一种低噪声四模分频器，以满足在保持50%占空比的条件下任意分频的应用需求。
本发明目的的一种实现方案为：
低噪声四模分频器，基于单模任意数分频器构成，其特征在于：任意数分频器由顺次相连的多个主从触发器构成，所述主从触发器的数量与最大分频数N相对应，N为奇数时主从触发器的数量为(N+1)/2，N为偶数时主从触发器的数量为N/2，奇数分频器中，最后两个主从触发器的输出Q逻辑或非后与第一个主从触发器的输入D相连，且第一个主从触发器的输出Q与第二个主从触发器的输出L逻辑与作为输出；偶数分频器中，最后一个主从触发器的输出Q与第一个主从触发器的输入D相连，且任意主从触发器的输出Q作为输出；所述四模分频器中，每一模分频器具有一个对应自身分频数控制分频的逻辑输入，且各模分频器的逻辑输入中仅有一个为高电平。
进一步地，所述主从触发器包含第一类主从触发器和第二类主从触发器，所述第一类主从触发器中主触发器的时钟输入C与从触发器的时钟输入C逻辑非相连，且主触发器的输出L与从触发器的输入M相连；所述第二类主从触发器基于第一类主从触发器且主触发器的输出                                               
Figure 2011103786722100002DEST_PATH_IMAGE002
单独引出。
更进一步地，任意一模分频器为奇数分频器时，四模分频器包含一个第二类主从触发器，且所述第二类主从触发器排序为第二个主从触发器。
本发明目的的另一种实现方案为：
一种低噪声四模分频器，基于已有的四模分频器构成，其特征在于包括前置二分频器、原四模分频器及同步触发器，其中所述前置二分频器的输出Q连接原四模分频器的输入，且输出回接至自身输入D；所述原四模分频器的输出连至同步触发器的输入D，所述前置二分频器的时钟输入C经一级反相器后与同步触发器的时钟输入C相连。
本发明技术方案的应用，能够利用低成本且较为简单的电路满足各种分频，并达到50%占空比的要求，且切实消除了抖动积累，为串并转换电路的正常运行提供了有效的解决方案。
附图说明
图1是占空比为三分之一和50%的3分频器的电路示意图；
图2是占空比为50%的5分频器的电路示意图；
图3是占空比为50%的6分频器的电路示意图；
图4是占空比为50%的7分频器的电路示意图；
图5是本发明四模5-6-7-8分频器的电路示意图；
图6是本发明第一类主从触发器的结构示意图；
图7是本发明第二类主从触发器的结构示意图；
图8是本发明四模10-12-14-16分频器的电路结构示意图。
具体实施方式
以下便结合实施例附图，对本发明的具体实施方式作进一步的详述，以使本发明技术方案更易于理解、掌握。
本发明顺应整数分频的需求，创新提出了一种低噪声四模分频器，基于单模任意分频器构成，该四模分频器特别之处为包括顺次相连的多个主从触发器，该主从触发器的数量与各模分频器中最大的分频数N相对应，N为奇数时主从触发器的数量为(N+1)/2，N为偶数时主从触发器的数量为N/2。奇数分频器中，最后两个主从触发器的输出Q逻辑或非后与第一个主从触发器的输入D相连，且第一个主从触发器的输出Q与第二个主从触发器的输出L逻辑与作为输出。而偶数分频器中，最后一个主从触发器的输出Q与第一个主从触发器的输入D相连，且任意主从触发器的输出Q都可以作为输出。对于四模分频器，其中每一模分频器具有一个对应自身分频数控制分频的逻辑输入，且各模分频器的逻辑输入中仅有一个为高电平。
上述技术方案进一步细化来看，该主从触发器包含第一类主从触发器和第二类主从触发器。如图6所示，该第一类主从触发器中主触发器的时钟输入C与从触发器的时钟输入C逻辑非相连，且主触发器的输出L与从触发器的输入M相连；如图7所示，该第二类主从触发器基于第一类主从触发器的电路结构，且主触发器的输出
Figure 152905DEST_PATH_IMAGE002
单独引出。任意一模分频器为奇数分频数时，四模分频器包含一个第二类主从触发器，且第二类主从触发器排序为第二个主从触发器。
从本发明四模分频器的原理分析。如图1所示，以3分频器为例阐述如何设计50%占空比的电路。根据时序图可以列出真值表，其中输出Z为1/3占空比，Z’为50%占空比，L和Q分别代表主从触发器的输出。根据时钟分别为低和高列出真值表，可以计算出L和Q的连接关系以及Z和Z’的值。根据得到的公式可以用主从触发器和或非门构成占空比为1/3或者1/2的3分频触发器。
以3分频器为基准，对于N分频，需要N/2或(N+1)/2个主从触发器，只需将该些主从触发器顺次相连，第一个主从触发器的输出Q和第二个触发器的输出L逻辑与，并将最后两个主从触发器的输出Q或非后接到第一个主从触发器的输入D。如图2至图4所示，是根据前述原理推导得出的占空比为50%的5分频器、6分频器和7分频器的电路示意图。从图示可以印证：任意一模分频器的分频数目为奇数时，四模分频器包含一个第二类主从触发器，且第二类主从触发器排序为第二个主从触发器。
在这些基础上推导并设计四模5-6-7-8分频器，其电路示意图如图5所示，且分别具有一个对应自身分频数目控制分频的逻辑输入DIV5～DIV8。关于未在该附图中表达的内容补充说明如下，以各主从触发器从左至右编号1，2，3，4，各主从触发器的输入、输出分别对应为Di、Qi或
Figure DEST_PATH_IMAGE006
i。通过真值表可以计算得知第一个主从触发器的输入D1和输出DIV分别为：
Figure DEST_PATH_IMAGE008
；
Figure DEST_PATH_IMAGE010
；
根据所得到的公式可利用主从触发器和各种或非门构成占空比为50%的四模分频器。其中逻辑输入DIV5～DIV8中只能有一个为高电平。
如图8所示，是本发明四模分频器进一步扩展得到的一种低噪声四模分频器，各模分频器的分频数量提升至原四模分频器两倍，其还包括前置二分频器及同步触发器。其中前置二分频器的时钟输入C经一级反相器后与同步触发器的时钟输入C相连，用以消除四模分频器的抖动。该前置二分频器的输出Q连接原四模分频器的输入，且输出
Figure 197609DEST_PATH_IMAGE006
回接至自身输入D；而原四模分频器的输出连至同步触发器的输入D。如此一来，输入信号经前置二分频器分频后，再由四模5-6-7-8分频器实现分频，并通过同步触发器消除其中积累的抖动，能行之有效地实现四模10-12-14-16的分频器电路设计。
综上所述，本发明技术方案的应用，能够利用低成本且较为简单的电路满足各种分频，并达到50%占空比的要求，且切实消除了抖动积累，为串并转换电路的正常运行提供了有效的解决方案。

Claims (2)

1.低噪声四模分频器，基于单模任意数分频器构成，任意数分频器由顺次相连的多个主从触发器构成，所述主从触发器的数量与最大分频数N相对应，N为奇数时主从触发器的数量为(N+1)/2，N为偶数时主从触发器的数量为N/2，奇数分频器中，最后两个主从触发器的输出Q逻辑或非后与第一个主从触发器的输入D相连，且第一个主从触发器的输出Q与第二个主从触发器的输出L逻辑与作为输出；偶数分频器中，最后一个主从触发器的输出Q与第一个主从触发器的输入D相连，且任意主从触发器的输出Q作为输出；其特征在于：所述主从触发器包含第一类主从触发器和第二类主从触发器，所述第一类主从触发器中主触发器的时钟输入C与从触发器的时钟输入C逻辑非相连，且主触发器的输出L与从触发器的输入M相连；所述第二类主从触发器基于第一类主从触发器且主触发器的输出                                               单独引出；任意一模分频器为奇数分频器时，四模分频器包含一个第二类主从触发器，且所述第二类主从触发器排序为第二个主从触发器，所述四模分频器中，每一模分频器具有一个对应自身分频数控制分频的逻辑输入，且各模分频器的逻辑输入中仅有一个为高电平。
2.一种低噪声四模分频器，基于权利要求1所述的四模分频器构成，其特征在于包括前置二分频器、原四模分频器及同步触发器，其中所述前置二分频器的输出Q连接原四模分频器的输入，且输出
Figure DEST_PATH_IMAGE004
回接至自身输入D；所述原四模分频器的输出连至同步触发器的输入D，所述前置二分频器的时钟输入C经一级反相器后与同步触发器的时钟输入C相连。
CN201110378672.2A 2011-11-24 2011-11-24 低噪声四模分频器 Active CN102394636B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110378672.2A CN102394636B (zh) 2011-11-24 2011-11-24 低噪声四模分频器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110378672.2A CN102394636B (zh) 2011-11-24 2011-11-24 低噪声四模分频器

Publications (2)

Publication Number Publication Date
CN102394636A CN102394636A (zh) 2012-03-28
CN102394636B true CN102394636B (zh) 2014-04-23

Family

ID=45861847

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110378672.2A Active CN102394636B (zh) 2011-11-24 2011-11-24 低噪声四模分频器

Country Status (1)

Country Link
CN (1) CN102394636B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102710279B (zh) * 2012-06-21 2014-08-13 电子科技大学 60GHz接收机
CN111478696B (zh) * 2020-05-07 2024-05-31 上海磐启微电子有限公司 四模预分频器的控制方法及应用该方法的四模预分频器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1702958A (zh) * 2004-05-28 2005-11-30 国际商业机器公司 具有对称输出的可编程分频器
CN101057404A (zh) * 2004-11-15 2007-10-17 皇家飞利浦电子股份有限公司 奇数分频
CN101378258A (zh) * 2007-08-29 2009-03-04 中国科学院电子学研究所 一种模块化分频单元及分频器
CN202406098U (zh) * 2011-11-24 2012-08-29 苏州思瑞浦微电子科技有限公司 低噪声四模分频器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6707326B1 (en) * 1999-08-06 2004-03-16 Skyworks Solutions, Inc. Programmable frequency divider

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1702958A (zh) * 2004-05-28 2005-11-30 国际商业机器公司 具有对称输出的可编程分频器
CN101057404A (zh) * 2004-11-15 2007-10-17 皇家飞利浦电子股份有限公司 奇数分频
CN101378258A (zh) * 2007-08-29 2009-03-04 中国科学院电子学研究所 一种模块化分频单元及分频器
CN202406098U (zh) * 2011-11-24 2012-08-29 苏州思瑞浦微电子科技有限公司 低噪声四模分频器

Also Published As

Publication number Publication date
CN102394636A (zh) 2012-03-28

Similar Documents

Publication Publication Date Title
CN102449912B (zh) 具有多相振荡器的锁相回路
CN102832932B (zh) 分频器及分频方法
CN104184461B (zh) 一种小数分频器
US8558589B2 (en) Fully digital method for generating sub clock division and clock waves
US20130169313A1 (en) High-speed frequency divider architecture
CN101378258A (zh) 一种模块化分频单元及分频器
CN104393871A (zh) 一种dds上变频后驱动锁相环的频率综合器
CN202406098U (zh) 低噪声四模分频器
CN102394636B (zh) 低噪声四模分频器
CN103297037A (zh) 一种基于模块化的多模分频器
US20190171598A1 (en) Phase-Aware Control and Scheduling
CN101217277B (zh) 非整数除频器以及可产生非整数时脉信号的锁相回路
CN201887747U (zh) 一种低功耗可编程分频器
CN102035537A (zh) 一种低功耗可编程分频器
CN104184456A (zh) 用于io接口的低频多相位差分时钟树型高速低功耗串行器
CN101789783A (zh) 数字延迟锁相环
JP2015139103A (ja) 可変分周器
KR101590430B1 (ko) 저전력 회로용 고성능 이중 에지 트리거 플립플롭장치
CN203522707U (zh) 一种微型多环式锁相频率合成器
Meng et al. Finite groups with few non-cyclic subgroups II
CN102035548B (zh) 分频器
CN106982056B (zh) 一种保持分频时钟相位一致的方法及分频电路
CN108471306A (zh) 一种任意整数倍数分频器
CN104572559A (zh) 一种Multibus总线到ISA总线的读写操作转换电路
CN204206160U (zh) 一种dds上变频后驱动锁相环的频率综合器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SUZHOU 3PEAK ELECTRONIC TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: 3PEAKIC (SUZHOU) MICROELECTRONICS CO., LTD.

Effective date: 20120604

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20120604

Address after: Xinghu Street Industrial Park of Suzhou city in Jiangsu province 215123 No. 328 Creative Industry Park 2-B304-1

Applicant after: Suzhou Ruipu Electronic Technology Co. Ltd.

Address before: Suzhou City, Jiangsu province 215123 Xinghu Park Street No. 328 Creative Industry Park 2-B304

Applicant before: 3peakic (Suzhou) Microelectronics Co., Ltd.

ASS Succession or assignment of patent right

Owner name: 3PEAKIC MICROELECTRONICS (SUZHOU) CO., LTD.

Free format text: FORMER OWNER: SUZHOU 3PEAKIC MICROELECTRONIC TECHNOLOGY CO., LTD.

Effective date: 20130201

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20130201

Address after: Xinghu Street Industrial Park of Suzhou city in Jiangsu province 215123 No. 328 Creative Industry Park 2-B304-1

Applicant after: Scarlett Ruipu microelectronics technology (Suzhou) Co., Ltd.

Address before: Xinghu Street Industrial Park of Suzhou city in Jiangsu province 215123 No. 328 Creative Industry Park 2-B304-1

Applicant before: 3peakic (Suzhou) Microelectronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20170407

Address after: Xinghu Street Industrial Park of Suzhou city in Jiangsu province 215123 No. 328 Creative Industry Park 2-B304-1

Patentee after: Scarlett Ruipu microelectronics technology (Suzhou) Limited by Share Ltd

Address before: Xinghu Street Industrial Park of Suzhou city in Jiangsu province 215123 No. 328 Creative Industry Park 2-B304-1

Patentee before: Scarlett Ruipu microelectronics technology (Suzhou) Co., Ltd.

TR01 Transfer of patent right