CN102376886A - 非易失性存储元件及包括其的存储装置 - Google Patents
非易失性存储元件及包括其的存储装置 Download PDFInfo
- Publication number
- CN102376886A CN102376886A CN2011101534712A CN201110153471A CN102376886A CN 102376886 A CN102376886 A CN 102376886A CN 2011101534712 A CN2011101534712 A CN 2011101534712A CN 201110153471 A CN201110153471 A CN 201110153471A CN 102376886 A CN102376886 A CN 102376886A
- Authority
- CN
- China
- Prior art keywords
- material layer
- oxide
- resilient coating
- layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000463 material Substances 0.000 claims abstract description 180
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 33
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 32
- 239000011248 coating agent Substances 0.000 claims description 126
- 238000000576 coating method Methods 0.000 claims description 126
- 238000009825 accumulation Methods 0.000 claims description 66
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 37
- 229910052760 oxygen Inorganic materials 0.000 claims description 37
- 239000001301 oxygen Substances 0.000 claims description 37
- 238000003860 storage Methods 0.000 claims description 37
- 229910001233 yttria-stabilized zirconia Inorganic materials 0.000 claims description 13
- 229910052721 tungsten Inorganic materials 0.000 claims description 8
- 229910004166 TaN Inorganic materials 0.000 claims description 6
- 229910008599 TiW Inorganic materials 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- 229910052741 iridium Inorganic materials 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 229910052763 palladium Inorganic materials 0.000 claims description 6
- 238000005036 potential barrier Methods 0.000 claims description 6
- 229910052715 tantalum Inorganic materials 0.000 claims description 6
- 229910052718 tin Inorganic materials 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 229910052697 platinum Inorganic materials 0.000 claims description 5
- 150000004767 nitrides Chemical class 0.000 claims 2
- 235000014121 butter Nutrition 0.000 abstract 1
- 230000000052 comparative effect Effects 0.000 description 13
- 229910000510 noble metal Inorganic materials 0.000 description 10
- -1 Oxonium ion Chemical class 0.000 description 9
- 239000000203 mixture Substances 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 239000010953 base metal Substances 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000001143 conditioned effect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供了非易失性存储元件及包括其的存储装置。所述非易失性存储元件可包括第一电极、第二电极、第一缓冲层、第二缓冲层和存储层。存储层设置在第一电极和第二电极之间。第一缓冲层设置在存储层和第一电极之间。第二缓冲层设置在存储层和第二电极之间。存储层可具有可包括第一材料层和第二材料层的多层结构。第二材料层可由第二金属氧化物形成，第二金属氧化物与形成第一材料层的第一金属氧化物同族或不同族。
Description
技术领域
本公开涉及非易失性存储元件、包括该非易失性存储元件的存储装置及该非易失性存储元件的形成方法。
背景技术
非易失性存储装置通常包括磁随机存取存储器(MRAM)、铁电RAM(FRAM)、相变RAM(PRAM)、电阻式RAM(RRAM)等。它们之中，RRAM是电阻式存储装置并基于材料的电阻变化来存储数据。在RRAM中，当施加到电阻变化材料的电压大于或等于设定电压时，电阻变化材料的电阻从高电阻状态变为低电阻状态(也称为“ON状态”)。当施加到电阻变化材料的电压大于或等于复位电压时，电阻变化材料的电阻切换回高电阻状态(也称为“OFF状态”)。
一般来说，电阻式存储装置包括存储节点和开关器件。存储节点具有电阻变化材料层。开关器件电连接到存储节点并控制到存储节点的信号的存取。
对诸如上述电阻式存储装置的各种非易失性存储装置的高密度和高性能的需求持续增加。
发明内容
本发明的实施例提供了利用电阻变化的非易失性存储元件。
本发明的实施例提供了包括所述非易失性存储元件的存储装置。
另外的方面将在下面的描述中部分地被阐述，部分地将从说明书来看是明显的，或者可通过提出的实施例的实践而获知。
根据本发明的一方面，一种非易失性存储元件包括：第一电极；第二电极；第一缓冲层，设置在第一电极和第二电极之间；第二缓冲层，设置在第二电极和第一缓冲层之间；存储层，设置在第一缓冲层和第二缓冲层之间，存储层具有电阻变化特性。
存储层可包括第一材料层和第二材料层。
第一材料层可由第一金属氧化物形成。
第一金属氧化物可包括Ta氧化物、Zr氧化物、氧化钇稳定氧化锆(YSZ)、Ti氧化物、Hf氧化物、Mn氧化物、Mg氧化物和这些氧化物的组合中的至少一种。
例如，第一金属氧化物可包括TaOx。这里，x可满足0＜x＜2.5的条件或0.5≤x≤2.0的条件。
第二材料层可由第二金属氧化物形成。
第二金属氧化物可包括Ta氧化物、Zr氧化物、YSZ、Ti氧化物、Hf氧化物、Mn氧化物、Mg氧化物和这些氧化物的组合中的至少一种。
第二材料层的氧浓度可高于第一材料层的氧浓度。
第二材料层的氧迁移率可与第一材料层的氧迁移率相等或大于第一材料层的氧迁移率。
存储层的电阻变化特性可以是由离子物种在第一材料层和第二材料层之间的移动引起的。
第一材料层的厚度可以为从大约1nm至大约100nm，而第二材料层的厚度可以为从大约1nm至大约50nm。第一材料层的厚度可大于第二材料层的厚度。
第一缓冲层和第二缓冲层中的至少一个可以包括原子间结合能大于存储层的原子间结合能的材料。
第一缓冲层可包括增加存储层和第一电极之间的势垒的材料，和/或第二缓冲层可包括增加存储层和第二电极之间的势垒的材料。
第一缓冲层和第二缓冲层中的至少一个可包括具有高于存储层的电阻率的电阻率的材料。
第一缓冲层可接触第一材料层，第二缓冲层可接触第二材料层。
第一缓冲层和第二缓冲层中的至少一个可包括AlOx、SiOx、SiNx、ZrOx、HfOx和它们的组合中的至少一种。
第一缓冲层和第二缓冲层可具有小于大约10nm的厚度。这里，第一材料层的厚度可以为从大约5nm至大约50nm，第二材料层的厚度可以为从大约5nm至大约20nm，第一材料层的厚度可大于第二材料层的厚度。
第一电极和第二电极中的至少一个可包括Pt、Ir、Pd、Au、Ru、Ti、Ta、TiN、TiW、TaN、W、Ni、导电氧化物和它们的组合中的至少一种。
根据本发明的另一方面，一种存储装置包括如上所述的非易失性存储元件。
所述存储装置还可以包括连接到非易失性存储元件的开关元件。
根据本发明的另一方面，一种存储装置包括：多条第一导线，彼此平行地布置；多条第二导线，彼此平行地布置并与多条第一导线交叉以形成多个交叉点；多个存储单元，每个存储单元布置在所述多个交叉点中的一个处，其中，每个存储单元包括设置在第一导线和第二导线之间的第一缓冲层、设置在第一缓冲层和第二导线之间并具有电阻变化特性的存储层，及设置在存储层和第二导线之间的第二缓冲层。
每个存储单元还可包括：中间电极，接触第二缓冲层；开关元件，设置在中间电极和第二导线之间。
存储层可包括第一材料层和第二材料层。
第一材料层可由第一金属氧化物形成。
第一金属氧化物可包括Ta氧化物、Zr氧化物、氧化钇稳定氧化锆(YSZ)、Ti氧化物、Hf氧化物、Mn氧化物、Mg氧化物和这些氧化物的组合中的至少一种。
例如，第一金属氧化物可包括TaOx。这里，x可满足0＜x＜2.5的条件或0.5≤x≤2.0的条件。
第二材料层可由第二金属氧化物形成。
第二金属氧化物可包括Ta氧化物、Zr氧化物、YSZ、Ti氧化物、Hf氧化物、Mn氧化物、Mg氧化物和这些氧化物的组合中的至少一种。
存储层的电阻变化特性可以是由离子物种在第一材料层和第二材料层之间的移动引起的。
第一缓冲层和第二缓冲层中的至少一个可包括AlOx、SiOx、SiNx、ZrOx、HfOx和它们的组合中的至少一种。
所述存储装置还可包括：多条第三导线，布置在多条第二导线上，以与多条第二导线交叉并形成多个第二交叉点；多个第二存储单元，每个第二存储单元布置在多个第二交叉点中的一个处。
每个第二存储单元可包括：第三缓冲层，设置在第二导线和第三导线之间；第二存储层，设置在第三缓冲层和第三导线之间，第二存储层包括第三材料层和第四材料层并具有电阻变化特性；第四缓冲层，设置在第二存储层和第三导线之间。
每个第二存储单元还可包括：第二开关元件，设置在第二导线和第三缓冲层之间；第二中间电极，设置在第二开关元件和第三缓冲层之间。
第二存储层的电阻变化特性可以是由离子物种在第三材料层和第四材料层之间的移动引起的。
附图说明
从下面结合附图对实施例的描述，本发明的这些前述和/或其他方面、目的、特征和优点将变得清楚并更易理解，其中：
图1是根据本发明示例性实施例的非易失性存储元件的剖视图；
图2A和图2B是描述根据本发明示例性实施例的存储单元中的操作机理的示意图；
图3是示出了根据与本发明示例性实施例比较的对比实施例的具有Pt/TaOx/Ta2O5/Pt结构的存储元件的电压-电流特性的曲线图；
图4是示出了根据与本发明示例性实施例比较的另一对比实施例的具有W/Al2O3/TaOx/Ta2O5/Ru结构的存储元件的电压-电流特性的曲线图；
图5是示出了根据本发明示例性实施例的具有W/Al2O3/TaOx/Ta2O5/Al2O3/Ru结构的存储元件的电压-电流特性的曲线图；
图6是示出了ON/OFF电流根据图5的具有W/Al2O3/TaOx/Ta2O5/Al2O3/Ru结构的存储元件的开关操作的次数的变化的曲线图；
图7是根据本发明示例性实施例的包括非易失性存储元件的存储装置的透视图。
具体实施方式
现在将参照示出了示例实施例的附图来更充分地描述多种示例实施例。
应该理解的是，当元件被称作“连接”或“结合”到另一元件时，该元件可以直接连接或结合到该另一元件，或者可以存在中间元件。相反，当元件被称作“直接连接”或“直接结合”到另一元件时，不存在中间元件。如在这里使用的，术语“和/或”包括一个或多个相关所列的项目的任意组合和所有组合。
应该理解的是，尽管在这里可使用术语“第一”、“第二”等来描述各个元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分并不受这些术语的限制。这些术语仅是用来将一个元件、组件、区域、层或部分与另一个元件、组件、区域、层或部分区分开来。因此，在不脱离示例实施例的教导的情况下，下面讨论的第一元件、组件、区域、层或部分可被命名为第二元件、组件、区域、层或部分。
在这里可使用空间相对术语，如“在...之下”、“在...下方”、“下面的”、“在...上方”、“上面的”等，用来容易地描述如图中所示的一个元件或特征与其他元件或特征的关系。应该理解的是，空间相对术语意在包含除了在附图中描述的方位之外的装置在使用或操作中的不同方位。例如，如果在附图中装置被翻转，则描述为“在”其他元件或特征“下方”或“之下”的元件随后将被定位为“在”其他元件或特征“上方”。因此，示例性术语“在...下方”可包括“在...上方”和“在...下方”两种方位。所述装置可被另外定位(旋转90度或者在其他方位)，并相应地解释这里使用的空间相对描述符。
这里使用的术语仅为了描述特定实施例的目的，而不意图限制示例实施例。如这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。还将理解的是，当在本说明书中使用术语“包含”和/或“包括”时，说明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。
在此参照作为示例实施例的理想实施例(和中间结构)的示意性图示的剖视图来描述示例实施例。这样，预计会出现例如由制造技术和/或公差引起的图示的形状变化。因此，示例实施例不应该被解释为局限于在此示出的区域的具体形状，而应该包括例如由制造导致的形状上的偏差。例如，示出为矩形的注入区域在其边缘通常具有倒圆的或曲线的特征和/或注入浓度的梯度，而不是从注入区域到非注入区域的二元变化。同样地，通过注入形成的掩埋区域可导致在掩埋区域和通过其发生注入的表面之间的区域中出现一定程度的注入。因此，在图中示出的区域实际上是示意性的，它们的形状并不意图示出装置的区域的实际形状，并且不意图限制示例实施例的范围。
除非另有定义，否则这里使用的所有术语(包括技术术语和科学术语)具有与示例实施例所属领域的普通技术人员所通常理解的意思相同的意思。应该进一步理解的是，除非这里如此明确定义，否则术语例如在通用的字典中定义的术语应该被解释为具有与相关领域的上下文中它们的意思相一致的意思，而不是以理想的或者过于形式化的方式来解释它们的意思。
在附图中，为了清晰起见，夸大了层和区域的厚度。在对附图的整个描述中，附图中相同的标号表示相同的元件。
现在将详细描述示例性实施例，附图中示出了示例性实施例的示例，其中，相同的标号始终表示相同的元件。在这点上，当前的实施例可具有不同的形式，且不应解释为限于这里阐述的描述。因此，下面通过参照附图仅描述实施例以解释本说明书的多个方面。
图1是根据本发明示例性实施例的非易失性存储元件ME1的剖视图。
参照图1，根据示例性实施例的非易失性存储元件(在下文中称作存储元件，ME1)可以包括第一电极E1、第二电极E2及具有多层结构并设置在第一电极E1和第二电极E2之间的存储层M1。例如，存储层M1可以具有包括第一材料层10和第二材料层20的双层结构。存储层M1可以具有因第一材料层10和第二材料层20之间的离子物种(ion species)的移动而引起的电阻变化特性。随后将对此进行详细的描述。可以在存储层M1和第一电极E1之间(更具体地，在第一材料层10和第一电极E1之间)设置第一缓冲层B1。可以在存储层M1和第二电极E2之间(更具体地，在第二材料层20和第二电极E2之间)设置第二缓冲层B2。第一缓冲层B1和第二缓冲层B2的存在可以改善存储元件ME1的可靠性、再现性和稳定性。在下文中，将更详细地描述根据示例性实施例的存储元件ME1。
存储层M1的第一材料层10可以由第一金属氧化物形成。例如，第一金属氧化物可以包括Ta氧化物、Zr氧化物、氧化钇稳定氧化锆(YSZ)、Ti氧化物、Hf氧化物、Mn氧化物、Mg氧化物和这些氧化物的组合中的至少一种。如果第一金属氧化物包括Ta氧化物，则第一金属氧化物可以是TaOx(其中，x可以在0＜x＜2.5或0.5≤x≤2.0的范围内)。氧离子和/或氧空位可以存在于第一材料层10中。在这种情况下，第一材料层10可称为“储氧层”。第一材料层10的厚度可以是从大约1纳米(nm)至大约100nm，或者可以是从大约5nm至大约50nm。
第二材料层20可以与第一材料层10交换氧离子和/或氧空位，并且可以诱发存储层M1的电阻变化。关于这点，第二材料层20可以称作“氧交换层”。第二材料层20可以由可与第一金属氧化物同族或不同族的第二金属氧化物形成。例如，第二金属氧化物可以包括Ta氧化物、Zr氧化物、YSZ、Ti氧化物、Hf氧化物、Mn氧化物、Mg氧化物和这些氧化物的组合中的至少一种。第二金属氧化物可以具有化学计量组成或与化学计量组成相似的组成。例如，当第二金属氧化物包括Ta氧化物时，所述Ta氧化物可以是Ta2O5层或者可以是具有与Ta2O5相似的组成的层。与第一材料层10相似，第二材料层20也可以包括氧离子和/或氧空位。第二材料层20的氧迁移率(或氧扩散率)可以与第一材料层10的氧迁移率(或氧扩散率)相等或大于第一材料层10的氧迁移率(或氧扩散率)。第二材料层20的电阻率可以不同于第一材料层10的电阻率。例如，第二材料层20的电阻率可以大于第一材料层10的电阻率。在第二材料层20中形成电流通路时的ON状态下，可以通过第一材料层10的电阻来确定存储层M1的电阻。另一方面，在第二材料层20中没有形成电流通路时的OFF状态下，可以通过第二材料层20的电阻来确定存储层M1的电阻。第二材料层20的氧浓度可以高于第一材料层10的氧浓度。然而，在一些情况下，第二材料层20的氧浓度可以不高于第一材料层10的氧浓度。当第二材料层20和第一材料层10由相同的金属氧化物形成时，第二材料层20的氧浓度可以高于第一材料层10的氧浓度。然而，当第二材料层20和第一材料层10由不同的金属氧化物形成时，第二材料层20的氧浓度不总是高于第一材料层10的氧浓度。第二材料层20的厚度可以在大约1nm至大约50nm的范围内，例如在大约5nm至大约20nm的范围内。第二材料层20的厚度可以小于第一材料层10的厚度。存储元件ME1的电阻变化特性(开关速度、ON/OFF比等)可以根据第二材料层20(即，氧交换层)的材料性质而变化。
根据本发明的示例性实施例，第一缓冲层B1和第二缓冲层B2可以改善存储层M1的可靠性、再现性和稳定性。第一缓冲层B 1和第二缓冲层B2可以包括原子间结合能可大于存储层M1的原子间结合能的材料。换言之，第一缓冲层B1的原子间结合能可以大于第一材料层10中的原子间结合能(例如，Ta-O结合能)。以相似的方式，第二缓冲层B2的原子间结合能可以大于第二材料层20的原子间结合能。在结合能方面，形成第一缓冲层B1和/或第二缓冲层B2的材料可以比构成存储层M1的材料更为稳定。第一缓冲层B1还可以包括可增加第一电极E1和存储层M1之间的势垒的材料，第二缓冲层B2还可以包括可增加第二电极E2和存储层M1之间的势垒的材料。换言之，第一缓冲层B1和第一电极E1之间的导带偏移(offset)可以大于第一材料层10和第一电极E1之间的导带偏移。同样，第二缓冲层B2和第二电极E2之间的导带偏移可以大于第二材料层20和第二电极E2之间的导带偏移。因此，第一缓冲层B1可以由允许第一缓冲层B1抑制过多的电流在第一电极E1和第一材料层10之间流动的材料形成，第二缓冲层B2可以由允许第二缓冲层B2抑制过多的电流在第二电极E2和第二材料层20之间流动的材料形成。为了得到类似的效果，第一缓冲层B1和第二缓冲层B2可以包括电阻率高于构成存储层M1的材料的电阻率的材料。
根据本发明的示例性实施例，第一缓冲层B1和第二缓冲层B2可以包括AlOx、SiOx、SiNx、ZrOx、HfOx和它们组合中的至少一种。第一缓冲层B1和第二缓冲层B2可以具有化学计量组成，但也可以不具有化学计量组成。第一缓冲层B1和第二缓冲层B2中的每个可以具有合适的组成和厚度，以在用作缓冲件的同时允许电流流动。例如，第一缓冲层B1和第二缓冲层B2中的每个的厚度可以小于大约10nm。当第一缓冲层B1和第二缓冲层B2具有化学计量组成时，第一缓冲层B1和第二缓冲层B2中的每个的厚度可以小于大约5nm。如果第一缓冲层B1和第二缓冲层B2中的每个的厚度过厚，则缓冲层的绝缘特性可能过高。因此，第一缓冲层B1和第二缓冲层B2中的每个的适合厚度可以小于10nm。
根据本发明的示例性实施例，第一电极E1和第二电极E2可以由非贵金属(例如，Ti、Ta、TiN、TiW、TaN、W、Ni等)、相对低价的贵金属(例如，Ru)或它们的合金形成。此外，第一电极E1和第二电极E2还可由导电氧化物形成。所述导电氧化物可以是ZnO基氧化物(例如，氧化铟锌(IZO))或SnO基氧化物(例如，氧化铟锡(ITO))等。根据本发明的示例性实施例，在非易失性存储元件ME1中，通过采用第一缓冲层B1和第二缓冲层B2，无需由高价贵金属形成的第一电极E1和第二电极E2就可以确保稳定的存储特性。如果第一电极E1和第二电极E2由具有相对低反应性的高价贵金属形成，则形成第一缓冲层B1和第二缓冲层B2可以不是必需的。然而，将增加存储元件的制造成本。此外，使用由高价贵金属形成的第一电极E1和第二电极E2而不采用第一缓冲层B1和第二缓冲层B2，会不能确保存储元件中的电阻变化特性的再现性和稳定性。如在示例性实施例中所示，一起使用第一缓冲层B1和第二缓冲层B2可以确保存储特性的再现性和稳定性。因此，可以用低价的材料形成第一电极E1和第二电极E2而不牺牲存储特性的再现性和稳定性。虽然不是必需的，但不排除第一电极E1和第二电极E2使用贵金属。当期望或需要时，第一电极E1和第二电极E2可以由贵金属(例如，Pt、Ir、Pd、Au等)形成。因此，第一电极E1和第二电极E2可以包括Pt、Ir、Pd、Au、Ru、Ti、Ta、TiN、TiW、TaN、W、Ni、导电氧化物和它们的组合中的至少一种。此外，第一电极E1和第二电极E2可以由通常在半导体装置相关的领域中使用的各种电极材料形成。
在下文中，将在参照图2A和图2B的同时来详细地描述图1的存储元件ME1的电阻变化机理。
根据图2A中示出的本发明的示例性实施例，在设定操作期间，可以向第一电极E1施加正(+)电压并且可以向第二电极E2施加负(-)电压。氧空位可以从第一材料层10移动到第二材料层20，并可以在第二材料层20中形成电流通路(未示出)。因此，存储层M1的电阻可以减小，因而存储层M1从OFF状态切换为ON状态。在此设定操作中，氧离子可以沿与氧空位的移动方向相反的方向移动。换句话说，氧离子可以从第二材料层20移动到第一材料层10。
如图2B所示，在复位操作期间，向第一电极E1施加负(-)电压并且向第二电极E2施加正(+)电压。氧空位可从第二材料层20移动到第一材料层10，而氧离子可从第一材料层10移动到第二材料层20。因此，在第二材料层20中形成的电流通路(未示出)会断开。存储层M1的电阻可以增大，因而存储层M1从ON状态切换为OFF状态。
根据本发明的示例性实施例，第一缓冲层B1和第二缓冲层B2可以改善在设定/复位操作过程中电阻变化特性的稳定性、可靠性和再现性。在没有第一缓冲层B1和第二缓冲层B2的情况下，在设定/复位操作过程中，影响电阻变化的氧离子和/或氧空位会朝着第一电极E1和第二电极E2移动。氧离子和氧空位可以与第一电极E1和第二电极E2发生物理/化学反应，或者存储层M1可因氧离子/空位的移动而与第一电极E1和第二电极E2发生物理/化学反应。因此，电阻变化特性的可靠性、再现性和稳定性可能劣化。例如，可能发生击穿现象，击穿现象是指在第一电极E1和第二电极E2之间的电流迅速增大。此外，可能在存储层M1和第一电极E1之间的界面及存储层M1和第二电极E2之间的界面形成不期望的材料层。因此，可能劣化电阻变化特性。当第一电极E1和第二电极E2由低价非贵金属形成时，上述问题可能变得更为严重。此外，ON状态和OFF状态之间的重复的开关操作可能增加存在前述那些问题的可能性。当TaOx层用作电阻变化材料时，电阻变化特性可根据TaOx层的形成方法、沉积条件和氧含量而明显改变，因此非常难以确保电阻变化特性的再现性和稳定性。然而，根据本发明的示例性实施例，通过在第一电极E1和存储层M1之间形成第一缓冲层B1及在第二电极E2和存储层M1之间形成第二缓冲层B2，可抑制/防止前述问题，同时改善/确保电阻变化特性的可靠性、再现性和稳定性。此外，第一缓冲层B1可抑制/防止在初始设定操作(即，形成工艺)过程中可能在第一电极E1与第一材料层10之间或者在第一电极E1与第一材料层10的离子物种之间发生的化学反应。第一缓冲层B1还可以有助于防止在第一材料层10的形成工艺期间第一材料层10和第一电极E1之间的反应。以类似的方式，第二缓冲层B2可抑制/防止可能在第二电极E2与第二材料层20之间或者在第二电极E2与第二材料层20的离子物种之间发生的化学反应。例如，第二缓冲层B2可以防止/抑制在设定操作期间过量的氧空位朝向第二电极E2移动。
根据本发明的示例性实施例，当采用了第一缓冲层B1和第二缓冲层B2时，第一电极E1和第二电极E2可以由贵金属、低价非贵金属或导电氧化物形成。在不引入缓冲层B1和B2的情况下，可能难以用具有高反应性的非贵金属或者导电氧化物形成第一电极E1和第二电极E2。第一电极E1和第二电极E2使用贵金属会增加制造成本并对存储元件的制造工艺设置一些限制。当第一电极E1和第二电极E2由非贵金属或导电氧化物形成而不是由贵金属形成时，可以降低制造成本，并且还可在制造工艺方面有益。
图3是示出了根据具有Pt/TaOx/Ta2O5/Pt结构的对比实施例的存储元件的电压-电流特性的曲线图。根据对比实施例的存储元件的特性可以与本发明的示例性实施例的存储元件的特性进行比较。根据对比实施例的存储元件采用由贵金属(Pt)形成的电极且不包括缓冲层。在该对比实施例的存储元件中，TaOx和Ta2O5分别对应于示例性实施例(在图1中示出)的第一材料层10和第二材料层20，下Pt层和上Pt层是电极且分别对应于第一电极E1和第二电极E2。
参照图3，单元之间的电阻变化特性的不均匀性非常明显。在同一单元内，根据测量次数，ON电流和OFF电流的分布明显改变。此外，当不利用合适水平的顺从电流(compliance current)来调节流到存储元件中的电流的量时，在设定操作中，流到存储元件中的电流的量会迅速增多，并导致绝缘击穿。因此，根据对比实施例的存储元件存在着存储特性的可靠性、再现性和稳定性方面的问题，因此利用正常驱动脉冲来长时间地重复ON/OFF驱动操作会是不可能的。
图4是示出了根据具有W/Al2O3/TaOx/Ta2O5/Ru结构的另一对比实施例的存储元件的电压-电流特性的曲线图。根据该另一对比实施例的存储元件的特性可以与本发明的示例性实施例的存储元件的特性进行比较。根据该另一对比实施例的存储元件包括仅设置在下侧的缓冲层，Ru电极形成在上侧而不包括缓冲层。该对比实施例的TaOx和Ta2O5分别对应于图1示出的示例性实施例的第一材料层10和第二材料层20。
参照图4，单元之间的电阻变化特性的不均匀性非常明显，这与图3的对比实施例的特性相似。相对于测量次数，ON电流和OFF电流的分布也明显改变。因此，仅在一侧包括缓冲层的存储元件也存在存储特性的可靠性、再现性和稳定性方面的问题。
图5是示出了根据本发明示例性实施例的存储元件的电压-电流特性的曲线图。根据本示例性实施例的存储元件可具有W/Al2O3/TaOx/Ta2O5/Al2O3/Ru结构(具有图1中示出的构造)。换句话说，存储元件的第一电极E1和第二电极E2可分别由W和Ru形成。存储元件可包括由Al2O3形成的第一缓冲层B1和第二缓冲层B2。第一材料层10和第二材料层20可以分别由TaOx和Ta2O5形成。
参照图5，清楚的是，与图3和图4中示出了其特性的对比实施例相比，在根据该示例性实施例的存储元件中，单元之间的电阻变化特性的均匀性得到改善。在图5中，可以获得稳定的电阻变化特性(即，双极存储器开关特性)也是明显的，并且在设定操作期间不使用顺从电流的情况下，可以抑制/防止导致击穿现象的电流量的迅速增大。因此，即使电极由相对低价的材料(即W和Ru)形成，在根据示例性实施例的存储元件中也清楚地表现出稳定的特性。
图6是示出了ON和OFF电流相对于根据本发明示例性实施例的具有W/Al2O3/TaOx/Ta2O5/Al2O3/Ru结构的存储元件的开关操作的次数的变化的曲线图，所述存储元件的电阻变化特性示出在图5中。在图6中，第一曲线G1表示相对于开关操作次数ON电流的变化，而第二曲线G2表示相对于开关操作次数OFF电流的变化。
参照图6，在重复ON/OFF开关操作超过106次后，存储元件的电阻变化特性相对稳定。
根据前面描述的本发明示例性实施例的存储元件可应用于具有各种结构的存储装置。所述存储装置还可包括连接到所述存储元件的开关元件。
图7是根据本发明示例性实施例的包括存储元件的存储装置的透视图。图7中示出的存储装置是交叉点电阻式存储装置。
参照图7，多条第一导线W1可以沿第一方向(例如，X轴方向)形成并彼此平行地布置。多条第二导线W2可以沿与第一方向交叉的方向(例如，Y轴方向)设置。第一堆叠结构(第一存储单元)SS1中的每个可设置在第一导线W1和第二导线W2交叉的每个点处。第一堆叠结构SS1可以包括顺序堆叠在第一导线W1上的第一缓冲层B1、第一存储层M1、第二缓冲层B2、第一中间电极N1和第一开关元件S1。在第一堆叠结构SS1中，包括B1+M1+B2的下结构设置在第一中间电极N1下方，包括S1的上结构设置在第一中间电极N1上方。上结构和下结构的位置可以围绕第一中间电极N1进行交换。第一堆叠结构SS1的第一缓冲层B1、第一存储层M1和第二缓冲层B2可以分别对应于图1中示出的存储元件的第一缓冲层B1、存储层M1和第二缓冲层B2。第一开关元件S1可以由双路/双向二极管、阈值开关器件、变阻器等形成。当第一开关元件S1由双路二极管形成时，该双路二极管可以是氧化物二极管。如果开关元件采用硅二极管，则需要高温工艺(例如，在大约800℃)来形成硅二极管。该高温的要求可能在选择基底方面设置一些限制，也导致各种其他的问题。因此，由于氧化物层可在室温下容易地形成，所以第一开关元件S1使用氧化物层具有一些优点。如上所述，硅的使用可能导致工艺方面的一些困难，但是不完全排除将硅材料作为用来形成第一开关元件S1的可能的材料。当需要时，第一开关元件S1可以由硅或者其他合格的材料来形成。第一导线W1和第一中间电极N1可以分别对应于图1中的第一电极E1和第二电极E2。因此，第一导线W1和第一中间电极N1中的至少一个可以包括Pt、Ir、Pd、Au、Ru、Ti、Ta、TiN、TiW、TaN、W、Ni、导电氧化物及它们的组合中的至少一种。第二导线W2可以由用于第一导线W1的材料形成，或者可以不由用于第一导线W1的材料形成。
第三导线W3可以设置为以预定空间与第二导线W2的顶表面分隔开。第三导线W3彼此平行地设置并分隔开预定的间隔。第三导线W3可以与第二导线W2交叉，并且可以以相同的间隔分开布置。第二堆叠结构(第二存储单元)SS2中的每个可设置在第二导线W2中的一个和第三导线W3中的一个交叉的点处。每个第二堆叠结构SS2可以包括顺序堆叠在第二导线W2上的第二开关元件S2、第二中间电极N2、第三缓冲层B3、第二存储层M2和第四缓冲层B4。在第二堆叠结构SS2中，包括S2的下结构设置在第二中间电极N2下方，包括B3+M2+B4的上结构设置在第二中间电极N2上方。上结构和下结构的位置可以围绕第二中间电极N2进行交换。第三缓冲层B3和第四缓冲层B4可以由与用于第一缓冲层B 1和第二缓冲层B2的材料相同的材料形成。第二存储层M2可以以相同的顺序或以相反/镜像顺序具有存储层M1(示出在图1中)的结构。第二开关元件S2可以具有第一开关元件S1的相反结构或与第一开关元件S1的结构相同的结构。换句话说，第二开关元件S2的开关方向可以与第一开关元件S1的开关方向相反或相同。第三导线W3和第二中间电极N2可以分别对应于图1中的第一电极E1和第二电极E2，或者可以分别对应于图1中的第二电极E2和第一电极E1。因此，第三导线W3和第二中间电极N2中的至少一个可以包括Pt、Ir、Pd、Au、Ru、Ti、Ta、TiN、TiW、TaN、W、Ni、导电氧化物及它们的组合中的至少一种。
虽然第一堆叠结构SS1和第二堆叠结构SS2示出为图7中的圆柱形形状，但是第一堆叠结构SS1和第二堆叠结构SS2可以具有其他各种形状。例如，第一堆叠结构SS1和第二堆叠结构SS2可以具有方柱形形状或宽度向下增加的柱状。第一堆叠结构SS1和第二堆叠结构SS2可以具有不对称形状，作为示例，第一和/或第二堆叠结构可具有横截面面积大于由相邻导线(例如，W1和W2或者W2和W3)形成的交叉点的面积的截面。第一和/或第二堆叠结构可具有中心离开由相邻导线形成的交叉点的中心的部分也是可以的。在图7中示出的存储装置的形状可在本发明的精神和范围内进一步修改。
虽然未示出，但是在图7中示出的电阻式存储装置还可以在第三导线W3上包括与包括第一堆叠结构SS1和第二导线W2的堆叠结构相同的堆叠结构。
可选择地，根据本发明实施例的电阻式存储装置可以在第三导线W3上包括至少一组堆叠结构，所述至少一组堆叠结构与包括第一堆叠结构SS1、第二导线W2、第二堆叠结构SS2和第三导线W3的堆叠结构相同。
可选择地，根据本发明实施例的电阻式存储装置可以在第三导线W3上包括至少一组堆叠结构，所述至少一组堆叠结构与包括顺序堆叠的第一堆叠结构SS1、第二导线W2、第二堆叠结构SS2、第三导线W3、第一堆叠结构SS1和第二导线W2的堆叠结构相同。
虽然已经参照本发明的优选实施例具体示出并描述了本发明，但本领域普通技术人员应该理解，在不脱离由权利要求限定的本发明的精神和范围的情况下，可以在此作出形式和细节上的各种改变。例如，对本领域普通技术人员来说将显而易见的是，可以对根据本发明的实施例的存储装置的结构作出各种修改。例如，存储元件还可包括至少一个另外的材料层，且图1的存储元件不仅可应用于如图7中所示的交叉点存储装置，而且可应用于各种存储装置中的任一种。实施例应仅以描述性的含义来看待，而不是出于限制的目的。因此，本发明的范围不由本发明的具体实施方式限定，而是由权利要求限定，在所述范围内的所有变化将被解释为包括在本发明中。
Claims (30)
1.一种非易失性存储元件，所述非易失性存储元件包括：
第一电极；
第二电极；
第一缓冲层，设置在第一电极和第二电极之间；
第二缓冲层，设置在第二电极和第一缓冲层之间；
存储层，设置在第一缓冲层和第二缓冲层之间，存储层具有电阻变化特性。
2.根据权利要求1所述的非易失性存储元件，其中，存储层包括第一材料层和第二材料层，
其中，第一材料层包括第一金属氧化物。
3.根据权利要求2所述的非易失性存储元件，其中，第一金属氧化物包括Ta氧化物、Zr氧化物、氧化钇稳定氧化锆、Ti氧化物、Hf氧化物、Mn氧化物、Mg氧化物和这些氧化物的组合中的至少一种。
4.根据权利要求3所述的非易失性存储元件，其中，第一金属氧化物包括TaOx，这里，x满足0＜x＜2.5。
5.根据权利要求2所述的非易失性存储元件，其中，第二材料层包括第二金属氧化物。
6.根据权利要求5所述的非易失性存储元件，其中，第二金属氧化物包括Ta氧化物、Zr氧化物、氧化钇稳定氧化锆、Ti氧化物、Hf氧化物、Mn氧化物、Mg氧化物和这些氧化物的组合中的至少一种。
7.根据权利要求1所述的非易失性存储元件，其中，存储层包括第一材料层和第二材料层，
其中，第二材料层的氧浓度高于第一材料层的氧浓度。
8.根据权利要求1所述的非易失性存储元件，其中，存储层包括第一材料层和第二材料层，
其中，第二材料层的氧迁移率与第一材料层的氧迁移率相等或大于第一材料层的氧迁移率。
9.根据权利要求1所述的非易失性存储元件，其中，存储层包括第一材料层和第二材料层，
其中，存储层的电阻变化特性是由离子物种在第一材料层和第二材料层之间的移动引起的。
10.根据权利要求1所述的非易失性存储元件，其中，存储层包括第一材料层和第二材料层，
其中，第一材料层的厚度为从1nm至100nm，
其中，第二材料层的厚度为从1nm至50nm，
其中，第一材料层的厚度大于第二材料层的厚度。
11.根据权利要求1所述的非易失性存储元件，其中，第一缓冲层和第二缓冲层中的至少一个包括原子间结合能大于存储层的原子间结合能的材料。
12.根据权利要求1所述的非易失性存储元件，其中，第一缓冲层包括增加存储层和第一电极之间的势垒的材料，和/或第二缓冲层包括增加存储层和第二电极之间的势垒的材料。
13.根据权利要求1所述的非易失性存储元件，其中，第一缓冲层和第二缓冲层中的至少一个包括具有高于存储层的电阻率的电阻率的材料。
14.根据权利要求1所述的非易失性存储元件，其中，存储层包括第一材料层和第二材料层，
其中，第一缓冲层接触第一材料层，第二缓冲层接触第二材料层。
15.根据权利要求1所述的非易失性存储元件，其中，第一缓冲层和第二缓冲层中的至少一个包括Al氧化物、Si氧化物、Si氮化物、Zr氧化物、Hf氧化物和它们的组合中的至少一种。
16.根据权利要求1所述的非易失性存储元件，其中，第一缓冲层和第二缓冲层具有小于10nm的厚度。
17.根据权利要求16所述的非易失性存储元件，其中，存储层包括第一材料层和第二材料层，
其中，第一材料层的厚度为从5nm至50nm，
其中，第二材料层的厚度为从5nm至20nm，
其中，第一材料层的厚度大于第二材料层的厚度。
18.根据权利要求1所述的非易失性存储元件，其中，第一电极和第二电极中的至少一个包括Pt、Ir、Pd、Au、Ru、Ti、Ta、TiN、TiW、TaN、W、Ni、导电氧化物和它们的组合中的至少一种。
19.一种包括根据权利要求1所述的非易失性存储元件的存储装置。
20.根据权利要求19所述的存储装置，所述存储装置还包括连接到所述非易失性存储元件的开关元件。
21.一种存储装置，所述存储装置包括：
多条第一导线，彼此平行地布置；
多条第二导线，彼此平行地布置并与多条第一导线交叉以形成多个第一交叉点；
多个第一存储单元，每个第一存储单元布置在所述多个第一交叉点中的一个处，
其中，每个第一存储单元包括：
第一缓冲层，设置在第一导线和第二导线之间；
存储层，设置在第一缓冲层和第二导线之间并具有电阻变化特性；
第二缓冲层，设置在存储层和第二导线之间。
22.根据权利要求21所述的存储装置，其中，每个第一存储单元还包括：
第一中间电极，接触第二缓冲层；
第一开关元件，设置在第一中间电极和第二导线之间。
23.根据权利要求21所述的存储装置，其中，第一存储层包括第一材料层和第二材料层，
其中，第一材料层包括第一金属氧化物，第二材料层包括第二金属氧化物。
24.根据权利要求23所述的存储装置，其中，第一金属氧化物包括Ta氧化物、Zr氧化物、氧化钇稳定氧化锆、Ti氧化物、Hf氧化物、Mn氧化物、Mg氧化物和这些氧化物的组合中的至少一种。
25.根据权利要求23所述的存储装置，其中，第一金属氧化物包括TaOx，这里，x满足0＜x＜2.5。
26.根据权利要求23所述的存储装置，其中，第二金属氧化物包括Ta氧化物、Zr氧化物、氧化钇稳定氧化锆、Ti氧化物、Hf氧化物、Mn氧化物、Mg氧化物和这些氧化物的组合中的至少一种。
27.根据权利要求21所述的存储装置，其中，第一缓冲层和第二缓冲层中的至少一个包括Al氧化物、Si氧化物、Si氮化物、Zr氧化物、Hf氧化物和它们的组合中的至少一种。
28.根据权利要求21所述的存储装置，所述存储装置还包括：
多条第三导线，布置在多条第二导线上，以与多条第二导线交叉并形成多个第二交叉点；
多个第二存储单元，每个第二存储单元布置在所述多个第二交叉点中的一个处。
29.根据权利要求28所述的存储装置，其中，每个第二存储单元包括：
第三缓冲层，设置在第二导线和第三导线之间；
第二存储层，设置在第三缓冲层和第三导线之间，第二存储层包括第三材料层和第四材料层并具有电阻变化特性；
第四缓冲层，设置在第二存储层和第三导线之间。
30.根据权利要求29所述的存储装置，其中，每个第二存储单元还包括：
第二开关元件，设置在第二导线和第三缓冲层之间；
第二中间电极，设置在第二开关元件和第三缓冲层之间。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2010-0075982 | 2010-08-06 | ||
| KR1020100075982A KR20120021539A (ko) | 2010-08-06 | 2010-08-06 | 비휘발성 메모리요소 및 이를 포함하는 메모리소자 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102376886A true CN102376886A (zh) | 2012-03-14 |
Family
ID=44674233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011101534712A Pending CN102376886A (zh) | 2010-08-06 | 2011-06-01 | 非易失性存储元件及包括其的存储装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20120032132A1 (zh) |
| EP (1) | EP2416391A3 (zh) |
| KR (1) | KR20120021539A (zh) |
| CN (1) | CN102376886A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103280526A (zh) * | 2013-05-29 | 2013-09-04 | 北京大学 | 一种忆阻层及忆阻器 |
| CN104813472A (zh) * | 2012-12-21 | 2015-07-29 | 英特尔公司 | 具有增强稳定性的垂直自旋转移扭矩存储器(sttm)器件以及其形成方法 |
| CN105552219A (zh) * | 2015-12-10 | 2016-05-04 | 上海交通大学 | 具有自整流特性的rram存储单元结构及其制备方法 |
| CN107958955A (zh) * | 2017-10-13 | 2018-04-24 | 西安电子科技大学 | 用于改善电流过冲的叠层HfO2基阻变存储器及其制作方法 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5282176B1 (ja) * | 2011-10-12 | 2013-09-04 | パナソニック株式会社 | 不揮発性半導体記憶装置およびその製造方法 |
| US8921960B2 (en) | 2012-07-27 | 2014-12-30 | Hewlett-Packard Development Company, L.P. | Memristor cell structures for high density arrays |
| KR101929941B1 (ko) | 2012-08-10 | 2018-12-18 | 삼성전자 주식회사 | 저항 변화 물질 소자 및 이를 적용한 디바이스 |
| US20140077149A1 (en) * | 2012-09-14 | 2014-03-20 | Industrial Technology Research Institute | Resistance memory cell, resistance memory array and method of forming the same |
| WO2014194069A2 (en) | 2013-05-29 | 2014-12-04 | Shih-Yuan Wang | Resistive random-access memory formed without forming voltage |
| US9515262B2 (en) | 2013-05-29 | 2016-12-06 | Shih-Yuan Wang | Resistive random-access memory with implanted and radiated channels |
| US9728584B2 (en) | 2013-06-11 | 2017-08-08 | Micron Technology, Inc. | Three dimensional memory array with select device |
| KR102074942B1 (ko) | 2013-07-29 | 2020-02-10 | 삼성전자 주식회사 | 비휘발성 메모리 트랜지스터 및 이를 포함하는 소자 |
| US8981334B1 (en) * | 2013-11-01 | 2015-03-17 | Micron Technology, Inc. | Memory cells having regions containing one or both of carbon and boron |
| KR101956795B1 (ko) * | 2013-11-15 | 2019-03-13 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
| FR3031416B1 (fr) | 2015-01-06 | 2018-09-07 | Commissariat Energie Atomique | Cellule memoire non volatile resistive et son procede de fabrication |
| US10497871B2 (en) * | 2015-12-26 | 2019-12-03 | Intel Corporation | High retention resistive random access memory |
| WO2018009155A1 (en) * | 2016-07-02 | 2018-01-11 | Intel Corporation | Rram devices having a bottom oxygen exchange layer and their methods of fabrication |
| US9793323B1 (en) * | 2016-07-11 | 2017-10-17 | Macronix International Co., Ltd. | Phase change memory with high endurance |
| KR20180064084A (ko) * | 2016-12-05 | 2018-06-14 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090020740A1 (en) * | 2007-07-20 | 2009-01-22 | Macronix International Co., Ltd. | Resistive memory structure with buffer layer |
| WO2010004705A1 (ja) * | 2008-07-11 | 2010-01-14 | パナソニック株式会社 | 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置 |
| US20100038791A1 (en) * | 2008-08-12 | 2010-02-18 | Industrial Technology Research Institute | Resistive random access memory and method for fabricating the same |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101275800B1 (ko) * | 2006-04-28 | 2013-06-18 | 삼성전자주식회사 | 가변 저항 물질을 포함하는 비휘발성 메모리 소자 |
| EP2063467B1 (en) * | 2007-06-05 | 2011-05-04 | Panasonic Corporation | Nonvolatile storage element, its manufacturing method, and nonvolatile semiconductor device using the nonvolatile storage element |
| JP2010165950A (ja) * | 2009-01-16 | 2010-07-29 | Toshiba Corp | 不揮発性半導体メモリ及びその製造方法 |
-
2010
- 2010-08-06 KR KR1020100075982A patent/KR20120021539A/ko not_active Application Discontinuation
-
2011
- 2011-06-01 CN CN2011101534712A patent/CN102376886A/zh active Pending
- 2011-08-05 US US13/204,138 patent/US20120032132A1/en not_active Abandoned
- 2011-08-05 EP EP11176721A patent/EP2416391A3/en not_active Withdrawn
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090020740A1 (en) * | 2007-07-20 | 2009-01-22 | Macronix International Co., Ltd. | Resistive memory structure with buffer layer |
| WO2010004705A1 (ja) * | 2008-07-11 | 2010-01-14 | パナソニック株式会社 | 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置 |
| US20100038791A1 (en) * | 2008-08-12 | 2010-02-18 | Industrial Technology Research Institute | Resistive random access memory and method for fabricating the same |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104813472A (zh) * | 2012-12-21 | 2015-07-29 | 英特尔公司 | 具有增强稳定性的垂直自旋转移扭矩存储器(sttm)器件以及其形成方法 |
| US9882123B2 (en) | 2012-12-21 | 2018-01-30 | Intel Corporation | Perpendicular spin transfer torque memory (STTM) device with enhanced stability and method to form same |
| CN103280526A (zh) * | 2013-05-29 | 2013-09-04 | 北京大学 | 一种忆阻层及忆阻器 |
| CN103280526B (zh) * | 2013-05-29 | 2015-03-11 | 北京大学 | 一种忆阻层及忆阻器 |
| CN105552219A (zh) * | 2015-12-10 | 2016-05-04 | 上海交通大学 | 具有自整流特性的rram存储单元结构及其制备方法 |
| CN105552219B (zh) * | 2015-12-10 | 2019-02-01 | 上海交通大学 | 具有自整流特性的rram存储单元结构及其制备方法 |
| CN107958955A (zh) * | 2017-10-13 | 2018-04-24 | 西安电子科技大学 | 用于改善电流过冲的叠层HfO2基阻变存储器及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2416391A3 (en) | 2013-01-23 |
| EP2416391A2 (en) | 2012-02-08 |
| US20120032132A1 (en) | 2012-02-09 |
| KR20120021539A (ko) | 2012-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102376886A (zh) | 非易失性存储元件及包括其的存储装置 | |
| CN102386325A (zh) | 非易失性存储元件和包括该非易失性存储元件的存储装置 | |
| CN103107283A (zh) | 非易失性存储元件及包括该非易失性存储元件的存储装置 | |
| CN102347443A (zh) | 非易失性存储元件和包括其的存储装置 | |
| US8890109B2 (en) | Resistive random access memory access cells having thermally isolating structures | |
| US9076523B2 (en) | Methods of manufacturing embedded bipolar switching resistive memory | |
| CN102832337A (zh) | 多位存储元件、存储装置及其制造方法 | |
| CN102956822A (zh) | 非易失性存储元件及包括该非易失性存储元件的存储装置 | |
| CN104303301A (zh) | 切换装置结构及方法 | |
| KR20140021795A (ko) | 저항 변화 물질 소자 및 이를 적용한 디바이스 | |
| KR20140146005A (ko) | 자기 정류 ｒｒａｍ 소자 | |
| KR20140069663A (ko) | 가변 저항 메모리 장치 및 그 제조 방법 | |
| US8981327B1 (en) | Carbon-doped silicon based selector element | |
| US20150137062A1 (en) | Mimcaps with quantum wells as selector elements for crossbar memory arrays | |
| US8860002B2 (en) | Limited maximum fields of electrode-switching layer interfaces in Re-RAM cells | |
| US20130256625A1 (en) | Variable resistance memory device | |
| US9443906B2 (en) | TiOx based selector element | |
| US9153778B2 (en) | Resistive switching devices and memory devices including the same | |
| US9246092B1 (en) | Tunneling barrier creation in MSM stack as a selector device for non-volatile memory application | |
| US9012878B1 (en) | MoOx based selector element | |
| US9236124B2 (en) | Nonvolatile memory device | |
| US8975610B1 (en) | Silicon based selector element | |
| US20150179934A1 (en) | ZrOx/STO/ZrOx Based Selector Element | |
| WO2016182562A1 (en) | Non-volatile resistance memory devices including a volatile selector |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20120314 |