CN102832337A - 多位存储元件、存储装置及其制造方法 - Google Patents

多位存储元件、存储装置及其制造方法 Download PDF

Info

Publication number
CN102832337A
CN102832337A CN2012101134644A CN201210113464A CN102832337A CN 102832337 A CN102832337 A CN 102832337A CN 2012101134644 A CN2012101134644 A CN 2012101134644A CN 201210113464 A CN201210113464 A CN 201210113464A CN 102832337 A CN102832337 A CN 102832337A
Authority
CN
China
Prior art keywords
layer
material layer
oxide
electrode
storage device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012101134644A
Other languages
English (en)
Inventor
李昌范
金昌桢
金英培
李明宰
李东洙
张晚
李承烈
金京旻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN102832337A publication Critical patent/CN102832337A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H10N70/046—Modification of switching materials after formation, e.g. doping by diffusion, e.g. photo-dissolution
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供多位存储元件、包括多位存储元件的存储装置及其制造方法。所述存储元件可包括存储层和为存储层提供多位存储特性的辅助层。存储层可具有包括第一材料层和第二材料层的多层结构，并可因第一材料层和第二材料层之间的离子物种的移动而具有电阻变化特性。第一材料层可为供氧层，而第二材料层可为氧交换层。辅助层可包含氧化物。例如，辅助层可包含氧化硅层。可用金属至少部分地掺杂辅助层和/或存储层。例如，所述金属可以是钨。

Description

多位存储元件、存储装置及其制造方法
本申请要求于2011年6月16日在韩国知识产权局提交的第10-2011-0058644号韩国专利申请的权益，其公开通过引用全部包含于此。
技术领域
本公开涉及多位(multi-bit)存储元件、包括多位存储元件的存储装置及其制造方法。
背景技术
非易失性存储装置的示例包括电阻随机存取存储器(RRAM)、磁随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)、相变随机存取存储器(PRAM)等。在它们之中，RRAM为基于材料的电阻变化存储数据的电阻式存储装置。在RRAM中，当施加到电阻变化材料的电压大于或等于设定电压时，电阻变化材料的电阻从高电阻状态变为低电阻状态(也称为“ON状态”)。当施加到电阻变化材料的电压大于或等于复位电压时，电阻变化材料的电阻转换回高电阻状态(也称为“OFF状态”)。
通常，电阻式存储装置包括存储节点和开关器件。存储节点具有电阻变化材料层。开关器件电连接到存储节点并控制对存储节点的信号存取。
对诸如上述电阻式存储装置的各种非易失性存储装置的高密度和高性能的需要正持续增加。
发明内容
提供的是具有多位存储特性的存储元件。
提供的是可以以低电压操作的存储元件。
提供的是包括所述存储元件的存储装置。
提供的是制造所述存储元件和所述存储装置的方法。
附加的方面将部分地在下面的描述中阐述，部分地通过说明将是明显的，或者可通过对给出的实施例实践而明了。
根据本发明的一方面，一种存储元件包括：第一电极；第二电极，与第一电极分隔开；存储层，位于第一电极和第二电极之间；辅助层，位于存储层与第一电极和第二电极中的一个电极之间，辅助层为存储层提供多位存储特性。
存储层可包括第一材料层和第二材料层，存储层可因第一材料层和第二材料层之间的离子物种的移动而具有电阻变化特性。
第一材料层可为供氧层，第二材料层可为氧交换层。
第一材料层可包括第一金属氧化物。
第一金属氧化物可包括钽(Ta)氧化物、锆(Zr)氧化物、氧化钇稳定氧化锆(YSZ)、钛(Ti)氧化物、铪(Hf)氧化物、锰(Mn)氧化物、镁(Mg)氧化物和它们的混合物中的至少一种。
例如，第一金属氧化物可包括TaOx(这里，0＜x＜2.5)。
第二材料层可包括第二金属氧化物，所述第二金属氧化物与第一金属氧化物同族或不同族。
第二金属氧化物可包括钽(Ta)氧化物、锆(Zr)氧化物、氧化钇稳定氧化锆(YSZ)、钛(Ti)氧化物、铪(Hf)氧化物、锰(Mn)氧化物、镁(Mg)氧化物和它们的混合物中的至少一种。
第二材料层的氧浓度可高于第一材料层的氧浓度。
第一材料层可位于第一电极和第二电极之间，第二材料层可位于第一材料层和第二电极之间，辅助层可位于第二材料层和第二电极之间。
辅助层可包括氧化物。
辅助层可为氧化硅层。
辅助层可具有小于或等于大约10nm的厚度。
可用诸如钨(W)的金属掺杂辅助层。
可用诸如钨(W)的金属掺杂存储层的至少一部分。
所述存储元件还可包括位于第一电极和存储层之间的缓冲层。
缓冲层可包括使第一电极和存储层之间的势垒增加的材料。
根据本发明的另一方面，一种存储装置包括上面描述的存储元件。
存储装置还可包括连接到存储元件的开关元件。
根据本发明的另一方面，一种存储装置包括：多条第一导线，彼此平行；多条第二导线，彼此平行并与所述多条第一导线交叉以形成多个第一交叉点；多个存储单元，每个存储单元布置在第一交叉点中的一个处，其中，每个存储单元包括存储层和辅助电阻层，存储位于第一导线和第二导线之间，存储层具有多位存储特性，辅助电阻层位于存储层与第一导线和第二导线中的一条导线之间。
每个存储单元还可包括：开关元件，位于存储层和第二导线之间；中间电极，位于存储层和开关元件之间。
辅助电阻层可位于存储层和中间电极之间。
存储层可包括第一材料层和第二材料层，存储层可因第一材料层和第二材料层之间的离子物种的移动而具有电阻变化特性。
第一材料层可为供氧层，第二材料层可为氧交换层。
第一材料层可包括第一金属氧化物，第二材料层可包括第二金属氧化物，所述第二金属氧化物与第一金属氧化物同族或不同族。
第一材料层可包括钽(Ta)氧化物、锆(Zr)氧化物、氧化钇稳定氧化锆(YSZ)、钛(Ti)氧化物、铪(Hf)氧化物、锰(Mn)氧化物、镁(Mg)氧化物和它们的混合物中的至少一种。
例如，第一金属氧化物可包括TaOx(这里，0＜x＜2.5)。
第二金属氧化物可包含Ta氧化物、Zr氧化物、氧化钇稳定氧化锆(YSZ)、Ti氧化物、Hf氧化物、Mn氧化物、Mg氧化物和它们的混合物中的至少一种。
辅助电阻层可包括氧化物。
辅助电阻层可为氧化硅层。
辅助电阻层可具有小于或等于大约10nm的厚度。
可用诸如钨(W)的金属掺杂辅助电阻层。
可用诸如钨(W)的金属掺杂存储层的至少一部分。
每个存储单元还可包括位于第一导线和存储层之间的缓冲层。
缓冲层可包含Al氧化物、Si氧化物、Si氧化物、Zr氧化物、Hf氧化物及它们的混合物中的至少一种。
每个存储单元可为第一存储单元，存储装置还可包括：多条第三导线，彼此平行并与第二导线交叉并形成多个第二交叉点；多个第二存储单元，每个第二存储单元位于第二交叉点中的一个处。
每个第二存储单元可具有第一存储单元的倒置结构和与第一存储单元相同的结构中的一种结构。
根据本发明的另一方面，一种制造存储装置的方法包括以下步骤：形成第一电极；在第一电极上形成存储层；形成为存储层提供多位存储特性的辅助层；在存储层上形成第二电极。
形成存储层的步骤可包括：在第一电极上形成第一材料层；在第一材料层上形成第二材料层，其中，存储层可因第一材料层和第二材料层之间的离子物种的移动而具有电阻变化特性。
第一材料层可为供氧层，第二材料层可为氧交换层。
辅助层可包括氧化物。
辅助层可包括氧化硅。
所述方法还可包括用诸如钨(W)的金属掺杂辅助层的至少一部分。
所述方法还可包括用诸如钨(W)的金属掺杂存储层的至少一部分。
所述方法还可包括在第一电极和存储层之间形成缓冲层。
所述方法还可包括形成可以电连接到存储层的开关元件。
附图说明
通过下面结合附图对实施例的描述，这些和/或其它方面将会变得明显并更容易理解，其中：
图1是根据本发明实施例的存储元件的剖视图；
图2A和图2B是用来描述根据本发明实施例的存储元件的电阻变化机理的剖视图；
图3是根据本发明另一实施例的存储元件的剖视图；
图4是示出根据开关条件的根据本发明实施例的存储元件的ON和OFF电流变化的曲线图；
图5是示出了根据依开关条件的开关操作的次数的根据本发明另一实施例的存储元件的ON和OFF电流变化的曲线图；
图6是示出根据对比示例的ON和OFF电流相对于存储元件的开关操作的次数的曲线图；
图7是根据本发明实施例的包括存储元件的存储装置的透视图；
图8A至图8G是根据本发明实施例的示出制造存储装置的方法的剖视图；
图9A至图9G是根据本发明另一实施例的示出制造存储装置的方法的剖视图；
图10是示出指示根据获取时间的根据本发明实施例制造的存储元件的组成变化的二次离子质谱(SIMS)数据的曲线图。
具体实施方式
现在将参照示出了示例实施例的附图来更充分地描述多种示例实施例。
应该理解的是，当元件被称作“连接”或“结合”到另一元件时，该元件可以直接连接或结合到该另一元件，或者可以存在中间元件。相反，当元件被称作“直接连接”或“直接结合”到另一元件时，不存在中间元件。如在这里使用的，术语“和/或”包括一个或多个相关所列的项目的任意组合和所有组合。
应该理解的是，尽管在这里可使用术语“第一”、“第二”等来描述各个元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分并不受这些术语的限制。这些术语仅是用来将一个元件、组件、区域、层或部分与另一个元件、组件、区域、层或部分区分开来。因此，在不脱离示例实施例的教导的情况下，下面讨论的第一元件、组件、区域、层或部分可被命名为第二元件、组件、区域、层或部分。
在这里可使用空间相对术语，如“在...之下”、“在...下方”、“下面的”、“在...上方”、“上面的”等，用来容易地描述如图中所示的一个元件或特征与其它元件或特征的关系。应该理解的是，空间相对术语意在包含除了在附图中描述的方位之外的装置在使用或操作中的不同方位。例如，如果在附图中装置被翻转，则描述为“在”其它元件或特征“下方”或“之下”的元件随后将被定位为“在”其它元件或特征的“上方”。因此，示例性术语“在...下方”可包括“在...上方”和“在...下方”两种方位。所述装置可被另外定位(旋转90度或者在其它方位)，并相应地解释这里使用的空间相对描述符。
这里使用的术语仅为了描述实施例的目的，而不意图限制示例实施例。如这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。还将理解的是，当在本说明书中使用术语“包含”和/或“包括”时，说明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。
在此参照作为示例实施例的理想实施例(和中间结构)的示意性图示的剖视图来描述示例实施例。这样，预计会出现例如由制造技术和/或公差引起的图示的形状变化。因此，示例实施例不应该被解释为局限于在此示出的区域的具体形状，而应该包括例如由制造导致的形状上的偏差。例如，示出为矩形的注入区域在其边缘通常将具有倒圆的或曲线的特征和/或注入浓度的梯度，而不是从注入区域到非注入区域的二元变化。同样地，通过注入形成的掩埋区域可导致在掩埋区域和通过其发生注入的表面之间的区域中出现一定程度的注入。因此，在图中示出的区域实际上是示意性的，它们的形状并不意图示出装置的区域的实际形状，并且不意图限制示例实施例的范围。
除非另有定义，否则这里使用的所有术语(包括技术术语和科学术语)具有与示例实施例所属领域的普通技术人员所通常理解的意思相同的意思。应该进一步理解的是，除非这里明确定义，否则术语例如在通用的字典中定义的术语应该被解释为具有与相关领域的上下文中它们的意思相一致的意思，而不是以理想地或者过于正式的方式来解释它们的意思。
图1是根据本发明实施例的存储元件ME1的剖视图。
参照图1，根据本实施例的存储元件ME1可包括设置在第一电极E1和第二电极E2之间的存储层M1。存储层M1可具有多层结构。例如，存储层M1可具有由第一材料层10和第二材料层20构成的双层结构。存储层M1可以具有因第一材料层10和第二材料层20之间的离子物种(ionic specie)的运动而引起的电阻变化特性。随后将提供对其的详细描述。
辅助层A1可布置在存储层M1和第二电极E2之间，即，在第二材料层20和第二电极E2之间。辅助层A1可影响存储层M1的存储性能。详细地，辅助层A1可以是向存储层M1提供多位存储特性的层。换句话说，存储层M1可由于辅助层A1而具有多位存储特性。随后将详细描述通过辅助层A1引入的多位存储特性。可以在存储层M1和第一电极E1之间(即，在第一材料层10和第一电极E1之间)布置缓冲层B1。缓冲层B1可以改善存储元件ME1的可靠性、再现性和稳定性。随后还将提供对其的详细描述。
在下文中，将更详细地描述根据本实施例的存储元件ME1。
存储层M1的第一材料层10可以由第一金属氧化物形成。例如，第一材料层10可以包括Ta氧化物、Zr氧化物、氧化钇稳定氧化锆(YSZ)、Ti氧化物、Hf氧化物、Mn氧化物、Mg氧化物和它们的混合物中的至少一种。在第一金属氧化物包括Ta氧化物的情况下，第一金属氧化物可以是TaOx(这里，0＜x＜2.5或0.5≤x≤2.0)。氧离子和/或氧空位可以存在于第一材料层10中。相对于第二材料层20，第一材料层10可以起到供氧层(或氧储存层)的作用。第一材料层10的厚度可以为大约1nm至大约100nm，例如，大约5nm至大约50nm。
第二材料层20可以与第一材料层10交换氧离子和/或氧空位，并且可以诱发存储层M1的电阻变化。关于这点，第二材料层20可以称作氧交换层。第二材料层20可以由与第一金属氧化物同族或不同族的第二金属氧化物形成。例如，第二金属氧化物可以包含Ta氧化物、Zr氧化物、YSZ、Ti氧化物、Hf氧化物、Mn氧化物、Mg氧化物和它们的混合物中的至少一种。第二金属氧化物可以具有化学计量组成或与化学计量组成相近的组成。例如，当第二金属氧化物包括Ta氧化物时，Ta氧化物可以是Ta2O5层或者组成与Ta2O5接近的层。与第一材料层10相似，第二材料层20可以包括氧离子和/或氧空位。第二材料层20的氧迁移率(或氧扩散率)可以等于或大于第一材料层10的氧迁移率(或氧扩散率)。第二材料层20的电阻率可以不同于第一材料层10的电阻率。例如，第二材料层20的电阻率可以大于第一材料层10的电阻率。在第二材料层20中形成电流通路时的ON状态下，可以通过第一材料层10的电阻来确定存储层M1的电阻。在第二材料层20中不存在电流通路的OFF状态下，可以通过第二材料层20的电阻来确定存储层M1的电阻。第二材料层20的氧浓度可以高于第一材料层10的氧浓度。然而，在一些情况下，第二材料层20的氧浓度可以不高于第一材料层10的氧浓度。在第二材料层20由与第一材料层10相同的金属氧化物形成的情况下，第二材料层20的氧浓度可以高于第一材料层10的氧浓度。然而，在第二材料层20由与第一材料层10的金属氧化物不同的金属氧化物形成的情况下，第二材料层20的氧浓度不必高于第一材料层10的氧浓度。第二材料层20的厚度可以为大约1nm至大约50nm，例如，大约5nm至大约20nm。第二材料层20的厚度可以小于第一材料层10的厚度。根据第二材料层20(即氧交换层)的材料性质，存储元件ME1的电阻变化特性(例如开关速度、ON/OFF比等)可以变化。
辅助层A1可以是电阻层。换句话说，辅助层A1可以是包含预定电阻材料的层。此外，辅助层A1可包含接触存储层M1并诱发存储层M1的性质(存储特性)的预定改变的材料。例如，辅助层A1可包含氧化物。详细地，辅助层A1可包含氧化硅。在这种情况下，辅助层A1可以是SiOx层(这里，0＜x≤2)。辅助层A1可为存储层M1提供多位存储特性。在未设置辅助层A1的情况下，存储层M1可具有单位(single-bit)存储特性，当设置辅助层A1时，存储层M1可表现出多位存储特性。换句话说，辅助层A1可以起到使存储层M1具有多位存储特性的作用。辅助层A1可具有合适的厚度以允许电流流动。例如，辅助层A1的厚度可小于或等于大约10nm。在辅助层A1具有过大的厚度的情况下，辅助层A1的绝缘性质可能不期望地增大。
缓冲层B1可以改善存储层M1的电阻变化特性的可靠性、再现性、稳定性等。缓冲层B1可以包括原子间结合能大于存储层M1的材料的原子间结合能的材料。换句话说，缓冲层B1的原子间结合能可以大于第一材料层10的原子间(例如，Ta-O)结合能。换言之，在结合能方面，缓冲层B1可以由比存储层M1的材料更为稳定的材料形成。此外，缓冲层B1可以包含增大第一电极E1和存储层M1之间的势垒的材料。换言之，缓冲层B1和第一电极E1之间的导带偏移可以大于第一材料层10和第一电极E1之间的导带偏移。换言之，缓冲层B1可以由抑制第一电极E1和第一材料层10之间的过多电流流动的材料形成。为了获得类似的效果，缓冲层B1可以包含电阻率高于存储层M1的电阻率的材料。例如，缓冲层B1可以包含AlOx、SiOx、SiNx、ZrOx、HfOx和它们的混合物中的至少一种。缓冲层B1可以具有化学计量组成或可以不具有化学计量组成。缓冲层B1可以具有合适的组成和厚度，以用作缓冲件并允许电流流动。例如，缓冲层B1的厚度可以小于或等于大约10nm。如果缓冲层B1具有化学计量组成，则缓冲层B1的厚度可以小于或等于大约5nm。当缓冲层B1具有过大的厚度时，会不期望地提高缓冲层B1的绝缘性质。因此，如上所述，可以将缓冲层B1形成为厚度小于或等于大约10nm。
辅助层A1不仅可如上所述地诱发多位存储特性，而且还可起到类似缓冲层B1的作用。换言之，辅助层A1可抑制存储层M1和第二电极E2之间的过量的电流流动和不期望的物理/化学反应。在这点上，辅助层A1也可被认为是“缓冲层”。然而，在本实施例中，如上所述，辅助层A1基本上是为存储层M1提供多位存储特性的层，作为缓冲层的功能是可选的。
第一电极E1可以由诸如W、Ni、Al、Ti、Ta、TiN、TiW、TaN等的贱金属形成，或者由诸如氧化铟锌(IZO)、氧化铟锡(ITO)等的导电氧化物形成。在当前实施例中，由于设置了缓冲层B1，所以无需形成昂贵贵金属的第一电极E1就可以获得稳定的存储性能。在第一电极E1由具有低反应性的昂贵贵金属形成的情况下，缓冲层B1可以不是必需的，但是制造成本上升。此外，即使第一电极E1由贵金属形成，也可能难以获得电阻变化特性的再现性/稳定性。根据当前实施例，由于使用了缓冲层B1，所以即使第一电极E1由低价材料形成，也可以易于获得电阻变化特性的再现性/稳定性。然而，当前实施例不限于此。如果需要，第一电极E1可以由诸如Ir、Ru、Pd、Au、Pt等的贵金属或者诸如IrO2的金属氧化物形成。因此，第一电极E1可以包含从由W、Ni、Al、Ti、Ta、TiN、TiW、TaN、IZO、ITO、Ir、Ru、Pd、Au、Pt和IrO2组成的组中选择的至少一种。此外，虽然在此没有陈述，但是第一电极E1可以由通常在半导体装置中使用的各种电极材料中的任意材料形成。
与第一电极E1类似，第二电极E2可以由各种材料中的任意材料形成。例如，第二电极E2可由诸如Ir、Ru、Pd、Au和Pt的贵金属、诸如IrO2的金属氧化物、诸如W、Ni、Al、Ti、Ta、TiN、TiW和TaN的非贵金属(即，贱金属)、或者诸如IZO和ITO的导电氧化物形成。由于设置在第二电极E2和存储层M1之间的辅助层A1可用作缓冲层，因此可在不用昂贵的贵金属形成第二电极E2的情况下获得稳定的存储性能。然而，构成第二电极E2的材料不限于上述材料。
在下文中，参照图2A和图2B来详细地描述存储元件ME1的电阻变化机理。
如图2A中所示，在正(+)电压被施加到第一电极E1且负(-)电压被施加到第二电极E2的设定操作过程中，氧空位从第一材料层10移动到第二材料层20，因此可以在第二材料层20中形成电流通路(未示出)。结果，存储层M1的电阻可以减小。换言之，存储层M1可以从OFF状态切换到ON状态。在设定操作中，氧离子可以沿与氧空位移动的方向相反的方向移动，即，沿从第二材料层20到第一材料层10的方向移动。
如图2B所示，在向第一电极E1施加负(-)电压并且向第二电极E2施加正(+)电压的复位操作期间，氧空位从第二材料层20移动到第一材料层10，即，氧离子从第一材料层10移动到第二材料层20，因此，在第二材料层20中形成的电流通路会断开。结果，存储层M1的电阻可以增大。换言之，存储层M1可以从ON状态切换到OFF状态。
如上所述，辅助层A1可为存储层M1提供多位存储特性。换言之，通过辅助层A1可将存储层M1的电阻状态分为多个状态，例如，四个或更多个状态。将参照图4至图6更详细地描述辅助层A1的作用。
缓冲层B1可以改善在设定/复位操作过程中存储元件ME1电阻变化特性的稳定性、可靠性和再现性。在不设置缓冲层B 1的情况下，在设定/复位操作过程中影响电阻变化的氧离子和/或氧空位会朝着第一电极E1移动并与第一电极E1发生物理/化学反应，或者存储层M1自身可与第一电极E1发生物理/化学反应。结果，可能存在电阻变化特性的稳定性、可靠性和再现性方面的问题。例如，第一电极E1和存储层M1之间的电流可能迅速且不期望地增大。此外，由于存储层M1和第一电极E1之间的反应，可能在存储层M1和第一电极E1之间形成不期望的材料层，因此，电阻变化特性可能劣化。在第一电极E1由低价非贵金属形成的情况下，问题可能会更为严重。此外，ON状态和OFF状态之间的重复的开关操作可能增加上述那些问题的可能性。当TaOx层用作电阻变化材料时，电阻变化特性会根据TaOx层的形成方法、沉积条件和氧的含量而发生显著的变化，因此难以确保电阻变化特性的再现性和稳定性。然而，根据本发明的示例性实施例，通过在第一电极E1和存储层M1之间形成缓冲层B1，可抑制/防止前述问题，同时改善/确保了电阻变化特性的稳定性、可靠性和再现性。具体地讲，缓冲层B1可用来抑制/防止在初始设定操作(即，形成操作)过程中第一电极E1与第一材料层10之间的化学反应和第一电极E1与第一材料层10的离子物种之间的化学反应。此外，缓冲层B1可以防止在形成第一材料层10的过程中第一材料层10和第一电极E1相互反应。通过引入缓冲层B1，第一电极E1不仅可以由贵金属形成，而且可以由低价非贵金属或导电氧化物形成。实际上可能难以在不形成缓冲层B 1的情况下由具有高反应性的非贵金属或者导电氧化物形成第一电极E1。对第一电极E1使用贵金属会增加制造成本，并且还会对存储元件的制造工艺设置一些限制。当第一电极E1由非贵金属或导电氧化物代替贵金属形成时，可以降低制造成本，并且还在制造工艺方面有着进一步的优点。
在一些情况下，辅助层A1还可起到与缓冲层B1相似的作用。在这种情况下，辅助层A1可防止第二电极E2与第二材料层20之间及第二电极E2与第二材料层20的离子物种之间的化学反应。例如，辅助层A1可抑制/防止在设定操作期间过量的氧空位朝第二电极E2移动。然而，辅助层A1作为缓冲层的功能是可选的。根据构成第二电极E2的材料，辅助层A1可不用作缓冲层。
在图1示出的结构中，辅助层A1和存储层M1中的至少一个可用金属掺杂。其示例示出在图3中。
参照图3，辅助层A1′可用预定金属掺杂。此外，第二材料层20′的至少一部分可用预定金属掺杂。例如，辅助层A1′和第二材料层20′可用钨(W)掺杂。如此，在辅助层A1′与第二材料层20’的至少一部分用金属(例如W)掺杂的情况下，可降低存储元件ME1′的操作电压。原因可能是由于辅助层A1′和存储层M1′掺杂有金属(例如W)，辅助层A1′和存储层M1′的电阻降低。如果存储元件ME1′的操作电压降低，则存储元件ME1′的功耗可降低。
尽管图3示出了辅助层A1′和第二材料层20′用金属掺杂的情况，但其仅是示例。在其它实施例中，可以用金属仅掺杂辅助层A1′和第二材料层20′中的一个。可选地，第一材料层10的至少一部分可用金属掺杂。除了钨(W)之外的各种材料可用作掺杂金属。
图4是示出根据开关条件的根据本发明实施例的存储元件的ON和OFF电流变化的曲线图。用于获取图4中示出的结果的存储元件具有W/Al2O3/TaOx/Ta2O5/SiOx/Pt的结构。换言之，存储元件具有图1中示出的结构，其中，第一电极E1、缓冲层B1、第一材料层10、第二材料层20、辅助层A1和第二电极E2分别由W、Al2O3、TaOx、Ta2O5、SiOx和Pt形成。通过将复位电压设置为3.5V、4.5V、5.5V、6.5V和7.5V来测量ON/OFF电流的变化。设定电压为-3.5V，施加每个电压脉冲的时间周期(脉冲宽度)为100ns。在图4中，高电流水平I1指示ON电流水平，而低电流水平I2指示OFF电流水平。
如图4中所示，根据开关条件OFF电流水平改变。换言之，根据复位电压的强度，出现多种OFF电流水平。这意味着存储元件的电阻状态根据开关条件可改变。这里，存储元件的电阻状态可以有四种或更多种。换言之，存储元件可具有分别与数据“00”、“01”、“10”和“11”对应的四种或更多种电阻状态。例如，ON电流水平可对应于数据“00”，在复位电压为3.5V的情况下OFF电流水平可对应于数据“01”，在复位电压为4.5V的情况下OFF电流水平可对应于数据“10”，在复位电压为6.5V的情况下OFF电流水平可对应于数据“11”。因此，根据本实施例的存储元件可具有多位存储特性。上述的电流水平和数据之间的对应仅是示例并可以改变。
图5是示出了根据每开关条件的开关操作的次数的根据本发明另一实施例的存储元件的ON和OFF电流变化的曲线图。用于获取图5中示出的结果的存储元件具有W/Al2O3/TaOx/Ta2O5/SiOx/Pt的结构。换言之，存储元件具有图3中示出的结构，其中，第一电极E1、缓冲层B1、第一材料层10、第二材料层20′、辅助层A1′和第二电极E2分别由W、Al2O3、TaOx、Ta2O5、SiOx和Pt形成。这里，用作第二材料层20′的Ta2O5层和用作辅助层A1′的SiOx层掺杂有钨(W)。通过利用复位电压3.5V、3.7V和4.1V重复地执行存储元件的开关操作达104次来测量ON/OFF电流的改变。第一曲线G1指示ON电流，第二曲线G2指示在复位电压为3.5V的情况下的OFF电流，第三曲线G3指示在复位电压为3.7V的情况下的OFF电流，第四曲线G4指示在复位电压为4.1V的情况下的OFF电流。
如图5所示，四条曲线(即第一至第四曲线G1至G4)的电流水平显示了清楚的区别且彼此没有重叠。因此，即使开关操作(即ON/OFF操作)重复地执行了104次，也稳定地保持了存储元件的多位存储特性。这里，第一曲线G1可对应于数据“00”、第二曲线G2可对应于数据“01”、第三曲线G3可对应于数据“10”、第四曲线G4可对应于数据“11”。如此，根据本实施例的存储元件可具有可被持续保持的多位存储特性。
比较图4和图5，需要大约4.5V的复位电压以获取图4中的大约10-6A的电流水平，而需要小于或等于3.7V的复位电压以获取图5中的大约10-6A的电流水平。因此，图5中的存储元件的操作电压低于图4中的存储元件的操作电压。与图4中的存储元件相比，在图5中的存储元件中，用金属(W)掺杂第二材料层20′和辅助层A1′，因此，清楚的是，由于掺杂的金属，可以降低操作电压。
图6是示出相对于根据对比示例的存储元件的开关操作的次数ON和OFF电流变化的曲线图。用于获取图6中示出的结果的存储元件具有W/Al2O3/TaOx/Ta2O5/Pt的结构。换言之，除了根据对比示例的存储元件不具有辅助层(SiOx层)之外，根据对比示例的存储元件与图4中的存储元件相同。在图6中，第一曲线G11指示ON电流，而第二曲线G22指示OFF电流。
如图6所示，根据对比示例的存储元件(即，不具有根据本发明实施例的辅助层的存储元件)仅具有两个电阻状态。换言之，根据对比示例的存储元件具有单位存储特性。
参照图4至图6，根据本发明实施例的存储元件因辅助层而可具有多位存储特性，并且可持续地保持多位存储特性。此外，如果用金属(例如W)掺杂辅助层与存储层的至少一部分，则可降低存储元件的操作电压。
如上所述，根据本发明实施例的存储元件可应用于具有各种结构的存储装置。这里，存储装置还可包括连接到存储元件的开关装置。
图7是根据本发明实施例的包括存储元件的存储装置的透视图。图7中示出的存储装置为交叉点电阻式存储装置。
参照图7，可以布置沿第一方向(例如，x轴方向)彼此平行地形成的多条第一导线W10。可以布置沿与第一导线W10交叉的方向(例如，y轴方向)形成的多条第二导线W20。第一堆叠结构(第一存储单元)SS1可布置在第一导线W10和第二导线W20彼此交叉的点处。第一堆叠结构SS1可以包括按所述顺序堆叠在第一导线W10上的第一缓冲层B10、第一存储层M10、第一辅助层A10、第一中间电极N10和第一开关元件S10。第一存储层M10可包括第一材料层11和第二材料层22。在第一堆叠结构SS1中，包括B10+M10+A10的下结构和包括S10的上结构的位置可以围绕第一中间电极N10进行转换。第一缓冲层B10、第一存储层M10和第一辅助层A10可以分别对应于图1中的缓冲层B1、存储层M1和辅助层A1，或者可以分别对应于图3中的缓冲层B 1、存储层M1′和辅助层A1′。第一开关元件S10可以由双向二极管、阈值开关器件、变阻器等形成。在第一开关元件S10是双向二极管的情况下，该双向二极管可以是氧化物二极管。在使用硅二极管的情况下，需要在大约800℃的相对高的温度下形成该硅二极管，因此，在选择基底时存在着限制。此外，也可能发生由于高温造成的各种问题。因此，通过使用易于在室温下形成的氧化物层形成第一开关元件S10，可以获得各种优点。然而，本发明不限于此。如果期望，第一开关元件S10可以由硅或者各种其它材料中的任一种来形成。第一导线W10和第一中间电极N10可以分别对应于图1中的第一电极E1和第二电极E2。第二导线W20可以由与第一导线W10的材料相同的材料形成，或者可以不由与第一导线W10的材料相同的材料形成。
多条第三导线W30还可以设置在与第二导线W20的顶表面隔开的预定空间处。第三导线W30可以与第二导线W20交叉，并且可以布置成彼此隔开相同的间隔。第二堆叠结构(第二存储单元)SS2可布置在第二导线W20和第三导线W30彼此交叉的点处。第二堆叠结构SS2可以具有第一堆叠结构SS1的倒置结构或与第一堆叠结构SS1的结构相同的结构。这里，示出了第二堆叠结构SS2具有第一堆叠结构SS1的倒置结构的情况。详细地，第二堆叠结构SS2可以包括按所述顺序堆叠在第二导线W20上的第二开关元件S20、第二中间电极N20、第二辅助层A20、第二存储层M20和第二缓冲层B20。第二存储层M20可包括第三材料层33和第四材料层44。第三材料层33和第四材料层44可分别为与第二材料层22和第一材料层11相同的层。第二开关元件S20可以具有第一开关元件S10的倒置结构，或者可以具有与第一开关元件S10的堆叠结构相同的堆叠结构。换言之，第二开关元件S20的开关方向可以与第一开关元件S10的开关方向相反或相同。第二缓冲层B20可以是与第一缓冲层B10相同的材料层。在第二堆叠结构SS2中，包括S20的下结构和包括A20+M20+B20的上结构的位置可以围绕第二中间电极N20进行转换。第三导线W30和第二中间电极N20可以分别对应于图1中的第一电极E1和第二电极E2，或者可以分别对应于第二电极E2和第一电极E1。
虽然在图7中第一堆叠结构SS1和第二堆叠结构SS2示出为圆柱形形状，但是第一堆叠结构SS1和第二堆叠结构SS2可以具有其它各种形状。例如，第一堆叠结构SS1和第二堆叠结构SS2可以具有方柱形形状或宽度向下增加的柱状。第一堆叠结构SS1和第二堆叠结构SS2可以具有不对称形状，作为示例，第一堆叠结构和/或第二堆叠结构可具有横截面积大于由相邻导线(例如W10和W20或者W20和W30)形成的交叉点的面积的截面。第一堆叠结构和/或第二堆叠结构也可具有中心偏离由相邻导线形成的交叉点的中心的部分。在本发明的精神和范围内，图7中示出的存储装置的形成可进一步修改。
虽然未示出，但是图7中示出的电阻式存储装置还可以在第三导线W30上包括与包括第一堆叠结构SS1和第二导线W20的堆叠结构相同的堆叠结构。
可选择地，根据本发明实施例的电阻式存储装置可以在第三导线W30上包括至少一组堆叠结构，所述至少一组堆叠结构与包括第一堆叠结构SS1、第二导线W20、第二堆叠结构SS20和第三导线W30的堆叠结构相同。
可选择地，根据本发明实施例的电阻式存储装置可以在第三导线W30上包括至少一组堆叠结构，所述至少一组堆叠结构与包括顺序堆叠的第一堆叠结构SS1、第二导线W20、第二堆叠结构SS2、第三导线W30、第一堆叠结构SS1和第二导线W20的堆叠结构相同。
在图7中示出的存储装置中，第一存储层M10由于第一辅助层A10可具有多位存储特性，第二存储层M20由于第二辅助层A20可具有多位存储特性。其原因为上面参照图1至图6所描述的，因此，省略了对其的详细描述。此外，在第一存储层M10和/或第一辅助层A10的至少一部分用金属(例如W)掺杂的情况下，可降低第一存储层M10的操作电压。在相同的方面，在第二存储层M20和/或第二辅助层A20的至少一部分用金属掺杂的情况下，可降低第二存储层M20的操作电压。由于上面参照图4和图5描述了由于掺杂的金属降低操作电压，因此省略了对其的详细描述。
因此，根据本发明实施例的存储装置具有多位存储特性，因此，可以容易地增加每单位面积存储的信息的量。换言之，根据本发明实施例的存储装置可适于实现高度集成的存储装置。在通过减小存储装置的线宽度的减小尺寸的方法中，由于工艺局限性，在改善存储装置的集成度方面存在各种困难。然而，正如在本发明的实施例中，如果将多位数据存储在单个存储单元中，则每单位面积存储的信息的量可以是单位存储器的两倍或更多。因此，本发明的实施例可适于提高存储装置的集成度。
以下，描述根据本发明实施例的制造存储元件的方法和包括存储元件的存储装置。
图8A至图8G是根据本发明实施例的示出制造存储装置的方法的剖视图。
参照图8A，可在基底SUB11上形成第一导线W11。第一导线W11可具有线形。尽管未示出，但是还可在基底SUB11上围绕第一导线W11形成与第一导线W11高度相同的绝缘层。第一导线W11可对应于图1中的第一电极E1或图7中的第一导线W10。第一导线W11的形状不限于线形并可改变。
参照图8B，可将缓冲层B11、存储层M11和辅助层A11按所述顺序形成在第一导线W11上。存储层M11可包括第一材料层100和第二材料层200。构成缓冲层B11的材料可对应于构成图1中的缓冲层B1的材料，构成第一材料层100和第二材料层200的材料可分别对应于构成图1中的第一材料层10和第二材料层20的材料。构成辅助层A11的材料可对应于构成图1中的辅助层A1的材料。可在辅助层A11上形成预定的金属层L11。金属层L11可由例如钨(W)形成。换言之，金属层L11可以是钨(W)层。金属层L11的厚度可以为大约几nm。例如，金属层L11的厚度可以为大约2nm。
参照图8C，可以对形成在基底SUB11上的堆叠结构(W11+B11+M11+A11+L11)进行退火。可以在数百摄氏度(℃)执行退火。例如，可以在大约300℃至大约400℃的温度下执行退火。结果，金属层L11的金属原子(例如钨原子)可扩散到辅助层A11和存储层M11中。结果，如图8D所示，辅助层A11和第二材料层200可用金属原子(例如钨原子)掺杂。由于在图8B示出的操作中形成的金属层L11的厚度薄，所以金属层L11中的大多数原子会通过退火进行散布，因此，在退火之后，如图8D所示，没有金属层L11可保留在辅助层A11上。然而，在某些情况下，金属层L11的一部分可保留在辅助层A11上。
参照图8E，可在辅助层A11上形成中间电极N11。构成中间电极N11的材料可对应于构成图1中的第二电极E2或者图7中的第一中间电极N10的材料。可在中间电极N11上形成开关元件S11。开关元件S11可对应于图7的第一开关元件S10。
然后，可将开关元件S11、中间电极N11、辅助层A11、存储层M11和缓冲层B11图案化。其结果示出在图8F中。参照图8F，图案化的缓冲层B11、存储层M11、辅助层A11、中间电极N11和开关元件S11构成堆叠结构SS11。堆叠结构SS11可对应于图7中的第一堆叠结构SS1。
参照图8G，可围绕堆叠结构SS11形成层间绝缘层IL11。层间绝缘层IL11可具有与堆叠结构SS11的厚度相似或相同的厚度。然后，第二导线W21可形成在堆叠结构SS11和层间绝缘层IL11上。第二导线W21可具有线形。第二导线W21可沿与第一导线W11交叉的方向延伸。尽管未示出，但还可进一步围绕第二导线W21形成与第二导线W21高度相同的绝缘层。第二导线W21可对应于图7的第二导线W20。第二导线W21的形状不限于线形并可改变。
图8A至图8G中示出的制造方法仅是示例，可对其作出各种修改。例如，可控制金属层L11的厚度和退火条件，使得仅辅助层A11掺杂金属，而第二材料层200不掺杂金属。此外，可用除了金属层L11的形成和退火之外的方法来代替金属掺杂方法。如果期望，第二材料层200的至少一部分可用金属掺杂，而辅助层A11可不用金属掺杂。可选地，第一材料层100的至少一部分可用金属掺杂。可选地，可省略金属掺杂操作。换言之，可不执行图8B和图8C中示出的金属层L11的形成和退火。还可对此进行各种其它修改。
图9A至图9G是根据本发明另一实施例的示出制造存储装置的方法的剖视图。
参照图9A，可在基底SUB12上形成第一导线W12。第一导线W12可具有线形。尽管未示出，但是还可在基底SUB12上围绕第一导线W12形成与第一导线W12高度相同的绝缘层。
参照图9B，可将开关元件S12、中间电极N12和辅助层A12按所述顺序形成在第一导线W12上，并且可在辅助层A12上形成第三材料层300。构成第三材料层300的材料可对应于构成图1中的第二材料层20或图7中的第三材料层33的材料。可在第三材料层300上形成预定的金属层L12。金属层L12可由例如钨(W)形成。金属层L12的厚度可以为大约几nm。
参照图9C，可以对金属层L12、第三材料层300和辅助层A12进行退火。可以在数百摄氏度执行退火。例如，可以在大约300℃至大约400℃的温度下执行退火。结果，金属层L12的金属原子(例如钨原子)可扩散到第三材料层300和辅助层A12中。结果，如图9D所示，第三材料层300和辅助层A12可用金属原子(例如钨原子)掺杂。由于在图9B示出的操作中形成的金属层L12的厚度薄，所以在退火之后，没有金属层L12可保留在辅助层A12上。
参照图9E，可在第三材料层300上形成第四材料层400。第四材料层400可对应于图1中的第一材料层10或图7中的第四材料层44。第三材料层300和第四材料层400可构成存储层M12。可在第四材料层400上形成缓冲层B12。
然后，可将缓冲层B 12、存储层M12、辅助层A12、中间电极N12和开关元件S12图案化。其结果示出在图9F中。参照图9F，图案化的开关元件S12、中间电极N12、辅助层A12、存储层M12、和缓冲层B12构成堆叠结构SS22。堆叠结构SS22可对应于图7中的第二堆叠结构SS2。
参照图9G，层间绝缘层IL12可围绕堆叠结构SS22形成。层间绝缘层IL12可具有与堆叠结构SS22的厚度相似或相同的厚度。然后，可在堆叠结构SS22和层间绝缘层IL12上形成第二导线W22。第二导线W22可具有线形。第二导线W22可沿与第一导线W12交叉的方向延伸。尽管未示出，但还可进一步围绕第二导线W22形成与第二导线W22高度相同的绝缘层。第二导线W22的形状不限于线形并可改变。
图9A至图9G中示出的制造方法仅是示例，可对其作出各种修改。例如，可控制金属层L12的厚度和退火条件，使得仅第三材料层300掺杂金属，而辅助层A12不掺杂金属。此外，在图9B中示出的操作中，可在辅助层A12上形成金属层L12，可不形成第三材料层300而执行退火操作。在这种情况下，可用金属仅掺杂辅助层A12，而不用金属掺杂第三材料层300。可用除了金属层L12的形成和退火之外的方法来代替金属掺杂方法。如果期望，第四材料层400的至少一部分可用金属掺杂。可选地，可省略金属掺杂操作。换言之，可省略图9B和图9C中示出的金属层L12的形成和退火。还可对此进行各种其它修改。
图10是示出指示根据获取时间的根据本发明实施例制造的存储元件的组成变化的二次离子质谱(SIMS)数据的曲线图。这里，存储元件具有W/Al2O3/TaOx/Ta2O5/SiOx/Pt的结构。根据图8A至图8G中示出的方法制造所述结构。在图10中，x轴指示获取时间(s)。获取时间越长，测量深度越深。
参照图10，SiO材料存在于与辅助层区域对应的区域A中。因此，根据本发明实施例的存储元件在辅助层中包含SiOx。
尽管已经参照本发明的示例性实施例具体示出并描述了本发明，但本领域普通技术人员将理解的是，在不脱离由权利要求限定的本发明的精神和范围的情况下，可以在此作出形式和细节上的各种改变。例如，对于本领域普通技术人员将明显的是，可在图1和图3中示出的存储元件的每个中布置至少一个附加材料层，图1和图3中示出的存储元件不仅可应用于如图7所示的交叉点式存储装置，而且可应用于任意各种其它存储装置。此外，对于本领域普通技术人员将明显的是，除了电阻式存储装置之外，本发明的构思还可应用于各种存储装置。

Claims (46)

1.一种存储元件，所述存储元件包括：
第一电极；
第二电极，与第一电极分隔开；
存储层，位于第一电极和第二电极之间；
辅助层，位于存储层与第一电极和第二电极中的一个电极之间，辅助层为存储层提供多位存储特性。
2.根据权利要求1所述的存储元件，其中，存储层包括第一材料层和第二材料层，
存储层因第一材料层和第二材料层之间的离子物种的移动而具有电阻变化特性。
3.根据权利要求2所述的存储元件，其中，第一材料层为供氧层，第二材料层为氧交换层。
4.根据权利要求2所述的存储元件，其中，第一材料层包括第一金属氧化物。
5.根据权利要求4所述的存储元件，其中，第一金属氧化物包括钽氧化物、锆氧化物、氧化钇稳定氧化锆、钛氧化物、铪氧化物、锰氧化物、镁氧化物和它们的混合物中的至少一种。
6.根据权利要求5所述的存储元件，其中，第一金属氧化物包括TaOx，这里，0＜x＜2.5。
7.根据权利要求4所述的存储元件，其中，第二材料层包括第二金属氧化物，所述第二金属氧化物与第一金属氧化物同族或不同族。
8.根据权利要求7所述的存储元件，其中，第二金属氧化物包括钽氧化物、锆氧化物、氧化钇稳定氧化锆、钛氧化物、铪氧化物、锰氧化物、镁氧化物和它们的混合物中的至少一种。
9.根据权利要求2所述的存储元件，其中，第二材料层具有比第一材料层的氧浓度高的氧浓度。
10.根据权利要求2所述的存储元件，其中，第一材料层位于第一电极和第二电极之间，
第二材料层位于第一材料层和第二电极之间，
辅助层位于第二材料层和第二电极之间。
11.根据权利要求1所述的存储元件，其中，辅助层包括氧化物。
12.根据权利要求11所述的存储元件，其中，辅助层为氧化硅层。
13.根据权利要求12所述的存储元件，其中，辅助层具有小于或等于10nm的厚度。
14.根据权利要求11所述的存储元件，其中，用钨掺杂辅助层。
15.根据权利要求1所述的存储元件，其中，用钨掺杂存储层的至少一部分。
16.根据权利要求1所述的存储元件，所述存储元件还包括位于第一电极和存储层之间的缓冲层。
17.根据权利要求16所述的存储元件，其中，缓冲层包括使第一电极和存储层之间的势垒增加的材料。
18.一种存储装置，所述存储装置包括根据权利要求1所述的存储元件。
19.根据权利要求18所述的存储装置，所述存储装置还包括连接到存储元件的开关元件。
20.一种存储装置，所述存储装置包括：
多条第一导线，彼此平行；
多条第二导线，彼此平行并与所述多条第一导线交叉以形成多个第一交叉点；以及
多个存储单元，每个存储单元位于第一交叉点中的一个处，
每个存储单元包括存储层和辅助电阻层，存储层位于第一导线和第二导线之间，存储层具有多位特性，辅助电阻层位于存储层与第一导线和第二导线中的一条导线之间。
21.根据权利要求20所述的存储装置，其中，每个存储单元还包括：
开关元件，位于存储层和第二导线之间；
中间电极，位于存储层和开关元件之间。
22.根据权利要求21所述的存储装置，其中，辅助电阻层位于存储层和中间电极之间。
23.根据权利要求20所述的存储装置，其中，存储层包括第一材料层和第二材料层，
存储层因第一材料层和第二材料层之间的离子物种的移动而具有电阻变化特性。
24.根据权利要求23所述的存储装置，其中，第一材料层为供氧层，第二材料层为氧交换层。
25.根据权利要求23所述的存储装置，其中，第一材料层包括第一金属氧化物，第二材料层包括第二金属氧化物，所述第二金属氧化物与第一金属氧化物同族或不同族。
26.根据权利要求25所述的存储装置，其中，第一金属氧化物包括钽氧化物、锆氧化物、氧化钇稳定氧化锆、钛氧化物、铪氧化物、锰氧化物、镁氧化物和它们的混合物中的至少一种。
27.根据权利要求26所述的存储装置，其中，第一金属氧化物包括TaOx，这里，0＜x＜2.5。
28.根据权利要求25所述的存储装置，其中，第二金属氧化物包括钽氧化物、锆氧化物、氧化钇稳定氧化锆、钛氧化物、铪氧化物、锰氧化物、镁氧化物和它们的混合物中的至少一种。
29.根据权利要求20所述的存储装置，其中，辅助电阻层包括氧化物。
30.根据权利要求29所述的存储装置，其中，辅助电阻层为氧化硅层。
31.根据权利要求30所述的存储装置，其中，辅助电阻层具有小于或等于10nm的厚度。
32.根据权利要求29所述的存储装置，其中，用钨掺杂辅助电阻层。
33.根据权利要求20所述的存储装置，其中，用钨掺杂存储层的至少一部分。
34.根据权利要求20所述的存储装置，其中，每个存储单元还包括位于在第一导线和存储层之间的缓冲层。
35.根据权利要求34所述的存储装置，其中，缓冲层包括Al氧化物、Si氧化物、Si氮化物、Zr氧化物、Hf氧化物和它们的混合物中的至少一种。
36.根据权利要求20所述的存储装置，其中，每个存储单元为第一存储单元，
存储装置还包括：
多条第三导线，彼此平行并且与第二导线交叉以形成多个第二交叉点；
多个第二存储单元，每个第二存储单元位于第二交叉点中的一个处。
37.根据权利要求36所述的存储装置，其中，每个第二存储单元具有第一存储单元的倒置结构和与第一存储单元相同的结构中的一种结构。
38.一种制造存储装置的方法，所述方法包括以下步骤：
形成第一电极；
在第一电极上形成存储层；
形成为存储层提供多位存储特性的辅助层；
在存储层上形成第二电极。
39.根据权利要求38所述的方法，其中，形成存储层的步骤包括：
在第一电极上形成第一材料层；以及
在第一材料层上形成第二材料层，
存储层因第一材料层和第二材料层之间的离子物种的移动而具有电阻变化特性。
40.根据权利要求39所述的方法，其中，第一材料层为供氧层，第二材料层为氧交换层。
41.根据权利要求38所述的方法，其中，辅助层包括氧化物。
42.根据权利要求41所述的方法，其中，辅助层包括氧化硅。
43.根据权利要求38所述的方法，所述方法还包括用钨掺杂辅助层的至少一部分。
44.根据权利要求38所述的方法，所述方法还包括用钨掺杂存储层的至少一部分。
45.根据权利要求38所述的方法，所述方法还包括在第一电极和存储层之间形成缓冲层。
46.根据权利要求38所述的方法，所述方法还包括形成电连接到存储层的开关元件。
CN2012101134644A 2011-06-16 2012-04-17 多位存储元件、存储装置及其制造方法 Pending CN102832337A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110058644A KR20120139082A (ko) 2011-06-16 2011-06-16 멀티비트 메모리요소, 이를 포함하는 메모리소자 및 이들의 제조방법
KR10-2011-0058644 2011-06-16

Publications (1)

Publication Number Publication Date
CN102832337A true CN102832337A (zh) 2012-12-19

Family

ID=46516513

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012101134644A Pending CN102832337A (zh) 2011-06-16 2012-04-17 多位存储元件、存储装置及其制造方法

Country Status (4)

Country Link
US (1) US9484087B2 (zh)
EP (1) EP2535898A1 (zh)
KR (1) KR20120139082A (zh)
CN (1) CN102832337A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347520A (zh) * 2013-07-29 2015-02-11 三星电子株式会社 非易失性存储器晶体管和包括该存储器晶体管的设备
WO2017157074A1 (zh) * 2016-03-18 2017-09-21 中国科学院微电子研究所 用于双极性阻变存储器的选择器件及其制备方法
CN113054100A (zh) * 2019-12-27 2021-06-29 三星电子株式会社 可变电阻存储器件

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130052371A (ko) * 2011-11-11 2013-05-22 삼성전자주식회사 비휘발성 메모리요소 및 이를 포함하는 메모리소자
US9728584B2 (en) * 2013-06-11 2017-08-08 Micron Technology, Inc. Three dimensional memory array with select device
KR101956795B1 (ko) * 2013-11-15 2019-03-13 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
EP3234998A4 (en) 2014-12-18 2018-08-15 Intel Corporation Resistive memory cells including localized filamentary channels, devices including the same, and methods of making the same
US10516109B2 (en) * 2014-12-24 2019-12-24 Intel Corporation Resistive memory cells and precursors thereof, methods of making the same, and devices including the same
KR20180134123A (ko) * 2017-06-08 2018-12-18 에스케이하이닉스 주식회사 저항 변화 메모리 소자
JP2020042879A (ja) * 2018-09-12 2020-03-19 キオクシア株式会社 磁気記憶装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6965137B2 (en) * 2002-08-02 2005-11-15 Unity Semiconductor Corporation Multi-layer conductive memory device
KR100693409B1 (ko) 2005-01-14 2007-03-12 광주과학기술원 산화막의 저항변화를 이용한 비휘발성 기억소자 및 그제조방법
EP2063467B1 (en) 2007-06-05 2011-05-04 Panasonic Corporation Nonvolatile storage element, its manufacturing method, and nonvolatile semiconductor device using the nonvolatile storage element
KR101482814B1 (ko) * 2007-07-25 2015-01-14 인터몰레큘러 인코퍼레이티드 다중상태 비휘발성 메모리 소자
US8062918B2 (en) 2008-05-01 2011-11-22 Intermolecular, Inc. Surface treatment to improve resistive-switching characteristics
US8455855B2 (en) * 2009-01-12 2013-06-04 Micron Technology, Inc. Memory cell having dielectric memory element
KR101034975B1 (ko) 2009-07-09 2011-05-19 서울대학교산학협력단 Ｐｒａｍ 물질층을 삽입층으로 갖는 ｒｒａｍ 셀 및 이를 이용한 ｒｒａｍ 어레이
US8592791B2 (en) * 2009-07-31 2013-11-26 William Marsh Rice University Electronic devices containing switchably conductive silicon oxides as a switching element and methods for production and use thereof
US8045364B2 (en) * 2009-12-18 2011-10-25 Unity Semiconductor Corporation Non-volatile memory device ion barrier
US8569734B2 (en) * 2010-08-04 2013-10-29 Micron Technology, Inc. Forming resistive random access memories together with fuse arrays

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347520A (zh) * 2013-07-29 2015-02-11 三星电子株式会社 非易失性存储器晶体管和包括该存储器晶体管的设备
CN104347520B (zh) * 2013-07-29 2018-11-13 三星电子株式会社 非易失性存储器晶体管和包括该存储器晶体管的设备
WO2017157074A1 (zh) * 2016-03-18 2017-09-21 中国科学院微电子研究所 用于双极性阻变存储器的选择器件及其制备方法
CN113054100A (zh) * 2019-12-27 2021-06-29 三星电子株式会社 可变电阻存储器件

Also Published As

Publication number Publication date
EP2535898A1 (en) 2012-12-19
US20120319076A1 (en) 2012-12-20
US9484087B2 (en) 2016-11-01
KR20120139082A (ko) 2012-12-27

Similar Documents

Publication Publication Date Title
CN102832337A (zh) 多位存储元件、存储装置及其制造方法
CN103107283A (zh) 非易失性存储元件及包括该非易失性存储元件的存储装置
CN102376886A (zh) 非易失性存储元件及包括其的存储装置
CN102386325A (zh) 非易失性存储元件和包括该非易失性存储元件的存储装置
US9178148B2 (en) Resistive random access memory cell having three or more resistive states
CN101192648B (zh) 电阻随机存取存储器及制造该电阻随机存取存储器的方法
CN102347443B (zh) 非易失性存储元件和包括其的存储装置
KR100809724B1 (ko) 터널링층을 구비한 바이폴라 스위칭 타입의 비휘발성메모리소자
KR100790861B1 (ko) 나노 도트를 포함하는 저항성 메모리 소자 및 그 제조 방법
CN102347445B (zh) 非易失性半导体存储装置
EP2847794B1 (en) Switching device structures and methods
US20140175360A1 (en) Bilayered Oxide Structures for ReRAM Cells
CN102956822A (zh) 非易失性存储元件及包括该非易失性存储元件的存储装置
KR20140021795A (ko) 저항 변화 물질 소자 및 이를 적용한 디바이스
US8860002B2 (en) Limited maximum fields of electrode-switching layer interfaces in Re-RAM cells
KR101317755B1 (ko) 문턱 스위칭 특성을 지니는 저항체를 포함하는 비휘발성메모리 소자, 이를 포함하는 메모리 어레이 및 그 제조방법
US9153778B2 (en) Resistive switching devices and memory devices including the same
US9012878B1 (en) MoOx based selector element
US9019744B2 (en) Barrier design for steering elements
US20150179934A1 (en) ZrOx/STO/ZrOx Based Selector Element
US9275913B2 (en) Memory arrays for both good data retention and low power operation
WO2016182562A1 (en) Non-volatile resistance memory devices including a volatile selector

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20121219