CN102376767A - 具有减小的短路电流的晶体管器件 - Google Patents

具有减小的短路电流的晶体管器件 Download PDF

Info

Publication number
CN102376767A
CN102376767A CN2011102310808A CN201110231080A CN102376767A CN 102376767 A CN102376767 A CN 102376767A CN 2011102310808 A CN2011102310808 A CN 2011102310808A CN 201110231080 A CN201110231080 A CN 201110231080A CN 102376767 A CN102376767 A CN 102376767A
Authority
CN
China
Prior art keywords
emitter region
transistor device
region
emitter
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102310808A
Other languages
English (en)
Other versions
CN102376767B (zh
Inventor
F.希尔勒
A.莫德
T.拉克
H-J.舒尔策
W.维尔纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN102376767A publication Critical patent/CN102376767A/zh
Application granted granted Critical
Publication of CN102376767B publication Critical patent/CN102376767B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明涉及晶体管器件，其具有在半导体本体（100）中第一导通类型的源极区（11）和漂移区（13）；与第一导通类型互补的第二导通类型的布置在漂移区与源极区之间的本体区（12）；源极电极（21），其接触源极区（11）和本体区（12）；栅极电极（15），其被布置为与本体区（12）相邻并通过栅极介电层（16）以介电的方式相对于本体区（12）绝缘；二极管结构，其连接在漂移区（13）与源极电极（21）之间并且具有：第一发射极区（31），其被布置为与半导体本体（100）中的漂移区（13）邻接；第一导通类型的与第一发射极区邻接的第二发射极区（32），其连接到源极电极（32）上并且具有小于0.7的发射极效率γ。

Description

具有减小的短路电流的晶体管器件
技术领域
本发明涉及一种晶体管器件、尤其是MOSFET或IGBT。
背景技术
晶体管器件、例如功率MOSFET或者功率IGBT越来越多在汽车应用或工业应用中用作电子开关用于切换电负载。这样的器件在接通状态下的特征在于小的接通电阻以及由此在于小的损耗。在正常运行中、即在负载无故障的情况下，在接通的功率晶体管的负载分段上的电压降处于几百毫伏（mV）或者几伏（V）的范围内。功率晶体管为此被设计为耗用与这样的电压降和所属负载电流相关联的损耗功率。如果功率晶体管的负载分段上的电压显著上升，如例如在负载中出现短路时情况就如此，则负载电流也上升。在短路情况期间，功率晶体管限制流动的负载电流，因此供电电压的最大分量施加在功率晶体管上。该器件处的损耗功率由此显著上升，这可能还在可能存在的保护电路能够关断该器件以前就导致该器件损坏。
为了保护功率晶体管免受这样的过载，可以与其负载分段的一部分并联二极管，如这在Constapel等人的“Trench-IGBT’s with Integrated Diverter Structures”（ISPSD，1995，第201－205页）中予以了描述。该二极管被连接为使得所述二极管将负载分段的与所述二极管并联的部分上的电压降限制在其正向电压的值，由此也限制最大流经该器件的电流（短路电流）。在此，负载分段的与所述二极管并联的部分上的电压降在功率晶体管的正常运行中小于二极管的正向电压，使得二极管在功率晶体管的接通状态下不影响其功能性。为了实现这样的二极管，在Constapel等人的上述引文中（a.a.O.）提出：在IGBT中，在n掺杂的漂移区中设置p掺杂的区域，该区域通过p-基极或本体区和n-发射极区或源极区连接到阴极电极或源极电极上。但是设置这样的结构可能在器件截止的情况下导致器件的耐压强度降低。
发明内容
因此，本发明的任务是提供一种具有受限的短路电流和高的耐压强度的晶体管器件。
该任务通过根据权利要求1或7的晶体管器件来解决。扩展方案和改进方案是从属权利要求的主题。
本发明的一方面涉及一种晶体管器件，其具有：在半导体本体中第一导通类型的源极区和漂移区；布置在漂移区与源极区之间的、与第一导通类型互补的第二导通类型的本体区；源极电极，其接触源极区和本体区；以及栅极电极，其被布置为与本体区相邻，并且通过栅极介电层以介电的方式相对于本体区绝缘。此外，该晶体管器件包括二极管结构，该二极管结构连接在漂移区与源极电极之间并且具有：第一发射极区，其被布置为与半导体本体中的漂移区邻接；以及第一导通类型的与第一发射极区邻接的第二发射极区，其连接到源极电极上并且具有小于0.7的发射极效率γ。
另一方面涉及一种晶体管器件，其具有：在半导体本体中第一导通类型的源极区和漂移区；布置在漂移区与源极区之间的、与第一导通类型互补的第二导通类型的本体区；源极电极，其接触源极区和本体区；栅极电极，其被布置为与本体区（12）相邻并且通过栅极介电层以介电的方式相对于本体区绝缘。此外，该晶体管器件包括连接在漂移区与源极电极之间的肖特基（Schottky）二极管结构。
在具有第二发射极区的二极管结构的情况下，其中所述第二发射极区具有小于0.7的发射极效率，载流子还从第二发射极区被注入到第一发射极区中并且因此注入到漂移区中，所述载流子与通过器件的导通MOS沟道流动的载流子相加并且由此同样贡献于短路电流。小的发射极效率在此有助于减小通过二极管结构流入到漂移区中的所述载流子，其中但是二极管结构限制晶体管器件的负载分段的一部分上的电压降。而当在漂移区与源极电极之间设置肖特基二极管时，在肖特基二极管导通时没有或几乎没有载流子被注入到漂移区中。肖特基二极管（与双极二极管管不同）是单极器件，使得载流子可以从第一发射极区向源极电极的方向流动，但是载流子不被注入到第一发射极区中。
附图说明
下面参考图进一步阐述实施例。所述图用于阐述基本原理，使得仅仅示出为了理解基本原理所需的特征。所述图不是按正确比例的。在图中，只要未另行说明，相同的附图标记表示具有相同含义的相同特征。
图1示意性地示出根据第一实施例的具有二极管结构的晶体管器件的垂直截面。
图2示意性地示出具有环状栅极电极（图2A）和具有带状栅极电极（图2B）的晶体管器件的水平截面。
图3阐明具有二极管结构的晶体管器件的垂直截面，其中二极管结构具有用于减小载流子寿命的手段。
图4阐明具有二极管结构的晶体管器件的垂直截面，其中二极管结构的发射极区之一由多晶半导体材料组成。
图5根据图5A至5C示例性地阐明用于从多晶半导体材料制造发射极区的方法。
图6根据图6A和6B阐明用于制造晶体管器件的二极管结构的方法，该二极管结构具有由多孔半导体材料制成的发射极区。
图7根据图7A和7B阐明用于制造晶体管器件的二极管结构的发射极区的另一方法。
图8阐明根据另一实施例的具有二极管结构的晶体管器件的垂直截面。
图9阐明根据图8的器件的实施例的水平截面。
图10阐明具有肖特基二极管结构的晶体管器件的垂直截面。
图11阐明根据第二实施例的具有肖特基二极管结构的晶体管器件的垂直截面。
图12阐明根据第三实施例的具有肖特基二极管结构的晶体管器件的垂直截面。
具体实施方式
图1示意性地示出晶体管器件的垂直截面。该晶体管器件包括半导体本体100，其具有：第一侧101，该第一侧在下面亦称前侧；以及第二侧102，该第二侧在下面亦称背侧。图1示出该器件在与半导体本体100的前侧和背侧101、102垂直的垂直断面中的截面。
该晶体管器件具有第一导通类型的、布置在半导体本体100中的源极区11和漂移区13。在源极区11与漂移区13之间布置有与第一导通类型互补的第二导通类型的本体区12。在所示的实施例中，漏极区14与漂移区13毗连，其中在漏极区14与漂移区13之间还可以设置第一导通类型的比漂移区13更高度掺杂的场阻止区（Feldstoppzone）（未示出）。
为了控制在源极区11与漂移区13之间的本体区12中的导通沟道，该器件具有栅极电极15，该栅极电极与本体区相邻地布置并且通过栅极介电层16以介电的方式相对于本体区12绝缘。在所示的例子中，该栅极电极15布置在沟渠（Graben）中，该沟渠从前侧101出发在垂直方向上延伸进半导体本体100中。
栅极电极15导电地连接到栅极端子G上，源极区11和本体区12共同地通过源极电极21连接到源极端子S上，并且漏极区14通过漏极电极22连接到晶体管器件的漏极端子D上。该晶体管器件可以实现为MOSFET或IGBT。在MOSFET 的情况下，漏极区14与漂移区13和源极区11为相同的导通类型，即为第一导通类型。在IGBT的情况下，漏极区14与漂移区13和源极区11互补地被掺杂，即为第二导通类型。在IGBT的情况下，漏极区14和源极区11也称为集电极区和发射极区或者为多个发射极区（Emitterzonen），并且漂移区13也称为基极区。下面阐述的概念同样适用于MOSFET或IGBT，其中在下面将之前引入的名称漏极区、源极区和漂移区用于IGBT以及MOSFET的各个器件区。
晶体管器件可以实现为n型（n-leitend）器件。在这种情况下，第一导通类型的器件区（例如源极区11和漂移区13）为n掺杂的，而第二导通类型的器件区（例如本体区12）为p掺杂的。该器件也可以实现为p型器件，各个器件区在这种情况下可以与n型器件的器件区互补地掺杂。源极区11和漏极区14的掺杂浓度例如处于1017cm－3和1021cm－3之间的范围中，漂移区13的掺杂浓度例如处于1012cm－3和1015cm－3之间的范围中，并且本体区12的掺杂浓度例如处于1016cm－3和1019cm－3之间的范围中。
此外，该晶体管器件包括二极管结构，通过该二极管结构来实现连接在漂移区13与源极电极21之间的二极管。为了更好地理解，该二极管的电路符号在图1中同样予以示出，并且在那里用附图标记30来表示。图1中示出的、二极管的电路符号涉及具有n掺杂的漂移区13的实施例、即针对n型器件的实施例。但是，图1中示出的二极管结构也可以应用于p型器件，其中在这种情况下，该二极管与图1中所示的图示相比是反极性的（verpolt）；在这种情况下，二极管结构的各个器件区可以相应互补地掺杂。
二极管结构包括第二导通类型的第一发射极区31。该第一发射极区31布置在半导体本体100中并且与漂移区13邻接，以便与漂移区13一起形成pn结。该第一发射极区31尤其是由单晶半导体材料组成。第一发射极区31的掺杂浓度例如处于1016cm－3和1019cm－3之间的范围中。
此外，二极管结构具有第二发射极区32，该第二发射极区与第一发射极区31互补地掺杂并且连接到源极电极21上。在源极电极21与第二发射极区32之间存在欧姆接触。为了实现该欧姆接触，可以在第二发射极区32中存在第一导通类型的高度掺杂的连接区（未示出）。二极管结构的任务在于，在晶体管器件接通时限制在漂移区13的与第一发射极区31邻接的段与源极电极21之间的电压降，而且限制到二极管结构的正向电压的值上。该功能性在后面予以阐述。
为了阐述的目的，在此假定：在正供电电势V+与负供电电势或参考电势GND的接线柱（Klemme）之间晶体管器件的负载分段或漏极-源极分段与负载Z（以虚线表示）串联。此外，为了阐述的目的假定：该器件是n型器件。在所阐述的电路配置中，该晶体管器件用作电子开关，该电子开关可以通过在栅极端子G与源极端子S之间施加合适的控制电压而被激发为导通的和截止的或者被接通和关断。此外，为了阐述的目的假定：负载Z在无故障状态下具有比晶体管器件的接通电阻显著更高的电阻。在这种情况下，在晶体管器件接通时，施加在正供电电势的端子与参考电势之间的供电电压基本上施加在负载Z上。在这种情况下，晶体管器件的漏极-源极分段上或者在漂移区13的与第一发射极区31邻接的段与源极电极21之间的电压降小于二极管结构的正向电压，使得二极管结构在负载无故障的情况下不影响晶体管器件的功能性。
而在负载Z短路的情况下，晶体管器件的漏极端子D与源极端子S之间的电压将会显著上升并且在极端情况下对应于供电电压，使得相应高的电流将会流经该器件。该电流在下面亦称“短路电流”。具有第一和第二发射极区31、32的二极管结构用于在负载Z的这样的故障情况时限制负载分段的一部分上的电压降、更确切地说尤其是漂移区13同本体区12之间的结处的点C与源极电极21之间的沟道区域上的电压降，其方式是通过二极管结构将漂移区13与第一发射极区31之间的pn结处的点C’保持在低电势。通过对负载分段的一部分上的电压降的这种限制，以相应的方式限制器件的短路电流。点C’的电势比源极电势高二极管30的正向电压。在此，在该器件的负载分段的与二极管结构并联的部分上，负载分段电压被限制在二极管结构的正向电压或导通电压的值上。
漂移区13和第一发射极区31形成pn结18，该pn结在n型器件的情况下在漏极端子D处为正电势时在截止方向上运行。如果在器件被触发为导通的情况下未达到二极管结构的导通电压，则第一发射极区31处于悬浮（floatend）电势，该悬浮电势可以稍微低于pn结18处的漂移区13的电势。该电势的准确高度通过pn结18的泄漏电流以及由第一和第二发射极区31、32形成的二极管30的阈电压或其下阈电流来调节。
二极管30的导通电压确定第一发射极区31最大超过源极端子S的电势能够上升到的正电势。通过这种方式，第一发射极区31的电势和由此还有在本体区12与相邻于栅极电极15的发射极区31之间的电势差被“夹持（klemmen）”。因此，在本体区12与第一发射极区31之间，可以在点B和B’的区域中最大以由发射极区31、32形成的二极管30的正向电压的高度施加正电压。因此，也限制了沿着由栅极电极15通过栅极介电层16形成的沟道的电压降。在短路情况下沿着沟道的最大电压降又定义短路电流的高度。因此通过降低最大沟道电压降，同样可以降低短路电流的水平。
二极管结构30与晶体管器件的漂移区13一起形成寄生双极晶体管，其在n型器件的情况下是npn双极晶体管，并且在p型器件的情况下是pnp双极晶体管。为了防止该寄生晶体管结构在器件截止的情况下、即如果在晶体管器件的负载分段D-S上施加电压但是该晶体管器件被关断则影响器件的耐压强度，规定：第二发射极区32具有尽可能小的发射极效率。这等于是，第二发射极区32能够从第一发射极区31以及由此从漂移区13接收载流子，使得但是第二发射极区不或者仅仅在小的程度上通过第一发射极区31将载流子注入漂移区13中。
如果达到二极管结构的正向电压，则第一载流子电流j31从第一发射极区31中流入到第二发射极区，并且第二载流子电流j32从第二发射极区32流入到第一发射极区。这些载流子电流之一是电子电流、更确切地说是来自n掺杂的发射极区的载流子电流，并且这些载流子电流之一是空穴电流、更确切地说是来自p掺杂的发射极区的载流子电流。在本情况下有关的第二发射极区的发射极效率γ被定义为：
Figure 633857DEST_PATH_IMAGE001
。
在此，第一和第二发射极区的特性被选择为使得第二发射极区32的发射极效率γ小于0.7、小于0.5或者甚至小于0.3。就此而言也谈及弱发射极。如果第一载流子电流j31对应于第二载流子电流j32，则例如存在发射极效率γ＝0.5。如果第二载流子电流j32小于第一载流子电流，则第二发射极区32的发射极效率γ小于0.5。第二发射极区的发射极效率例如可以间接地根据随着变小的发射极效率而稍微增加的正向电压来确定，或者可以根据模拟在知道第一和第二发射极区31、32的掺杂浓度和其他结构特征的情况下根据模拟来确定。
为了将第二发射极区32的发射极效率调节到这样小的值之一，不同的措施是可能的，所述措施还将在下面根据另外的图详细阐述。
在图1中所示的实施例中，栅极电极15具有两个栅极电极段，所述栅极电极段在半导体本体100的水平方向上彼此间隔开地布置。在此，本体区12和源极区11布置在两个栅极电极段之间并且在该区域中一起通过源极电极21接触。在常规功率晶体管的情况下，两个相邻栅极电极段之间的间距处于1μm和50μm之间的范围中，并且所谓的螺距（Pitchabstand）、即两个相邻晶体管单元之间的间距处于10μm和100μm之间的范围中。所述间距确定晶体管单元密度并且由此确定该器件的特定接通电阻。所述间距的减小将会减小接通电阻，但是也将会提高短路电流。
第二发射极区的发射极效率处于之前阐述的范围内的二极管结构导致短路电流的极为有效的减小，并且由此也允许较高的单元密度。因此，在一个例子中设置1μm和20μm之间、尤其是小于10μm的螺距。螺距可以与栅极电极段的相互间距无关地选择。栅极电极段的相互间距例如小于1μm、小于0.3μm、或者甚至小于0.1μm。这样小的间距一方面有助于提高单元密度。另一方面，栅极电极段的这样小的间距在IGBT的情况下导致p载流子从漂移区13通过本体区12较差地流出，使得在本体区12处产生载流子阻塞，该载流子阻塞最终导致导通损耗的减小。
图2A示出了根据图1的器件在断面A-A中的水平截面，参考图2A，栅极电极15可以布置在环形沟渠中，其中栅极电极15的两个相对的段（如图1中所示）形成栅极电极段15。图2B示出了另一器件在断面A-A中的水平截面，参考图2B，栅极电极15也可以具有被构造为带状的基本上彼此平行的栅极电极段，其中在两个平行的栅极电极段之间布置本体区12和源极区11。具有第一和第二发射极区31、32的二极管结构（尤其是如图1、2A和2B中所示）围绕栅极电极15对称地来布置。在此，第二发射极区32在半导体本体100的水平方向上通过栅极电极15和栅极介电层16与源极区11和本体区12分开，如这在图1中予以示出。第二发射极区32可以（如所示的那样）被布置为在水平方向上尤其是与栅极介电层16间隔开。在这种情况下，绝缘层23防止源极电极21接触第一发射极区32。
第一发射极区31可以在半导体本体的水平方向上与本体区12重叠。换言之：第一发射极区31的段在该器件的电流流动方向上布置在本体区12与漏极区14之间。第一发射极区31也可以在水平方向上在栅极电极15之下的区域中结束（在图1的右部以虚线示出），或者也可以仅仅接近于背离本体区12的侧直至接近于栅极电极15或者栅极介电层16（在图1的右部以点线示出）。由此，点C与源极电极S之间的最大电压差可以被改变，而不必改变二极管30的正向电压，因为处于由二极管结构定义的电势的点C’与点C之间的间距被扩大。在图1所示的垂直器件中，电流流动方向为半导体本体100的垂直方向。在此，在本体区12与第一发射极区31之间布置漂移区14的段。
该晶体管器件可以以单元的方式来建立，也就是说可以具有图1或图2A和2B中所示的大量晶体管结构，所述晶体管结构并联，也就是说其栅极电极连接到共同的栅极端子G上，并且其源极区和本体区连接到共同的源极端子S上。在此，漂移区13和漏极区14对于各个晶体管单元可以是共同的。
在图1中仅仅示意性地示出了具有低发射极效率的第二发射极区32。为了实现该第二发射极区32，存在不同的可能性，其中几个在后面根据例子来阐述。
第二发射极区32与源极电极21欧姆连接，也就是说，在第二发射极区32与源极电极21之间存在欧姆接触。在使用诸如磷或砷的常规施主（Donator）的情况下，需要在大约1019cm－3之上的掺杂浓度，以便获得欧姆接触。另一方面，第二发射极区32的积分掺杂材料剂量不应该超过第一发射极区31的积分掺杂材料剂量，以便发射极效率保持尽可能小，即保持在之前说明的范围内。在第一发射极区31的掺杂在1016cm－3和1019cm－3之间并且侵入深度（即第一发射极区在垂直方向上的尺寸）在例如1μm和10μm之间的情况下，第一发射极区31的掺杂材料剂量以及由此第二发射极区32的掺杂材料剂量的上限处于在大约和
Figure 785670DEST_PATH_IMAGE003
之间。因此，第二发射极区32的侵入深度尤其是在低掺杂材料剂量的范围中应当尽可能小，以便同时可以保证针对欧姆接触的高的边缘浓度以及针对弱发射极的小剂量。利用技术上通过注入所实现的砷侵入深度最小处于大约50nm（对应于在所期望的目标剂量
Figure 984570DEST_PATH_IMAGE004
时最大掺杂浓度、）的边界条件，可以看出，不能为所有几何尺寸范围满足上述要求。
因此，在一个实施例中规定：用硒或硫掺杂第二发射极区32。这样的硫掺杂或硒掺杂可以与诸如磷、砷或锑之类的常规掺杂材料的低度掺杂相组合。
如果将硒以远超过其溶解度极限的浓度（例如以大于1019cm－3的范围中的浓度）引入到半导体层中，则为了欧姆接触n掺杂的硅所需的高掺杂浓度（以硒浓度的形式）存在。
硒适于作为接触材料，因为其在硅晶体中不仅作为施主（Donator）起作用而且在其所谓的“灰色修改（Grauen Modifikation）”中同样地引导电流，即显示出金属特性。但是硒在硅中具有仅仅为上述硒浓度的极小部分的溶解度。这导致也仅仅所引入的硒原子的该极小部分对第一发射极区能够以电的方式起作用。
硒在硅中例如具有大约为
Figure 210594DEST_PATH_IMAGE006
的最大溶解度。此外，硒是“深施主”，也就是说，施主水平处于导通带限（Leitungsbandkante）之下的大约250meV。在室温下，所引入的硒的仅仅小部分、例如小于20％电离并且因此作为施主或发射极掺杂是活性的。
在一个实施例中规定：第二发射极区32的用硒或硫掺杂的半导体区域与源极电极21毗连，并且在用硒或硫掺杂的半导体区域与第一发射极区31之间布置用诸如磷、砷或锑的常见掺杂材料原子微弱地掺杂的半导体区域。在另一实施例中规定：硒或硫原子借助于温度步骤从与源极电极21毗连的区域中向pn结方向扩散，由此发射极效能也在第二发射极区32的置于更接近于二极管结构的pn结的区域中被减小。硒或硫适用于制造n掺杂的第二发射极区32。
图3根据晶体管器件的垂直截面阐明第二发射极区32的实施例，该第二发射极区的发射极效率通过如下方式被减小：图3中仅仅示意性示出的晶体损伤33存在于第一和第二发射极区31、32之间的pn结的区域中，并且尤其是在第一发射极区31中存在于pn结的区域中。这样的晶体损伤例如可以通过离子注入、例如注入砷离子、氩离子、氧离子、氦离子、质子或者电子或者诸如硅原子之类的半导体原子来制造。可选地，在第一发射极区31中在晶体损伤33与第一发射极区31的其余区域之间的区域中存在第二导通类型的更高度掺杂区34。该更高度掺杂区用作来自第二发射极区32的泄漏电流的扩散势垒，即在第二发射极区32为n掺杂的时用作电子流的扩散势垒。同时，这样的更高度掺杂区在前述二极管40的前向运行中用作从第二发射极区32中注入的电子的“制动器”。
第二发射极区32的最大掺杂浓度例如针对施主掺杂、即在n掺杂的第二发射极区的情况下处于超过1019cm－3的范围中，并且例如针对受主掺杂、即在p掺杂的第二发射极区的情况下处于超过1017cm－3。第二发射极区32可以用常规的掺杂材料掺杂、即在n掺杂的第二发射极区的情况下例如用磷（P）、砷（As）、或者锑（Sb）来掺杂，或者在p掺杂的第二发射极区32的情况下用硼（B）来掺杂。
pn结的区域中或沿着pn结的第二发射极区31中的晶体缺陷引起从第二发射极区32被注入到第一发射极区31中的载流子的载流子寿命减小，由此总地来说导致第二发射极区32的减小的效率。由上述注入所引起的晶体缺陷可以通过温度步骤被稳定化，其中半导体本体100尤其是在第一和第二发射极区31、32之间的pn结的区域中被加热到在180?C和350?C之间的温度。在较高温度下，晶体缺陷将会愈合。只要出于其他原因应需要比350?C更高的温度，则晶体损伤尤其是可以通过氩注入来制造。通过这样的氩注入产生的晶体缺陷只有在较高温度下才愈合。
在一个实施例中规定：第二发射极区32用常规的掺杂材料来掺杂，例如针对n掺杂的第二发射极区用磷来掺杂，或者例如针对p掺杂的发射极第二发射极区32用硼来掺杂。所述掺杂材料借助于浅离子注入、即具有小侵入深度的注入被引入到第二发射极区32的区域中，其中在注入以后仅仅执行具有最大大约450?C或者甚至最大仅为大约420?C的温度步骤。在半导体表面上可以在温度步骤期间已经存在金属化部、尤其是含铝的金属化部。在具有之前所述的低温的温度步骤时，由离子注入所产生的晶体损伤的大部分保持在第二发射极区32的区域中，所述晶体损伤同样导致载流子寿命减小，并且由此导致低的发射极效率。因此，可以在半导体中引入比在至少大多数愈合的掺杂的情况下显著更高的掺杂材料剂量，并且尽管如此仍然获得低的发射极效率。另一方面，当前的较高掺杂材料浓度有助于或能够实现第二发射极区32与源极电极21的欧姆接触。对磷而言典型的注入剂量处于在大约4?1014cm-2之上、尤其是在大约1?1015cm-2之上的范围中，对硼而言处于在大约1?1012cm-2之上、尤其是在大约5?1012cm-2之上的范围中。
替代于在第一和第二发射极区31、32之间的pn结的区域中产生晶体损伤以便减小载流子寿命，也可以将重金属原子、比如铂原子或金原子引入到pn结的区域中。这样的原子同样导致载流子寿命的减小，并且由此导致第二发射极区32的效能或效率的减小。所述重金属原子可以以充分公知的方式通过离子注入被引入到pn结的区域中。在一个实施例中规定：通过其他的辐射技术、例如质子或电子辐射在pn结的区域中产生晶格空位，然后与不受干扰的区域相比更容易地或以更高浓度在所述晶格空位中引入重金属原子。
用硒或硫掺杂的第二发射极区32可以布置在半导体本体100中并且由单晶半导体材料组成。同样适用于二极管结构的根据图3阐述的第二发射极区，该第二发射极区具有用于减小载流子寿命的装置。
图4示出了具有二极管结构的晶体管器件的另一实施例。在该器件的情况下，第二发射极区32布置在半导体本体100的前侧之上，并且由用第一导通类型的掺杂材料原子掺杂的多晶半导体材料、比如尤其是多晶硅组成。多晶硅拥有具有许多晶界的受干扰的晶体结构，由此多晶硅中的载流子寿命非常小。由多晶硅组成的第二发射极区32的功能类似于前述的具有未愈合或未完全愈合的注入损伤的第二发射极区32。替代于由多晶半导体材料组成，第二发射极区32也可以由非晶半导体材料组成。下面根据图5A至5C阐述一种用于从掺杂的多晶半导体材料制造第二发射极区32的可能的方法，所述图分别示出了在二极管结构的区域中半导体本体100的垂直截面。参考图5A，在制造第一发射极区31以后例如借助于局部离子注入并且接着将掺杂材料向外扩散到半导体本体100中来在半导体本体100的前侧101上制造扩散势垒层34、例如氧化物层。在该扩散势垒层34上接着例如通过沉积工艺制造掺杂的多晶半导体层32’。扩散势垒层34在制造多晶半导体层32’时防止掺杂材料原子从多晶半导体层32’扩散到半导体本体100中并且由此扩散到第一发射极区31中。
扩散势垒层34接着借助于温度步骤被“打开”或者甚至被“分解”，在温度步骤中，半导体本体100至少在扩散势垒34的区域中被加热。扩散势垒34的剩余部分在图5C中用附图标记34’表示。为了使得能够打开或分解扩散势垒34，扩散势垒34可以实现为薄层、尤其是实现为具有小于大约4nm、尤其是小于大约2nm的层厚的层。
在用于实现具有小发射极效率的第二发射极区32的另一实施例中规定，在如下的区域中产生该第二发射极区32：在该区域中，半导体本体100为多孔的或者具有多孔的半导体材料。图6A和6B分别示出了在二极管结构的区域中半导体本体100的垂直截面，图6A和6B阐明这样的第二发射极区32的制造。参考图6A，首先使半导体本体100的其中可以制造第二发射极区32的区域为多孔的或者孔隙化。在半导体的表面处始终发生例如来自n发射极区的n载流子与来自p发射极区的p载流子的复合（Rekombination）。在孔隙化的半导体材料的情况下，半导体表面以及由此表面复合剧烈地被提高。结果，发射极区中的少数载流子寿命以及由此发射极效率被减小。参考图6B，第一导通类型的掺杂材料原子接着通过注入方法和/或扩散方法被引入到半导体本体100的多孔段35中。在半导体本体100的多孔段35内，载流子寿命强烈减小，使得这样制造的第二发射极区32仅仅具有小的效能或小的发射极效率。
在另一实施例中规定：第二发射极区32被实现为硅锗（SiGe）层。下面根据图7A和7B阐述用于制造这样的第二发射极区32的方法，所述图分别示出了在二极管结构的区域中半导体本体100的垂直截面。参考图7A，在该方法中首先制造第一发射极区31。接着，在半导体本体100的前侧101上紧接着第一发射极区31沉积Si1-xGex层，该层接着通过源极电极21（在图7A和7B中未示出）接触。在SiGe发射极的情况下，利用SiGe层的较小的带隙（Bandabstand），其中发射极的Ge分量越高，则该带隙越小。通过这种方式，不仅所形成的pn结的阈电压而且到纯Si（具有较高带隙）中的载流子注入被减小，使得结果存在小的发射极效率。
当然还存在的可能性是，将之前阐述的用于实现具有小发射极效率的第二发射极区32的措施中的多个彼此组合。因此，例如可以用硒或硫来掺杂如根据图5A至5C所阐述的多晶发射极区32。以相应的方式，可以用硒或硫来掺杂在多孔半导体区域35中实现（参见图6A和6B）的第二半导体区32。如根据图7A和7B所阐述的由硅锗组成的第二发射极区例如可以与如根据图3所阐述的用于减小载流子寿命的装置相组合。
在之前阐述的实施例中，二极管结构的与栅极电极15相邻的第一发射极区31延伸直至前侧101处或者直至将近半导体本体100的前侧101之下，并且第二发射极区32紧接着半导体本体100的前侧101布置，或者布置在半导体本体100的前侧101上，并且分别通过源极电极21接触。
二极管结构的这种实现仅仅是例子。二极管结构可以相对于迄今为止阐述的结构以各种各样的方式被修改，其中该二极管结构具有布置在半导体本体100中的由单晶半导体材料组成的第一发射极区31和具有低发射极效率的连接到源极电极21上的第二发射极区32。
图8根据垂直截面示出了晶体管器件的一个实施例，其中第一发射极区31在漂移区13中被实现为埋入的半导体层。在该器件的情况下，第二发射极区32布置在沟渠中，该沟渠从前侧101出发在垂直方向上延伸直至第一发射极区31中。在所示的例子中，该沟渠延伸穿过本体区12和漂移区13的一部分。在此，第二发射极区32借助于绝缘层35（例如氧化物层或氮化物层）相对于本体区12和漂移区13绝缘。在半导体本体100的前侧101的区域中，第二发射极区32连接到源极电极21上。在该实施例中，第一和第二发射极区32之间的pn结以埋入的方式布置在半导体本体中。
图8中所示的晶体管器件被实现为沟槽晶体管，其具有布置在半导体本体100的沟渠中的栅极电极15。在图8中所示的垂直截面中示出了栅极电极15的多个段。第一发射极区31同样具有多个段，所述多个段分别布置在栅极电极15之下并且在水平方向上分段地与本体区12重叠。第一发射极区31的所述各个段在半导体本体100内彼此连接，由此第一发射极区31的所有段都与同第二发射极区32一起形成pn结的段连接。
图9示出了图8中所示的断面B－B中的水平截面，参考图9，第一发射极区31例如被实现为栅格状。布置在第一发射极区31之上的栅极电极（图9中未示出）可以具有相应的栅格状几何形状或者也可以具有带状几何形状。尽管在图8中示出了仅仅一个具有第二发射极区32的沟渠，应当指出，可以存在多个这样的具有第二发射极区32的沟渠，其中具有第二发射极区32的这些沟渠被布置为分别与具有栅极电极的沟渠间隔开。应当明确指出，实际器件中的掺杂区域根据所使用的方法总是具有一定的向外扩散以及由此具有边界的倒圆。参考图8和9，这意味着在那里示出的角在实际中也可能被倒圆。
参考图8，在第一发射极区31的各个段之间，可以在漂移区13中布置第一导通类型的更高度掺杂区17。这些更高度掺杂区可以有助于减小器件的接通电阻。
在图8中仅仅示意性地示出了第二发射极区32。该第二发射极区32具有减小的发射极效率。为了实现具有减小的发射极效率的该第二发射极区32，可以相应地使用所有之前根据图1至7阐述的措施。因此，第二发射极区32例如可以由多晶半导体材料组成、由硅锗或者由多孔半导体材料、或者由具有晶体损伤的单晶半导体材料组成。
图10根据垂直截面阐明具有二极管结构的晶体管器件的另一实施例。该二极管结构是肖特基二极管结构，该肖特基二极管结构由第一发射极区31和肖特基电极41构成。该肖特基电极41与第一发射极区32形成肖特基接触。该肖特基电极41通过源极电极21接触，或者形成源极电极21。在最后所述的情况下，肖特基电极41还接触源极区11和本体区12或本体区12的更高度掺杂的连接区19，其中在这些区和肖特基电极之间存在欧姆接触。
在n型器件的情况下，第一发射极区31为p掺杂的。为了在p掺杂的半导体区上制造肖特基接触，例如硅化钯（Pd2Si）适于作为肖特基电极41的材料。第一发射极区的掺杂浓度例如处于1015cm－3和1016cm－3之间。
该肖特基二极管结构形成肖特基二极管，该肖特基二极管的电路符号同样在图10中予以示出。肖特基二极管是单极器件，其从漂移区13接收载流子，但是不将载流子注入到漂移区13中，这等于是，在p掺杂的第一发射极区13的情况下，肖特基二极管的n发射极效率几乎等于0，或者在n掺杂的第一发射极区31的情况下，肖特基二极管的p发射极效率几乎等于0。在非常高的电流密度的情况下，肖特基二极管也可以注入，其中但是注入明显小于在常规pn二极管的情况下的注入。
图11根据垂直截面阐明具有二极管结构的晶体管器件的另一实施例。在该器件中，在第一发射极区31与源极电极21之间布置肖特基二极管结构。该肖特基二极管结构包括第一导通类型的半导体区42，该半导体区通过肖特基电极41接触并且与肖特基电极41形成肖特基接触。半导体区42连接到源极电极21上，其中可选地可以设置第一导通类型的更高度掺杂的连接区43以用于将半导体区42连接到源极电极21上。此外，肖特基电极41接触第一发射极区32，其中肖特基电极41和/或第一发射极区32的掺杂浓度被选择为使得在肖特基电极41与第一发射极区32之间存在欧姆接触。可选地，在连接区43与肖特基电极41之间布置第二导通类型的高度掺杂的保护环44。
在第一发射极区31与肖特基二极管结构的半导体区42之间形成pn结或pn二极管，其电路符号同样在图11中予以示出。在此，该肖特基二极管结构尤其是被选择为使得肖特基二极管的正向电压小于pn二极管的正向电压，使得pn二极管保持非激活的（inaktiv）。
在n型器件的情况下，根据图11所示的二极管结构尤其适用，其中第一发射极区31是p掺杂的。如根据图10所示的那样，肖特基接触虽然也可以以p掺杂的半导体材料（例如第一发射极区31）来制造。但是为了实现n掺杂的半导体材料（例如根据图11的半导体区42）上的肖特基接触，多种合适的用于肖特基电极41的材料可供使用，例如硅化物。此外，基于n掺杂的半导体材料的肖特基二极管的正向电压可以根据肖特基电极的材料的选择与基于p掺杂的半导体材料的肖特基二极管的正向电压相比在更广的范围上（über einen weiteren Bereich）调节。
图12根据半导体本体100的垂直截面阐明肖特基二极管结构的另一实施例。该实施例基于根据图11所示的实施例，并且与根据图11的该实施例的区别在于，连接区43在半导体本体100的垂直方向上被布置为与肖特基电极41间隔开、并且由此与半导体本体的前侧101间隔开，并且通过从埋入的段431延伸直至前侧101的接触区432连接到源极电极21上。第一发射极区32通过另一接触区45连接到肖特基电极41上，该另一接触区从前侧101出发通过半导体区42延伸直至发射极区32中。
根据图10至12所阐述的晶体管器件在晶体管结构方面基于根据图1所阐述的实施例。就此而论应当指出，如根据图10至12所阐述的肖特基二极管结构当然可以在具有任意晶体管结构的器件的情况下被使用。对应于根据图8所阐述的晶体管器件，肖特基二极管结构也可以部分地布置在半导体本体100的沟渠中。因此，在图8中所示的器件可以以简单的方式通过以下方式来修改，即替代于第二发射极区32将肖特基电极布置在沟渠中。
最后应当指出，即使之前未明确阐述，根据实施例所阐述的特征也可以与其他实施例的任意特征组合。 

Claims (17)

1.晶体管器件，所述晶体管器件具有：
在半导体本体（100）中第一导通类型的源极区（11）和漂移区（13）；
与第一导通类型互补的第二导通类型的布置在漂移区（13）与源极区（11）之间的本体区（12）；
源极电极（21），其接触源极区（11）和本体区（12）；
栅极电极（15），其被布置为与本体区（12）相邻，并且通过栅极介电层（16）以介电的方式相对于本体区（12）绝缘；
二极管结构，该二极管结构连接在漂移区（13）与源极电极（21）之间并且具有：
第一发射极区（31），其被布置为与半导体本体（100）中的漂移区（13）邻接；
第一导通类型的与第一发射极区邻接的第二发射极区（32），其连接到源极电极（21）上并且具有小于0.7的发射极效率γ。
2.根据权利要求1所述的晶体管器件，其中第二发射极区（32）的发射极效率小于0.5或者小于0.3。
3.根据权利要求1或2所述的晶体管器件，其中第一发射极区（31）具有单晶半导体材料。
4.根据权利要求1至3之一所述的晶体管器件，其中第一发射极区（31）为p掺杂的，和其中第二发射极区（32）为n掺杂的并且具有硫或硒作为掺杂材料原子。
5.根据权利要求1至3之一所述的晶体管器件，其中第二发射极区（32）具有多孔的半导体材料。
6.根据权利要求1至3之一所述的晶体管器件，其中第二发射极区（32）具有有晶体损伤的掺杂的单晶半导体材料或者多晶或非晶半导体材料。
7.晶体管器件，所述晶体管器件具有：
在半导体本体（100）中第一导通类型的源极区（11）和漂移区（13）；
与第一导通类型互补的第二导通类型的布置在漂移区（13）与源极区（11）之间的本体区（12）；
源极电极（21），其接触源极区（11）和本体区（12）；
栅极电极（15），其被布置为与本体区（12）相邻并且通过栅极介电层（16）以介电的方式相对于本体区（12）绝缘；
连接在漂移区（13）与源极电极（21）之间的肖特基二极管结构。
8.根据权利要求7所述的晶体管器件，其中肖特基二极管结构具有：
第二导通类型的第一发射极区（31），其被布置为与漂移区（13）邻接。
9.根据权利要求8所述的晶体管器件，其中肖特基二极管结构还具有：
肖特基电极，其接触第一发射极区并且连接到源极电极（21）上。
10.根据权利要求9所述的晶体管器件，其中肖特基电极形成源极电极。
11.根据权利要求7所述的晶体管器件，其中肖特基电极结构还具有：
第二导通类型的第二发射极区（42），其连接到源极电极上；
接触第一发射极区（31）和第二发射极区（42）的肖特基电极（41）。
12.根据前述权利要求之一所述的晶体管器件，其被构造成MOSFET并且具有第一导通类型的漏极区。
13.根据权利要求1至10之一所述的晶体管器件，其被构造成IGBT并且具有第二导通类型的漏极区。
14.根据前述权利要求之一所述的晶体管器件，其中栅极电极（15）布置在至少一个沟渠中，所述沟渠从半导体本体的一侧（101）出发在垂直方向上延伸进半导体本体中，并且具有至少两个栅极电极段，所述栅极电极段在半导体本体（100）的横向方向上彼此间隔开地布置，其中本体区（12）的至少一个段布置在两个栅极电极段之间。
15.根据权利要求13所述的晶体管器件，其中至少两个栅极电极段的相互间距小于1μm、小于0.3μm、或者小于0.1μm。
16.根据前述权利要求之一所述的晶体管器件，其中栅极电极（15）布置在第二发射极区（32）与本体区（12）之间。
17.根据权利要求14至16之一所述的晶体管器件，其中第二发射极区（32）布置在沟渠中，所述沟渠从第一侧（101）出发延伸到半导体本体（100）中，其中第二发射极区（32）借助于绝缘层相对于本体区（12）绝缘。
CN201110231080.8A 2010-08-12 2011-08-12 具有减小的短路电流的晶体管器件 Active CN102376767B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102010039258.8 2010-08-12
DE102010039258.8A DE102010039258B4 (de) 2010-08-12 2010-08-12 Transistorbauelement mit reduziertem Kurzschlussstrom

Publications (2)

Publication Number Publication Date
CN102376767A true CN102376767A (zh) 2012-03-14
CN102376767B CN102376767B (zh) 2016-02-17

Family

ID=45528449

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110231080.8A Active CN102376767B (zh) 2010-08-12 2011-08-12 具有减小的短路电流的晶体管器件

Country Status (3)

Country Link
US (1) US10211057B2 (zh)
CN (1) CN102376767B (zh)
DE (1) DE102010039258B4 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104779277A (zh) * 2014-06-28 2015-07-15 上海合俊驰半导体科技有限公司 一种异质结场阻结构的igbt及其制备方法
CN105378931A (zh) * 2013-05-23 2016-03-02 丰田自动车株式会社 内置有二极管的igbt
CN113169229A (zh) * 2018-12-10 2021-07-23 三菱电机株式会社 碳化硅半导体装置及其制造方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130240894A1 (en) * 2012-03-13 2013-09-19 Hans Joachim Würfl Overvoltage Protection Device for Compound Semiconductor Field Effect Transistors
US9627517B2 (en) * 2013-02-07 2017-04-18 Infineon Technologies Ag Bipolar semiconductor switch and a manufacturing method therefor
CN103390642B (zh) * 2013-08-01 2016-06-22 株洲南车时代电气股份有限公司 一种igbt器件及整晶圆igbt芯片的封装方法
US9331197B2 (en) 2013-08-08 2016-05-03 Cree, Inc. Vertical power transistor device
US10600903B2 (en) * 2013-09-20 2020-03-24 Cree, Inc. Semiconductor device including a power transistor device and bypass diode
US9318597B2 (en) 2013-09-20 2016-04-19 Cree, Inc. Layout configurations for integrating schottky contacts into a power transistor device
US10868169B2 (en) 2013-09-20 2020-12-15 Cree, Inc. Monolithically integrated vertical power transistor and bypass diode
US9484221B2 (en) * 2014-01-13 2016-11-01 Infineon Technologies Ag Bipolar semiconductor device and method of manufacturing thereof
DE102014107325B4 (de) * 2014-05-23 2023-08-10 Infineon Technologies Ag Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements
DE102014226161B4 (de) * 2014-12-17 2017-10-26 Infineon Technologies Ag Halbleitervorrichtung mit Überlaststrombelastbarkeit
DE102015102130B4 (de) 2015-02-13 2022-07-14 Infineon Technologies Ag Halbleiterbauelemente und ein Verfahren zum Bilden eines Halbleiterbauelements
DE102015215024B4 (de) * 2015-08-06 2019-02-21 Infineon Technologies Ag Halbleiterbauelement mit breiter Bandlücke und Verfahren zum Betrieb eines Halbleiterbauelements
JP6801323B2 (ja) * 2016-09-14 2020-12-16 富士電機株式会社 半導体装置および半導体装置の製造方法
TWI658568B (zh) * 2017-01-03 2019-05-01 Leadtrend Technology Corporation 高壓半導體元件以及同步整流控制器
CN108305872B (zh) * 2017-01-12 2020-12-11 通嘉科技股份有限公司 高压半导体元件以及同步整流控制器
JP7279394B2 (ja) * 2019-02-15 2023-05-23 富士電機株式会社 半導体装置および半導体装置の製造方法
US11579645B2 (en) * 2019-06-21 2023-02-14 Wolfspeed, Inc. Device design for short-circuitry protection circuitry within transistors
EP3872847A1 (en) * 2020-02-28 2021-09-01 Infineon Technologies AG Semiconductor device with insulated gate transistor cell and rectifying junction
DE102021125271A1 (de) 2021-09-29 2023-03-30 Infineon Technologies Ag LeistungshalbleitervorrichtungVerfahren zur Herstellung einer Leistungshalbleitervorrichtung

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6259134B1 (en) * 1997-07-11 2001-07-10 Mitel Semiconductor Limited Trench thyristor with improved breakdown voltage characteristics
US20060113589A1 (en) * 2004-10-01 2006-06-01 International Rectifier Corp. Top drain fet with integrated body short
CN100413073C (zh) * 2005-03-30 2008-08-20 中芯国际集成电路制造(上海)有限公司 用于避免多电源输入/输出的瞬态短路电流的集成电路
CN101364613A (zh) * 2007-08-10 2009-02-11 英飞凌科技股份公司 具有改进的动态特性的半导体元件

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2211384A1 (de) 1971-03-20 1972-11-30 Philips Nv Schaltungsanordnung mit mindestens einem strahlungsgespeisten Schaltungselement und Halbleiteranordnung zur Anwendung in einer derartigen Schaltungsanordnung
US3911269A (en) 1971-03-20 1975-10-07 Philips Corp Circuit arrangement having at least one circuit element which is energised by means of radiation and semiconductor device suitable for use in such a circuit arrangement
CA2133585A1 (en) 1992-04-29 1993-11-11 Mahalingam Nandakumar Base resistance controlled mos gated thyristor with improved turn-off characteristics
US5294816A (en) 1992-06-10 1994-03-15 North Carolina State University At Raleigh Unit cell arrangement for emitter switched thyristor with base resistance control
US5198687A (en) 1992-07-23 1993-03-30 Baliga Bantval J Base resistance controlled thyristor with single-polarity turn-on and turn-off control
US5412228A (en) 1994-02-10 1995-05-02 North Carolina State University Multifunctional semiconductor switching device having gate-controlled regenerative and non-regenerative conduction modes, and method of operating same
US5488236A (en) 1994-05-26 1996-01-30 North Carolina State University Latch-up resistant bipolar transistor with trench IGFET and buried collector
DE4433796A1 (de) 1994-09-22 1996-03-28 Daimler Benz Ag Steuerbares Halbleiterbauelement
US6235545B1 (en) * 1999-02-16 2001-05-22 Micron Technology, Inc. Methods of treating regions of substantially upright silicon-comprising structures, method of treating silicon-comprising emitter structures, methods of forming field emission display devices, and cathode assemblies
DE10048857A1 (de) 2000-10-02 2002-04-11 Dieter Silber Halbleiterbauelement mit gesteuertem Emitterwirkungsgrad
JP3927111B2 (ja) 2002-10-31 2007-06-06 株式会社東芝 電力用半導体装置
JP4136778B2 (ja) 2003-05-07 2008-08-20 富士電機デバイステクノロジー株式会社 絶縁ゲート型バイポーラトランジスタ
DE102005053487B4 (de) * 2005-11-09 2011-06-09 Infineon Technologies Ag Leistungs-IGBT mit erhöhter Robustheit
DE102005056426B4 (de) * 2005-11-28 2012-03-15 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zu dessen Herstellung
US7615847B2 (en) 2007-03-23 2009-11-10 Infineon Technologies Austria Ag Method for producing a semiconductor component
US7989885B2 (en) 2009-02-26 2011-08-02 Infineon Technologies Austria Ag Semiconductor device having means for diverting short circuit current arranged in trench and method for producing same
US8232579B2 (en) 2009-03-11 2012-07-31 Infineon Technologies Austria Ag Semiconductor device and method for producing a semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6259134B1 (en) * 1997-07-11 2001-07-10 Mitel Semiconductor Limited Trench thyristor with improved breakdown voltage characteristics
US20060113589A1 (en) * 2004-10-01 2006-06-01 International Rectifier Corp. Top drain fet with integrated body short
CN100413073C (zh) * 2005-03-30 2008-08-20 中芯国际集成电路制造(上海)有限公司 用于避免多电源输入/输出的瞬态短路电流的集成电路
CN101364613A (zh) * 2007-08-10 2009-02-11 英飞凌科技股份公司 具有改进的动态特性的半导体元件

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105378931A (zh) * 2013-05-23 2016-03-02 丰田自动车株式会社 内置有二极管的igbt
CN104779277A (zh) * 2014-06-28 2015-07-15 上海合俊驰半导体科技有限公司 一种异质结场阻结构的igbt及其制备方法
CN104779277B (zh) * 2014-06-28 2020-04-03 上海提牛机电设备有限公司 一种异质结场阻结构的igbt及其制备方法
CN113169229A (zh) * 2018-12-10 2021-07-23 三菱电机株式会社 碳化硅半导体装置及其制造方法
CN113169229B (zh) * 2018-12-10 2023-12-01 三菱电机株式会社 碳化硅半导体装置及其制造方法

Also Published As

Publication number Publication date
DE102010039258A1 (de) 2012-02-16
US10211057B2 (en) 2019-02-19
US20120037955A1 (en) 2012-02-16
CN102376767B (zh) 2016-02-17
DE102010039258B4 (de) 2018-03-15

Similar Documents

Publication Publication Date Title
CN102376767B (zh) 具有减小的短路电流的晶体管器件
US7923772B2 (en) Semiconductor device with a semiconductor body and method for producing it
US8143691B2 (en) Semiconductor device and method for making the same
CN103986447A (zh) 双极半导体开关及其制造方法
CN105531825A (zh) 半导体装置及半导体装置的制造方法
US10256234B2 (en) Semiconductor device
TWI388011B (zh) 半導體裝置及其形成方法
KR100248644B1 (ko) 반도체 장치 및 그 제조 방법
KR102246570B1 (ko) 전력 반도체 장치
JPWO2008069145A1 (ja) 絶縁ゲート型電界効果トランジスタ及びその製造方法
CN103531632B (zh) 包括边缘区域的半导体器件和制造半导体器件的方法
JP5191885B2 (ja) 半導体装置及び製造方法
CN106024776A (zh) 具有不同沟道宽度的复合半导体器件
JP2009272397A (ja) 半導体装置
CN102468298A (zh) 带有集成箝位电路的累积型场效应管
WO2012017227A1 (en) Semiconductor device
KR20120140411A (ko) 전력 반도체 소자 및 그 제조 방법
CN102088030B (zh) 横向双扩散金属氧化物半导体场效应管及其制造方法
US20140097447A1 (en) Semiconductor device and method of manufacturing the same
CN109935633A (zh) Ldmos器件
CN107819025A (zh) 半导体装置和半导体装置的制造方法
Zhu et al. Implementation of high-side, high-voltage RESURF LDMOS in a sub-half micron smart power technology
JP5399650B2 (ja) 半導体装置
CN105529359B (zh) 具有包含深能级掺杂剂的辅助结构的半导体器件
CN112640125B (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant