CN102314943B - 非挥发性记忆体及其制造方法 - Google Patents

Abstract

本发明是有关于一种非挥发性记忆体及其制造方法。该非挥发性记忆体，包括基底、堆叠栅极结构、二个掺杂区及多个间隙壁。堆叠栅极结构设置于基底上，其中堆叠栅极结构从基底由下而上依序包括第一介电层、电荷储存层、第二介电层及导体层。掺杂区分别设置于堆叠栅极结构两侧的基底中，且掺杂区的底部与位于掺杂区下方的基底相邻接。间隙壁分别设置于各个掺杂区的各侧边与基底之间，且间隙壁的顶部低于掺杂区的顶部。本发明还提供了一种非挥发性记忆体的制造方法。本发明的非挥发性记忆体可防止在掺杂区之间发生击穿现象与短通道效应，并且可防止在进行程序化时二次电子的干扰。

Description

非挥发性记忆体及其制造方法

技术领域

本发明涉及一种记忆体及其制造方法，特别是涉及一种非挥发性记忆体及其制造方法。

背景技术

记忆体为设计来储存资讯或资料的半导体元件。当电脑微处理器的功能变得越来越强，软件所进行的程序与运算也随之增加。因此，记忆体的容量需求也就越来越高。在各式的记忆体产品中，非挥发性记忆体，例如可电擦除可程序化只读记忆体(electrically era sable programmable readonly memory，EEPROM)允许多次的资料程序化、读取及擦除操作，且其中储存的资料即使在记忆体被断电后仍可以保存。基于上述优点，可电擦除可程序化只读记忆体已成为个人电脑和电子设备所广泛采用的一种记忆体。

然而，随着EEPROM的尺寸不断缩小，在对选定记忆胞进行程序化时，由二次热电子对相邻记忆胞所产生的干扰效应也更趋恶化。

由此可见，上述现有的非挥发性记忆体及其制造方法在产品结构、制造方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品及方法又没有适切的结构及方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的非挥发性记忆体及其制造方法，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。

发明内容

本发明的目的在于，克服现有的非挥发性记忆体存在的缺陷，而提供一种新的非挥发性记忆体，所要解决的技术问题是使其可有效地防止在进行程序化时所产生的二次热电子的干扰效应，非常适于实用。

本发明的另一目的在于，克服现有的非挥发性记忆体存在的缺陷，而提供一种新的非挥发性记忆体，所要解决的技术问题是使其能抑制击穿(punch-through)现象与短通道效应(short channel effect)的产生，从而更加适于实用。

本发明的再一目的在于，克服现有的非挥发性记忆体的制造方法存在的缺陷，而提供一种新的非挥发性记忆体的制造方法，所要解决的技术问题是使其可与现行工艺轻易地进行整合，从而更加适于实用。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种非挥发性记忆体，包括基底、堆叠栅极结构、二个掺杂区及多个间隙壁。堆叠栅极结构设置于基底上，其中堆叠栅极结构从基底由下而上依序包括第一介电层、电荷储存层、第二介电层及导体层。掺杂区分别设置于堆叠栅极结构两侧的基底中，且掺杂区的底部与位于掺杂区下方的基底相邻接。间隙壁分别设置于各个掺杂区的各侧边与基底之间，且间隙壁的顶部低于掺杂区的顶部。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的非挥发性记忆体，其中所述的电荷储存层例如是电荷捕捉层或浮置栅极层。

前述的非挥发性记忆体，其中所述的电荷捕捉层的材料例如是氮化硅。

前述的非挥发性记忆体，其中所述的浮置栅极层的材料例如是掺杂多晶硅。

前述的非挥发性记忆体，其中所述的间隙壁的材料例如是介电材料。

本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种非挥发性记忆体，包括基底、堆叠栅极结构、半导体层、二个掺杂区及多个间隙壁。基底中包括二个开口。堆叠栅极结构设置于开口之间的基底上，其中堆叠栅极结构从基底由下而上依序包括第一介电层、电荷储存层、第二介电层及导体层。半导体层设置于开口中并填满开口，且半导体层的底部与位于半导体层下方的基底相邻接。掺杂区分别设置于堆叠栅极结构两侧的半导体层中。间隙壁分别设置于各个掺杂区的各侧边与基底之间，且间隙壁的顶部低于掺杂区的顶部。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的非挥发性记忆体，其中所述的电荷储存层例如是电荷捕捉层或浮置栅极层。

前述的非挥发性记忆体，其中所述的电荷捕捉层的材料例如是氮化硅。

前述的非挥发性记忆体，其中所述的浮置栅极层的材料例如是掺杂多晶硅。

前述的非挥发性记忆体，其中所述的半导体层更包括延伸设置于堆叠栅极结构与基底之间。

前述的非挥发性记忆体，其中所述的半导体层的材料例如是非晶硅、多晶硅、磊晶硅或硅化锗。

前述的非挥发性记忆体，其中所述的间隙壁的材料例如是介电材料。

前述的非挥发性记忆体，其中所述的半导体层的材料与基底的材料例如是互不相同。

本发明的目的及解决其技术问题另外再采用以下技术方案来实现。依据本发明提出的一种非挥发性记忆体的制造方法，包括下列步骤。首先，在基底中形成二个开口。接着，在开口的每一侧壁上形成间隙壁。然后，在开口中形成填满开口的半导体层，且半导体层的底部与位于半导体层下方的基底相邻接。接下来，在开口之间的基底上形成堆叠栅极结构，其中堆叠栅极结构从基底由下而上依序包括第一介电层、电荷储存层、第二介电层及导体层。之后，分别在堆叠栅极结构两侧的半导体层中形成掺杂区，且间隙壁的顶部低于掺杂区的顶部。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的非挥发性记忆体的制造方法，其中所述的半导体层的材料与基底的材料例如是互不相同。

前述的非挥发性记忆体的制造方法，其中所述的半导体层的材料例如是非晶硅、多晶硅、磊晶硅或硅化锗。

前述的非挥发性记忆体的制造方法，其中所述的间隙壁的形成方法包括下列步骤。首先，在基底上形成共形的间隙壁材料层。接着，移除位于基底的顶面上及开口的底面上的部分间隙壁材料层。

前述的非挥发性记忆体的制造方法，其中所述的间隙壁的顶部可低于基底的开口顶部，因而半导体层仅需填满基底的开口即可。此外，间隙壁的顶部可与基底的开口顶部等高，则半导体层需更包括延伸形成于堆叠栅极结构与基底之间并将间隙壁完全覆盖。

前述的非挥发性记忆体的制造方法，其中所述的半导体层的形成方法例如是化学气相沉积法或磊晶成长法。

前述的非挥发性记忆体的制造方法，其中所述的堆叠栅极结构的形成方法包括下列步骤。首先，在基底上由下而上依序形成第一介电材料层、电荷储存材料层、第二介电材料层及导体材料层。接着，对第一介电材料层、电荷储存材料层、第二介电材料层及导体材料层进行一个图案化工艺。

前述的非挥发性记忆体的制造方法，其中所述的电荷储存层例如是电荷捕捉层或浮置栅极层。

本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本发明非挥发性记忆体及其制造方法至少具有下列优点及有益效果：

在本发明所提出的非挥发性记忆体中，由于在各个掺杂区的各侧边与基底之间设置有间隙壁，因此可防止在掺杂区之间发生击穿现象与短通道效应。

此外，在本发明所提出的非挥发性记忆体中，因为间隙壁设置在各个掺杂区的各侧边与基底之间，所以可制作出深度较深的掺杂区，故在对选定的记忆胞进行程序化时，可以加长二次电子注入到相邻记忆胞的路径，因此能够抑制在进行程序化时二次电子的干扰。

另外，由于掺杂区与基底之间没有被介电材料所阻挡，所以二次电子在通过掺杂区下方时会被掺杂区所吸收，因此可防止在进行程序化时二次电子的干扰现象。

另一方面，本发明所提出的非挥发性记忆体的制造方法能与现行工艺轻易地进行整合。

综上所述，本发明是有关于一种非挥发性记忆体及其制造方法。该非挥发性记忆体，包括基底、堆叠栅极结构、二个掺杂区及多个间隙壁。堆叠栅极结构设置于基底上，其中堆叠栅极结构从基底由下而上依序包括第一介电层、电荷储存层、第二介电层及导体层。掺杂区分别设置于堆叠栅极结构两侧的基底中，且掺杂区的底部与位于掺杂区下方的基底相邻接。间隙壁分别设置于各个掺杂区的各侧边与基底之间，且间隙壁的顶部低于掺杂区的顶部。本发明还提供了一种非挥发性记忆体的制造方法。本发明的非挥发性记忆体可防止在掺杂区之间发生击穿现象与短通道效应，并且可防止在进行程序化时二次电子的干扰。本发明在技术上有显著的进步，并具有明显的积极效果，诚为一新颖、进步、实用的新设计。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。

附图说明

图1是本发明的一实施例的非挥发性记忆体的剖面图。

图2A至图2D是本发明的一实施例的非挥发性记忆体的制造流程的剖面图。

100、200：基底             102、228：堆叠栅极结构

104、230：掺杂区           106、206：间隙壁

108、220：第一介电层       110、222：电荷储存层

112、224：第二介电层       114、226：导体层

116、210：井区             202：开口

204：间隙壁材料层          208：半导体层

212：第一介电材料层        214：电荷储存材料层

216：第二介电材料层        218：导体材料层

具体实施方式

为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的非挥发性记忆体及其制造方法其具体实施方式、结构、方法、步骤、特征及其功效，详细说明如后。

图1是本发明的一实施例的非挥发性记忆体的剖面图。

请参阅图1所示，本发明较佳实施例的非挥发性记忆体包括基底100、堆叠栅极结构102、掺杂区104及间隙壁106。基底100例如是硅基底。

堆叠栅极结构102设置于基底100上。其中，堆叠栅极结构102从基底100由下而上依序包括第一介电层108、电荷储存层110、第二介电层112及导体层114。第一介电层108的材料例如是氧化硅。电荷储存层110例如是材料为氮化硅等电荷捕捉材料的电荷捕捉层或材料为掺杂多晶硅等的浮置栅极层。第二介电层112的材料例如是氧化硅。导体层114的材料例如是掺杂多晶硅。

掺杂区104分别设置于堆叠栅极结构102两侧的基底100中，且掺杂区104的底部与位于掺杂区104下方的基底100相邻接。掺杂区104可用以作为非挥发性记忆体的源极区与漏极区。

间隙壁106分别设置于各个掺杂区104的各个侧边与基底100之间，且间隙壁106的顶部低于掺杂区104的顶部。此外，掺杂区104的底部更可低于间隙壁106的底部，以加深掺杂区104的深度。间隙壁106的材料例如是介电材料，如氧化硅或氮化硅等。

另外，非挥发性记忆体更可包括井区116，井区116位于基底100中，且掺杂区104位于井区116中。其中，井区116与掺杂区104例如是具有不同的掺杂型态。

基于上述实施例可知，由于在各个掺杂区104的各个侧边与基底100之间设置有间隙壁106，因此可防止在掺杂区104之间发生击穿现象与短通道效应。

此外，因为间隙壁106设置在各个掺杂区104的各个侧边与基底100之间，所以可制作出深度较深的掺杂区104，故在对选定的记忆胞进行程序化时，可以加长二次电子注入到相邻记忆胞的路径，因此能够抑制在进行程序化时二次电子的干扰。

另外，由于掺杂区104与基底100之间并没有被介电材料所阻挡，所以二次电子在通过掺杂区104下方时会被掺杂区104所吸收(drained)，因此可防止在进行程序化时二次电子的干扰现象。

图2A至图2D是本发明的一实施例的非挥发性记忆体的制造流程的剖面图。

首先，请参阅图2A所示，在基底200中形成开口202。基底200例如是硅基底。开口202的形成方法例如是对基底200进行一个图案化工艺而形成。

接着，在基底200上形成共形的间隙壁材料层204。间隙壁材料层204的材料例如是介电材料，如氧化硅或氮化硅等。间隙壁材料层204的形成方法例如是化学气相沉积法。

然后，请参阅图2B所示，移除位于基底200的顶面上及开口202的底面上的部分间隙壁材料层204，而在开口202的每个侧壁上形成间隙壁206。部分间隙壁材料层204的移除方法例如是对间隙壁材料层204进行一个回蚀刻工艺。然而，间隙壁206的形成方法并不限于上述方法。

接下来，在开口202中形成填满开口202的半导体层208，且半导体层208的底部与位于半导体层208下方的基底200相邻接。此外，半导体层208更可选择性地延伸形成于基底200的顶面上。在此实施例中，间隙壁206的顶部与基底200的开口202的顶部等高，则半导体层208需延伸形成于基底200的顶面上并将间隙壁206完全覆盖。在另一实施例中，间隙壁206的顶部可低于基底200的开口202的顶部，因而半导体层208仅需填满基底200的开口202即可。

此外，半导体层208的材料与基底200的材料例如是互不相同。半导体层208的材料例如是非晶硅、多晶硅、磊晶硅或硅化锗。当半导体层208的材料为非晶硅、多晶硅或硅化锗时，半导体层208的形成方法例如是分别使用化学气相沉积法形成。当半导体层208的材料为磊晶硅时，半导体层208的形成方法例如是磊晶成长法。另外，当所形成的半导体层208为非晶硅时，可接着再对半导体层208进行一个回火(anneal)工艺，使材料为半导体层208结晶化。

之后，可选择性地在基底200及半导体层208中形成井区210。井区210的形成方法例如是离子植入法。

再者，请参阅图2C所示，在半导体层208上由下而上依序形成第一介电材料层212、电荷储存材料层214、第二介电材料层216及导体材料层218。第一介电材料层212的材料例如是氧化硅。电荷储存材料层214例如是材料为氮化硅等电荷捕捉材料的电荷捕捉层或材料为掺杂多晶硅等的浮置栅极层。第二介电材料层216的材料例如是氧化硅。导体材料层218的材料例如是掺杂多晶硅。第一介电材料层212、电荷储存材料层214、第二介电材料层216及导体材料层218的形成方法例如是分别使用化学气相沉积法形成。

然后，请参阅图2D所示，对第一介电材料层212、电荷储存材料层214、第二介电材料层216及导体材料层218进行一个图案化工艺，使其分别形成第一介电层220、电荷储存层222、第二介电层224及导体层226，而在开口202之间的基底200上方的半导体层208上形成堆叠栅极结构228。堆叠栅极结构228从基底200由下而上依序包括第一介电层220、电荷储存层222、第二介电层224及导体层226。然而，堆叠栅极结构228的形成方法并不限于上述方法。

随后，例如是以堆叠栅极结构228作为罩幕，分别在堆叠栅极结构228两侧的半导体层208中形成掺杂区230，且间隙壁206的顶部低于掺杂区230的顶部。此外，掺杂区230更可延伸形成于半导体层208下方的基底200中，而使得掺杂区230的底部低于间隙壁206的底部，以加深掺杂区230的深度。掺杂区230可用以作为非挥发性记忆体的源极区与漏极区。掺杂区230与井区210例如是具有不同的掺杂型态。掺杂区230的形成方法例如是离子植入法。

由上述可知，上述实施例的非挥发性记忆体的制造方法能与现行工艺轻易地进行整合。

以下，藉由图2D介绍本实施例的非挥发性记忆体。

请参阅图2D所示，非挥发性记忆体包括基底200、堆叠栅极结构228、半导体层208、掺杂区230及多个间隙壁206。基底200中包括开口202。堆叠栅极结构228设置于开口202之间的基底200上方的半导体层208上，其中堆叠栅极结构228从基底200由下而上依序包括第一介电层220、电荷储存层222、第二介电层224及导体层226。半导体层208设置于开口202中并填满开口202，且更可延伸设置于堆叠栅极结构228与基底200之间。其中，半导体层208的底部与位于半导体层208下方的基底200相邻接。掺杂区230分别设置于堆叠栅极结构228两侧的半导体层208中。间隙壁206分别设置于各个掺杂区230的各个侧边与基底200之间，且间隙壁206的顶部低于掺杂区230的顶部。此外，非挥发性记忆体更可包括井区210，井区210位于基底200及半导体层208中，且掺杂区230位于井区210中。由于图2D中非挥发性记忆体的各组成构建的材料、形成方法及配置方式已于上述实施例中进行了详尽地说明，故于此不再赘述。

由上述实施例可知，由于在各个掺杂区230的各侧边与基底200之间设置有间隙壁206，因此可防止击穿现象与短通道效应在掺杂区230之间产生。

此外，因为间隙壁206设置在各个掺杂区230的各个侧边与基底200之间，所以能进一步地加深掺杂区230的深度，可使得在对选定的记忆胞进行程序化时所产生的二次电子注入到相邻记忆胞的路径加长，因此能够防止二次电子的干扰。

另外，由于掺杂区230底部与基底200之间并没有被介电材料所阻挡，所以二次电子在通过掺杂区230下方时会被掺杂区230所吸收，因此可抑制在进行程序化时二次电子的干扰现象。

另一方面，当半导体层208的材料为磊晶硅时，由于半导体层208与基底200之间并没有被介电材料所阻挡，因此可获得成膜品质更佳的半导体层208。

综上所述，上述实施例至少具有下列优点：

1.上述实施例所提出的非挥发性记忆体可防止在掺杂区之间发生击穿现象与短通道效应。

2.借由上述实施例所提出的非挥发性记忆体，可防止在进行程序化时二次电子的干扰。

3.上述实施例所提出的非挥发性记忆体的制造方法能与现行工艺轻易地进行整合。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (10)

1.一种非挥发性记忆体，其特征在于其包括：

一基底；

一堆叠栅极结构，设置于该基底上，其中该堆叠栅极结构从该基底由下而上依序包括一第一介电层、一电荷储存层、一第二介电层及一导体层；

二掺杂区，分别设置于该堆叠栅极结构两侧的该基底中，且该些掺杂区的底部与位于该些掺杂区下方的该基底相邻接；以及

多个间隙壁，分别设置于各该掺杂区的各侧边与该基底之间，且该些间隙壁的顶部低于该些掺杂区的顶部。

2.根据权利要求1所述的非挥发性记忆体，其特征在于其中所述的电荷储存层包括一电荷捕捉层或一浮置栅极层。

3.一种非挥发性记忆体，其特征在于其包括：

一基底，该基底中包括二开口；

一堆叠栅极结构，设置于该些开口之间的该基底上，其中该堆叠栅极结构从该基底由下而上依序包括一第一介电层、一电荷储存层、一第二介电层及一导体层；

一半导体层，设置于该些开口中并填满该些开口，且该半导体层的底部与位于该半导体层下方的该基底相邻接；

二掺杂区，分别设置于该堆叠栅极结构两侧的该半导体层中；以及

多个间隙壁，分别设置于各该掺杂区的各侧边与该基底之间，且该些间隙壁的顶部低于该些掺杂区的顶部。

4.根据权利要求3所述的非挥发性记忆体，其特征在于其中所述的半导体层更包括延伸设置于该堆叠栅极结构与该基底之间。

5.根据权利要求3所述的非挥发性记忆体，其特征在于其中所述的半导体层的材料与该基底的材料不同。

6.一种非挥发性记忆体的制造方法，其特征在于其包括以下步骤：

在一基底中形成二开口；

在该些开口的每一侧壁上形成一间隙壁；

在该些开口中形成填满该开口的一半导体层，且该半导体层的底部与位于该半导体层下方的该基底相邻接；

在该些开口之间的该基底上形成一堆叠栅极结构，其中该堆叠栅极结构从该基底由下而上依序包括一第一介电层、一电荷储存层、一第二介电层及一导体层；以及

分别在该堆叠栅极结构两侧的该半导体层中形成一掺杂区，且该些间隙壁的顶部低于该些掺杂区的顶部。

7.根据权利要求6所述的非挥发性记忆体的制造方法，其特征在于其中所述的半导体层的材料与该基底的材料不同。

8.根据权利要求6所述的非挥发性记忆体的制造方法，其特征在于其中该些间隙壁的形成方法包括：

在该基底上形成共形的一间隙壁材料层；以及

移除位于该基底的顶面上及该些开口的底面上的部分该间隙壁材料层。

9.根据权利要求6所述的非挥发性记忆体的制造方法，其特征在于其中所述的半导体层更包括延伸形成于该堆叠栅极结构与该基底之间。

10.根据权利要求6所述的非挥发性记忆体的制造方法，其特征在于其中所述的堆叠栅极结构的形成方法包括：

在该基底上由下而上依序形成一第一介电材料层、一电荷储存材料层、一第二介电材料层及一导体材料层；以及

对该第一介电材料层、该电荷储存材料层、该第二介电材料层及该导体材料层进行一图案化工艺。

Images