CN102272890A - 形成半导体层的方法 - Google Patents

形成半导体层的方法 Download PDF

Info

Publication number
CN102272890A
CN102272890A CN2009801540305A CN200980154030A CN102272890A CN 102272890 A CN102272890 A CN 102272890A CN 2009801540305 A CN2009801540305 A CN 2009801540305A CN 200980154030 A CN200980154030 A CN 200980154030A CN 102272890 A CN102272890 A CN 102272890A
Authority
CN
China
Prior art keywords
top surface
coating
oxide skin
silicon
ozonated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801540305A
Other languages
English (en)
Other versions
CN102272890B (zh
Inventor
H·J·马丁内斯
J·J·哈肯伯格
J·希尔德雷思
R·E·诺布尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN102272890A publication Critical patent/CN102272890A/zh
Application granted granted Critical
Publication of CN102272890B publication Critical patent/CN102272890B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/103—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN homojunction type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1864—Annealing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Light Receiving Elements (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种形成半导体层(16)的方法，在一实施例中的该半导体层(16)是光探测器的一部分，该方法包括：形成硅形状(52)；施加臭氧化水(54)；在低于600摄氏度的温度下，去除第一氧化物层(58)；以及外延生长锗(62)。该硅形状具有暴露的顶表面。将该臭氧化水施加于该顶表面，并且导致在该顶表面上形成第一氧化物层(41)。在该顶表面上生长锗(42)。

Description

形成半导体层的方法
技术领域
本发明总体上涉及形成半导体层，并且更具体地涉及外延生长可在例如光探测器中使用的半导体层。
背景技术
一些器件，诸如光探测器，是通过在硅层上外延生长锗而形成的。重要的是位于锗与硅之间的界面是清洁的。如果该界面不清洁，那么外延生长将受阻并且器件性能将降低。在锗与硅之间形成清洁界面的一种方法包括在大于约800摄氏度的温度下形成锗之前，在流入氢气时热烘烤基板。但此温度可破坏下面的硅层。此外，如果光探测器在基板上与晶体管整合在一起，那么已形成的该晶体管不能承受此高温。因此，需要在锗与硅之间形成清洁界面而不具有现有技术方法中的负面影响。
附图说明
本发明由附图以示例的方式例示并不受附图所限制，在附图中相似的附图标记表示类似的元件。出于简洁和清楚的目的例示附图中的元件，所述元件没有必要按比例绘制。
图1例示根据一实施例包含晶体管区域及光探测器区域的半导体器件的剖面的一部分；
图2例示根据一实施例形成窗之后图I的半导体器件的剖面的该部分；
图3例示根据一实施例形成二氧化硅之后图2的半导体器件的剖面的该部分；
图4例示根据一实施例去除该二氧化硅之后图3的半导体器件的剖面的该部分；
图5例示根据一实施例形成锗之后图4的半导体器件的剖面的该部分；
图6例示根据一实施例形成掺杂区域之后图5的半导体器件的剖面的该部分；以及
图7例示根据一实施例形成锗与硅之间的清洁界面的工艺。
具体实施方式
在一实施例中，暴露半导体材料，诸如硅。其表面通过重复工艺进行处理，该重复工艺包含原位HF蚀刻及湿法氧化物生长步骤，该重复工艺可重复任意多次，包括不重复这些步骤。然后，进行HF清洗以去除任何残留氧化物并终止该半导体材料的键结，以使当该半导体材料暴露于大气中时，不形成自然氧化物。接着在该半导体材料上外延生长不同的半导体材料，诸如锗。在一实施例中，该半导体材料，诸如锗，是外延生长的。由于所形成的外延生长材料没有很多污染物并且暗电流足够低(该暗电流是当没有光提供至光学器件时流动的电流)，所以该外延生长材料是高质量膜。在一实施例中，所有这些工艺是在低于600摄氏度，或者尤其低于500摄氏度的温度下进行的。
图1例示根据一实施例的包含晶体管区域34及光探测器区域36的半导体器件或工件10的剖面的一部分。在一实施例中，该半导体器件10包含绝缘体上硅(SOI)基板，该绝缘体上硅(SOI)基板包含第一硅层12、埋置氧化物(BOX)层14及第二硅层16。在其它实施例中，该半导体基板包含半导体材料或材料的组合，诸如砷化镓、锗硅、绝缘体上硅(SOI)、硅、单晶硅、类似物，以及上述材料的组合。在一实施例中，第一硅层12是硅基板，该BOX层14是约800nm的二氧化硅，且第二硅层16是约310nm的硅。在第二层16内的是第一浅沟槽隔离(STI)区域18及第二浅沟槽隔离(STI)区域20，它们在实施例中是极浅沟槽隔离(STI)区域。在例示的实施例中，第一STI区域18延伸通过该整个第二硅层16，并且因此第一STI区域18的高度约为310nm。在例示的实施例中，第二STI区域20比第一STI区域18更浅，且第二STI区域20的高度约为160nm。在晶体管区域34内的第一STI区域18之间的是晶体管33，该晶体管33包含栅电极24、栅电介质22、间隔物26及源极/漏极区域28。该栅电极24可包含任何导电材料，诸如多晶硅、金属栅极、或上述材料的组合。该栅电介质22可包含任何电介质，诸如二氧化硅、高介电常数材料(例如氧化铪)、或其组合。该间隔物26可包含任何绝缘材料，诸如氮化硅。可使用任何掺杂剂(诸如硼或磷)来形成该源极/漏极区域28。第一STI区域18用于电隔离。在用于光学隔离的第二STI区域20之间并且在该光探测区域36内形成脊形波导17。在一实施例中，该脊形波导17为倒T形状。
在该晶体管区域34中形成该晶体管33之后，形成半导体保护层32。换言之，在形成该晶体管33的该栅电极24、栅电介质22、间隔物26及源极/漏极区域28(若存在)之后，形成并且图案化该半导体保护层32。该半导体保护层32可以或者不用平坦化。在一实施例中，该半导体保护层32保护第二层16。该半导体保护层32取决于其所包含的层可具有附加的功能，因为该半导体保护层32可包含许多不同的层。例如，保护层32可包含：用于形成间隔物26的电介质层；以及内衬电介质，留下该内衬电介质是因为使用一层内衬电介质以保护不期望形成自对准硅化物或自对准多晶硅化物(salicide)的区域，其可形成于该晶体管区域34中。在一实施例中，用于形成该间隔物26的材料是90nm的等离子体增强化学气相沉积(PECVD)的氮化硅，并且该内衬电介质是15nm的PECVD的未掺杂氧化物。电介质层的存在或不存在取决于所使用的特定工艺整体。
可通过任何适当的工艺来形成该半导体保护层32，诸如化学气相沉积(CVD)、原子层沉积(ALD)、物理气相沉积(PVD)、类似工艺及其组合。在一实施例中，该半导体保护层32是硅保护层，并且包含二氧化硅的顶层和不同材料的底层。在一实施例中，该底层包含硅和氮；例如，该底层可为氮化硅。在另一实施例中，该半导体保护层32仅包含一种材料，诸如二氧化硅。如果用于光学器件诸如光探测器的待形成的第二材料是锗，则期望该顶层或整个半导体保护层32是二氧化硅，因为二氧化硅对于随后的锗形成工艺具有良好的选择性。在一实施例中，第一半导体保护层大于约50纳米厚。
图2例示根据一实施例形成窗38之后图1的半导体器件的剖面的部分。使用常规图案化技术图案化第一半导体保护层32以形成窗38并暴露该脊形波导17。当形成该窗38时，可去除该脊形波导17的一部分。可去除的该脊形波导17的量(如果有的话)可取决于所使用的化学品及蚀刻工艺而变化。不管如何，当形成该窗38时，将存在暴露的该脊形波导的表面40。在蚀刻以形成该窗38之后，可进行包含标准硫酸/过氧化氢混合溶液(piraha)的常规湿法清洗。
形成该窗38之后，进行清洗工艺。在图7中例示的该清洗工艺50是清洗工艺的一实施例。该清洗工艺50包含在化学品中浸入该半导体器件10，该化学品包含氢和氟，诸如在HF蚀刻步骤52中的HF(氢氟酸)。该HF将污染物从该表面40去除，该污染物是从用于形成该窗38的蚀刻工艺中残留下的。在一实施例中，使用的HF是稀释HF，诸如0.25重量百分比的HF酸。
然后，如图3所示，在该表面40上进行低温氧化物生长以形成二氧化硅41。该低温氧化物生长是湿法工艺。该半导体器件10从该HF溶液转移至用于低温氧化物生长的化学品中，而不将该半导体器件10暴露于空气。这可使用湿法工作台(诸如SCP型ES200自动湿法工作台)或类似设备来完成，该湿法工作台允许将该化学品带入该半导体器件10。因此，在进一步解释步骤52和54之后将更好理解，原位进行图7中的清洗工艺50。该低温氧化物生长在约室温或低于室温下发生。在一实施例中，该低温氧化物生长是室温湿法生长工艺。在一实施例中，使用臭氧和去离子(DI)水使该表面40上的二氧化硅的生长发生，该臭氧和去离子(DI)水通过臭氧化DI水生成。在一实施例中，在约23摄氏度下，在DI水中使用4-11ppm的臭氧。当该二氧化硅生长时，发明人相信污染物(诸如碳)从在脊形波导17中的硅中去除并且混入二氧化硅中。所形成的二氧化硅的厚度约为14埃。使用臭氧的一个优点是当臭氧与硅反应时，该臭氧是自终止的，因此仅形成有限量的二氧化硅。
在该低温氧化物生长步骤54期间形成该二氧化硅之后，可重复该HF蚀刻步骤52。如图4所示，如果在该低温氧化物生长步骤54之后进行该HF蚀刻步骤52，则该HF蚀刻步骤52将去除在该低温氧化物生长步骤54期间生长的基本上所有的二氧化硅。(本领域的技术人员将了解在一些实施例中，可去除所有二氧化硅，但在一些实施例中，由于工艺问题，可能存在一些二氧化硅。)在一实施例中，该HF蚀刻步骤52及该低温氧化物生长步骤54重复三次。但是，这些步骤可重复任意多次，诸如零次至任意次(例如八次)。(在本实施例中，其中步骤52和54重复零次，步骤52和54各形成一次并且从此不再重复。)
在最后的低温氧化物生长步骤54之后，用水冲洗该半导体器件10，接着将气相的异丙醇注入槽中，然后注入热氮气(举例来说，在约99-102摄氏度下的氮气)。在一实施例中，不进行N2干燥步骤56。在一实施例中，用脱气水冲洗该表面40。
在该N2干燥步骤56(若进行)或该低温氧化物生长步骤54(若不进行该N2干燥步骤56)之后，进行包含氢和氟的清洗，诸如进行HF清洗步骤58。在一实施例中，该HF清洗步骤58包含高于该HF蚀刻步骤52中的HF浓度。该HF清洗步骤58终止并稳定该表面40上的硅键结。发明人已发现由于未知原因，相比于不进行HF蚀刻步骤52及低温氧化物生长步骤54，在该HF蚀刻步骤52及该低温氧化物生长步骤54之后进行此HF清洗在终止硅键结方面更有效。在不进行步骤52和54的情况下，则在HF清洗之后该硅键结通常仅稳定几小时。但是，如果进行步骤52和54，则发明人发现该硅键结可稳定至少24小时。因此，在二氧化硅会不期望地在该表面40上生长之前，该半导体器件10可在空气中放置至少24小时。由于在该HF清洗步骤58与其后的工艺步骤之间可存在至少24小时，所以这将改善制造的灵活性。
在该HF清洗步骤58之后，可通过在N2干燥步骤60期间在该半导体器件10处吹入氮气而使该半导体器件10干燥。该N2干燥步骤60可与N2干燥步骤56的工艺相同。在一实施例中，该N2干燥步骤60发生于密闭环境中以使周围环境中不含氧气以防止二氧化硅生长。
在该N2干燥步骤60之后，如图5所示，在窗38中生长半导体材料。在一实施例中，该半导体材料42包含锗。在小于400摄氏度的温度下，在一实施例中该温度约为390度，通过外延生长而形成该半导体材料。由于该生长工艺是选择性外延工艺，因此该半导体材料42的顶部在角落处向内倾斜。在现有技术的方法中，外延生长包含两个步骤：i)在大于750摄氏度的温度下的高温烘烤；及ii)生长。但是，本文中将去除该高温烘烤。在一实施例中，取代高温烘烤，改为在小于600摄氏度的温度下将锗烷流送至该表面40上，并且接着使用HCl蚀刻掉锗并且进一步清洗该表面。该HCl蚀刻也在小于600摄氏度下进行。然后生长锗半导体材料42。本领域的技术人员了解600摄氏度可为当前用于锗烷流送工艺的最高温度，因为该晶体管33不能承受高于此温度的温度，即随着工艺改变，最高温度将可能减少至诸如500摄氏度或甚至400摄氏度。在另一实施例中，不使用锗。而是，在该N2干燥步骤60之后，生长锗42而不使用任何干涉的预处理工艺。
根据图6例示的一实施例，在形成该半导体材料42之后，形成该掺杂区域44和46。可进行注入和退火，以在该半导体材料42的一部分中形成掺杂区域44和46。掺杂区域44例如将掺杂N+而另一掺杂区域46例如将掺杂P+。因此，需要两个掩模及注入工艺。但是，可在注入该N型及P型物质两者之后进行退火，或在分别注入该N型及P型物质之后使用退火。在一实施例中，该N型物质在约500摄氏度至600摄氏度之间，或者尤其在550摄氏度至600摄氏度之间的温度下退火，并且该P型物质在约400摄氏度至600摄氏度之间的温度下退火。若该半导体材料42是锗，则该P型物质的退火温度比该N型物质的退火温度存在更大的宽容度，因为该P型物质比较容易活化，并且不象该N型物质扩散的那样多。如果仅进行一次退火以退火该N型及P型物质两者，则可使用在约500摄氏度至600摄氏度之间的温度。
下文描述多个实施例。实施例1包含形成半导体层或形成光探测器的方法，该方法包含形成具有暴露的顶表面的硅形状；将臭氧化水施加于该顶表面，以在该顶表面上形成第一氧化物层；在低于600摄氏度的温度下去除第一氧化物层；以及在该顶表面上外延生长半导体材料。实施例2包含实施例1的方法，其中施加臭氧化水的步骤的进一步特征在于该温度低于600摄氏度。实施例3包含实施例1的方法，该方法进一步包含在锗中形成P型区域，及在锗中形成N型区域，其中该N型区域与该P型区域分离。实施例4包含实施例1的方法，该方法进一步包含：在形成第一氧化物层的步骤之前，将臭氧化水施加于该顶表面40以形成第二氧化物层；以及去除第二氧化物层，其中施加该臭氧化水及去除第一氧化物层的这些步骤的进一步特征在于该温度低于500摄氏度。实施例5包含实施例4的方法，该方法进一步包含在生长第一氧化物层之后并且去除第一氧化物层之前，使该顶表面干燥。实施例6包含实施例5的方法，该方法进一步包含在去除第一氧化物层之后，使该顶表面干燥。实施例7包含实施例6的方法，其中去除第一氧化物层的步骤的进一步特征在于使用包含氢氟酸的湿蚀刻剂，且该半导体材料包含锗。实施例8包含实施例1的方法，该方法进一步包含用脱气水冲洗该顶表面。实施例9包含实施例1的方法，其中施加臭氧化水以形成第一氧化物层的步骤包含将臭氧化去离子水施加于该顶表面。实施例10包含实施例1的方法，其中自生长第一氧化物层的步骤起至外延生长该半导体材料的步骤，防止该顶表面承受超过600摄氏度的温度。实施例11包含实施例1的方法，其中形成第一氧化物层的步骤是在室温下进行的。实施例12包含实施例1的方法，其中该硅形状由硅层形成，该方法进一步包含在该半导体层中和该半导体层上形成晶体管。实施例13包含实施例12的方法，该方法进一步包含在该半导体层中的沟槽隔离，其中该沟槽隔离位于该晶体管与该硅形状之间。实施例14包含实施例1的方法，其中形成该硅形状的步骤的进一步特征在于将该硅形状形成为倒T形状。
实施例15包含形成半导体层的方法，该方法包含：形成具有暴露的顶表面的硅形状；在该顶表面上生长第一氧化物层；去除第一氧化物层；在该顶表面上生长第二氧化物层；去除第二氧化物层；以及在该顶表面上外延生长锗，其中在生长第一氧化物层的步骤之后的该顶表面的所有处理是在低于600摄氏度的温度下发生。实施例16包含实施例15的方法，其中生长第一氧化物层包含将臭氧化水施加于该顶表面。实施例17包含实施例16的方法，其中生长第一氧化物层的进一步特征在于该臭氧化水是去离子的。实施例18包含实施例17的方法，该方法进一步包含在施加该臭氧化水以形成第二氧化物层之后使用氮气以使该顶表面干燥。
实施例19包含形成半导体层的方法，该方法包含：形成具有暴露的顶表面的硅形状；将臭氧化去离子水施加于该顶表面以在该顶表面上形成第一氧化物层；使用湿氢氟酸去除第一氧化物层；将臭氧化去离子水施加于该顶表面以在该顶表面上以形成第二氧化物层；使用湿氢氟酸去除第二氧化物层；及在该顶表面上外延生长锗。实施例20包含实施例19的方法，该方法进一步包含：在施加臭氧化去离子水以形成第一氧化物层的步骤之前，将臭氧化去离子水施加于该顶表面以在该顶表面上形成第三氧化物层；以及使用湿氢氟酸去除第三氧化物层。
虽然本文参考特定的实施例描述本发明，但可在不脱离如在下文所述的权利要求中提出的本发明的范围的情况下进行多种修改及改变。例如，该清洗工艺50及其多个实施例并不限于清洗硅与锗之间的界面，尤其是用于光学器件(诸如光探测器)的界面。该清洗工艺50可在其它应用中使用，诸如对于期望具有清洁界面以形成高质量膜(举例来说通过外延生长)的硅锗沟道或任何其它工艺。因此，说明书及附图视为示例性意义，而非限制性意义，并且所有这些修改意欲包含于本发明的范围内。本文关于特定实施例的描述的任何优点、优势或问题解决方案并非意欲视为任何或所有权利要求中的关键性、所需或必要特征或要素。
除非另有说明书，使用诸如“第一”及“第二”的术语用于任意区别这些术语所描述的元件。因此，这些术语并不一定意味着这些元件的时间或其它的优先权。此外，如本文使用的术语“一”或“一个”被界定为一个或多于一个。同样地，不应将在权利要求中的诸如“至少一个”及“一个或更多”的前导性短语的使用解释为暗示着以这些不定冠词“一”或“一个”前导的其它技术方案元件将含有该前导的技术方案元件的任何特定技术方案限制于仅含一个此种元件的发明，即使当相同的技术方案包含此类前导性短语“一个或更多”或“至少一个”及不定冠词诸如“一”或“一个”时亦是如此。而且，在该发明的说明书及权利要求中的这些术语“前”、“后”、“顶”、“底”、“上”、“下”及类似物(如果有的话)是被用于描述的用途，而且并不一定用于描述永久的相对位置。应了解如此使用的这些术语在适当条件下是可互换的，使得本文描述的本发明的实施例，举例而言，能够在与所述图示或本文描述者不同的方向上操作。

Claims (20)

1.一种形成半导体层的方法，该方法包括：
形成具有暴露的顶表面的硅形状；
将臭氧化水施加于该顶表面，以在该顶表面上形成第一氧化物层；
在低于600摄氏度的温度下，去除该第一氧化物层；以及
在该顶表面上，外延生长半导体材料。
2.如权利要求1的方法，其中施加臭氧化水的步骤的进一步特征在于温度低于600摄氏度。
3.如权利要求1的方法，进一步包括：
在该半导体材料中形成P型区域；以及
在该半导体材料中形成N型区域，其中该N型区域与该P型区域分离。
4.如权利要求1的方法，进一步包括：
在形成该第一氧化物层的步骤之前，将臭氧化水施加于该顶表面以形成第二氧化物层；以及
去除该第二氧化物层；其中：
施加该臭氧化水以及去除该第一氧化物层的步骤的进一步特征在于在于温度低于500摄氏度。
5.如权利要求4的方法，进一步包括：
在生长该第一氧化物层之后且在去除该第一氧化物层之前，使该顶表面干燥。
6.如权利要求5的方法，进一步包括：
在去除该第一氧化物层之后，使该顶表面干燥。
7.如权利要求6的方法，其中：
去除该第一氧化物层的步骤的进一步特征在于使用湿蚀刻剂，该湿蚀刻剂包括氢氟酸；以及
该半导体材料包括锗。
8.如权利要求1的方法，进一步包括：
用脱气水冲洗该顶表面。
9.如权利要求1的方法，其中施加臭氧化水以形成该第一氧化物层的步骤包括将臭氧化去离子水施加于该顶表面。
10.如权利要求1的方法，其中自形成该第一氧化物层的步骤起至外延生长该半导体材料的步骤，防止该顶表面承受超过600摄氏度的温度。
11.如权利要求1的方法，其中形成该第一氧化物层的步骤是在室温下进行的。
12.如权利要求1的方法，其中该硅形状由硅层形成，该方法进一步包括在该半导体层中和该半导体层上形成晶体管。
13.如权利要求12的方法，该方法进一步包括在该半导体层中的沟槽隔离，其中该沟槽隔离位于该晶体管与该硅形状之间。
14.如权利要求1的方法，其中形成该硅形状的步骤的进一步特征在于将该硅形状形成为倒T形状。
15.一种形成半导体层的方法，该方法包括：
形成具有暴露的顶表面的硅形状；
在该顶表面上生长第一氧化物层；
去除该第一氧化物层；
在该顶表面上生长第二氧化物层；
去除该第二氧化物层；以及
在该顶表面上外延生长锗，
其中在生长该第一氧化物层的步骤之后该顶表面的所有处理是在低于600摄氏度的温度下发生的。
16.如权利要求15的方法，其中生长该第一氧化物层包括将臭氧化水施加于该顶表面。
17.如权利要求16的方法，其中生长该第一氧化物层的进一步特征在于该臭氧化水是去离子的。
18.如权利要求17的方法，进一步包括在施加臭氧化水以形成该第二氧化物层之后使用氮气以使该顶表面干燥。
19.一种形成半导体层的方法，该方法包括：
形成具有暴露的顶表面的硅形状；
将臭氧化去离子水施加于该顶表面，以在该顶表面上形成第一氧化物层；
使用湿氢氟酸去除该第一氧化物层；
将臭氧化去离子水施加于该顶表面，以在该顶表面上形成第二氧化物层；
使用湿氢氟酸去除该第二氧化物层；以及
在该顶表面上外延生长锗。
20.如权利要求19的方法，进一步包括：
在施加臭氧化去离子水以形成该第一氧化物层的步骤之前，将臭氧化去离子水施加于该顶表面，以在该顶表面上形成第三氧化物层；以及
使用湿氢氟酸来去除该第三氧化物层。
CN2009801540305A 2008-11-21 2009-11-03 形成半导体层的方法 Expired - Fee Related CN102272890B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/275,659 US7972922B2 (en) 2008-11-21 2008-11-21 Method of forming a semiconductor layer
US12/275,659 2008-11-21
PCT/US2009/063121 WO2010059419A2 (en) 2008-11-21 2009-11-03 Method of forming a semiconductor layer

Publications (2)

Publication Number Publication Date
CN102272890A true CN102272890A (zh) 2011-12-07
CN102272890B CN102272890B (zh) 2013-12-18

Family

ID=42196672

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801540305A Expired - Fee Related CN102272890B (zh) 2008-11-21 2009-11-03 形成半导体层的方法

Country Status (4)

Country Link
US (1) US7972922B2 (zh)
CN (1) CN102272890B (zh)
TW (1) TWI463535B (zh)
WO (1) WO2010059419A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104613732A (zh) * 2013-11-05 2015-05-13 有研新材料股份有限公司 一种外延前抛光片清洗后的快速干燥方法
CN104956482A (zh) * 2012-12-26 2015-09-30 美光科技公司 用于光子及电子结构的半导体衬底及制造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110027950A1 (en) * 2009-07-28 2011-02-03 Jones Robert E Method for forming a semiconductor device having a photodetector
US8791026B2 (en) 2010-10-01 2014-07-29 Mmtech Co., Ltd. Method and apparatus for treating silicon substrate
JP5969811B2 (ja) * 2011-05-09 2016-08-17 アイメックＩｍｅｃ シリコン・フォトニクスプラットフォーム上でのフォトニックデバイスの共集積化方法
US9024402B2 (en) * 2011-11-02 2015-05-05 Intel Corporation Waveguide avalanche photodetectors
JPWO2013108648A1 (ja) * 2012-01-18 2015-05-11 三菱電機株式会社 車両用空調装置の熱交換器および車両用空調装置
US9709740B2 (en) 2012-06-04 2017-07-18 Micron Technology, Inc. Method and structure providing optical isolation of a waveguide on a silicon-on-insulator substrate
KR101849693B1 (ko) 2014-11-24 2018-04-16 아티룩스 인코포레이티드 동일한 기판 상에 트랜지스터와 광 검출기를 제조하기 위한 모놀리식 집적 기술

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6451660B1 (en) * 2000-06-09 2002-09-17 Agere Systems Guardian Corp. Method of forming bipolar transistors comprising a native oxide layer formed on a substrate by rinsing the substrate in ozonated water
JP2004356416A (ja) * 2003-05-29 2004-12-16 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
JP2006179831A (ja) * 2004-12-24 2006-07-06 Komatsu Electronic Metals Co Ltd エピタキシャルシリコンウェハの製造方法
JP2007250837A (ja) * 2006-03-16 2007-09-27 Sony Corp 半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003021642A2 (en) * 2001-08-31 2003-03-13 Applied Materials, Inc. Method and apparatus for processing a wafer
KR20030052817A (ko) 2001-12-21 2003-06-27 동부전자 주식회사 반도체 소자용 게이트 산화막 전처리 방법
JP2003337236A (ja) 2002-05-17 2003-11-28 Nec Corp 光リング共振器、光導波路デバイスならびに光リング共振器の製造方法
FR2864457B1 (fr) 2003-12-31 2006-12-08 Commissariat Energie Atomique Procede de nettoyage par voie humide d'une surface notamment en un materiau de type silicium germanium.
US7396743B2 (en) 2004-06-10 2008-07-08 Singh Kaushal K Low temperature epitaxial growth of silicon-containing films using UV radiation
US7187059B2 (en) 2004-06-24 2007-03-06 International Business Machines Corporation Compressive SiGe <110> growth and structure of MOSFET devices
KR20070091470A (ko) 2006-03-06 2007-09-11 삼성전자주식회사 메모리 소자의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6451660B1 (en) * 2000-06-09 2002-09-17 Agere Systems Guardian Corp. Method of forming bipolar transistors comprising a native oxide layer formed on a substrate by rinsing the substrate in ozonated water
JP2004356416A (ja) * 2003-05-29 2004-12-16 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
JP2006179831A (ja) * 2004-12-24 2006-07-06 Komatsu Electronic Metals Co Ltd エピタキシャルシリコンウェハの製造方法
JP2007250837A (ja) * 2006-03-16 2007-09-27 Sony Corp 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104956482A (zh) * 2012-12-26 2015-09-30 美光科技公司 用于光子及电子结构的半导体衬底及制造方法
CN104956482B (zh) * 2012-12-26 2019-04-09 美光科技公司 用于光子及电子结构的半导体衬底及制造方法
CN104613732A (zh) * 2013-11-05 2015-05-13 有研新材料股份有限公司 一种外延前抛光片清洗后的快速干燥方法

Also Published As

Publication number Publication date
TWI463535B (zh) 2014-12-01
TW201029050A (en) 2010-08-01
US20100129952A1 (en) 2010-05-27
CN102272890B (zh) 2013-12-18
WO2010059419A3 (en) 2010-07-22
US7972922B2 (en) 2011-07-05
WO2010059419A2 (en) 2010-05-27

Similar Documents

Publication Publication Date Title
CN102272890B (zh) 形成半导体层的方法
CN104103520B (zh) 形成鳍片fet器件的方法以及鳍片fet结构
CN100452400C (zh) 沟槽应变抬升源/漏结构及其制造方法
CN104037086B (zh) 鳍式场效应晶体管装置的制造方法
US7960264B2 (en) Lithography for printing constant line width features
US20060252191A1 (en) Methodology for deposition of doped SEG for raised source/drain regions
TW201419539A (zh) 使用經摻雜的凸起源極和汲極區的源極和汲極摻雜
WO2009012053A2 (en) Isolated tri-gate transistor fabricated on bulk substrate
JP6511516B2 (ja) ゲルマニウム・オン・インシュレータ基板の製造方法
CN104347423A (zh) 集成结和接触件的形成以形成晶体管
CN103515209A (zh) 鳍式场效应管及其形成方法
CN105518864A (zh) 半导体元件及其制造方法、以及半导体集成电路
US20080206947A1 (en) Method of manufacturing semiconductor device
US6864149B2 (en) SOI chip with mesa isolation and recess resistant regions
CN105810583A (zh) 横向绝缘栅双极型晶体管的制造方法
US8309472B2 (en) Method of rapid thermal treatment using high energy electromagnetic radiation of a semiconductor substrate for formation of epitaxial materials
CN108807272A (zh) 用于n型掩埋层集成的穿过屏蔽层的高剂量锑注入
CN104934325B (zh) 一种半导体器件的掺杂方法
CN103367159A (zh) 半导体结构的形成方法
JP2004152920A (ja) 半導体装置の製造方法及び半導体製造工程の管理方法
KR100781548B1 (ko) 반도체 집적 회로 장치 및 그 제조 방법
CN103632929A (zh) 一种半导体器件双外延层的形成方法
CN114121612B (zh) 一种fdsoi硅外延生长工艺优化方法
KR20100095141A (ko) 메모리 소자의 제조방법 및 이를 이용한 상변화 메모리 소자의 제조방법
US10269900B2 (en) Semiconductor film with adhesion layer and method for forming the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Texas in the United States

Patentee after: NXP America Co Ltd

Address before: Texas in the United States

Patentee before: Fisical Semiconductor Inc.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131218

Termination date: 20181103