CN102265394A - 多行引线框架的结构及其半导体封装及制造方法 - Google Patents

多行引线框架的结构及其半导体封装及制造方法 Download PDF

Info

Publication number
CN102265394A
CN102265394A CN2009801522985A CN200980152298A CN102265394A CN 102265394 A CN102265394 A CN 102265394A CN 2009801522985 A CN2009801522985 A CN 2009801522985A CN 200980152298 A CN200980152298 A CN 200980152298A CN 102265394 A CN102265394 A CN 102265394A
Authority
CN
China
Prior art keywords
lead frame
protection
face
blaster fuse
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801522985A
Other languages
English (en)
Other versions
CN102265394B (zh
Inventor
千贤雅
崔宰凤
李诚远
柳盛旭
李赫洙
严塞兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of CN102265394A publication Critical patent/CN102265394A/zh
Application granted granted Critical
Publication of CN102265394B publication Critical patent/CN102265394B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

本发明涉及一种用于半导体封装的多行引线框架，其特征在于：在引线框架材料上形成电镀图形(第一步)；在该电镀图形上形成保护图形(第二步)；以及利用该保护图形作为掩模形成纳米图形(第三步)，由此在电镀图形顶面上形成保护图形，以防止引线框架图形形成过程中刻蚀溶液对电镀层造成损害从而提高产品可靠性，并由此解决了利用电镀层作为刻蚀掩模的问题。

Description

多行引线框架的结构及其半导体封装及制造方法
技术领域
本发明涉及多行引线框架的结构及其半导体封装及其制造方法，更具体的是涉及一种技术，其能够在电镀图形顶面上形成保护图形，以防止引线框架图形形成过程中刻蚀溶液对电镀层造成损害从而提高产品可靠性，并且能够通过省略掉常规制造工序中去除电镀毛刺(plating burr)的步骤来缩短制造工序并降低材料损失成本。
背景技术
一般而言，半导体芯片封装单独无法从外部接收电力来发送或接收电信号，使得必须对半导体芯片进行封装，从而允许该半导体芯片从外部接收电信号及向外部发送电信号。
近来，出于减少芯片尺寸、发热率以及改善电性能、提高稳定性及制造成本方面的考虑，利用多种部件以多种配置来制造半导体芯片封装，所述部件例如引线框架、印刷电路板和薄膜电路。
随着近来半导体芯片朝更高集成度和更快处理速度的发展而来的是，必须增加半导体芯片与外部电路基板之间的输入/输出端(电引线)数量。为此，由装有分别将芯片与外部电路相连的两行或多行引线的多行引线框架构成的半导体芯片封装备受关注。
图1表示了根据韩国专利特许公开第10-2008-00387121中公开的现有技术的制造半导体器件的实例。
根据常规半导体封装工序的次序，在由铜、铜合金或铁镍合金(例如42合金)构成的引线框架材料10全部正、反表面上涂覆了光刻胶膜11之后，使该光刻胶膜11曝光而具有预定的引线图形，然后显影，从而形成了电镀掩模的刻蚀图形12。然后，使引线框架材料10整体电镀，如果去除了光刻胶膜11，则在正、反表面上形成了电镀掩模13、14(参见图1(a)到图1(d))。
随后，在将整个底面(即反面侧)涂覆了另一光刻胶膜15之后，利用电镀掩模13作为光刻胶掩模，使顶面侧(即正面侧)半刻蚀。在这种情况下，因为引线材料10表面覆盖有电镀掩模13的部分未被刻蚀，所以由于光刻胶膜最终突出而预先形成了元件安放部分16和引线焊接部分17。应当注意，元件安放部分16与引线接合部分17的表面覆盖有电镀掩模13(参见图1(e)和(f))。
接着，在去除了底面侧上的光刻胶膜15之后，将半导体元件18安放在元件安放部分16上，并且将半导体元件18的电极极板部分与引线接合部分17引线接合在一起，将半导体元件18、焊线20和引线接合部分17树脂封装。附图标记21表示了封装树脂(参见图1的(g)和(h))。
随后，使反面侧半刻蚀。此时，引线框架材料10形成电镀掩模14的部分仍未被刻蚀，这是因为该电镀掩模14起到光刻胶掩模的作用。因此，外部连接端部分22和元件安放部分16的反面突出。因为外部连接端部分22与引线接合部分17相连通，所以各个外部连接端22(以及与其相连通的引线接合部分17)独立于半导体元件18的各个电极极板部分，并且与这些电极极板部分电连接。因为这些半导体器件23一般是网格形排列并且同时制造的，所以将它们切割成小块并且剥离开，由此制造出单个的半导体器件23(参见图1的(i)和(j))。
然而，在上述常规半导体制造工序中的(e)步骤中，当使用顶面上的电镀层13作为刻蚀掩模在引线框架材料部分10上进行刻蚀时，在刻蚀过程中会由于对引线框架材料顶面上的电镀层的撞击导致损坏，这种损坏会导致对引线接合和产品稳定性的致命影响。
现在，参照图2，该图是根据上述工序的(g)步骤的电镀图形部分(A部分)的放大图，其中图2的(A1)表示了图1中电镀层17的常规结构。即，如图所示的用作常规电镀掩模的电镀掩模17常规上是通过在引线框架材料10顶面上提供例如镍底涂层24，进而提供贵金属镀层25而形成的。然而，当利用电镀图形作为电镀掩模进行刻蚀时，该贵金属镀层25不会在刻蚀过程中被腐蚀，但是由铜或铜合金制成的引线框架材料10及镍底涂层24会被刻蚀溶液腐蚀，如图2(A2)和(A3)所示。因此，贵金属镀层25边缘呈现薄片状，并且粘附到每个引线接合部分17、元件安放部分16和外部连接端部分22的边缘，由此形成电镀毛刺26(电镀薄片)。
如果出现所述电镀毛刺26，该电镀毛刺26在引线接合步骤、树脂封装步骤(即模制步骤)等步骤中剥落，由此造成半导体器件缺陷，包括引线接合缺陷以及连接端之间的短路等。
常规的半导体制造工序不可避免地产生电镀毛刺，因此必须增加去毛刺和清洗步骤，以便增强可靠性。
更具体地讲，根据现有技术的半导体封装制造方法存在以下缺陷：必须实施额外的步骤，在这些步骤中，将中间产品(即半刻蚀之后的产品)浸入具有刷子或超声换能器的水槽中，以使电镀毛刺剥落，随之进行清洗步骤，由此使得该制造方法很不经济。另一个缺陷在于由于产生了电镀毛刺，使得材料损失增加。
再一个缺陷在于，将利用贵金属的电镀层用作刻蚀掩模，这又使得片料贵金属的边缘被电镀，增加了材料成本。
发明内容
鉴于上述情况提出了本发明，其目的是提供多行引线框架的结构及其半导体封装及其制造方法，其能够在电镀图形顶面上形成保护图形，以防止引线框架图形形成过程中刻蚀溶液对电镀层造成损害从而提高产品可靠性，并且能够通过省略掉常规制造工序中去除电镀毛刺(plating burr)的步骤来缩短制造工序并降低材料损失成本。
根据本发明的一个方面，提供了一种多行引线框架制造方法，其特征在于：在引线框架材料上形成电镀图形(第一步)；在该电镀图形上形成保护图形(第二步)；以及利用该保护图形作为掩模形成纳米图形(第三步)，由此省去了现有技术的多行引线框架制造工序中所需的抑制或消除电镀毛刺生成的附加步骤，从而简化了制造工序并且降低了制造成本。
在本发明的某些示例性实施例中，所述第一步可以包括：在该引线框架材料的双面或单面上涂覆光敏材料，曝光并显影以形成引线框架图形(a步骤)；以及在该引线框架图形上实施电镀(b步骤)，由此能够预先防止在刻蚀过程中对引线框架材料最上部表面上的电镀层的损害并且能够增强该产品的可靠性。
在本发明的某些示例性实施例中，第一步中形成电镀图形的工序所采用的材料可以使用镍、钯、金、锡、银、钴和铜中的一种的单合金或者双合金或三合金，并且可以是单层或双层的。
在本发明的某些示例性实施例中，第一步优选还包括在形成电镀图形之后剥离光敏材料的(c)步骤。
在本发明的某些实施例中，在电镀图形的顶面形成保护图形的第二步是通过在形成有电镀图形的引线框架材料的双面或单面上涂覆光敏材料而利用光刻方法的步骤。
更具体地讲，第二步可以包括：在引线框架材料的双面上涂覆光敏材料，其中在引线框架材料顶面上对图形进行曝光/显影，以形成上部保护图形，在引线框架材料的底面进行整体曝光，以形成下部保护图形。
在根据本发明的形成保护图形过程中，在引线框架材料顶面上形成的上部保护图形的宽度T1比电镀图形的宽度T2宽，由此抑制或消除现有技术中出现的电镀毛刺或底切现象的发生。
该保护图形优选可以形成为包围电镀图形的顶部和侧部的结构。
在本发明的某些示例性实施例中，在引线框架材料上形成纳米图形的第三步是刻蚀引线框架除上部保护图形部分之外的已曝光顶面的步骤。
在本发明的某些示例性实施例中，该引线框架制造工序中，在第三步之后还包括剥离保护图形的步骤。
根据本发明的另一个方面，提供了一种利用多行引线框架制造半导体封装的方法，其特征在于：在引线框架材料上形成电镀图形(第一步)；在电镀图形上形成保护图形(第二步)；利用保护图形作为掩模形成纳米图形(第三步)；以及剥离保护图形，和实施半导体芯片安放、引线接合和环氧树脂模制，并且通过背面刻蚀完成半导体封装。
在根据本发明的引线框架形成工序过程中形成保护图形时，优选以形成在引线框架材料顶面上的上部保护图形的宽度T1比电镀图形的宽度T2宽的方式实施第二步。
在根据本发明的引线框架制造方法中的多行引线框架的结构可以包括：在引线框架材料的顶面或底面上形成至少一个或多个纳米图形；以及在未形成有纳米图形的一个或多个部分上形成包括电镀图形的引线框架，其中在该电镀图形的顶面上形成光敏保护图形。特别是，引线框架的上部图形表面的宽度T3比电镀图形的宽度T2宽。当然，优选在形成半导体封装时剥离该保护图形。
在上述根据本发明的引线框架的制造方法中，引线框架片料的边缘未形成有电镀图形，而是形成有已曝光结构构成的引线框架，由此节约了材料成本。
该电镀图形可以采用镍、钯、金、锡、银、钴和铜中的一种的单合金或者双合金或三合金，并且可以是单层或双层的。
本发明的有益效果是，在电镀图形顶面上形成了保护图形，从而防止了引线框架图形形成过程中刻蚀溶液对电镀层造成损害，从而提高了产品可靠性。
另一个有益效果是，省略掉了利用电镀层作为刻蚀掩模时必须实施的去除电镀毛刺的步骤，由此缩短了制造工序并降低了材料损失成本。
再一个有益效果是，消除了涉及对用于制造引线框架的片料边缘进行电镀而带来的不必要的材料成本增加的诱因，由此节约了制造成本。
附图说明
图1和2表示了说明根据常规技术的半导体封装制造方法及其存在的问题的工序图及概念图；
图3和4表示了根据本发明的多行引线框架制造方法的工序流程；
图5和6是表示根据本发明的多行引线框架制造方法的概念图；
图7和8是通过与现有技术进行比较说明根据本发明的制造工序重点的比较图；
图9和10表示了根据本发明的利用多行引线框架制造半导体封装的工艺流程图和概念图。
具体实施方式
以下将参照附图具体说明多行引线框架的结构及其半导体封装及其制造方法的示例性实施例。
为了清楚起见，与本公开有关的各技术领域中已知的技术资料未进行具体说明，并非故意使之模糊。
此外，考虑到本发明的构造和使用，说明书和权利要求书中使用的术语和短语可以根据操作者的意图或习惯用法被解释或改变。因此，应当根据整个说明书上下文来定义这些术语和短语。
(示例性实施例)
本发明的主题是，在多行引线框架的制造方法中，利用抗蚀剂膜涂覆引线框架材料的全部正、反表面，从而形成引线框架图形，并且将光致抗蚀剂用作电镀图形的保护图形，使得顶面上的电镀层免受损害，由此增强产品可靠性。
现在，将参照附图具体描述配置和操作。
图3和4表示了根据本发明的多行引线框架制造方法的工序流程。
参照图3，根据本发明的多行引线框架制造方法包括：第一步，在引线框架材料上形成电镀图形(S1)；第二步，在电镀图形上形成保护图形(S2)；以及第三步，利用保护图形作为掩模形成纳米图形(S3)。
当然，该方法还可以包括为半导体封装剥离保护图形的附加步骤(S4)。
如图4所示，在引线框架材料上形成电镀图形的第一步(S1)可以包括准备引线框架材料(S11)，在引线框架材料上涂覆光敏材料(S12)，曝光并显影以形成引线框架图案(S13)，以及剥离光致抗蚀剂而留下电镀图形(S14)。
形成保护图形的第二步(S2)可以包括在形成有电镀图形的引线框架材料顶面上再次涂覆光致抗蚀剂(S21)，并且在引线框架顶面和底面上进行曝光，以形成各个图形及整体曝光(S22)。
然后，利用保护图形作为掩模对引线框架顶面进行半刻蚀，以完成多行引线框架。优选在之后剥离该保护图形。
以下将参照图5具体说明上述工序。
首先，为了形成电镀图形准备引线框架材料110(R1)。形成电镀图形步骤所采用的材料可以使用例如铜或铜合金或者铁/镍合金。
接着，在引线框架材料110的顶面和底面上涂覆光敏材料120(R2)。该光敏材料可以利用光致抗蚀剂(PR)、干膜抗蚀剂(DFR)、光致阻焊剂(PSR)等。此时，可以在引线框架材料110的双面或单面上涂覆该光敏材料(PR、DFR、PSR)。本发明的本示例性实施例将围绕在引线框架材料110的双面上涂覆展开。
然后，利用预定的引线框架作为掩模130使所涂覆的光敏材料曝光并显影(R3、R4)。在这种情况下，如R4所示，在引线框架材料110的顶面上形成电镀掩模图形120。
接着，利用电镀掩模图形120作为掩模，实施单层或双层电镀步骤以形成多行引线框架(R5)。在电镀之后剥离电镀掩模图案120从而形成了电镀图形140(R6)。用于电镀的材料可以是镍、钯、金、锡、银、钴和铜中的一种的单合金或者双合金或三合金，并且可以是单层或双层的。
随后，在R7步骤中，实施上述步骤R6以形成用于形成引线图形的纳米图形，并且在引线框架的顶面和底面上涂覆光敏材料。
在引线框架的顶面上实施曝光/显影，以形成用于形成刻蚀掩模的保护图形，并且在底面上实施整体曝光。本工序步骤最重要的内容是形成保护图形，以防止刻蚀工序中对电镀层的撞击，从而保护电镀图形。
现在参照步骤R8，在引线框架材料110顶面上的电镀图形140上形成保护图形160，从而基于整体曝光对电镀图形140的底面提供整体保护。在步骤R9中，利用保护图形作为掩模实施刻蚀，以形成纳米图形P1。然后，去除该保护图形，以完成根据本发明的多行引线框架(R10)。
现在，参照图6说明改进的工序及其产生的优于现有技术的效果。
在引线框架材料上形成电镀图形的工序基本上与图5和6中所示的R1-R6相同。
现在，参照比较性工序，所示出的(A)工序是形成纳米图形的常规工序，(B)工序是根据本发明的形成纳米图形的工序。
在(A)工序中，在引线框架材料110底面上涂覆光敏材料160(R7’)，利用顶面上形成的电镀图形作为刻蚀掩模形成纳米图形(R8’)。
然后，在R9’步骤，剥离光敏材料从而形成引线框架。然而，如常规方法中那样利用电镀图形作为刻蚀掩模形成纳米图形将产生电镀毛刺，从而引起电镀图形的宽度变得比形成有电镀图形的引线框架的宽度大的问题。
与之相比，参照根据本发明的(B)工序，在形成有电镀图形的引线框架材料的顶面和底面上涂覆光敏材料(R7)，并且通过曝光/显影工序形成保护图形160(R8)。图6的R8工序中提出的上部保护图形的结构形状与图7的R8中提出的保护图形160(引线框架的上部保护图形)的结构形状略有不同。即，显而易见，保护图形可以形成在电镀图形的顶面上，并且该保护图形可以按照包覆电镀图形140顶面和侧面的方式构建，如图7的R8所示。
特别是，在(A)工序和(B)工序下方的附图表示了主要部分的放大图，电镀图案的一部分被放大了。参照该放大图，保护图案160的宽度T1比电镀图形的宽度T2大。因此，即使在所实施的刻蚀到达了保护图形的底面的情况下，也可以实施刻蚀，使得形成有电镀图形的引线框架的图形表面的宽度T3大于或等于电镀图形的宽度T2，由此产生了防止电镀毛刺或底切现象的有益效果(即T3＝T2)。
特别是，将参照图8说明本发明的另一个重点。
图8表示了根据本发明的形成引线框架时以片料(strip)为单位的形成工序。在引线框架材料上形成电镀图形的工序基本上与图5和6中所示的R1-R6相同。
图(C)表示常规工序图，而下部的附图表示主要部分的放大图Q’。图(D)表示根据本发明的工序图，而下部的附图表示了Q部分的放大图。
参照常规的(C)工序，在形成有电镀图形的引线框架材料底面上涂覆光敏材料(R7’)，利用电镀图形作为刻蚀掩模形成纳米图形(R8’)，并且剥离底面上的光敏材料以完成引线框架(R9’)。然而，该工序不可避免的不得不对片料的边缘(Q)进行电镀操作。
更具体地讲，在利用引线框架顶面上的电镀层作为刻蚀掩模的常规工序的情况下，在刻蚀工序过程中存在损坏顶面上的电镀层的风险，由此会造成引线接合和产品可靠性的下降。
此外，在利用电镀层的常规方法中，使用贵金属作为刻蚀掩模，如果仅电镀了引线和芯片安装区(die pad)部分，则在用于形成纳米图形的半刻蚀过程中，片料的整个边缘被完全刻蚀，从而难以保持片料形状，并且由于对片料边缘进行的电镀是必须包含在内的区域Q’，因此对不必要部分进行的贵金属电镀不可避免地增大了材料成本。
同时，参照(D)工序，通过在引线框架材料上涂覆用于形成保护图形的光敏材料来形成保护图形(R7、R8)，实施刻蚀以形成纳米图形，由此能够省略对片料边缘Q的电镀。因此，引线框架片料的边缘Q并未形成有电镀图形，从而具有曝露的结构。
也就是说，本发明消除了常规工序中实施的在除引线和芯片安装区部分之外的引线框架片料边缘上实施贵金属电镀以防止片料边缘部分被刻蚀的问题，从而能够实现节约材料成本的效果。
此外，根据本发明，同时在顶面和底面上进行光敏抗蚀剂第二次涂覆能够防止刻蚀过程中对顶面上的电镀层的损害，由此增强产品可靠性。
此外，能够省略掉现有技术的多行引线框架制造方法中去除电镀毛刺的附加工序，由此获得减少工序成本的效果。
现在参照图9和10，说明根据本发明的利用多行引线框架的半导体封装的制造工序。
如图9所示，半导体封装工序可以包括引线框架上的芯片安放(S5)，引线接合(S6)，环氧树脂模制(S7)以及在底面上刻蚀(S8)。
参照图10给出更详细的阐述。
在引线框架的芯片安装区部分上安放半导体芯片170(R11)，利用导线180实施引线接合以将半导体芯片170与电镀部分140连接(R12)，以及利用包含环氧树脂等的材料实施模制以形成半导体封装(R13)。
还利用预定图形P2对该半导体封装的底面实施背面刻蚀以刻蚀该底面，由此在该底面上实施刻蚀工序，以形成独立的输入/输出端，从而完成半导体封装(R14)。
前述说明书被认为足以使本领域技术人员实现本发明。尽管已经具体描述了实现本发明的最佳实施方式，但是本发明所属领域的技术人员会认识到权利要求所限定的各种可选的实施方式，包括上述的那些实施方式。本文中公开的示例性实施例不应理解为对本发明的限制，它们仅作为所能实现的本发明特定实施例的例证。
因此，功能上与本文中所述相等同的结构和方法也在所附权利要求的精神和范围内。实际上，除了本文中所示出并说明的实施例之外，本领域技术人员根据前面的说明书可以显而易见地得出本发明的各种变型，这些变型均在权利要求的范围内。
在电镀图形顶面上形成保护图形以防止引线框架图形形成过程中刻蚀溶液对电镀层的损坏，从而提高产品可靠性。利用电镀层作为刻蚀掩模时必须实施的去除电镀毛刺的工序得以省略，由此缩短了制作工序并且降低了损失材料成本。已经消除了涉及对用于制造引线框架的片料边缘进行电镀而带来的不必要的材料成本增加的诱因，由此节约了制造成本。

Claims (18)

1.一种多行引线框架制造方法，其特征在于：
在引线框架材料上形成电镀图形(第一步)；在该电镀图形上形成保护图形(第二步)；以及利用该保护图形作为掩模形成纳米图形(第三步)。
2.根据权利要求1所述的方法，其中在所述在引线框架材料上形成电镀图形的第一步，其特征在于：在该引线框架材料的双面或单面上涂覆光敏材料，曝光并显影以形成引线框架图形(a步骤)；以及在该引线框架图形上实施电镀(b步骤)。
3.根据权利要求1所述的方法，所述第一步中形成电镀图形的工序所采用的材料是使用镍、钯、金、锡、银、钴和铜中的一种的单合金或者双合金或三合金，并且是单层或双层的。
4.根据权利要求1所述的方法，其中所述第一步的特征还在于：在形成电镀图形之后剥离光敏材料的(c)步骤。
5.根据权利要求1所述的方法，其中所述第二步的特征在于：通过在形成有电镀图形的引线框架材料的双面或单面上涂覆光敏材料而利用光刻方法。
6.根据权利要求5所述的方法，其中所述第二步的特征在于：在引线框架材料的双面上涂覆光敏材料，其中在所述引线框架材料顶面上对图形进行曝光/显影，以形成上部保护图形，在引线框架材料的底面进行整体曝光，以形成下部保护图形。
7.根据权利要求1或6所述的方法，其中在引线框架材料顶面上形成的上部保护图形的宽度T1比电镀图形的宽度T2宽。
8.根据权利要求7所述的方法，其中该保护图形形成为包围所述电镀图形的顶部和侧部的结构。
9.根据权利要求1或6所述的方法，其中所述第三步的特征在于：刻蚀引线框架除上部保护图形部分之外的已曝光顶面。
10.根据权利要求8所述的方法，其中在所述第三步之后还包括剥离保护图形的步骤。
11.一种利用多行引线框架制造半导体封装的方法，其特征在于：在引线框架材料上形成电镀图形(第一步)；在电镀图形上形成保护图形(第二步)；利用该保护图形作为掩模形成纳米图形(第三步)；以及剥离该保护图形，和实施半导体芯片安放、引线接合和环氧树脂模制，并且通过背面刻蚀完成半导体封装。
12.根据权利要求11所述的方法，其中所述第二步的特征在于：在引线框架材料顶面上形成的上部保护图形的宽度T1比所述电镀图形的宽度T2宽。
13.一种引线框架制造方法中的多行引线框架的结构，其特征在于：在引线框架材料的顶面或底面上形成至少一个或多个纳米图形；以及在未形成有纳米图形的一个或多个部分上形成包括电镀图形的引线框架，其中该引线框架的上部图形表面的宽度T3比所述电镀图形的宽度T2宽。
14.根据权利要求13所述的结构，其特征在于：该引线框架片料的边缘形成有暴露结构。
15.一种引线框架制造方法中的多行引线框架结构，其特征在于：在引线框架材料的顶面或底面上形成至少一个或多个纳米结构；以及在未形成有纳米图形的一个或多个部分上形成包含电镀图形的引线框架，其中该引线框架的边缘被露出。
16.根据权利要求13、14和15中任一项所述的结构，其特征在于：该电镀图形采用镍、钯、金、锡、银、钴和铜中的一种的单合金或者双合金或三合金，并且是单层或双层的。
17.一种半导体封装，其特征在于：在引线框架材料的顶面或底面上形成至少一个或多个纳米图形；以及在未形成有纳米图形的一个或多个部分上形成包含电镀图形的引线框架，其中该半导体封装的特征在于：多行引线框架，该引线框架的所述上部图形表面的宽度(T3)比所述电镀图形的宽度(T2)宽；半导体芯片；引线接合；以及环氧树脂模制。
18.一种半导体封装，其特征在于：在引线框架材料的顶面或底面上形成至少一个或多个纳米图形；以及在未形成有纳米图形的一个或多个部分上形成包含电镀图形的引线框架，其中该引线框架的边缘的特征在于：被露出的多行引线框架；半导体芯片；引线接合；以及环氧树脂模制。
CN200980152298.5A 2008-12-24 2009-12-23 多行引线框架的结构及其半导体封装及制造方法 Expired - Fee Related CN102265394B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020080132887A KR101064755B1 (ko) 2008-12-24 2008-12-24 다열 리드형 리드프레임 및 이를 이용한 반도체 패키지의 제조방법
KR10-2008-0132887 2008-12-24
PCT/KR2009/007724 WO2010074510A2 (en) 2008-12-24 2009-12-23 Structure for multi-row leadframe and semiconductor package thereof and manufacture method thereof

Publications (2)

Publication Number Publication Date
CN102265394A true CN102265394A (zh) 2011-11-30
CN102265394B CN102265394B (zh) 2014-04-02

Family

ID=42288304

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980152298.5A Expired - Fee Related CN102265394B (zh) 2008-12-24 2009-12-23 多行引线框架的结构及其半导体封装及制造方法

Country Status (6)

Country Link
US (1) US8956919B2 (zh)
JP (1) JP2012514326A (zh)
KR (1) KR101064755B1 (zh)
CN (1) CN102265394B (zh)
TW (1) TWI408788B (zh)
WO (1) WO2010074510A2 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106521583A (zh) * 2016-11-22 2017-03-22 宁波康强电子股份有限公司 一种引线框架的电镀方法
CN108231719A (zh) * 2016-12-09 2018-06-29 友立材料株式会社 引线框
CN111640729A (zh) * 2020-04-21 2020-09-08 江苏长电科技股份有限公司 一种易于大尺寸元件底部填充的转接板及其制造方法
CN111785701A (zh) * 2020-07-24 2020-10-16 宁波康强电子股份有限公司 一种预电镀镍钯金引线框架及其制备方法
CN111863764A (zh) * 2020-07-24 2020-10-30 宁波康强电子股份有限公司 一种预电镀引线框架及其制备方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8420508B2 (en) * 2010-03-17 2013-04-16 Stats Chippac Ltd. Integrated circuit packaging system with bump contact on package leads and method of manufacture thereof
US8669654B2 (en) * 2010-08-03 2014-03-11 Stats Chippac Ltd. Integrated circuit packaging system with die paddle and method of manufacture thereof
US9029991B2 (en) * 2010-11-16 2015-05-12 Conexant Systems, Inc. Semiconductor packages with reduced solder voiding
CN102376672B (zh) * 2011-11-30 2014-10-29 江苏长电科技股份有限公司 无基岛球栅阵列封装结构及其制造方法
US9257306B2 (en) 2013-04-18 2016-02-09 Dai Nippon Printing Co., Ltd. Lead frame, method for manufacturing lead frame, semiconductor device, and method for manufacturing semiconductor device
CN103456645B (zh) * 2013-08-06 2016-06-01 江阴芯智联电子科技有限公司 先蚀后封三维系统级芯片正装堆叠封装结构及工艺方法
CN103413766B (zh) * 2013-08-06 2016-08-10 江阴芯智联电子科技有限公司 先蚀后封芯片正装三维系统级金属线路板结构及工艺方法
CN103400771B (zh) * 2013-08-06 2016-06-29 江阴芯智联电子科技有限公司 先蚀后封芯片倒装三维系统级金属线路板结构及工艺方法
JP6555927B2 (ja) * 2015-05-18 2019-08-07 大口マテリアル株式会社 半導体素子搭載用リードフレーム及び半導体装置の製造方法
JP6593841B2 (ja) * 2016-03-16 2019-10-23 大口マテリアル株式会社 Ｌｅｄパッケージ並びに多列型ｌｅｄ用リードフレーム及びその製造方法
JP6593842B2 (ja) * 2016-03-16 2019-10-23 大口マテリアル株式会社 Ｌｅｄパッケージ並びに多列型ｌｅｄ用リードフレーム及びその製造方法
US10141197B2 (en) * 2016-03-30 2018-11-27 Stmicroelectronics S.R.L. Thermosonically bonded connection for flip chip packages
US10134660B2 (en) 2017-03-23 2018-11-20 Nxp Usa, Inc. Semiconductor device having corrugated leads and method for forming

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05183083A (ja) * 1991-12-28 1993-07-23 Shinko Electric Ind Co Ltd リードフレーム及びその製造法
KR20010001160A (ko) * 1999-06-02 2001-01-05 윤종용 반도체 패키지 및 그 제조방법
CN1574319A (zh) * 2002-08-07 2005-02-02 三洋电机株式会社 电路装置及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60130151A (ja) * 1983-12-16 1985-07-11 Toppan Printing Co Ltd リ−ドフレ−ムの製造方法
KR100231828B1 (ko) * 1997-02-20 1999-12-01 유무성 다층 도금 리드프레임
JPH1197612A (ja) * 1997-09-17 1999-04-09 Toppan Printing Co Ltd リードフレーム及びその製造方法
JP3639514B2 (ja) 2000-09-04 2005-04-20 三洋電機株式会社 回路装置の製造方法
US7235868B2 (en) * 2001-07-09 2007-06-26 Sumitomo Metal Mining Co., Ltd. Lead frame and its manufacturing method
JP2006253399A (ja) * 2005-03-10 2006-09-21 Mitsui High Tec Inc リードフレームの製造方法
JP3947750B2 (ja) * 2005-07-25 2007-07-25 株式会社三井ハイテック 半導体装置の製造方法及び半導体装置
EP1921674A4 (en) * 2005-08-10 2010-08-25 Mitsui High Tec SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
JP2007051336A (ja) * 2005-08-18 2007-03-01 Shinko Electric Ind Co Ltd 金属板パターン及び回路基板の形成方法
US7501693B2 (en) * 2006-11-17 2009-03-10 Micrel, Inc. LDO regulator with ground connection through package bottom
US7807498B2 (en) * 2007-07-31 2010-10-05 Seiko Epson Corporation Substrate, substrate fabrication, semiconductor device, and semiconductor device fabrication

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05183083A (ja) * 1991-12-28 1993-07-23 Shinko Electric Ind Co Ltd リードフレーム及びその製造法
KR20010001160A (ko) * 1999-06-02 2001-01-05 윤종용 반도체 패키지 및 그 제조방법
CN1574319A (zh) * 2002-08-07 2005-02-02 三洋电机株式会社 电路装置及其制造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106521583A (zh) * 2016-11-22 2017-03-22 宁波康强电子股份有限公司 一种引线框架的电镀方法
CN108231719A (zh) * 2016-12-09 2018-06-29 友立材料株式会社 引线框
CN108231719B (zh) * 2016-12-09 2022-03-01 大口电材株式会社 引线框
CN111640729A (zh) * 2020-04-21 2020-09-08 江苏长电科技股份有限公司 一种易于大尺寸元件底部填充的转接板及其制造方法
CN111640729B (zh) * 2020-04-21 2023-08-18 江苏长电科技股份有限公司 一种易于大尺寸元件底部填充的转接板及其制造方法
CN111785701A (zh) * 2020-07-24 2020-10-16 宁波康强电子股份有限公司 一种预电镀镍钯金引线框架及其制备方法
CN111863764A (zh) * 2020-07-24 2020-10-30 宁波康强电子股份有限公司 一种预电镀引线框架及其制备方法

Also Published As

Publication number Publication date
CN102265394B (zh) 2014-04-02
WO2010074510A3 (en) 2010-09-10
TW201030919A (en) 2010-08-16
US8956919B2 (en) 2015-02-17
JP2012514326A (ja) 2012-06-21
KR20100074449A (ko) 2010-07-02
WO2010074510A2 (en) 2010-07-01
TWI408788B (zh) 2013-09-11
KR101064755B1 (ko) 2011-09-15
US20120038036A1 (en) 2012-02-16

Similar Documents

Publication Publication Date Title
CN102265394B (zh) 多行引线框架的结构及其半导体封装及制造方法
US8659131B2 (en) Structure for multi-row lead frame and semiconductor package capable of minimizing an under-cut
JP4032063B2 (ja) 半導体装置の製造方法
US5882955A (en) Leadframe for integrated circuit package and method of manufacturing the same
TW200834859A (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US5889317A (en) Leadframe for integrated circuit package
US5994767A (en) Leadframe for integrated circuit package and method of manufacturing the same
JP5578704B2 (ja) 半導体素子搭載用基板及びその製造方法
US6348416B1 (en) Carrier substrate for producing semiconductor device
JP2011108818A (ja) リードフレームの製造方法および半導体装置の製造方法
JP3137323B2 (ja) 半導体装置及びその製造方法
CN101661918B (zh) 四方扁平无引脚封装
TW200901422A (en) Pre-plated leadframe having enhanced encapsulation adhesion
JP2002033345A (ja) 樹脂封止型半導体装置の製造方法
US8368189B2 (en) Auxiliary leadframe member for stabilizing the bond wire process
KR101036354B1 (ko) 다열 리드프레임 및 반도체 칩 패키지 및 그 제조방법
CN217641294U (zh) 嵌入式封装结构
JP2012164936A (ja) 半導体装置の製造方法
JP3569642B2 (ja) 半導体装置用キャリア基板及びその製造方法及び半導体装置の製造方法
JP2000332146A (ja) 樹脂封止型半導体装置とそれに用いられる回路部材およびそれらの製造方法
KR20000020481A (ko) 패키지 제조방법
KR100973289B1 (ko) 반도체 패키지의 제조방법
JP2016122713A (ja) リードフレーム基板およびその製造方法
CN114999924A (zh) 嵌入式芯片封装工艺及嵌入式芯片
KR20090131776A (ko) 다열형 리드리스 리드프레임 및 그의 반도체 패키지 및그의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140402

Termination date: 20141223

EXPY Termination of patent right or utility model