CN102254826B

CN102254826B - 带通道截止沟槽的双栅极氧化物沟槽mosfet及三或四掩膜工艺

Info

Publication number: CN102254826B
Application number: CN201110142449.8A
Authority: CN
Inventors: 戴嵩山; 雷燮光; 王晓彬
Original assignee: Alpha and Omega Semiconductor Inc
Current assignee: Alpha and Omega Semiconductor Cayman Ltd
Priority date: 2010-05-18
Filing date: 2011-05-16
Publication date: 2014-02-26
Anticipated expiration: 2031-05-16
Also published as: TWI528423B; CN102254826A; TW201142929A

Abstract

本发明提出了一种带通道截止沟槽的双栅极氧化物沟槽MOSFET及三或四掩膜工艺。该半导体器件含有多个栅极电极，形成在位于半导体衬底有源区中的沟槽中。第一栅极滑道形成在衬底中，并且电连接到栅极电极上，其中第一栅极滑道包围着有源区。第二栅极滑道连接到第一栅极滑道上，并位于有源区和截止区之间。截止结构包围着第一和第二栅极滑道以及有源区。截止结构含有衬底中布满绝缘物的沟槽中的导电材料，其中截止结构短接至衬底的源极或本体层，从而构成器件的通道终点。

Description

带通道截止沟槽的双栅极氧化物沟槽MOSFET及三或四掩膜工艺

技术领域

本发明主要关于沟槽金属氧化物半导体场效应管(MOSFET)，更确切地说，是关于氧化物截止沟槽MOSFET，以及用三个或四个掩膜制备该器件的方法。

背景技术

DMOS(双扩散MOS)晶体管是一种利用两个连续扩散工艺，校准到同一边缘上，以制备晶体管的通道区的晶体管。DMOS晶体管通常是用于低压和高压的高电流器件，用作独立的晶体管或功率集成电路的组件。DMOS晶体管在很低的正向电压降下，就能提供单位面积上很高的电流。

典型的DMOS晶体管是一种称为沟槽DMOS晶体管的晶体管，其中通道位于沟槽的侧壁上，栅极形成在沟槽中，从源极开始，朝着漏极延伸。沟槽栅极布满薄氧化层，并用多晶硅填充，限制电流的能力次于平面栅极DMOS晶体管结构，因此其比导通电阻值较低。

然而，制备这种沟槽DMOS场效应管的传统方法需要五至六个掩膜工艺，不仅昂贵，而且费时。第一个掩膜为深势阱掩膜，也用于高压截止。根据所制备的器件是否是高压器件，来选择是否使用该掩膜。第二个掩膜为沟槽掩膜，用于制备栅极和其他器件结构的沟槽。第三个掩膜为本体掩膜，也用于制备截止区，保护栅极滑道中的栅极氧化物不会因为裸露在栅极电势中而被破坏，并且屏蔽栅极垫/栅极滑道远离漏极电压。第四个掩膜为源极掩膜，将源极区移出栅极滑道和截止区，从而将击穿电流移出这些区域，提高非嵌位感应开关(UIS)性能。第四个掩膜也用于制备通道终止。第五个掩膜为接触掩膜，用于制备源极/本体和栅极接头，第六个掩膜为金属掩膜，用于将金属层分成栅极和源极金属区。

图1表示沟槽MOSFET 100的剖面图，该器件是利用上述传统的六掩膜工艺制成的。如图1所示，沟槽MOSFET 100包含位于有源区中的有源晶胞102以及栅极滑道104。栅极滑道连接到有源晶胞102中的栅极上。P-反转通道可能会沿N-外延层111的顶面，朝着晶片末端形成。如果P-反转通道从结截止108开始，触及晶片边缘112，那么就会在源极/本体和漏极之间，引起漏电流。重掺杂的N+通道终点106可以阻止这种p-反转通道触及晶片边缘112，在晶片边缘112处，它可以短接至漏极。

发明内容

本发明的目的是提供一种带有通道截止沟槽的双栅极氧化物沟槽MOSFET及其三或四掩膜工艺，以降低成本、简化制作工艺。

本发明的技术方案是提供一种用于制备半导体器件的方法，包含：

a)制备半导体衬底；

b)在半导体衬底上方使用第一掩膜；

并分别形成宽度为W1、W2的沟槽TR1、TR2，其中W1比W2窄，其中沟槽TR2包含连接到沟槽TR1上的第一和第二栅极滑道沟槽，其中第一和第二栅极滑道沟槽中的至少一个紧靠并包围着沟槽TR1；

c)在厚度为T1、T2的沟槽TR1、TR2的底部和侧壁上制备栅极绝缘物，其中T2大于T1；

d)在沟槽TR1中制备导电材料，以形成栅极电极，在沟槽TR2中制备导电材料，以形成第一和第二栅极滑道以及截止结构，其中第一和第二栅极滑道与栅极电极电连接；

e)在半导体衬底的顶部制备一个本体层；

f)在本体层的顶部制备一个源极层；

g)在半导体衬底上方使用绝缘层；

h)在绝缘层上方使用第二个掩膜；

i)利用第二个掩膜，通过绝缘层中的接触开口形成电接头，其中接触开口包含在每个栅极电极附近的向着源极层的源极开口、向着栅极滑道的栅极滑道开口、向着截止结构的截止接触开口以及晶片边缘附近的向着源极层或本体层的短路接触开口；并且

i)在绝缘层上制备第一和第二金属区，并且相互电绝缘，其中第一金属区与栅极滑道电连接，其中第二金属区与源极接头电连接，

其中厚度T2足够厚，能够承载闭锁电压。

所述的方法中：

b)还包含制备宽度为W3的沟槽T3，其中W1比W3窄，其中沟槽TR3包含包围着沟槽TR1和栅极滑道沟槽TR2的截止沟槽；

c)还包含在厚度为T3的沟槽TR3的底部和侧壁上制备栅极绝缘物，其中T3大于T1；

d)还包含在TR3中制备导电材料，以形成截止结构，其中截止结构与栅极滑道和栅极电极电绝缘；

i)还包含利用第二个掩膜，通过绝缘层中的接触开口，制备电接头，其中接触开口包含向着截止结构的截止接触开口，以及晶片边缘附近的向着源极层或本体层的短路接触开口；并且

j)还包含在绝缘层上制备第三金属区，其中第三金属区与截止接头和短路接头电连接，从而使截止结构在晶片边缘处短接至本体区上，

其中厚度T3足够厚，能够承载闭锁电压。

所述的方法中，步骤e)包含：

在整个半导体衬底的顶部制备一个本体层。

所述的方法中，步骤j)包含：

在绝缘层上方沉积一个金属层；

在金属层上方使用一个金属掩膜；并且

刻蚀金属层，以分离第一和第二金属区。

所述的方法中，步骤c)包含：

在厚度为T1、T2的沟槽TR1、TR2的底部和侧壁上，利用掩膜制备栅极绝缘层，其中T2大于T1。

所述的方法中，步骤c)包含：

在沟槽TR1、TR2的底部和侧壁，制备一个第一栅极绝缘物；

在薄绝缘层上方使用栅极绝缘物掩膜，其中栅极绝缘物掩膜覆盖沟槽TR2，但不覆盖沟槽TR1；

从半导体衬底上没有被含有沟槽TR1的第二掩膜覆盖的部分，除去第一栅极绝缘物；并且

在沟槽TR1中制备第二栅极绝缘物，其中第二栅极绝缘物比第一栅极绝缘物薄。

所述的方法中，通过在相当高的能量下植入离子，进行步骤e)，在此能量下，离子可以穿过第二栅极绝缘物和第一栅极绝缘物，植入到半导体衬底中。

所述的方法中，通过植入一定能量的离子，进行步骤f)，该能量能使离子穿过第二栅极绝缘物，但不穿过第一栅极绝缘物，植入到半导体衬底中。

所述的方法中，源极层仅仅形成在沟槽TR1附近的本体层的顶部中。

所述的方法中，步骤c)包含：

在沟槽TR1、TR2的底部和侧壁，制备第一栅极绝缘物；

制备牺牲材料，完全填充沟槽TR1，但仅仅内衬在沟槽TR2中；

回刻牺牲材料，除去TR2上的牺牲材料，但保留TR1中的牺牲材料；

在沟槽TR2中制备一个栅极绝缘层；并且

除去沟槽TR1中的牺牲材料，在沟槽TR1中制备栅极绝缘物，

其中沟槽TR2中的栅极绝缘层厚度T2大于沟槽TR1中的栅极绝缘层厚度T1。

所述的方法中，源极层形成在整个半导体的顶部中。

所述的方法中，完成步骤a)到步骤j)所用的掩膜不超过四个。

所述的方法中，完成步骤a)到步骤j)所用的掩膜不超过三个。

所述的方法中：

b)还包含制备宽度为W3的沟槽T3，其中W3大于W2，其中沟槽TR3含有包围着沟槽TR1和栅极滑道沟槽TR2的截止沟槽；

其中本方法还包含：

用电介质填充沟槽TR3，

其中宽度W3足以承载闭锁电压。

所述的方法中步骤a)到步骤j)仅需要三个掩膜。

所述方法中，步骤b)还包含在沟槽TR2下方制备重掺杂的通道终止区。

本发明还提供了一种半导体器件，其包含：

在栅极绝缘层上方的多个栅极电极，形成在有源沟槽中，位于半导体衬底的有源区中；

形成在半导体衬底中的第一栅极滑道，并且电连接到栅极电极上，其中第一栅极滑道紧靠并包围着有源区；

连接到第一栅极滑道上的第二栅极滑道，用于连接栅极金属；以及

其中栅极滑道沟槽中的绝缘层各自的厚度T2大于有源沟槽中的栅极绝缘层的厚度T1，

其中厚度T2足以承载闭锁电压。

所述器件中，还包含：包围着第一和第二栅极滑道以及有源区的截止结构，其中截止结构包含半导体衬底中布满绝缘物的沟槽中的导电材料，其中截止结构短接至晶片边缘附近的半导体衬底的源极或本体层，从而构成器件的通道终点。

所述器件中还包含：一个电介质填充的沟槽，它包围着第一和第二栅极滑道以及有源区。

所述器件中还包含一个位于电介质填充沟槽下方的重掺杂通道终止区。

所述的器件中半导体衬底包含有源区和截止区中的本体层。

所述器件中半导体衬底含有一个源极区。

所述器件中源极区仅位于有源区中。

所述器件中第一栅极滑道含有一个形成在沟槽下方的通道终止区。

所述器件中半导体衬底还包含具有重掺杂底层和次重掺杂顶层的半导体衬底，其中第一栅极滑道沟槽足够深，能够触及重掺杂底层。

所述器件中在截止结构所述的布满绝缘物的沟槽中的绝缘物足够厚，能够承载闭锁电压。

附图说明

图1表示传统的沟槽MOSFET器件的剖面图。

图2A表示本发明的第一实施例所述的双栅极氧化物沟槽MSOFET布局的俯视图。

图2B-1表示图2A所示的双栅极氧化物沟槽MOSFET 200布局的另一个俯视图。

图2B-2表示图2A所示的双栅极氧化物沟槽MOSFET沿线A-A和B-B的剖面图。

图2C表示图2B-1和图2B-2所示的双栅极氧化物沟槽MOSFET的等效电路图。

图3A表示本发明的第二实施例所述的双栅极氧化物沟槽MSOFET布局的俯视图。

图3B表示图3A所示的双栅极氧化物沟槽MOSFET沿线A-A和B-B的剖面图。

图3C表示图3B所示的双栅极氧化物沟槽MOSFET的电路图。

图4A-4R表示制备本发明的第一实施例所述的图2A-2B所示的双栅极氧化物沟槽MOSFET步骤的剖面图。

图5A-5Q表示制备本发明的第二实施例所述的图3A-3B所示的双栅极氧化物沟槽MOSFET步骤的剖面图。

图6表示制备本发明的一个可选实施例所述的双栅极氧化物沟槽MOSFET步骤的剖面图。

图7A表示依据本发明的一个可选实施例，双栅极氧化物沟槽MOSFET布局的俯视图。

图7B表示图7A所示的双栅极氧化物沟槽MOSFET沿线A-A和B-B的剖面图。

图8A-8R表示制备图7A-7B所示的双栅极氧化物沟槽MOSFET步骤的剖面图。

具体实施方式

尽管为了解释说明，以下详细说明包含了许多具体细节，但是本领域的任何技术人员都应理解基于以下细节的多种变化和修正都属本发明的范围。因此，本发明的典型实施例的提出，对于请求保护的发明没有任何一般性的损失，而且不附加任何限制。

实施例

在本发明的实施例中，传统沟槽MOSFET中已有的结截止，可以用栅极滑道区中的厚栅极氧化物代替，以便终止有源晶胞区，从而消除结截止击穿，提高UIS(非嵌位感应开关)性能，又由于氧化物所需的空间比传统的结截止所需的空间小得多，还节省结截止所占的空间。此外，通过将嵌入式体二极管局限在有源区，可以提高反向恢复特性。

图2A表示本发明的第一实施例所述的双栅极氧化物沟槽MSOFET 200布局的俯视图。图2B-2表示双栅极截止的沟槽MOSFET 200沿线A-A和B-B的剖面图。如图4A-4R所要详述地那样，用于制备氧化物截止沟槽MOSFET200的方法仅需要四个掩膜：一个沟槽掩膜、一个栅极氧化物掩膜、一个接触掩膜以及一个金属掩膜。

如图2A和2B-2所示，沟槽MOSFET 200包含形成在布满氧化物的沟槽202中的栅极电极，沟槽202位于有源晶胞区210中。栅极滑道形成在一套较宽的布满氧化物的沟槽中。栅极滑道包含第一部分204接触并包围有源晶胞区210。栅极滑道含有第二部分206，通过接头207，连接到栅极金属层248(其轮廓如图2A中的虚线所示)上。截止结构208形成在另一个布满氧化物的沟槽中，该沟槽包围着栅极滑道204、206以及有源区210。截止结构208可以通过截止金属254，以及在特定位置处适当的接头，短接至器件200的本体或源极区上。栅极金属248和源极金属252通过缝隙250，相互电绝缘，缝隙250可以用绝缘材料填充。短接的截止结构208作为通道终点。作为示例，在图2B-2所示的实施例中，n-型(以n-通道MOSFT器件为例)源极层214可以仅仅形成在有源晶胞区中的p-本体层212的顶部上。有源区栅极沟槽202的栅极氧化物比栅极滑道204的栅极氧化物薄得多。栅极滑道204以及截止沟槽208的厚栅极氧化物的厚度(例如约为1000埃至2000埃)，足以承受击穿电压；所需的厚度取决于器件的额定电压。栅极滑道沟槽204、206以及截止沟槽208中的栅极氧化物，比有源栅极沟槽202中的栅极氧化物厚，因此可以说器件200具有双栅极氧化物厚度。栅极滑道206和204，以及有源区栅极沟槽202中的栅极电极，一起连接到器件栅极电势上。截止沟槽208中的栅极电极可以通过晶片边缘213，连接到本体区上，晶片边缘213位于器件漏极电势。

图2B-1表示图2A所示的双栅极氧化物沟槽MOSFET 200的另一个俯视图，但为了便于说明，图2B-1仅表示出了金属层。源极金属252覆盖了有源区210，以及包围的栅极滑道204。栅极金属248覆盖了栅极滑道的栅极拾取部分206，截止金属254连接截止沟槽208包围器件的那部分。在图2A和2B-1所示的布局中，截止金属254在晶片的拐角处，连接截止沟槽208。

图2C表示图2B-2所示的双栅极氧化物截止沟槽MOSFET的等效电路图。这些结构形成在半导体衬底中，半导体衬底含有一个在底部n+衬底层214上方的n-外延层211。如图中电路图所示，寄生p-通道(以n-通道器件为例)晶体管204a可以形成在栅极滑道204下方，从有源区210(位于器件源极电势)中的p-本体区212开始，作为寄生晶体管204a的寄生漏极，在栅极滑道204另一侧的p-本体区，作为寄生晶体管204a的寄生源极，包围着栅极滑道204的那部分n-外延层211，作为寄生晶体管204的寄生通道区。要注意的是，如果器件200是n-通道MOSFET，寄生晶体管是p-通道晶体管，那么器件漏极电势就是寄生晶体管的源极电势，反之亦然。寄生晶体管204a的寄生漏极位于器件源极电势，因此寄生栅极(栅极滑道204中的栅极电极)短接至器件漏极电极，可以打开寄生晶体管204a。当MOSFET器件200断开时，所有的栅极滑道204都通向器件源极电势，可以打开寄生晶体管204a。这使得器件源极电势，从有源区210，短接至晶片边缘213处的漏极电势，从而产生漏电流。

为了克服该问题，可以在器件外围，晶片边缘213和栅极滑道204之间，形成一个截止沟槽208。并且在截止沟槽208下方，形成一个p-通道寄生晶体管208a。然而，截止沟槽208中的栅极电极，通过截止金属254，短接至寄生晶体管208a的寄生源极端(晶片边缘213端)，因此寄生晶体管208a从未接通，以便作为一个通道终点，避免从器件源极短接至晶片边缘213。要注意的是，由于接触沟槽206不在有源区210周围，因此所示的寄生晶体管并不用于栅极滑道接触沟槽206。如果有必要，可以通过在第一截止结构208和栅极滑道204之间，添加一个额外的通道终点，这其实是在第一常闭的寄生晶体管208a和寄生晶体管204a之间，添加了另一个常闭的寄生晶体管；从而提高了通道终点的电压性能。

也可以通过其他方法制备通道终点，例如共同转让的美国专利申请案12/731,112中所述的那些方法，特此引用该内容，以作参考。例如，可以通过制备足够深的栅极滑道沟槽204，触及重掺杂的底部衬底214，以形成通道终点。还可选择，通过在栅极滑道沟槽204的底部，制备一个重掺杂的n区，以形成通道终点。如果形成了可选的通道终点，那么就可以省去截止结构208。栅极滑道沟槽204包围着有源区，并且具有足够厚的栅极氧化物，以承载闭锁电压。

闭锁电压是器件的两个主电流承载端(例如源极到漏极的电压)之间的电压。当器件处于断开状态时，较厚的栅极氧化物(例如栅极滑道沟槽或截止沟槽的氧化物)应该足以承载闭锁电压。换言之，氧化物足够厚，闭锁电压不大，不能在氧化物上产生超过氧化物击穿场的电场。理想情况是，截止区的击穿电压高于有源区的击穿电压，从而提高器件的耐用性。

图3A表示本发明的第二实施例所述的双栅极氧化物沟槽MOSFET 300布局的俯视图，图3B表示双栅极截止沟槽MOSFET 300沿线A-A和B-B的剖面图。双栅极氧化物沟槽MOSFET 300与图2A-2B所示的双栅极氧化物沟槽MOSFET 200类似。如图3A-3B所示，沟槽MOSFET 300含有形成在有源栅极沟槽302中的有源栅极电极，有源栅极沟槽302位于有源晶胞区310中。有源栅极电极电连接到栅极滑道304和306上，栅极滑道304和306形成在布满较厚氧化物的较宽的沟槽中。栅极滑道包含到达并包围着有源晶胞区310的部分304，以及通过接头307，连接到栅极金属348的部分306。截止结构308包围着栅极304、306和有源区310。通过截止金属354以及合适的接头，截止结构308在晶片边缘313附近，电连接到源极层314和本体层312上。栅极金属348和源极金属352相互电绝缘，例如通过缝隙350，可以用绝缘材料填充缝隙350。源极金属覆盖有源区310以及周围的栅极滑道304。如上所述，短接的截止结构308作为通道终点。在本实施例中，n-型源极层314可以形成在有源晶胞区310以及截止区中的p-本体层312的顶部，源极和本体都形成在n-型漂流/外延层311上方。如图5A-5Q所示，可以利用三掩膜工艺，制备双栅极氧化物沟槽MSOFET 300。

图3C表示图3B所示的双栅极氧化物截止沟槽MOSFET的等效电路图。如同电路图中所示，寄生p-通道晶体管304a形成在栅极滑道沟槽304下方，但通过截止沟槽308减宽后，作为通道终点。寄生晶体管308a位于截止沟槽308下方，通过截止金属354，其寄生源极短接至寄生栅极，从而避免如上所述地接通它。

图4A-4R表示上述图2A、2B-1和2B-2所示类型的双栅极氧化物沟槽MOSFET的四掩膜制备方法的剖面图。如图4A所示，制备半导体衬底的初始材料包含，例如相对轻掺杂的(例如n-)外延层404位于重掺杂的(例如n+)衬底402上方。还可选择，外延层掺杂p-，衬底掺杂p+。初始绝缘层406可以形成在外延层404的顶面上。作为示例，但不作为局限，绝缘层406可以用氧化物制备，例如通过热氧化作用和沉积低温氧化物或高密度等离子(HDP)相结合。如图4B所示，在绝缘层406的上方，使用第一掩膜408(此处称为沟槽掩膜)，并形成带开口的图案，开口对应将要制备的沟槽。通过刻蚀，形成沟槽410、412、414和416，穿过绝缘层406、层404以及外延层404的顶部。可以利用沟槽410和412，在后续工艺中制备第一和第二栅极滑道。为了简便，沟槽410、412在此称为第一和第二栅极滑道沟槽。利用另一个沟槽414，制备有源区的部分截止。为了简便，沟槽414在此称为截止沟槽。利用沟槽416制备有源器件晶胞。为了简便，这些沟槽416在此称为有源沟槽。如果这些沟槽的宽度不同，那么可以在共同的刻蚀步骤中，将这些沟槽刻蚀成不同深度。例如，栅极滑道沟槽410、412和截止沟槽414可以比有源沟槽416更宽，以便通过同一刻蚀工艺，将栅极滑道沟槽410、412以及截止沟槽414刻蚀得比有源沟槽416更深。可以利用单一掩膜，刻蚀所有的沟槽。

如图4C所示，除去第一掩膜408。沉积厚栅极绝缘层418(例如一种氧化物)，或通过其他方式形成在沟槽410、412、414和416的底部和侧壁上，以及外延层404的上方。厚栅极氧化层418的厚度约在

至

之间。如图4D所示，在沟槽410、412、414和416中以及外延层404的顶部，沉积牺牲材料420。作为示例，但不作为局限，牺牲材料可以是导电或半导体材料，例如多晶硅。如图4E所示，在栅极绝缘层418的顶面下方，以及外延层404的顶面上方，可以通过刻蚀终点，回刻牺牲材料420。仍然用牺牲材料420填充沟槽410、412、414和416。

如图4F所示，薄氧气扩散势垒层422(例如氮化物)沉积在沟槽410、412、414和416中的牺牲材料420上方，以及栅极绝缘层418上方。作为示例，薄氮化层422的厚度约为

至

在薄氮化层422上方，使用第二掩膜424(即栅极氧化物掩膜)。如图4G所示，栅极氧化物掩膜424仅覆盖了位于栅极滑道区域和截止区中的沟槽410、412、414，但没有覆盖有源沟槽416。牺牲材料420确保光致抗蚀剂材料不会沉积在沟槽内，一旦沉积将难以除去。刻蚀掉没有被第二掩膜424覆盖的那部分薄氮化层422，然后刻蚀沟槽416中的牺牲材料420。沟槽416中以及外延层404上方，没有被第二掩膜424覆盖的厚栅极绝缘层418也被刻蚀掉。

除去第二掩膜424，然后在有源沟槽416的侧壁和底部以及n-外延层404的上方，如图4H所示，制备(例如生长)薄牺牲绝缘物426。有种材料并没有形成(例如生长)在薄氮化层422的材料上，牺牲绝缘物最好是由这种材料制成。作为示例，薄氮化层422可以由氮化物材料(例如氮化硅)制成，薄牺牲绝缘层426可以由生长氧化物材料(例如氧化硅)制成。牺牲绝缘物426的厚度约为

至

如图4I所示，剥去薄氮化层422的剩余部分。然后，刻蚀掉沟槽410、412、414中的牺牲材料420。薄氧气扩散势垒层422可以由能抵抗刻蚀牺牲绝缘层426的材料制成。此外，薄氧气扩散势垒层422也可以由一种通过牺牲绝缘层426可抵抗的工艺，可以刻蚀的材料制成。

牺牲绝缘层426比厚栅极绝缘层418薄，如图4J所示，可以从有源沟槽416上除去牺牲绝缘层426，同时完整地保留厚栅极绝缘层418。然后，在有源沟槽416的底部和侧壁中形成薄栅极绝缘物428。薄栅极绝缘物428的厚度约为

至

如图4K所示，在所有的沟槽410、412、414和416中，沉积导电材料430(例如多晶硅)，还可以在厚栅极绝缘物418的上方以及位于外延层404上方的薄栅极绝缘物428的上方溢出。然后，如图4L所示，可以通过外延层404顶面下方的终点，回刻导电材料430。

如图4M所示，在外延层404的顶部形成本体层432。例如，可以通过垂直或带角度的全面植入，并扩散具有与外延层404和衬底402相反导电类型的掺杂物，来制备本体层432。例如，如果衬底402和外延层404为n-型掺杂，那么就可以通过植入p-型掺杂物，制备本体层432，并且反之亦然。本体植入也可以在极其高的能量下(例如80-120KeV)进行，厚栅极绝缘物418不会妨碍本体植入。

如图4N所示，通过低能植入工艺，在本体层432的顶部形成源极层434。如果源极植入是在极其低的能量下(例如20KeV左右)进行的，而且厚栅极绝缘物相当厚(例如氧化物的厚度约为

)，那么由于厚栅极绝缘物418妨碍了植入，并且薄栅极氧化物428相当薄，使离子可以渗入，因此掺杂物仅植入到有源晶胞区。例如，通过垂直或带角度的植入和退火，制备源极层434。通常是通过植入与本体掺杂物的导电类型相反的掺杂物，来制备源极层434。进行源极和本体植入时，无需使用额外的掩膜。

如图4O所示，在该结构上方形成绝缘层436，然后压实并平整。可以通过化学机械平整化(CMP)来完成平整化。作为示例，但不作为局限，绝缘层436可以是一种低温氧化物和含有硼酸的硅玻璃(BPSG)。

如图4P所示，在绝缘层436上制备接触掩膜438，并形成带有定义接触孔的开口图案。接触掩膜438是该工艺中所用的第三掩膜。绝缘层436、源极层434以及有源晶胞区中的部分本体层432，都可以通过掩膜438中的开口来刻蚀，以形成源极/本体接触孔442。绝缘层436以及沟槽412、414中的部分导电材料430都向下刻蚀，以形成栅极接触孔444以及截止接触孔445。位于截止区边缘以及沟槽410附近的绝缘层436以及本体层432的顶部都可以向下刻蚀，以形成截止短路接触孔446。

如图4Q所示，可以在接触孔442、444、445和446中沉积势垒材料(例如Ti/TiN)层448。然后利用导电(例如钨(W))插头450，填满接触孔442、444、445和446。接触孔442中的势垒金属448和钨插头450，在有源区中作为源极/本体接头。接触孔444中的势垒金属448和钨插头450，在栅极接触沟槽412上方作为栅极接头。接触孔445、446中的势垒金属448和钨插头450，在截止区中形成接头，将截止沟槽电极短接至晶片边缘附近的本体区。然后，可以在该结构的上方沉积一个金属层452(最好选用Al-Si)。

在金属层452上沉积一个带图案的金属掩膜(图中没有表示出)，然后通过金属刻蚀，将金属层452分成电绝缘的部分，构成栅极、截止和源极金属，例如栅极金属456、截止连接金属458以及源极金属454，从而制成器件400，器件400与图2A、2B-1和2B-2所示的半导体器件300类似。金属掩膜是该工艺中的第四掩膜。接触孔442中的势垒金属448和钨插头450，在源极区上方作为源极/本体接头，从源极层434和本体层432开始，一直到源极金属454。接触孔444中的势垒金属448和钨插头450，在栅极滑道区上方作为垂直栅极滑道接头，从栅极滑道开始，一直到栅极金属456。接触孔445、446中的势垒金属448和钨插头450，以及截止金属458，将截止沟槽414的栅极短接至晶片边缘413和截止沟槽414之间的本体区432上。

图5A-5Q表示用于制备上述图3A-3B所示类型的双栅极氧化物沟槽MOSFET的三掩膜方法的剖面图。用于制备双栅极氧化物沟槽MOSFET 300的方法仅需要三个掩膜：一个沟槽掩膜、一个接触掩膜以及一个金属掩膜。在该方法中，可以省去图4A-4R所示的栅极氧化物掩膜。

如图5A所示，半导体衬底包含，例如位于重掺杂(例如n+)的衬底502上方的一个相对轻掺杂(例如n-)的外延层504。氧化层506形成在n-外延层504的顶面上。作为示例，可以通过热氧化和沉积低温氧化物或高密度等离子(HDP)相结合，制备氧化物。如图5B所示，在氧化层506上方，使用带有定义沟槽的开口图案的第一掩膜508(即沟槽掩膜)。穿过氧化层506、外延层504以及n+衬底502的顶部，通过刻蚀制备沟槽510、512、514和516。可以使用沟槽510和512，在后续工艺中制备第一和第二栅极滑道。为了简便，沟槽510和512在此称为第一和第二栅极滑道沟槽。可以使用另一个沟槽514，制备截止沟槽。为了简便，沟槽514在此称为截止沟槽。可以使用沟槽516制备有源器件晶胞。为了简便，沟槽516在此称为有源沟槽。栅极滑道沟槽510、512以及截止沟槽514可以比有源沟槽516宽，因此即使它们都是在同一个刻蚀工艺中刻蚀的，栅极滑道沟槽510、512以及截止沟槽514也可以刻蚀得比有源沟槽516宽。

如图5C所示，除去第一掩膜508。在沟槽510、512、514和516的底部和侧壁上，以及外延层504的上方，制备栅极绝缘层518(例如一种氧化物)。栅极绝缘层518的厚度约为

至

如图5D所示，沉积牺牲材料520(例如多晶硅)填满有源沟槽516，并且沉积在外延层504的上方。与有源沟槽516相比，栅极滑道沟槽510、512以及截止沟槽514相当的宽，牺牲材料520仅仅布满了沟槽510、512、514的底部和侧壁，并没有填满这些沟槽。然后，通过刻蚀有源沟槽516中，厚栅极绝缘层518的顶面下方，以及外延层504的顶面上方的终点，各向异性地回刻牺牲材料520。如图5E所示，可以从栅极滑道沟槽510、512以及截止沟槽514上完全除去牺牲材料520。在这种情况下，可以在栅极滑道沟槽510、512的底部，形成一个通道终点，例如通过各向异性植入。作为示例，但不作为局限，对于n-通道MOSFET器件而言，通道终点可以是n+掺杂的。

如图5F所示，在沟槽510、512、514的底部和侧壁上，以及栅极绝缘物518的上方，沉积绝缘材料，以形成一个较厚的绝缘层522。一般来说，绝缘材料的类型可以与栅极绝缘物518的材料类型相同。作为示例，如果栅极绝缘物518是一种氧化物，那么绝缘材料就可以通过氧化物沉积(例如高温氧化物(HTO)沉积)来形成。因此，较厚的栅极绝缘层522形成在沟槽510、512、514中，而较薄的栅极绝缘层518形成在有源沟槽516中。然后，在表面上进行平整化(例如CMP)，使绝缘物522的顶面与沟槽516中的牺牲材料520的表面相平，从而如图5G所示，裸露出牺牲材料520。然后，如图5H所示，从沟槽516上刻蚀掉牺牲材料520。这时，沟槽516的侧壁和底部中的氧化层厚度(例如约为

至

)小于沟槽510、512、514的侧壁和底部中的氧化层厚度(例如约为

至

)。

然后，通过各向同性刻蚀，减薄绝缘物518和522，以便在有源沟槽516中形成有源栅极绝缘物524，以及在栅极滑道沟槽510、512和截止沟槽514中形成较厚的栅极绝缘物523。最好选用简短的刻蚀，从有源沟槽516上完全除去绝缘层518，同时最完整地保留沟槽510、512、514中较厚的绝缘层522；然后，在有源沟槽516中，形成(例如生长)薄有源栅极绝缘层524，同时在沟槽510、512、514中保留较厚的栅极绝缘物523。因此，该器件可以说是具有双栅极绝缘物的厚度。有源栅极绝缘物524的厚度约在

至之间，而较厚的栅极绝缘物523的厚度约在

至

之间。

可以沉积或通过其他方式形成导电的或半导电的材料526(例如多晶硅)，如图5J所示，以填满沟槽510、512、514和516以及在顶面上。如果有必要的话，可以掺杂导电材料526，使它的导电性更强。然后，通过外延层504的顶面下方的刻蚀终点，回刻导电材料526，如图5K所示，以形成有源栅极电极525、栅极滑道527以及截止结构529。

如图5L所示，可以在外延层504的顶部，形成一个本体层528。例如通过垂直或带角度的全面植入，并扩散合适的掺杂物，例如参照上述图4M所示，可以形成本体层528。如图5M所示，在本体层528的顶部，形成一个源极层530。例如通过垂直或带角度的植入合适的掺杂物并退火，例如参照上述图4N所示，可以形成源极层530。

如图5N所示，可以在该结构上方，形成一个绝缘层532(例如低温氧化物或含有硼酸的硅玻璃(BPSG))，然后压实并CMP平整化。

如图5O所示，在绝缘层532上形成一个接触掩膜534，并形成带有定义接触孔开口的图案。要注意的是，在这时，接触掩膜534仅仅是该工艺中所用的第二个掩膜。通过掩膜中的开口，可以刻蚀绝缘层532、源极层530以及有源晶胞区中的那部分本体层528，以形成源极接触孔536。可以向下刻蚀绝缘层532以及沟槽512、514中的那部分材料526，以形成栅极滑道接触孔540以及截止接触孔541。向下刻蚀绝缘层532、源极层530，以及位于截止区边缘和沟槽514附近的那部分本体层528，以形成截止短路接触孔542。

如图5P所示，可以在接触孔536、540、541和542中以及氧化物532上方，沉积势垒材料(例如Ti/TiN)层543。然后，利用导电(例如钨(W))插头544，填满接触孔536、540、541和542。接触孔536中的势垒材料543和钨插头544，在源极区530上方作为有源晶胞区中的源极/本体接头。接触孔540中的势垒材料543和钨插头544，在栅极区或截止区上方作为栅极接头。接触孔541、542中的势垒材料543和钨插头544，作为截止/通道终点短路的接头。如图5P所示，在所制成的结构上方，沉积金属层546，最好选用Al-Si。

在金属层546上沉积一个带图案的金属掩膜(图中没有表示出)，然后利用金属刻蚀，将金属层546分成电绝缘部分，构成电绝缘金属区，包含栅极金属区550、源极金属区552以及图3A-3B所示的半导体器件300的截止金属区548，这就完成了器件的制备。该工艺中所用的金属掩膜是第三掩膜。接触孔536、538中的势垒材料543和钨插头544，在源极区上方作为源极/本体接头，从源极层534和本体层532开始，一直到源极金属552。接触孔540中的势垒材料543和钨插头544，在栅极滑道区上方作为垂直滑道接头，从第一和第二栅极接头开始，一直到栅极金属550。接触孔541、542中的势垒材料543和钨插头544，在截止/通道区上方作为到截止金属548的接头。在本方法中，省去了栅极氧化物掩膜。

在本方法的一个可选版本中，图5F所示的工艺之后，可以在栅极滑道沟槽510、512的底部下方以及截止沟槽514下方，形成一个通道终止区。如图6所示，进行全面通道植入，以便在沟槽510、512、514下方形成一个重掺杂的通道终止区595(其导电类型与最终的源极区的导电类型相同)。作为示例，通道终止植入的能量足够穿过沟槽510、512、514中的沟槽氧化物522，但却不足以穿过图5A-5B中含有初始沟槽硬掩膜506的较厚的顶部氧化层531。顶部氧化层531以及有源沟槽516中的多晶硅520可以作为硬掩膜，使通道终止区595仅仅形成在栅极滑道沟槽510、512的底部下方以及截止沟槽514下方。还可选择，将沟槽510、512、514做得足够深，以便触及衬底，作为通道终点。如果通道终点形成在沟槽510、512处，那么只要栅极滑道沟槽510、512中的氧化物522厚度足以承载闭锁电压，截止沟槽514就不是必须的。

图7A-7B表示将本文所述的双栅极氧化物与美国专利申请号12/731,112所述的氧化物截止沟槽相结合的一种可选结构，特此引用美国专利申请号12/731,112所述的氧化物截止沟槽以作参考。图7A表示本发明一个实施例的双栅极氧化物沟槽MOSFET器件700布局的俯视图，图7B表示双栅极氧化物MOSFET 700的氧化物截止沟槽沿线A-A和B-B的剖面图。用于制备氧化物截止沟槽MOSFET 700的方法仅仅需要三个掩膜：一个沟槽掩膜、一个接触掩膜以及一个金属掩膜，这将在图8A-8R中详细介绍。

如图7A-7B所示，沟槽MOSFET 700包含形成在位于有源晶胞区711中的布满氧化物的沟槽716中的栅极电极。栅极滑道形成在一套较宽的布满氧化物的沟槽中。栅极滑道包含邻近并包围着有源晶胞区711的第一部分710。栅极滑道包含通过接头707连接到栅极金属层754(其外形如图7A中的虚线所示)上的第二部分712。氧化物截止沟槽714是一个用氧化物填充的沟槽，氧化物包围着栅极滑道710、712以及有源区711。氧化物截止沟槽714具有一个位于氧化物截止沟槽714下方的重掺杂(n+)通道终止区730。作为示例，在图7B所示的实施例中，n-型(以n-通道MOSFET器件为例)源极层736可能仅仅形成在有源晶胞区中的p-本体层734的顶部。源极金属层752连接到有源区711中的源极/本体区。有源晶胞栅极沟槽716的栅极氧化物比栅极滑道710、712的栅极氧化物薄得多。栅极滑道710、712的厚栅极氧化物很厚(例如约为1000埃至2000埃)，足以承载闭锁电压。另外，氧化物截止沟槽714很宽，并用电介质材料填充，足以承载相当于闭锁电压的高击穿场。器件700形成在含有一个n-外延层704的半导体衬底上，n-外延层704形成在重掺杂的底部衬底702上方。

图8A-8R表示一种仅需要三个掩膜制备图7A-7B所示的器件700的方法。在图8A中，初始半导体衬底(例如具有一个位于底部衬底702上方的n-外延层704)具有一个形成在它上面的氧化层706。在图8B中，沟槽掩膜708是该工艺中的第一个掩膜，通过沟槽掩膜708中的开口，将沟槽刻蚀到外延层704中。沟槽包含有源沟槽716、邻近并包围着有源沟槽716的栅极滑道沟槽710、栅极滑道沟槽712以及截止沟槽714。栅极滑道沟槽710和712比有源沟槽716宽，截止沟槽714比栅极滑道沟槽710、712宽。在图8C中，除去沟槽掩膜708，在沟槽710、712、714、716的底部和侧壁上形成牺牲氧化物718。在图8D中，一个临时的多晶硅层720形成在该器件上方。多晶硅层720的厚度足以完全填充较窄的有源716，但却仅能布满较宽沟槽710、712、714的侧壁和底部。通过(各向同性的)刻蚀，除去沟槽710、712、714的多晶硅720，但保留有源沟槽716中的多晶硅720，如图8E所示。在图8F中，在该器件上形成一个氧化层722。这使得沟槽710、712、714中的氧化层变厚，并覆盖有源沟槽716中的多晶硅720。平整化(例如通过CMP)顶部氧化物722，使多晶硅720的顶部裸露出来，但保留沟槽710、712、714中的氧化物722，如图8G所示。在图8H中，除去临时的多晶硅720。在图8I中，刻蚀掉有源沟槽716中的氧化物，并形成有源栅极氧化物。可以选择在形成有源栅极氧化物726之前，生长并除去牺牲氧化物。由于沟槽710、712、714中的氧化物比有源沟槽716中的氧化物厚，因此在氧化物的刻蚀过程中并不能完全刻蚀掉，最后形成在沟槽710、712、714中的厚栅极氧化物724，比有源沟槽716中的有源栅极氧化物726更厚。在图8J中，在该器件上沉积一个多晶硅层728，多晶硅层728虽然填充了沟槽710、712、716，但仅仅内衬在很宽的氧化物截止沟槽714中。在图8K中，各向同性地回刻多晶硅材料728，使它保留在沟槽710、712、716中，但不再存在于很宽的氧化物截止沟槽714中。此时，可以在很宽的氧化物截止沟槽714的底部，例如通过各向异性的植入，形成一个重掺杂的(n+)通道终止区730。沟槽710、712、716中的多晶硅层728阻挡了到这些沟槽底部的植入。在该器件上沉积氧化物732，以便填充剩余的氧化物截止沟槽714，并覆盖多晶硅层728。然后，如图8L所示，平整氧化物732到外延层704的表面。

在图8M中，在整个晶片上制备一个(p-型)本体区734。在图8N中，在本体区734上方，制备一个(n-型)源极区736。无需掩膜，就可以形成本体和源极区，作为全面植入。在图8O中，可以在该器件的上方，例如通过LTO和BPSG沉积，形成很厚的电介质层738，在图8P中，使用了一个接触掩膜740。接触掩膜740仅仅是该工艺中的第二个掩膜。在BPSG 738、源极区736以及本体区734中，刻蚀有源晶胞源极/本体接头742。在裸露的本体区734中，可以进行(P+)本体接触植入(图中没有表示出)。在BPSG738中以及栅极滑道沟槽712中的多晶硅中，刻蚀栅极接头744。在图8Q中，除去接触掩膜740，在接头742、744中形成导电(例如钨)插头748。在形成钨插头748之前，可以先制备一个势垒金属746。在该器件上方，制备一个金属层750(例如铝)。在图8R中，利用金属掩膜(图中没有表示出)，在源极金属752和栅极金属754中，刻蚀金属层750，从而仅利用三个掩膜就完成了双栅极氧化物MOSFET器件700。尽管没有说明，但是无需使用掩膜，就可以在该器件的背面形成漏极金属。

尽管本发明关于某些较佳的版本已经做了详细的叙述，但是仍可能存在其他版本。例如，一个适合的供替代绝缘体可能被用作氧化物。同时，根据上述描述，n-通道器件的例子被作为典型使用；然而，本发明的实施例也可运用于p-通道器件，通过反转适当的导电型。因此，本发明的范围不应由上述说明决定，与之相反，本发明的范围应参照所附的权利要求书及其全部等效内容。任何可选件(无论首选与否)，都可与其他任何可选件(无论首选与否)组合。在权利要求中，除非特别声明，否则不定冠词“一个”或“一种”都指下文内容中的一个或多个项目的数量。除非用“意思是”明确指出限定功能，否则所附的权利要求书并不应认为是意义和功能的局限。

尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。

Claims

1.一种用于制备半导体器件的方法，其特征在于，包含：

a)制备半导体衬底；

b)在半导体衬底上方使用第一掩膜；

并分别形成宽度为W1、W2、W3的沟槽TR1、TR2、TR3，其中W1比W2窄，其中沟槽TR2包含连接到沟槽TR1上的第一和第二栅极滑道沟槽，其中第一和第二栅极滑道沟槽中的至少一个紧靠并包围着沟槽TR1；并且，其中W1比W3窄，W2比W3窄，其中沟槽TR3包含包围着沟槽TR1和沟槽TR2的截止沟槽；

c)在厚度为T1、T2、T3的沟槽TR1、TR2、TR3的底部和侧壁上制备栅极绝缘物，其中T2大于T1，T3大于T1，T3大于T2；

d)在沟槽TR1中制备导电材料，以形成栅极电极；在沟槽TR2中制备导电材料，以形成第一和第二栅极滑道以及截止结构，其中第一和第二栅极滑道与栅极电极电连接；在TR3中制备导电材料，以形成截止结构，其中截止结构与栅极滑道和栅极电极电绝缘；

e)在半导体衬底的顶部制备一个本体层；

f)在本体层的顶部制备一个源极层；

g)在半导体衬底上方使用绝缘层；

h)在绝缘层上方使用第二个掩膜；

j)在绝缘层上制备第一、第二、第三金属区，并且相互电绝缘，其中第一金属区与栅极滑道电连接，其中第二金属区与源极接头电连接，其中第三金属区与截止接头和短路接头电连接，从而使截止结构在晶片边缘处短接至本体区上，

其中厚度T2、T3足够厚，能够承载闭锁电压。

2.权利要求1所述的方法，其特征在于，其中步骤e)包含：

在整个半导体衬底的顶部制备一个本体层。

3.权利要求1所述的方法，其特征在于，其中步骤j)包含：

在绝缘层上方沉积一个金属层；

在金属层上方使用一个金属掩膜；并且

刻蚀金属层，以分离第一和第二金属区。

4.权利要求1所述的方法，其特征在于，其中步骤c)包含：

5.一种用于制备半导体器件的方法，其特征在于，包含：

a)制备半导体衬底；

b)在半导体衬底上方使用第一掩膜；

c)在厚度为T1、T2的沟槽TR1、TR2的底部和侧壁上制备第一栅极绝缘物，其中T2大于T1；

在第一栅极绝缘物上方使用栅极绝缘物掩膜，其中栅极绝缘物掩膜覆盖沟槽TR2，但不覆盖沟槽TR1；

从半导体衬底上没有被栅极绝缘物掩膜覆盖的部分除去第一栅极绝缘物，没有被栅极绝缘物掩膜覆盖的部分包含沟槽TR1；并且

在沟槽TR1中制备第二栅极绝缘物，其中第二栅极绝缘物比第一栅极绝缘物薄；

e)在半导体衬底的顶部制备一个本体层；

f)在本体层的顶部制备一个源极层；

g)在半导体衬底上方使用绝缘层；

h)在绝缘层上方使用第二个掩膜；

j)在绝缘层上制备第一和第二金属区，并且相互电绝缘，其中第一金属区与栅极滑道电连接，其中第二金属区与源极接头电连接，

其中厚度T2足够厚，能够承载闭锁电压。

6.权利要求5所述的方法，其特征在于，其中通过在相当高的能量下植入离子，进行步骤e)，在此能量下，离子可以穿过第二栅极绝缘物和第一栅极绝缘物，植入到半导体衬底中。

7.权利要求6所述的方法，其特征在于，其中通过植入一定能量的离子，进行步骤f)，该能量能使离子穿过第二栅极绝缘物，但不穿过第一栅极绝缘物，植入到半导体衬底中。

8.权利要求7所述的方法，其特征在于，其中源极层仅仅形成在沟槽TR1附近的本体层的顶部中。

9.权利要求5所述的方法，其特征在于，其中完成步骤a)到步骤j)所用的掩膜不超过四个。

10.权利要求5所述的方法，其特征在于，其中步骤b)还包含在沟槽TR2下方制备重掺杂的通道终止区。

11.权利要求5所述的方法，其特征在于，其中步骤j)包含：

在绝缘层上方沉积一个金属层；

在金属层上方使用一个金属掩膜；并且

刻蚀金属层，以分离第一和第二金属区。

12.一种用于制备半导体器件的方法，其特征在于，包含：

a)制备半导体衬底；

b)在半导体衬底上方使用第一掩膜；

c)在沟槽TR1、TR2的底部和侧壁，制备第一栅极绝缘物；

制备牺牲材料，完全填充沟槽TR1，但仅仅内衬在沟槽TR2中；

回刻牺牲材料，除去沟槽TR2上的牺牲材料，但保留沟槽TR1中的牺牲材料；

在沟槽TR2中制备一个栅极绝缘层；并且

除去沟槽TR1中的牺牲材料，在沟槽TR1中制备一个栅极绝缘层，

其中沟槽TR2中的栅极绝缘层厚度T2大于沟槽TR1中的栅极绝缘层厚度T1；

e)在半导体衬底的顶部制备一个本体层；

f)在本体层的顶部制备一个源极层；

g)在半导体衬底上方使用绝缘层；

h)在绝缘层上方使用第二个掩膜；

其中厚度T2足够厚，能够承载闭锁电压。

13.权利要求12所述的方法，其特征在于，其中源极层形成在整个半导体的顶部中。

14.权利要求12所述的方法，其特征在于，其中完成步骤a)到步骤j)所用的掩膜不超过三个。

15.一种用于制备半导体器件的方法，其特征在于，包含：

a)制备半导体衬底；

b)在半导体衬底上方使用第一掩膜；

并分别形成宽度为W1、W2、W3的沟槽TR1、TR2、TR3，其中W1比W2窄，其中沟槽TR2包含连接到沟槽TR1上的第一和第二栅极滑道沟槽，其中第一和第二栅极滑道沟槽中的至少一个紧靠并包围着沟槽TR1；并且，其中W3大于W2，其中沟槽TR3含有包围着沟槽TR1和沟槽TR2的截止沟槽；

用电介质填充沟槽TR3，

其中宽度W3足以承载闭锁电压；

e)在半导体衬底的顶部制备一个本体层；

f)在本体层的顶部制备一个源极层；

g)在半导体衬底上方使用绝缘层；

h)在绝缘层上方使用第二个掩膜；

其中厚度T2足够厚，能够承载闭锁电压。

16.权利要求15所述的方法，其特征在于，其中步骤a)到步骤j)仅需要三个掩膜。

17.权利要求15所述的方法，其特征在于，其中步骤b)还包含在沟槽TR2下方制备重掺杂的通道终止区。

18.一种半导体器件，其特征在于，包含：

其中厚度T2足以承载闭锁电压；以及

一个宽度为W3并由电介质填充的沟槽，它包围着第一和第二栅极滑道以及有源区；其中，宽度W3大于栅极滑道沟槽的宽度W2，并且宽度W3足以承载闭锁电压。

19.权利要求18所述的器件，其特征在于，还包含：

包围着第一和第二栅极滑道以及有源区的截止结构，其中截止结构包含半导体衬底中布满绝缘物的沟槽中的导电材料，其中截止结构短接至晶片边缘附近的半导体衬底的源极或本体层，从而构成器件的通道终点。

20.权利要求18所述的器件，其特征在于，还包含一个位于电介质填充沟槽下方的重掺杂通道终止区。

21.权利要求18所述的器件，其特征在于，其中半导体衬底包含有源区和截止区中的本体层。

22.权利要求21所述的器件，其特征在于，其中半导体衬底含有一个源极区。

23.权利要求22所述的器件，其特征在于，其中源极区仅位于有源区中。

24.权利要求18所述的器件，其特征在于，其中第一栅极滑道含有一个形成在沟槽下方的通道终止区。

25.权利要求18所述的器件，其特征在于，其中半导体衬底还包含具有重掺杂底层和次重掺杂顶层的半导体衬底，其中第一栅极滑道沟槽足够深，能够触及重掺杂底层。

26.权利要求19所述的器件，其特征在于，其中在截止结构所述的布满绝缘物的沟槽中的绝缘物足够厚，能够承载闭锁电压。