CN102244742A

CN102244742A - 信号处理电路、固态成像器件和相机系统

Info

Publication number: CN102244742A
Application number: CN2011101245017A
Authority: CN
Inventors: 高宫健一; 源代裕治; 久松康秋; 永田忠史
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2010-05-13
Filing date: 2011-05-13
Publication date: 2011-11-16
Also published as: US9307173B2; JP2011259407A; US20110279723A1

Abstract

一种信号处理电路包含：基准信号生成电路，其通过改变电流生成电压值随着时间经过而变化的斜坡波形的基准信号；以及信号处理单元，其包括多个处理部分，所述多个处理部分处理作为斜坡波的基准信号以及所提供的模拟信号的电位，其中，所述基准信号处理电路具有通过从开始生成基准信号时调节电流或者至少在开始生成基准信号时调节基准信号的电平以调节基准信号的偏移的功能。

Description

信号处理电路、固态成像器件和相机系统

技术领域

本发明涉及信号处理电路、以CMOS图像传感器为代表的固态成像器件和相机系统。

背景技术

CMOS图像传感器可以使用与典型CMOS集成电路相同的制造工艺加以制造，并且可以用单电源驱动。另外，可以使用CMOS工艺将模拟电路或逻辑电路制造为共存于单个芯片中。

据此，CMOS图像传感器具有诸如外围IC的数量可以得到降低之类的许多优点。

CCD的输出电路的主流是采用了具有浮置扩散(FD)层的FD放大器的单沟道(ch)输出型。

相比之下，CMOS图像传感器包括用于每个像素的FD放大器，并且其输出的主流是并行列输出型，其中在像素阵列之中选择行并且在列方向上同步读取所选行的像素。

这是由于难以通过使用像素中部署的FD放大器获得足够的驱动能力，由此需要降低数据速率，并且并行处理是有利的。

作为并行列输出型CMOS图像传感器的像素信号读取(输出)电路，已经提出了各种电路。

在其最先进的类型中，针对每一列提供模数转换器(下文缩写为“ADC”)，并且将像素信号提取为数字信号。

例如，在W.Yang等人的“An Integrated 800×600CMOS Image System，”ISSCC Digest of Technical Papers，304-305页，1999年2月(非专利文献1)或者JP-A-2005-278135(专利文献1)中公开了安装有并行列ADC的这种CMOS图像传感器。

图1是图示安装有并行列ADC的固态成像器件(CMOS图像传感器)的配置的框图。

如图1所示，固态成像器件1包括像素单元2、垂直扫描电路3、水平传输扫描电路4和包括ADC组的列处理电路组5。

固态成像器件1进一步包括作为基准信号生成电路的数模转换器(下文缩写为“DAC”)6和读出放大器(S/A)7。

像素单元2具有这样的配置，其中以矩阵形状布置每一个包括光电二极管(光电转换元件)和像素内(intra-pixel)放大器的单元像素21。

在列处理电路组5中，布置构成用于每一列的ADC的多个列处理电路51。

每个列处理电路(ADC)51包括比较器51-1，其将经由垂直信号线从每行的像素获取的模拟信号与通过以阶梯形状改变从DAC 6生成的基准信号所获得的斜坡波形(RAMP)的基准信号RAMP(Vslop)进行比较。

每个列处理电路51进一步包括计数锁存器(存储器)51-2，其对比较器51-1的比较时间进行计数，并且锁存计数结果。

列处理电路51具有n位数字信号转换功能，并且针对垂直信号线(列线)8-1到8-n中的每一个加以部署，从而构造了并行列ADC块。

每个存储器51-2的输出例如连接至具有k位宽度的水平传输线9。

这里，布置对应于水平传输线9的k个读出放大器7。

图2是图1所示电路的时序图。

在每个列处理电路(ADC)51中，通过为每一列部署的比较器51-1将读取至垂直信号线8的模拟信号(具有Vs1的电位)与阶梯状改变的基准信号RAMP(Vslop)进行比较。

此时，计数锁存器51-2进行计数，直到模拟电位Vs1和基准信号RAMP(Vslop)的电平相互交叉并且比较器51-1的输出反转为止，并且将垂直信号线8的电位(模拟信号)Vs1转换为数字信号(即，以AD转换方式转换)。

对于一个读取操作，执行AD转换两次。

在第一AD转换中，单元像素21的复位电平(P相，Pphase)读取至垂直信号线8(8-1到8-n)，并且对其执行AD转换。

复位电平的P相包括各像素的各自差异。

在第二AD转换中，由单元像素21光电转换后的信号(D相，Dphase)读取至垂直信号线8(8-1到8-n)，并且对其执行AD转换。

由于D相也包括各像素的各自差异，因此可以通过执行(D相电平-P相电平)的减法来体现相关双采样(CDS)。

转换至数字信号的信号记录在计数锁存器51-2中，通过水平(列)传输扫描电路4经由水平传输线9顺序读取至读出放大器7，并最终输出。

以此方式，执行了并行列输出处理。

P相的计数锁存器51-2中的计数处理称为第一采样，D相的计数锁存器51-2中的计数处理称为第二采样。

发明内容

然而，在近来的安装有固态成像器件的相机系统中，像素数已经增大，并且帧速已经增大。为了应对这些趋势，需要提升读取速度。

这里，模拟信号的建立时间(setting time)引起问题。建立时间在小尺寸传感器的情况下不引起严重的问题。然而，在大尺寸传感器的情况下，由于块尺寸大并且块之间的距离很大，因此块之间的线负载很可能增加。

即，在大尺寸传感器中，需要保证长的建立时间，从而使得难以提升速度。

当没有充分保证建立时间的情况下执行AD转换时，各列之间的建立时间的差异按照原样出现在输出值中，从而极大地影响了画质。

此问题将通过参照用于生成基准信号的DAC电路来加以回顾。

例举了在固态成像器件的并行列AD转换器中所使用的DAC电路，但是在用于生成基准信号的典型DAC电路中存在相同的问题。

图3是图示输出基准信号(电压)的DAC电路和接收该基准信号的接收块的图。

RAMP 10连接在各块之间。线负载寄生在实际的RAMP线10上，并且依据各块之间的线长度或线宽度而确定。

由于线负载在大尺寸传感器中很可能增大，因此建立时间是必要的。

图4是图示从作为基准信号生成电路的DAC输出的基准信号(电压)的图。

基准信号RAMP是从预定时间起以恒定压摆率(slew rate)变化的信号，但是其由于线负载的影响而无论如何都在开始点和结束点变得迟钝。

这取决于RAMP线10上寄生的电阻器R和电容器C。当负载RC增大时，迟钝的程度增加。由于迟钝部分不是线性的，因此该部分不能用作基准电压。

实践中可以仅使用图4中所示的有效范围VLR。即，当基准信号RAMP变得迟钝时，有效范围减小。

据此，当旨在保证所期望的有效范围时，需要考虑建立时间STL来设置基准电压RAMP的范围。

当作为基准信号生成电路的DAC 6a具有设计余量时，仅需要输出基准信号RAMP更长时间。然而，当未充分保证设计余量时，诸如电路配置的改变之类的对策是必要的。此问题在此不再描述。

当基准信号RAMP的时段增加时，AD转换时段也同样多地增大，从而帧速的增大变得严重。

在上面提到的并行列AD转换器中，由于通常对P相和D相执行AD转换两次，因此需要保证使图4中所示的建立时间STL加倍。

此建立时间引起的问题在于速度的增加。

作为针对此问题的对策，一般执行寄生在RAMP线10上的负载的减小。

执行诸如增加线宽度以降低电阻或者改变堆叠结构之类的对策。然而，由于其它线布局条件变得严重，因此可能引起诸如芯片面积增大之类的缺点。

图5是图示作为基准信号生成电路的DAC和线电容器C的模型的图。

下面将参照图5描述基准信号变得迟钝的原理。为了简化说明的目的，图5中未示出线电阻器。

图5中所示的RAMP电流源I1生成具有恒定压摆率的电流I，并且通过使得该电流流入输出电阻器Rout而生成基准电压RAMP。

当不存在线电容器C时，可以从输出电阻器Rout(I＝Ir)抽取出电流I。然而，由于稳定电流Ic实际上从线电容器C流出，因此从输出电阻器Rout抽取出的电流减小了稳定电流Ic(Ir＝I-Ic)。

稳定电流Ic是取决于压摆率和线电容器C的电流值。

当RAMP电流源的电流I大于稳定电流Ic时，可以在保持稳定电流Ic的同时使得具有恒定压摆率的电流流入输出电阻器Rout，从而可以保证基准信号RAMP的线性度。

然而，当电流I在基准信号RAMP的生成刚开始之后等较小时，没有稳定电流Ic流动。据此，不能使得具有期望压摆率的电流流入输出电阻器Rout，从而基准电压变得迟钝。

因此，期望提供可以生成在刚开始生成之后具有线性度的基准信号、极大改进建立时间并增大动态范围的信号处理电路、固态成像器件和相机系统。

根据本发明的实施例，提供了一种信号处理电路，其包括：基准信号生成电路，其通过改变电流生成电压值随着时间经过而改变的斜坡波形的基准信号；以及信号处理单元，其包括多个处理部分，所述处理单元处理作为斜坡波的基准信号以及所提供的模拟信号的电位。这里，所述基准信号处理电路具有通过从开始生成基准信号时调节电流或者至少在开始生成基准信号时调节基准信号的电平以调节基准信号的偏移的功能。

根据本发明的另一实施例，提供了一种固态成像器件，包含：像素单元，其中执行光电转换的多个像素以矩阵形状布置；以及包括列信号处理电路的像素信号读取单元，其将像素信号从像素单元读取至关于多个像素的信号线，并且对读取的像素信号执行模数AD转换。这里，所述像素信号读取单元的列信号处理电路包括：基准信号生成电路，其通过改变电流生成电压值随着时间经过而改变的斜坡波形的基准信号；多个比较器，其将作为斜坡波的基准信号与从对应列读取的模拟信号的电位进行比较；以及多个计数锁存器，其部署为对应于所述多个比较器、对对应比较器的比较时间进行计数，并且在对应比较器的输出反转时停止计数并锁存计数值。所述基准信号处理电路具有通过从开始生成基准信号时调节电流或者至少在开始生成基准信号时调节基准信号的电平以调节基准信号的偏移的功能。

根据本发明的又一实施例，提供了一种相机系统，包含：固态成像器件；以及光学系统，其将被摄体的图像形成在固态成像器件上。这里，所述固态成像器件包括：像素单元，其中执行光电转换的多个像素以矩阵形状布置；以；包括列信号处理电路的像素信号读取单元，其将像素信号从像素单元读取至关于多个像素的信号线，并且对读取的像素信号执行模数AD转换。这里，所述像素信号读取单元的列信号处理电路包括：基准信号生成电路，其通过改变电流生成电压值随着时间经过而改变的斜坡波形的基准信号；多个比较器，其将作为斜坡波的基准信号与从对应列读取的模拟信号的电位进行比较；以及多个计数锁存器，其部署为对应于所述多个比较器、对对应比较器的比较时间进行计数，并且在对应比较器的输出反转时停止计数并锁存计数结果。所述基准信号处理电路具有通过从开始生成基准信号时调节电流或者至少在开始生成基准信号时调节基准信号的电平以调节基准信号的偏移的功能。

根据本发明上面提到的实施例，可以生成在生成刚开始之后具有线性度的基准信号，极大地改进建立时间并且增大动态范围。

附图说明

图2是图1所示电路的时序图。

图3是图示输出基准电压的DAC电路和接收该基准电压的接收块的图。

图6是图示根据本发明实施例的安装有并行列ADC的固态成像器件(CMOS图像传感器)的配置的框图。

图7是具体地图示图6中所示的安装有并行列ADC的固态成像器件(CMOS图像传感器)中的ADC组的框图。

图8是图示根据本发明实施例的包括四个晶体管的CMOS图像传感器的像素的示例的图。

图9是图示根据本发明实施例的具有作为基准信号生成电路的建立电流源的DAC和线电容器C的模型的图。

图10是图示作为基准信号生成电路的DAC的示例的电路图。

图11是图示电流源的电路图。

图12是图示基准信号(电压)随时间经过的变化的图。

图13是图示图10所示的DAC的切换控制的时序图。

图14是图示当添加了建立电流电流源时的基准信号(电压)的波形的示例的图。

图15是示意性地图示当添加了建立电流电流源时的基准信号(电压)的图。

图16是图示控制基准信号(电压)生成电流源的切换的逻辑电路的图，该逻辑电路中添加了从任何切换状态开始的功能。

图17是图16所示逻辑电路的时序图。

图18是图示将建立电流电流源添加至图10所示的基准信号生成电路的配置的示例的图。

图19是图18所示的添加了建立电流电流源的基准信号生成电路的时序图。

图20是图示控制图18所示的基准信号(电压)生成电路中的建立电流电流源的切换的逻辑电路的图。

图21是图示简化图18中所示建立电流电流源的配置的示例的图。

图22是示意性图示控制图21所示基准信号(电压)生成电路中的建立电流电流源的切换的逻辑电路的图。

图23是图示执行了针对时序差异的对策的逻辑电路的示例的图。

图24是图示图23所示的逻辑电路的控制的时序图。

图25是图示配置为自动调节建立电流的电流源的配置的电路图。

图26是图示检测基准信号(电压)的线性度以便实时检测最佳建立电流的检测系统的配置的图。

图27是图示基准信号的线性度特性的测量图像的图。

图28是在概念上示出从所获取的数据计算线性度误差的过程的图。

图29是图示逻辑块中的存储器管理方法的示例的图。

图30是图示图26中所示的控制CMOS传感器的逻辑块的配置的图。

图31是图示控制图26所示的传感器的过程的流程的流程图。

图32是示意性地图示作为采用第二配置的基准信号生成电路的DAC的第一示例的图。

图33是示意性地图示作为采用第二配置的基准信号生成电路的DAC的第二示例的图。

图34是示意性地图示作为采用第二配置的基准信号生成电路的DAC的第三示例的图。

图35是示意性地图示作为采用第二配置的基准信号生成电路的DAC的第四示例的图。

图36是图示采用了根据本发明实施例的固态成像器件的相机系统的配置的图。

具体实施方式

下文将参照附图描述本发明的实施例。

将以下列内容顺序进行描述。

1.固态成像器件的整体配置

2.列ADC的配置

3.通过DAC的基准信号的第一形成

4.通过DAC的基准信号的第二形成

5.相机系统的配置

<1.固态成像器件的配置>

如图6和7所示，固态成像器件100包括作为成像单元的像素单元110、垂直扫描电路120、水平传输扫描电路130和时序控制电路140。

固态成像器件100进一步包括作为像素信号读取单元的列处理电路组150(其为ADC组)和包括DAC(数模转换器)161的偏置电路160。

固态成像器件100进一步包括放大器电路(S/A)170和信号处理电路180。

在这些元件之中，像素单元110、垂直扫描电路120、水平传输扫描电路130、列处理电路组(ADC组)150、DAC和偏置电路160以及读出放大器(S/A)170通过模拟电路构造。

时序控制电路140和信号处理电路180通过数字电路构造。

作为根据本发明实施例的生成基准信号RAMP的基准信号生成电路的DAC主要具有下列的具体配置。

根据此实施例的DAC 161具有用于对于在从开始生成基准信号RAMP时起的预定时间段，允许不同于用以生成基准信号(电压)RAMP的电流的建立电流流动的第一配置。

DAC 161具有在开始生成基准信号RAMP时调节允许电流流动的电流源的数量以将偏移给予基准信号RAMP的功能。

DAC 161包括与基准电压生成电流源独立的多个专用电流源以将偏移给予基准信号RAMP，并且可以对偏移进行细调。

DAC 161可以切换基准电压生成电流源晶体管的背偏电压，以将偏移给予基准信号RAMP。

DAC 161配置为在基准信号RAMP的斜率可变并且基准信号RAMP的斜率变化时自动地调节基准信号的偏移。

DAC 161配置为使用触发器FF进行同步，以便吸收(absorb)开始生成基准信号RAMP的时间与电流施加时间之间的差异。

在此实施例中，提供将电压从外部输入至垂直信号线VSL的哑像素、施加哑像素电路的电压电平的电压生成电路以及对输入电压电平进行平滑的水平连接开关，以便检测最佳的建立电流。

根据此实施例的DAC 161可具有不同于第一配置的第二配置。

具有第二配置的DAC 161A包括连接至基准信号的输出节点的基准信号生成电流源和连接至该输出节点的输出负载部分，并允许与来自基准信号生成电流源的基准信号生成电流相对应的电平的基准信号出现在输出节点。输出负载部分将开始生成基准信号之前的第一负载值设置到与开始生成基准信号时的第二负载值不同的负载值。

在开始生成基准信号时起的预定时间段内，DAC 161A将输出负载部分的负载值设置为第二负载值。

在开始生成基准信号时起经过预定时间段之后，DAC 161A将输出负载部分的负载值设置为第一负载值。

DAC 161A的输出负载部分包括多个调节负载，并具有调节调节负载的数量以将偏移给予基准信号的功能。

与第一配置类似地，DAC 161A可包括在基准信号的斜率可变并且基准信号的斜率变化时自动地调节基准信号的偏移的电路。

DAC等的配置将在稍后详细加以描述。

在像素单元110中，以m行和n列的二维形状(矩阵形状)安排每一个均包括发光二极管(光电转换元件)和像素内放大器的多个单元像素110A。

[单元像素的配置]

图8是图示根据此实施例的包括四个晶体管的CMOS图像传感器的像素的示例的图。

每个单元像素110A例如包括作为光电转换元件的光电二极管111。

单元像素110A包括作为用于单个光电二极管111的有源元件的如下四个晶体管：作为传输元件的传输晶体管112、作为复位元件的复位晶体管113、放大晶体管114和选择晶体管115。

光电二极管111将入射光光电转换为对应于其光强的电荷(这里，电子)。

传输晶体管112连接在光电二极管111和作为输出节点的浮置扩散FD之间。

传输晶体管112在其栅极(传输栅极)经由传输控制线LTx供有驱动信号TG时，将由作为光电转换元件的光电二极管111光电转换后的电子传输至浮置扩散浮置扩散FD。

复位晶体管113连接在电源供应线LVDD和浮置扩散FD之间。

复位晶体管113在其栅极经由复位控制线LRST供有复位信号RST时，将浮置扩散FD的电位复位至电源供应线LVDD的电位。

放大晶体管114的栅极连接至浮置扩散FD。放大晶体管114经由选择晶体管115连接至垂直信号线116，并且连同像素单元外部的恒流源一起形成源极跟随器。

当控制信号(地址信号或选择信号)SEL经由选择控制线LSEL提供给选择晶体管115的栅极时，选择晶体管115导通。

当选择晶体管115导通时，放大晶体管114将浮置扩散FD的电位放大，并且将对应于放大后的电位的电压输出至垂直信号线116。经由垂直信号线116从像素输出的电压输出至作为像素信号读取单元的列处理电路组150。

由于传输晶体管112、复位晶体管113和选择晶体管115的栅极就行而言相连接，因此例如并行地对行中的各像素同步执行这些操作。

针对像素安排的每个行，提供像素单元110中安排的复位控制线LRST、传输控制线LTx和选择控制线LSEL的集合。

复位控制线LRST、传输控制线LTx和选择控制线LSEL由作为像素驱动单元的垂直扫描电路120进行驱动。

固态成像器件100包括：时序控制电路140，其生成内部时钟；垂直扫描电路120，其控制行寻址或者行扫描；以及作为顺序读取像素单元110的信号的控制电路的水平传输扫描电路130，其控制列寻址或者列扫描。

时序控制电路140生成像素单元110、垂直扫描电路120、水平传输扫描电路130、列处理电路组150、DAC和偏置电路160与信号处理电路180的信号处理所需要的时序信号。

时序控制电路140包括DAC控制器141，其控制DAC和偏置电路160中的DAC 161的基准信号RAMP(Vslop)的生成。

像素单元110通过利用线快门(line shutter)对光子进行存储和放电，对每个像素的视频或图像进行光电转换，并且将模拟信号VSL输出至列处理电路组150的列处理电路151。

ADC组150的ADC块(每个列部分)使用来自DAC 161的基准信号(斜坡信号)RAMP，对像素单元110的模拟输出执行APGA对应积分(APGA-corresponding integral)ADC和数字CDS，并且输出若干比特的数字信号。

<2.列ADC的配置>

根据此实施例的列处理电路组150包括作为在多个列中安排的ADC块的列处理电路(ADC)151。

即，列处理电路组150具有k比特数字信号转换功能，并且列处理电路分别针对垂直信号线(列线)116-1到116-n布置，以形成并行列ADC块。

每个ADC 151包括比较器151-1，其将经由垂直信号线从每行的像素获取的模拟信号Vs1与具有斜坡波形(其中使得DAC 161生成的基准信号随着时间的经过而改变)的基准信号RAMP(Vslop)进行比较。

每个ADC进一步包括计数锁存器151-2，其对比较时间进行计数，并且锁存计数结果。

计数锁存器151-2的输出例如连接至具有k比特宽度的水平传输线LTRF。

这里，k个读出放大器170和信号处理电路180部署为对应于水平传输线LRTF。

在ADC组150中，通过为每列部署的比较器151-1将读取至垂直信号线116的模拟信号电位Vs1与基准信号Vslop(斜坡波形沿着具有某一斜率的线而改变的斜坡信号RAMP)进行比较。

此时，与比较器151-1类似地，激活为每列部署的计数锁存器151-2。

每个ADC 151通过使得计数值和具有斜坡波形的基准信号RAMP(电位Vslop)以一一对应的方式改变，将垂直信号线116的电位(模拟信号)Vs1转换为数字信号。

ADC 151将基准信号RAMP(电位Vslop)的电压的变化转换为时间的变化，通过利用预定时段(时钟)对时间计数而生成数字值。

当模拟信号Vs1和基准信号RAMP(Vslop)相互交叉时，比较器151-1的输出反转，并且计数锁存器151-2的输入时钟停止或者其输入已停止的时钟被输入至计数锁存器151-2，从而AD转换完成。

当AD转换时段结束时，计数锁存器151-2中锁存的数据通过水平传输扫描电路130传输至水平传输线LTRF，并经由读出放大器170输入至信号处理电路180。在其中通过预定信号处理生成二维图像。

水平传输扫描电路130并行地同步传输若干信道以保证传输速率。

时序控制电路140生成像素单元110和列处理电路组150的各块的信号处理所需要的时序信号。

后级的信号处理电路180执行校正垂直线缺陷或点缺陷的处理或者对于所读取信号的信号钳位处理，或者数字信号处理(如，并-串转换、压缩、编码、相加、平均和间歇动作)。

在根据此实施例的固态成像器件100中，传输信号处理电路180的数字输出作为ISP或基带LSI的输入。

在读取CMOS图像传感器中的像素信号的示例性方法中，作为由光电转换元件(如，发光二极管)生成的光信号的信号电荷通过在其附近部署的MOS开关的使用而临时采样至前面的电容器，并且采样的信号电荷被读取。

在采样电路中，引起与采样电容器的值具有反向相关性的噪声。在像素中，当信号电荷传输至采样电容器时，使用电位梯度完全地传输信号电荷。据此，在采样处理中不引起噪声，但是在前面的电容器的电压电平复位至基准值时引起噪声。

作为移除噪声的方法，使用CDS(相关双采样)方法。

在此方法中，对信号电荷采样的前一状态(复位电平)被读取和存储一次，然后读取和减去对信号电荷采样之后的信号电平，从而去除了噪声。

在DAC控制器141的控制下，DAC 161将基准信号(斜坡信号)生成为以具有斜率的线形状而改变的斜率波形，并且将基准信号RAMP提供至列处理电路组150。

<3.通过DAC的基准信号的第一形成>

作为根据此实施例的生成基准信号RAMP的基准信号生成电路的DAC如上所述那样主要具有下列特定的第一配置。

根据此实施例的DAC 161具有用于在从开始生成基准信号RAMP时起的预定时间段内，允许不同于用以生成基准信号(电压)RAMP的电流的建立电流流动的配置。

DAC 161具有在开始生成基准信号RAMP时调节使得电流流动的电流源的数量以将偏移给予基准信号RAMP的功能。

DAC 161配置为使用触发器FF进行同步，以便吸收开始生成基准信号RAMP的时间与电流施加时间之间的差异。

在此实施例中，提供将电压从外部输入至垂直信号线VSL的哑像素、将电压电平施加至哑像素电路的电压生成电路、以及对输入电压电平进行平滑的水平连接开关，以便检测最佳的建立电流。

下面将详细描述生成基准信号RAMP的具体配置和功能。

根据此实施例的DAC 161具有与RAMP线上寄生的负载无关地在刚开始生成基准信号之后生成具有线性度的基准信号RAMP的配置。

基准信号RAMP在刚开始生成基准信号之后变得迟钝的原因如下。即，在刚开始生成基准信号之后，完全使得没有稳定的电流流动。

因此，根据此实施例的第一配置与用于生成基准信号的RAMP电流源I161独立地提供了允许稳定电流流动的专用电流源I162。

在此实施例中，该专用电流源称为建立电流源。

图9是图示根据此实施例的具有作为基准信号生成电路的建立电流源的DAC和线电容器C的模型的图。

建立电流源I162在与开始生成(开始输出)基准信号RAMP相同的时间并行接通，并用作在基准信号RAMP的输出时段中允许稳定电流Ic流动的电流源。

通过压摆率K和线电容C的乘积计算稳定电流Ic。据此，当压摆率K改变时，需要一起改变稳定电流。

由于与RAMP电流源(主电流源)I161独立地提供建立电流源I161，因此RAMP电流源I161的电流I全部可在刚开始生成基准信号RAMP之后流向输出电阻器Rout，从而可以解决基准信号迟钝的问题。

下面将描述采用了上面提到的原理的DAC的电路配置。

图10是图示作为基准信号生成电路的DAC的示例的电路图。

下文用附图标记200代表DAC。

图10所示的DAC 200具有组合了二进制码部分210和测温码部分220的分段型电路配置。

二进制码部分210包括电流源I2-1到I2-4和开关SW2-1到SW2-4。

电流源I2-1到I2-4配置为具有1I、2I、4I和8I的电流供应能力。

开关SW2-1到SW2-4中的每一个切换端子a和端子b或c之间的电连接。

电流源I2-1到I2-4连接在开关SW2-1到SW2-4的端子a与基准电位AVS之间。

开关SW2-1到SW2-4中每一个的端子b连接至基准信号(电压)RAMP的输出节点ND200。输出节点ND200经由输出电阻器Rout连接至电源AVD。

开关SW2-1到SW2-4中每一个的端子c连接至电源AVD。

测温码部分220包括电流源I2-5到I2-N和开关SW2-5到SW2-N。

电流源I2-5到I2-N配置为具有16I的电流供应能力。

开关SW2-5到SW2-N中的每一个切换端子a和端子b或c之间的电连接。

电流源I2-5到I2-N中的每一个连接在开关SW2-5到SW2-N的端子a与基准电位AVS之间。

开关SW2-5到SW2-N中每一个的端子b连接至基准信号(电压)RAMP的输出节点ND200。

开关SW2-5到SW2-N中每一个的端子c均连接至电源AVD。

图10所示的DAC 200合成多个电流源的电流，并通过允许合成的电流流入输出电阻器Rout而生成电压。

为了生成具有恒定压摆率的基准电压，需要每隔预定时间调节流入输出电阻器Rout的电流。

通过使用电流源的开关SW2-1到SW2-N执行电流的调节，并且控制开关SW以保持恒定的压摆率。

图10所示的每个电流源的配置将在下面加以描述。

图11是图示电流源的电路图。

图11所示的电流源具有电流镜配置，并且电流值Ith依据基准电流源I3的基准电流Iref与NMOS晶体管M1和M2的晶体管比例而确定。

差分晶体管M3和M4执行关于电流Ith应当流入输出电阻器Rout还是以相反路径流动的控制。这两个晶体管用作开关SW。

图11示出SW＝H并且电流Ith流入输出电阻器Rout的示例。

图9所示的二进制码DAC的电流源通过以平方方式改变晶体管M2的W/L比而予以体现。这里，W代表晶体管的沟道宽度，而L代表其沟道长度。

图12是图示基准信号(电压)随时间经过的变化的图。

基准信号(电压)RAMP具有其如图12所示那样每隔预定时间增大电流I的输出波形。

此时，每一预定时间的电压降ΔV为Rout×I。通过重复该电压降，可以生成基准信号(电压)。

为了增大基准信号(电压)的斜率，可以增大电流I，或者可以缩短用于增大电流I的时间间隔。

为了将基准电压输出至图10所示的DAC 200，应当如图13所示那样执行SW控制。

图13是图示图10所示的DAC的切换控制的时序图。

在开始生成基准信号(电压)时，开关SW2-1到SW2-N全部都断开，并且随着时间的经过切换开关SW2-1到SW2-N。

控制二进制码的开关SW2-1到SW2-4以在高(H)和低(L)之间对其重复切换的触发控制方式受控，并且控制测温码的开关SW2-5到SW2-N以仅将它们从L切换至H的单调方式受控。

从二进制码到测温码的传输将二进制码中的开关全部都改变到H时的时间用作触发，并且通过将测温码中的一个开关设置到H并在下一时间将二进制码中的所有开关都设置到L来体现。

图10中配置了4比特二进制码，但这仅是示例。控制自身即使在比特数改变的时候也不改变。

在根据此实施例的第一配置中，将允许建立电流流动的电流源(机制)添加至具有上面所提到配置的DAC 200。

图14是图示当添加了允许建立电流流动的电流源时的基准信号(电压)的波形的示例的图。

在图14中，示出了具有3I的建立电流的波形的示例，其与图12不同之处仅在于开始时的电流，并且其在压摆率上与图12相同。

即，用于在不改变压摆率的情况下调节开始生成基准信号(电压)RAMP时的电流的机制是必要的。依据当基准信号(电压)RAMP的斜率被改变时的斜率来调节电流。

图15是示意性地图示当添加了允许建立电流流动的电流源时的基准信号(电压)的图。

如图15所示，通过添加允许建立电流流动的电流源，可以解决基准电压的迟钝的问题，并且相应地可以在很大程度上改善设置时间。

这里，随着建立时间的设置值偏离理想值，建立时间STL也与其成比例地增大。据此，应当设置什么样的最佳电流值是重点。

调节开始生成(输出)基准信号(电压)RAMP时的电流的方法将在下面加以描述。

在第一方法中，可以使用向控制用于生成基准信号(电压)的电流源的开关SW的逻辑电路添加功能的方法。

如图13的时序图中所示，开关SW在开始时间典型地全部都设置到L。然而，通过添加从开关SW的任何状态开始的功能，可以将开始生成基准信号(电压)时的电流值设置到任何值。

图16是图示控制用于生成基准信号(电压)的电流源的切换的、添加了从任何切换状态开始的功能的逻辑电路的图。

图16所示的逻辑电路300包括二进制码控制块310、测温码控制块320和偏移解码器330。

用于从二进制码到测温码的改变的触发信号STRG用于二进制码控制块310和测温码控制块320中。

用于更新开关SW的时序信号SUTM输入至控制块310和320两者，并且触发信号STRG在二进制码的开关全部都变为H时变为H。

当每隔预定时间没有执行开关SW的控制时，压摆率改变。据此，将掩码块(masked block)用作更新时序信号SUMT的SW。

为了从开关SW的任何状态开始，利用二进制码和测温码对设定偏移值OFTA解码的专用解码器330和将解码结果存储于控制块310和320的锁存器电路LTC是必要的。

应当提供锁存器电路LTC以对应于开关SW的数量，并在输入了锁存时序信号SLTC时将对应于开关SW的解码结果进行锁存。

应当与开始生成基准信号(电压)RAMP同时锁存解码值。在锁存之后，可以通过执行相同的开关SW控制以将偏移给予基准信号(电压)RAMP。

图17是图16所示逻辑电路的时序图。

图17示出将偏移调节值OFTA设置到24I的示例。

在典型的开关SW控制中，开关SW首先全部都设置到L。然而，在这种情况下，当锁存时序信号SLTC变为H时(即，当开始生成基准信号RAMP时)，开关SW2-1、SW2-4和SW2-5并行地同步变为H，并且控制从25I的电流值开始。

此偏移电流用作建立电流，从而导致建立时间的改善。此后，执行开关SW控制以便如上所述那样每隔预定时间将电流增大I。

在此方法中，用于生成基准信号(电压)的电流源用作建立电流值。据此，可以降低用于生成基准信号的电流源的数量。当偏移调节值OFTA增大时，需要准备额外的电流源。

在第二方法中，将专用电流源提供为建立电流源。

在上面提到的第一方法中，由于锁存器电路的添加，可能在很大程度上修改逻辑电路，并且配置可能是复杂的。据此，通过采用包括专用电流源单元的电路配置，可以更加容易地添加功能。

由于可以提供小于最小电流源I的电流源来用于生成基准信号(电压)，因此可以提升建立电流的分辨率。

建立电流电流源230包括电流源I3-1到I3-6和开关SW3-A到SW3-F。

电流源I3-1到I3-6配置为具有0.5I、1I、2I、4I、8I和16I的电流供应能力。

开关SW3-A到SW3-F中的每一个切换端子a和端子b或c之间的电连接。

电流源I3-1到I3-6连接在开关SW3-A到SW3-F的端子a与基准电位AVS之间。

开关SW3-A到SW3-F中每一个的端子b连接至基准信号(电压)RAMP的输出节点ND200。输出节点ND200经由输出电阻器Rout连接至电源AVD。

开关SW3-A到SW3-F中每一个的端子c连接至电源AVD。

用于建立电流的最小电流源单元设置为0.5I，但是可以提供更小的电流源。电流源的大小或数量需要基于建立电流来确定，并且取决于基准信号(电压)RAMP的压摆率或线负载的规范。

上面提到的操作可以没有任何问题地应用于测温码和二进制码，并且与开始生成基准信号RAMP同时并行地验证(validate)建立电流电流源230的功能是必要的。

例如，可以通过使用寄存器从外部设定应当将哪个电流源设置到H。

二进制码部分210和测温码部分220的时序图与图13所示的相同。

据此，由于可以利用现有的电路配置，因此方便了功能的添加。在建立电流电流源230的开关SW3-A到SW3-F的控制中，与开始生成基准信号RAMP同时并行地将开关设置到H或L，并且开关状态此后不再改变。

当基准信号(电压)的时段结束时，执行清除(clear)开关(将开关返回到L)的处理。

逻辑电路300A包括解码器340；NAND(与非)门NA1到NA6，其用于掩码建立电流电流源230的开关SW3-A到SW3-F的控制信号SWA到SWF；以及反相器IV1到IV6，其输出控制信号SWA到SWF。

在逻辑电路300A中，通过使用寄存器等所设置的值SVL由专用解码器340解码，并且解码值用作建立电流电流源的控制信号SWA到SWF。

以使能信号RMPOFEN掩码控制信号SWA到SWF，并且控制信号SWA到SWF在与开始生成基准信号RAMP的同时改变为H，从而获得电流施加时间。

在添加用于建立电流的专用电流源的另一方法中，要添加的电流源的数量设置得小，并且通过调节晶体管的背偏电压来补偿其之间的电流值。

通过使用此方法，可以减少电流源的数量并抑制电路尺寸的增大。图21中示出了其示例性的配置。

在图21中，将两个建立电流源I4-1和I4-2以及两个开关SW4-A和SW4-B添加至建立电流电流源230B，并且将各电流源的电流范围分别限定为0.5I到8I的范围以及8I到16I的范围。

电流源的配置与图11中所示的相同，并且通过调节图11所示的晶体管M2的背偏电压以改变其阈值电压来调节电流。

可以通过电阻器阵列生成背偏电压的电平，并且可通过开关SW的切换来施加电压。

如图20所示的电路配置中那样，通过使用寄存器等设置的值可以由专用解码器340B解码，但是此电路配置与上面提到的电路配置的不同之处在于向其添加了用于调节背偏电压的电平的控制信号VbiasA和VbiasB。

用于施加电流的时序信号与图19中所示的相同，并且通过使能信号RMPOFEN的使用而受控。

在上面提到的添加专用电流源的方法中，在开始生成基准电压的时间和施加建立电流的时间之间可能出现差异。

当生成两个时序信号的块彼此不同时以及当块相同但是两个时间的线负载在很大程度上不同时，可能引起时序的差异。

当出现时序的差异时，建立电流的较晚施加可能引起建立时间的恶化，而建立电流的较早施加可能不会导致期望基准电压的获取。

逻辑电路300C具有将使两个时序信号同步的触发器电路350添加至图20和22所示的逻辑电路300A和300B的配置。

通过将图19中的开关SW2-1的控制信号输入至触发器电路350的端子CLK并且通过利用NAND门NA11对触发器电路350的输出FF_Q和电流施加时序信号RMPOFEN执行NAND操作，以进行同步。

图24是图示图23所示的逻辑电路的控制的时序图。

参考符号XR表示基准信号(电压)RAMP的复位信号，并且触发器电路350在复位信号XR变为L(低)时也同步地复位。

此时，触发器电路350的输出FF_Q变为L(低)。建立电流的施加时序信号RMPOFEN早于实际施加时间设置到H(高)。

当开始生成基准信号RAMP时，控制信号SW1从L变为H，由此触发器电路350的输出FF_Q变为H。

结果，解码器340C的值反映在建立电流控制信号中，由此可以如图24中所示那样在没有时序差异的情况下生成基准信号(电压)RAMP。

下面将描述能够改变基准信号(电压)RAMP的斜率的系统。

在许多情况下，可以自由地设置从DAC 161(200)输出的基准电压的斜率。

在图11所示的电流源中，可以通过改变基准电流Iref的值以及改变图12中所示的ΔV来改变基准信号RAMP的斜率。

在改变该斜率时，需要相应地调节建立电流。这是由于在未将建立电流设置到对应于该斜率(即，压摆率)时引起建立的劣化。

通常，需要在每当改变斜率的时候将建立电流复位。下面将描述自动调节建立电流的配置。

图25中所示的电流源具有将建立电流电流源202添加至图11中所示的基准电压生成电流源201的配置。

建立电流电流源202包括晶体管M5到M7和反相器INV2。

如图25所示，两个电流源201和202共享栅极电压(Vgs)，由此可以将基准电流Iref的变化传输至建立电流。

当基准信号RAMP的斜率减小至一半时，流入晶体管M2的电流Ith1可通过将基准电流Iref减小至一半以及降低栅极电压Vgs而减小至一半。

这里，由于栅极电压是公共的，因此流入建立电流晶体管M5的电流Ith2同步地减少至一半。

当然，需要使得晶体管M2和M5工作在饱和区中。

已经描述了建立电流取决于RAMP线上寄生的线负载，但是这种因素依据制造变化或温度条件而在值上改变，由此难以限定对于所有芯片公共的最佳值。

因此，系统需要检测最佳值。下面将描述这种系统的配置。提供检测基准信号(电压)RAMP的线性度的配置以实时检测最佳的建立电流。

图26是图示检测基准信号(电压)RAMP的线性度以便实时检测最佳建立电流的检测系统的配置的图。

检测系统400的基本配置与图7中所示的并行列AD转换器相同，并且其进一步包括哑像素110D，用于将电压从外部输入至垂直信号线116(VSL)。

到哑像素110D的施加电压从电压生成电路410生成。电压生成电路410包括电阻器梯。

电压生成电路410可以独立生成P相和D相电压，并且基于来自逻辑420的切换控制信号SWCT来切换电压电平。

每一个均由晶体管制造的开关QS11到QS1n和选择开关SS11到SS1n串联连接在垂直信号线116和电源AVD之间。

基于切换控制信号SWCT设置到P相或D相电压电平的P相和D相切换信号SSWQ提供给开关QS11到QS1n的栅极(控制端)。

选择开关SS11到SS1n的栅极(控制端)提供有哑选择信号DSEL。

通过采用这种配置，可以设置作为垂直信号线116的电压VSL的电压。然而，由于经由哑像素110D输入该电压，因此该电压无论如何都受到哑像素的变化的影响。

为了缓解该影响，提供连接垂直信号线116的VSL水平连接开关(公共连接开关)SW11到SW1n的配置。VSL水平连接开关SW11到SW1n的栅极(控制端)提供有VSL水平连接控制信号SLVSL。

在检测基准信号RAMP的线性度误差时，开关SW11到SW1n接通以将垂直信号线116连接至预定线LNE，从而吸收列间误差的影响。相反，此功能在正常工作中不激活。

基于基准信号(电压)RAMP的线性度特性，确定建立电流是否偏离最佳值。

为了测量线性度，使用哑像素110D和电压生成电路410施加作为垂直信号线116的电压VSL的多个电压。此时应当注意，伴随有哑像素110D的增益。

图27是图示基准信号的线性度特性的测量图像的图。

P相电压用作基准，由此未被更新，而仅D相电压每隔预定时间段(例如，1H)被更新。

第一D相电压DV1和第二D相电压DV2的电压电平是用以生成理想线的点，而P相电压VP是用以检测与理想线的偏离的点。根据已经经历了CDS处理的各点的输出数据，计算线性度误差。

此时，可以通过将自动归零(AZ)时段中的POF电平设置得浅(shallow)(以便不给出偏移)来提升精度，但是不应当排除p相。

由于必须完全地建立D相电压的电平中的两个点，因此将第一D相电压VD1设置到基准信号RAMP的中间部分的附近，而将第二D相电压DV2设置到基准信号RAMP的最后部分的附近。

所获取的数据存储在逻辑块的存储器中。

下面将描述从所获取的数据计算线性度误差的过程。

在图28所示的曲线图中，水平轴表示VSL电平(即，P相和D相的电压电平)，而垂直轴表示输出码。

如图27所示顺序获取的数据可绘制到由参考符号LN1所指示的线。

实际上，在P相电压和基准信号(电压)RAMP/2的完整码之间的时段中，该曲线图是平滑的曲线，但是在此期间未获取数据。据此，获得图28所示的直线。

从所获取的数据计算出理想线LN2。

通过将基准信号RAMP/2的完整码的两个点的输出码和完整码连接获得理想线LN2。将理想线LN2与P相电压的输出码的差异(＝Δd)定义为线性度误差。

当建立电流偏离最佳值时，P相电压VP的输出码偏离理想线LN2，由此线性度误差增大。基于线性度误差，确定是否需要调节建立电流。

在该过程中，重复执行测量线性度和调节电流值的处理，直到满足线性度误差的阈值为止。其细节将在稍后描述。

图29是图示逻辑块中的存储器管理方法的示例的图。

基准信号(电压)对于复位电位的相对值输入至电压电平。

当电压生成电路410的设置值对应于基准信号对于复位值的相对值时，使用该设置值。

如上所述获取的数据存储在输出码中。使用所存储的数据计算理想线LN2。

可以从以下表达式计算图28中穿过第一D相电压VD1和第二D相电压VD2的两个点的理想线LN2的斜率CLN。

CLN(斜率)＝(D相电压DV1和DV2之间的输出码的差异)/(D相电压DV1和DV2之间的VSL电压电平的差异)

在图29所示的示例中，斜率是CLN＝3000/100＝30，而理想线LN2是Y＝30X+300。

通过将P相的VSL电压电平输入至该理想线的X，获得了P相的理想线的数据(＝450)。理想线的数据和P相的输出码之间的差异是线性度误差。在图29所示的示例中，线性度误差为300。

图26中所示的控制CMOS图像传感器的逻辑块形成在例如图6中所示的信号处理电路180中。

图30中所示的逻辑块500包括传感器控制管理块510、输出码确定电路520、平均电路530、管理存储器540、调节值确定电路550、计算电路560。

在逻辑块500中，通过使用传感器控制管理块510来控制整个传感器，并且同样通过使用传感器控制管理块510来控制VSL水平连接控制信号SLVSL和P相与D相开关信号SSWQ。

由于在正常成像时不执行建立电流的调节，因此可以由管理传感器的工作条件的传感器控制管理块510来最佳地执行调节。

来自读出放大器170的输出码传输至输出码确定电路520。

输出码确定电路520确定所传送的数据是图像感测数据还是针对建立电流的调节所获取的数据。从传感器控制管理块510接收用于确定的控制信号DCTL。

图像感测数据没有任何变化地输出，并且针对建立电流的调节所获取的测试数据DTST传输至平均电路530。

由于将远端的多个哑像素用于一个电压电平来获取测试数据DTST(从多个列输出测试数据DTST)，因此通过平均电路530计算测试数据的平均值。

这是由于，当从一个哑像素获取测试数据时，该值由于噪声的影响或列差异而在很大程度上偏离。来自平均电路530的结果存储在后级的管理存储器540中。管理存储器540中存储的细节对应于图29。

图29中所示的理想线LN2的斜率或线性度误差的计算都由计算电路560执行。

计算电路560所需要的数据传送自管理存储器540，并且计算结果返回至管理存储器540。当线性度误差的计算结束时，计算电路560进入休眠状态。

调节值确定电路550使用线性度误差生成用于建立电流的调节信号。

这里，为线性度误差提供多个阈值，并且将该多个阈值与线性度误差进行比较以确定调节电平。

调节值确定电路550包括存储器551，并管理调节电平的变化。此变化用作用于确定调节电平的因素。

图31是图示控制图26所示的传感器的过程的流程的流程图。

在图31中，假设刚好在其提供了电源之后调节建立电流(ST100)。

首先，设置可以将电压经由哑像素施加至垂直信号线116(VSL)的模式(ST101)。此时，需要相应地接通VSL水平连接开关SW。

通过电压生成电路410设置作为基准的P相和D相电压(ST102)，并且获取基准输出码(ST103)。

对于此后的预定时间段，例如，每隔水平扫描时段H，更新D相电压(ST104)，并且获取输出码(ST105)。当达到指定的时间数时(ST106)，计算线性度(ST107)。

当线性度误差小于阈值时，确定无需建立电流的调节，并且开始成像(ST108、ST109和ST110)。

相反，当线性度误差很大并由此确定需要建立电流的调节时，调节用于确定建立电流的电流源的设置值(ST111、ST112和ST113)，并且执行从步骤ST102起的相同序列。

该反馈处理可重复多次，从而增加了处理时间。

因此，可以在提供电源或解除待机状态时最佳地执行此处理。此时，获取调节值以消除制造差异。

由于最佳值在使用期间可能由于温度变化而改变，因此需要定期地计算和监控线性度。

这里，由于认为随着时间的经过温度变化不是较快而是较慢，因此可以通过在1V的消隐时段等中执行调节以保证最佳线性度。

直到模拟电平在调节建立电流之后得到稳定为止，花费了预定时间。据此，当在消隐时段等中执行调节时，需要考虑解除(release)时间来执行调节。

<4.通过DAC的基准信号的第二形成>

作为根据此实施例的生成基准信号RAMP的基准信号生成电路的DAC具有如上所述的下列的具体第二配置。

在第一配置中，可以通过使得建立电流在从开始生成基准信号RAMP时起的预定时间内流动来生成具有线性度的斜坡波形，但是电流消耗有可能增大。

因此，具有第二配置的DAC 161配置为在抑制电流消耗增加的同时生成具有线性度的斜坡波。

DAC 161A包括：基准信号生成电流源，其连接至基准信号的输出节点；以及输出负载部分，其连接至输出节点，并允许在该输出节点出现与来自基准信号生成电流源的基准信号生成电流相对应的电平的基准信号。输出负载部分将开始生成基准信号之前的第一负载值设置为除了开始生成基准信号时的第二负载值以外的负载值。

例如，该负载值是电阻值，并且输出负载部分将第一负载值设置为小于第二负载值的值。

在从开始生成基准信号时起的预定时间内，DAC 161A将输出负载部分的负载值设置为第二负载值。

当从开始生成基准信号时起经过预定时间的时候，DAC 161A将输出负载部分的负载值设置为第一负载值。

与第一配置类似地，DAC 161A可采用包括当基准信号的斜率可变并且基准信号的斜率变化时自动地调节基准信号的偏移的电路的配置。

下面将描述第二配置的具体示例。

在下列描述中，通过附图标记600来标注采用第二配置的DAC 161A。

图32所示的DAC 600包括基准信号生成电流源I601、输出负载部分610和输出节点ND601。在图32中，C表示线电容器。

在图32中，X表示所生成的电压，而Y表示输出电压。

电流源I601连接在电源AVD和输出节点ND601之间。

如上所述，在电流源I601中，以预定时间切换要提供的电流值，以使得基准信号(斜坡信号)RAMP应当具有以具有斜率的线形状变化的斜率形状。

输出负载部分610包括输出电阻器R611(Rout)、调节电阻器R612(Rc)和开关SW611。

输出电阻器R611和调节电阻器R612串联连接在输出节点ND601和基准电位AVS之间。开关SW 611与调节电阻器R612并联连接在基准电位AVS和输出电阻器R611与调节电阻器R612的连接节点ND611之间。

在开始生成基准信号RAMP之前，输出负载部分610例如在时序控制电路140的控制下使开关SW 611接通，以将调节电阻器R612旁路并且将第一负载值设置给调节电阻器R611的电阻Rout。此时，电压值为(I·Rout)。

在开始生成基准信号RAMP时(在有效输出之前)，输出负载部分610使开关SW611断开，以允许电流流入调节电阻器R612并且将负载值设置到作为高于第一负载值Rout的第二负载值的电阻值(Rout+Rc)。即，在开始生成基准信号RAMP时，电压从(I·Rout)偏移(转移)至(I·(Rout+Rc))。输出负载部分610对于预定时间段t保持此状态。

当经过预定时间段t时，输出负载部分610使开关SW611接通以旁路调节电阻器R612，并且将负载值从作为第二负载值的电阻值(Rout+Rc)转变至第一负载值(I.Rout)。

实际上，当经过预定时间段t时，开始基准信号RAMP的有效输出。

即，在设置了作为开始输出基准信号RAMP时的最佳负载值的电阻值(Rout+Rc)的状态下经过预定时间段t之后输出有效基准信号RAMP时，负载值返回到电阻值Rout。据此，如图32所示，可以抑制基准信号RAMP的迟钝，并且可以很好地保持线性度。

如上所述，通过在开始输出基准信号RAMP的时间以及该时间之前和之后切换输出负载值，可以抑制电流消耗的增加并且生成具有线性度的基准信号RAMP。

在输出负载部分610A中的调节电阻器R612A和开关SW 611A之间的连接上，图33所示的DAC 600A与图32所示的DAC 600不同。

即，在图33所示的输出负载部分610A中，调节电阻器R612A和开关SW611A串联连接在输出节点ND601和基准电位AVS之间。

在输出负载部分610A中，具有电阻值Rout’的输出电阻器R611A和具有电阻值Rc’的调节电阻器R612A在开关SW611A接通时并联连接。

在开始生成基准信号RAMP之前，输出负载部分610A例如在时序控制电路140的控制下使开关SW611接通。据此，调节电阻器R612A和输出电阻器R611A并联连接以将第一负载值设置到两个电阻值的组合电阻值(Rout’·Rc’)/(Rout’+Rc’)。此时，电压值是I·((Rout’·Rc’)/(Rout’+Rc’))。

在开始生成基准信号RAMP时(在有效输出之前)，输出负载部分610A使开关SW611A断开以旁路调节电阻器R612A并且将负载值设置到作为高于第一负载值Rout的第二负载值的电阻值Rout’。即，在开始生成基准信号RAMP时，电压从I·((Rout’·Rc’)/(Rout’+Rc’))偏移(转移)到(I·Rout’)。输出负载部分610A对于预定时间段t保持此状态。

当经过预定时间段t时，输出负载部分610A使开关SW611A接通以将调节电阻器R612A和输出电阻器R611A并联连接。据此，输出负载部分610A将负载值从第二负载值Rout’转移至第一负载值(Rout’·Rc’)/(Rout’+Rc’)。

即，在设置了作为开始输出基准信号RAMP时的最佳负载值的电阻值Rout’的状态下经过预定时间段t之后输出有效基准信号RAMP时，负载值返回到电阻值((Rout’·Rc’)/(Rout’+Rc’)。据此，如图33所示，可以抑制基准信号RAMP的迟钝，并且可以很好地保持线性度。

根据此实施例，通过在开始输出基准信号RAMP的时间以及该时间之前和之后切换输出负载值，可以抑制电流消耗的增加并且生成具有线性度的基准信号RAMP。

图34所示的DAC 600B与图32所示的DAC 600不同之处在于多个调节电阻器和多个开关连接在输出负载部分610B中。

输出负载部分610B除了图32所示的DAC 600的调节电阻器R612(-0)和开关SW611之外，还包括调节电阻器R612-1到612-4和开关SW612-0到SW612-4，以便将偏移调节到期望值。

调节电阻器R612-0和开关SW612-0串联连接在节点ND611和基准电位AVD之间。

调节电阻器R612-1和开关SW612-1串联连接在节点ND611和基准电位AVD之间。

调节电阻器R612-2和开关SW612-2串联连接在节点ND611和基准电位AVD之间。

调节电阻器R612-3和开关SW612-3串联连接在节点ND611和基准电位AVD之间。

调节电阻器R612-4和开关SW612-4串联连接在节点ND611和基准电位AVD之间。

以此方式，输出负载部分610B包括多个调节电阻器R612-0到R612-4，并具有调节连接至输出电阻器R611的调节电阻器的数量以将偏移给予基准信号RAMP的功能。

例如，在时序控制电路140的控制下，输出负载部分610B使开关SW611和SW612-0到SW612-4选择性地接通或断开，以选择最佳输出负载值并将偏移调节到期望值。

图35所示的DAC 600C与图33所示的DAC 600A不同之处在于多个调节电阻器和多个开关连接在输出负载部分610C中。

输出负载部分610C除了图33所示的DAC 600A的调节电阻器R612A(-0)和开关SW611A之外，还包括下列元件，以便将偏移调节到期望值。

即，输出负载部分610C除了调节电阻器R612A(-0)和开关SW611A之外，还包括调节电阻器R612A-1到R612A-4和开关SW612-1到SW612-4。

调节电阻器R612A-0和开关SW611A串联连接在输出节点ND601和基准电位AVD之间。

调节电阻器R612A-1和开关SW612A-1串联连接在输出节点ND601和基准电位AVD之间。

调节电阻器R612A-2和开关SW612A-2串联连接在输出节点ND601和基准电位AVD之间。

调节电阻器R612A-3和开关SW612A-3串联连接在输出节点ND601和基准电位AVD之间。

调节电阻器R612A-4和开关SW612A-4串联连接在输出节点ND601和基准电位AVD之间。

以此方式，输出负载部分610C包括多个调节电阻器R612A-0到R612A-4，并具有调节连接至输出电阻器R611的调节电阻器的数量以将偏移给予基准信号RAMP的功能。

例如，在时序控制电路140的控制下，输出负载部分610C使开关SW611A和SW612A-1到SW612A-4选择性地接通或断开，以选择最佳输出负载值并将偏移调节到期望值。

在根据此实施例的上述固态成像器件中，可以获得下列优点。

根据此实施例，可以在不受到环境条件(如，温度的变化或晶片的工艺变化)影响的情况下改善基准电压的建立时间。

结果，由于可以提升传感器的读取速度，因此可以实现像素数量的增加以及帧速的增加。

由于减小了基准信号(电压)的迟钝时段，因此可以加宽有效范围。

即使生成用于开始生成基准信号(电压)的时序信号和用于施加建立电流的时序信号的块彼此不同时，也不会在两个时序信号之间产生差异，从而向电路配置赋予了自由度。

在基准信号(电压)的斜率可变的系统中，由于可以在改变斜率时自动调节建立电流，因此可以移除不必要的控制电路并且简化处理。

P相电压和D相电压可以由电压生成电路独立地生成，并且时序可以由传感器管理块自由切换。据此，可以容易地将调节建立电流的序列组合至正常的传感器操作并仅对操作切换。

通过采用第二配置，除了上面提到的优点之外，还可以抑制电流消耗的增加并生成具有线性度的基准信号RAMP。

具有上述优点的固态成像器件可用作数字相机或摄像机的成像器件。

<5.相机系统的配置>

图36是图示采用了根据此实施例的固态成像器件的相机系统的配置的图。

如图36中所示，相机系统700包括采用了根据此实施例的固态成像器件100的成像器件710。

相机系统700例如包括作为将入射光引导(形成摄体图像)至成像器件710的像素区域的光学系统的镜头720，该镜头720将入射光(图像光)聚焦于成像面。

相机系统700进一步包括：驱动电路(DRV)730，其驱动成像器件710；以及信号处理电路(PRC)740，其处理成像器件710的输出信号。

驱动电路730包括生成各种时序信号(如，开始脉冲和用于驱动成像器件710中的各电路的时钟脉冲)的时序发生器(未示出)，并用预定的时序信号驱动成像器件710。

信号处理电路740对成像器件710的输出信号执行预定的信号处理。

由信号处理电路740处理的图像信号记录在诸如存储器的记录介质上。记录在记录介质上的图像信号的硬拷贝(hard copy)由打印机等打印。由信号处理电路740处理的图像信号作为视频显示在液晶显示器所制成的监视器上。

如上所述，通过将上述固态成像器件100作为成像器件710安装于诸如数字相机的成像装置上，可以实现高精度相机。

本申请包含与2010年5月13日和2011年2月17日分别向日本专利局提交的日本优先权专利申请JP 2010-111460和JP 2011-032394中公开的那些主题有关的主题，其全部内容通过引用的方式合并在此。

本领域的技术人员应当理解，依据设计要求和其它因素，可以出现各种修改、组合、部分组合和变更，只要其在所附权利要求或其等效体的范围内即可。

Claims

1.一种信号处理电路，包含：

基准信号生成电路，其通过改变电流生成电压值随着时间经过而改变的斜坡波形的基准信号；以及

信号处理单元，其包括多个处理部分，所述处理部分处理作为斜坡波的基准信号以及所提供的模拟信号的电位，

其中，所述基准信号处理电路具有通过从开始生成基准信号时调节电流或者至少在开始生成基准信号时调节基准信号的电平以调节基准信号的偏移的功能。

2.如权利要求1所述的信号处理电路，其中，对于从开始生成基准信号时起的预定时间段，所述基准信号生成电路允许不同于用于基准信号生成的电流的建立电流流动。

3.如权利要求2所述的信号处理电路，其中，所述基准信号生成电路包括允许电流在开始生成基准信号时流动的多个电流源，并具有调节所述多个电流源的数量以将偏移给予所述基准信号的功能。

4.如权利要求2或3所述的信号处理电路，其中，所述基准信号生成电路包括：

基准信号生成电流源，其生成基准信号；以及

建立电流电流源，其允许建立电流流动。

5.如权利要求4所述的信号处理电路，其中，所述基准信号生成电路能够切换基准电压生成电流源晶体管的背偏电压。

6.如权利要求1到5中任何一项所述的信号处理电路，其中，所述基准信号生成电路包括同步电路，其进行同步以吸收生成基准信号的开始时间和电流施加时间之间的差。

7.如权利要求1所述的信号处理电路，其中，所述基准信号生成电路包括：

基准信号生成电流源，其连接至基准信号的输出节点；以及

输出负载部分，其连接至所述输出节点，并允许在所述输出节点出现这样的基准信号：该基准信号的电平对应于来自所述基准信号生成电流源的基准信号电流，

其中，所述输出负载部分在开始生成基准信号之前将其负载值设置到第一负载值，并且在开始生成基准信号时将其负载值设置到不同于第一负载值的第二负载值。

8.如权利要求7所述的信号处理电路，其中，所述基准信号生成电路对于从开始生成基准信号时起的预定时间段将输出负载部分的负载值设置为第二负载值，并且在所述预定时间段经过之后将输出负载部分的负载值设置为第一负载值。

9.如权利要求7或8所述的信号处理电路，其中，所述基准信号生成电路的输出负载部分包括多个调节负载，并具有调节所述多个调节负载的数量以将偏移给予基准信号的功能。

10.如权利要求1到9中任一项所述的信号处理电路，其中，所述基准信号生成电路包括当基准信号的斜率可变并且基准信号的斜率变化时自动调节基准信号的偏移的电路。

11.一种固态成像器件，包含：

像素单元，其中执行光电转换的多个像素以矩阵形状布置；以及

包括列信号处理电路的像素信号读取单元，其关于多个像素将像素信号从像素单元读取至信号线，并且对读取的像素信号执行模数(AD)转换，

其中，所述像素信号读取单元的列信号处理电路包括

基准信号生成电路，其通过改变电流生成电压值随着时间经过而改变的斜坡波形的基准信号，

多个比较器，其将作为斜坡波的基准信号与从对应列读取的模拟信号的电位进行比较，以及

多个计数锁存器，其部署为对应于所述多个比较器，对对应比较器的比较时间进行计数，并且在对应比较器的输出反转时停止计数并锁存计数值，并且

12.如权利要求11所述的固态成像器件，其中，对于从开始生成基准信号时起的预定时间段，所述基准信号生成电路允许不同于用于基准信号生成的电流的建立电流流动。

13.如权利要求12所述的固态成像器件，其中，所述基准信号生成电路包括允许电流在开始生成基准信号时流动的多个电流源，并具有调节所述多个电流源的数量以将偏移给予所述基准信号的功能。

14.如权利要求12或13所述的固态成像器件，其中，所述基准信号生成电路包括：

基准信号生成电流源，其生成基准信号；以及

建立电流电流源，其允许建立电流流动。

15.如权利要求14所述的固态成像器件，其中，所述基准信号生成电路能够切换基准电压生成电流源晶体管的背偏电压。

16.如权利要求11到15中任何一项所述的固态成像器件，其中，所述基准信号生成电路包括同步电路，其进行同步以吸收生成基准信号的开始时间和电流施加时间之间的差。

17.如权利要求11所述的固态成像器件，其中，所述基准信号生成电路包括：

基准信号生成电流源，其连接至基准信号的输出节点；以及

其中，所述输出负载部分在开始生成基准信号之前将其负载值设置为第一负载值，并且在开始生成基准信号时将其负载设置为不同于第一负载值的第二负载值，并且

其中，所述输出负载部分对于从开始生成基准信号时起的预定时间段将输出负载部分的负载值设置为第二负载值，并且在所述预定时间段经过之后将输出负载部分的负载值设置为第一负载值。

18.如权利要求11到17中任一项所述的固态成像器件，其中，所述基准信号生成电路包括当基准信号的斜率可变并且基准信号的斜率变化时自动调节基准信号的偏移的电路。

19.如权利要求11到18中任一项所述的固态成像器件，还包括：

哑像素，其将来自外部的电压输入至信号线；

电压生成电路，其将电压电平给予哑像素；以及

水平连接开关，其对输入电压电平进行平滑。

20.一种相机系统，包含：

固态成像器件；以及

光学系统，其将被摄体的图像形成在固态成像器件上，

其中，所述固态成像器件包括

像素单元，其中执行光电转换的多个像素以矩阵形状布置，以及

其中，所述像素信号读取单元的列信号处理电路包括

基准信号生成电路，其通过改变电流生成电压值随着时间经过而变化的斜坡波形的基准信号，