CN102244090A - 半导体结构以及有机电致发光元件 - Google Patents

半导体结构以及有机电致发光元件 Download PDF

Info

Publication number
CN102244090A
CN102244090A CN2011101847420A CN201110184742A CN102244090A CN 102244090 A CN102244090 A CN 102244090A CN 2011101847420 A CN2011101847420 A CN 2011101847420A CN 201110184742 A CN201110184742 A CN 201110184742A CN 102244090 A CN102244090 A CN 102244090A
Authority
CN
China
Prior art keywords
layer
channel layer
channel
semiconductor structure
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101847420A
Other languages
English (en)
Other versions
CN102244090B (zh
Inventor
张志榜
谢信弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Optoelectronic Science Co ltd
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN102244090A publication Critical patent/CN102244090A/zh
Application granted granted Critical
Publication of CN102244090B publication Critical patent/CN102244090B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提出一种半导体结构及应用此半导体结构的有机电致发光元件。其中，栅极与栅绝缘层配置于基板上，且栅绝缘层覆盖栅极。通道层位于栅绝缘层上，且位于栅极上方。通道层沿一通道方向上具有一通道长度L，且通道层具有第一侧边以及相对于第一侧边的一第二侧边。源极以及漏极位于通道层的相对两侧，且分别电性连接通道层的第一侧边与第二侧边。介电层覆盖源极、漏极以及通道层。导电遮光图案层配置于介电层上。导电遮光图案层跟部份源极与通道层在垂直投影上重迭，其中导电遮光图案层跟通道层具有重迭长度d1，且0.3≤d1/L≤0.85。本发明可遮挡光线直射通道层，并且不仅可以有效防止光线照射元件造成的元件特性变异，更可进一步提供良好、稳定的元件特性。

Description

半导体结构以及有机电致发光元件
技术领域
本发明涉及一种半导体结构，且尤其涉及一种适用于发光元件的半导体结构。
背景技术
薄膜晶体管的通道层以氧化物半导体来制作(此称氧化物半导体薄膜晶体管)，可有效提升元件的载子移动率。同时，由于氧化物半导体具有透明、导电、非晶态、低温工艺等特性，因此氧化物半导体薄膜晶体管适于应用在显示面板上。
然而，将氧化物半导体薄膜晶体管应用于主动式矩阵液晶显示器(activematrix liquid crystal display，AMLCD)或主动式矩阵有机发光显示器(activematrix organic light emitting display，AMOLED)时，需要在封装或是透明化(UV-bleach)的过程进行紫外光(UV-light)照射。如此，因为氧化物半导体薄膜晶体管的通道层受到紫外光照射，将导致元件特性的不稳定，例如可能发生漏极引发能障降低(Drain Induced Barrier Lowering，DIBL)效应，而使元件容易产生漏电流现象，影响显示质量。
发明内容
本申请提供一种半导体结构，可有效防止光线照射元件造成的元件特性变异。
本申请提供一种有机电致发光元件，应用本发明的半导体结构来提供良好、稳定的元件特性。
在此提出一种半导体结构，其设置于一基板上。所述半导体结构包括一栅极、一栅绝缘层、一通道层、一源极、一漏极、一介电层以及一导电遮光图案层。栅极与栅绝缘层配置于基板上，且栅绝缘层覆盖栅极。通道层位于栅绝缘层上，且位于栅极上方。通道层沿一通道方向上具有一通道长度L，且通道层具有一第一侧边以及相对于该第一侧边的一第二侧边。源极以及漏极位于通道层的相对两侧，且分别电性连接通道层的第一侧边与第二侧边。介电层覆盖源极、漏极以及通道层。导电遮光图案层配置于介电层上。导电遮光图案层跟部份源极与通道层在垂直投影上重迭，其中导电遮光图案层跟通道层具有一重迭长度d1，且0.3≤d1/L≤0.85。
在一实施例中，通道层的材质包括氧化物半导体。
在一实施例中，氧化物半导体包括铟镓锌氧化物(IGZO)。
在一实施例中，导电遮光图案层沿通道方向具有一第三侧边与一第四侧边。第四侧边跟通道层重迭，其中重迭长度等于第四侧边跟通道层的第一侧边在通道方向上的距离。
在一实施例中，通道层覆盖部分的源极以及部分的漏极。
在一实施例中，源极以及漏极分别覆盖部分的通道层。
在一实施例中，所述半导体结构更包括一蚀刻阻挡层(etching stop layer)，配置于通道层上，且源极以及漏极更分别覆盖部分的蚀刻阻挡层。
在一实施例中，漏极沿通道方向具有一第五侧边，其中第五侧边跟通道层重迭，第五侧边与第二侧边在通道方向上相距t1，且0＜t1/L＜0.15。
此外，本申请提出的有机电致发光元件包括：设置于基板上的前述半导体结构；一有机发光层，配置于半导体结构的导电遮光图案层上；以及，一上电极，配置于有机发光层上。
其中，该通道层的材质包括氧化物半导体。
其中，该氧化物半导体包括铟镓锌氧化物。
其中，该导电遮光图案层沿该通道方向具有一第三侧边与一第四侧边，该第四侧边跟该通道层重迭，其中该重迭长度等于该第四侧边跟该通道层的第一侧边在该通道方向上的距离。
其中，该通道层覆盖部分的该源极以及部分的该漏极。
其中，该源极以及该漏极分别覆盖部分的该通道层。
其中，更包括一蚀刻阻挡层，配置于该通道层上，且该源极以及该漏极更分别覆盖部分的该蚀刻阻挡层。
其中，该漏极沿该通道方向具有一第五侧边，其中该第五侧边跟该通道层重迭，且该第五侧边与该第二侧边在该通道方向上相距t1，且0＜t1/L＜0.15。
本发明为了改善照光对薄膜晶体管所造成的影响，在半导体结构上制作金属遮光图案层，借以遮挡光线直射通道层。同时，考虑遮光层覆盖元件的漏极可能导致漏电流的发生，本发明进一步调整金属遮光图案层与通道层的重迭长度，借以求得遮光效果与元件效能的间的良好平衡。如此，不仅可以有效防止光线照射元件造成的元件特性变异，更可进一步提供良好、稳定的元件特性。
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
附图说明
图1A绘示依照本申请的一实施例的一种半导体结构的剖面图。
图1B绘示图1A的半导体结构的上视图。
图2绘示应用图1A与1B的半导体结构的一种有机电致发光元件。
图3A绘示依照本申请的另一实施例的一种半导体结构的剖面图。
图3B绘示图3A的半导体结构的上视图。
图4A绘示依照本申请的又一实施例的一种半导体结构的剖面图。
图4B绘示图4A的半导体结构的上视图。
图5A为依据本申请的一实施例实际量测重迭长度d1相对于薄膜晶体管的临界电压以及载子移动率的关系曲线。
图5B为依据本申请的一实施例实际量测重迭长度d1相对于薄膜晶体管的次临界斜率以及漏极引发能障降低效应的关系曲线。
其中，附图标记：
12：基板
20：有机电致发光元件
100、300、400：半导体结构
110：栅极
120：栅绝缘层
130、330、430：通道层
140、340、440：源极
150、350、450：漏极
160、360：介电层
170、370：导电遮光图案层
172：遮光部
174：下电极
210：有机发光层
220：上电极
200：有机发光二极管
480：蚀刻阻挡层
D：通道方向
L：通道长度
d1：导电遮光图案层与通道层的重迭长度
t1：漏极与通道层的重迭长度
S1：通道层的第一侧边
S2：通道层的第二侧边
S3：导电遮光图案层的第三侧边
S4：导电遮光图案层的第四侧边
S5：漏极的第五侧边
具体实施方式
为了改善照光对薄膜晶体管所造成的影响，例如可能发生的漏极引发能障降低(DIBL)效应以及漏电流现象，本申请人利用光掩膜定义出覆盖元件的遮光层，借以遮挡光线直射通道层。然，若遮光层覆盖元件的漏极，会在元件操作时产生额外的电场，如此将导致高源极电压驱动下的元件产生临界电压(threshold voltage)的漂移与下降，同样会导致漏电流的发生。
基此，本申请人进一步调整遮光层的覆盖区域，以求得遮光效果与元件效能的间的良好平衡。
图1A绘示依照本申请的一实施例的一种半导体结构的剖面图，图1B绘示图1A的半导体结构的上视图。为清楚表达图式内容，图1B仅绘出图1A的半导体结构的部分构件。如图1A与1B所示，半导体结构100的栅极110配置于基板12上。栅绝缘层120配置于基板12上，并且覆盖栅极110。通道层130位于栅绝缘层120上，并且位于栅极110上方。在本实施例中，通道层130的材质例如是氧化物半导体(Oxide Semiconductor)材质，比如是铟镓锌氧化物(IGZO)、铟镓氧化物(IGO)、铟锌氧化物(IZO)等半导体材质，且较佳是铟镓锌氧化物半导体。通道层130沿一通道方向D上，具有一通道长度L，且通道层130具有一第一侧边S1以及相对于第一侧边S1的一第二侧边S2。
半导体结构100的源极140以及漏极150位于通道层130的相对两侧，且源极140以及漏极150分别电性连接通道层130的第一侧边S1以及第二侧边S2。在本实施例中，通道层130覆盖部分的源极140以及部分的漏极150。换言之，通道层130的第一侧边S1以及第二侧边S2分别位于源极140以及漏极150上。此外，介电层160覆盖源极140、漏极150以及通道层130。本实施例所形成的半导体结构为氧化半导体薄膜晶体管结构。
本实施例将导电遮光图案层170配置于介电层160上，导电遮光图案层170为电性浮接(electrically floating)，不跟其它电极电性连接，且导电遮光图案层170跟部份的源极140与部份的通道层130在垂直投影上重迭。导电遮光图案层170可由金属层所构成，也可由金属层与透明导电层的迭层所构成。此外，导电遮光图案层170跟通道层130沿通道方向D具有一重迭长度d1。在本发明中，导电遮光图案层可以是任何具有遮光效果的可能的图形。例如，本实施例的导电遮光图案层170为矩形，而沿通道方向D具有一第三侧边S3与一第四侧边S4，且第四侧边S4跟通道层130在垂直投影上重迭。在此，所述重迭长度d1可进一步被定义为第四侧边S4跟通道层130的第一侧边S1在通道方向上D的距离。
为了兼顾遮光效果与良好的元件效能，包括漏极引发能障降低(DIBL)效应，本实施例中所述重迭长度d1的范围较佳是0.3≤d1/L≤0.85，且更佳是0.4≤d1/L≤0.7。更详细而言，导电遮光图案层170跟通道层130在垂直投影上会有部份重迭，重迭长度在0.3L以上，可以达到减少漏极引发能障降低(DIBL)效应，同时可以在照光步骤中遮蔽一定数量的光线(例如紫外光)，降低光线对通道层130造成的影响。另一方面，导电遮光图案层170跟通道层130在垂直投影上的重迭长度被限制在0.85L以下，使得导电遮光图案层170不会过度接近或甚至覆盖漏极150，避免在元件操作时产生额外电场，防止漏电流的发生。
本申请所提出的半导体结构适于应用在例如有机电致发光元件上。请参考图2，其绘示应用图1A与1B的半导体结构100的一种有机电致发光元件20。有机电致发光元件20包括前述设置于基板12上的半导体结构100，以及有机发光二极管200。在一实施例中，半导体结构100可以作为一切换晶体管(switching transistor)，经由其它电路(未图标)电性连接至有机发光二极管200，如图2所示。在另一实施例中，半导体结构100也可以作为一驱动晶体管(drivingtransistor)，有机发光二极管200可经由一接触窗开口电性连接至半导体结构100的漏极150，上述部分为该项技艺者所熟知，因此不再赘述。通过制作有机发光二极管200的下电极174时，同时制作导电遮光图案层172。在本实施例中，制作导电层170的图案时，除了形成用以遮蔽部份源极140与部份通道层130的导电遮光图案层172的外，还同时形成下电极174。换言之，导电遮光图案层172以及下电极174是对同一层的材料层进行图案化来获得。有机发光层210配置于导电遮光图案层170上。上电极220配置于有机发光层210上。借此，可经由上电极220与下电极174施加电压，以驱动有机发光层210发光。
在一实施例中，导电层170可以是金属层，或是金属层与透明导电层的迭层，导电层170图案化后形成导电遮光图案层172以及下电极174，接着制作有机发光层210与上电极220，此时上电极220为透明导电层，可形成向上发光的有机电致发光元件20。在另一实施例中，导电层170可以是金属层与透明导电层的迭层，导电层170图案化后形成导电遮光图案层172以及下电极174，并且移除下电极174上的金属层而仅剩下透明导电层，接着制作有机发光层210与上电极220，此时上电极220可为不透明导电层，借此可形成向下发光的有机电致发光元件20。
前述实施例的薄膜晶体管结构还可能因实际需求而有其它变化。
图3A绘示依照本申请的另一实施例的一种半导体结构的剖面图，图3B绘示图3A的半导体结构的上视图。为清楚表达图式内容，图3B仅绘出图3A的半导体结构的部分构件。如图3A与3B所示，半导体结构300与前述实施例的半导体结构100类似，除了两者的源极340、漏极350以及通道层330的相对位置不同。更具体而言，本实施例的源极340以及漏极350分别覆盖部分的通道层330，即通道层330的第一侧边S1以及第二侧边S2分别位于源极340以及漏极350下。介电层360覆盖源极340、漏极350以及通道层330。导电遮光图案层370配置于介电层360上。类似地，导电遮光图案层370跟通道层330在通道方向D上的重迭长度为d1，且较佳是0.3≤d1/L≤0.85，且更佳是0.4≤d1/L≤0.7。
另外，由于源极340以及漏极350分别覆盖部分的通道层330，本实施例可以考虑进一步限定漏极350与通道层330的重迭位置，以避免导电遮光图案层370覆盖漏极350。在本实施例中，漏极350沿通道方向D具有一第五侧边S5，且第五侧边S5跟通道层330重迭。如此，第五侧边S5与第二侧边S2在通道方向D的距离即被定义为漏极350与通道层330的重迭长度t1。对比前述导电遮光图案层170与通道层130的重迭长度d1的范围较佳为0.3≤d1/L≤0.85，且更佳是0.4≤d1/L≤0.7，本实施例可以将漏极350与通道层330的重迭长度t1的范围较佳为：0＜t1/L＜0.15。如此，便可确保导电遮光图案层370不会过度接近或甚至覆盖漏极350，避免在元件操作时产生额外电场，防止漏电流的发生。
图4A绘示依照本申请的又一实施例的一种半导体结构的剖面图，图4B绘示图4A的半导体结构的上视图。为清楚表达图式内容，图4B仅绘出图4A的半导体结构的部分构件。如图4A与4B所示，半导体结构400与前述实施例的半导体结构300类似，除了：本实施例的半导体结构400更包括一蚀刻阻挡层480，配置于通道层430上，且源极440以及漏极450更分别覆盖部分的蚀刻阻挡层480。本实施例的其它构件以及重迭长度d1、t1等结构参数都可沿用半导体结构300的设计，因此不再赘述。
此外，如图3A、3B以及图4A、4B所示的半导体结构300与400同样可应用在如图2所示的有机电致发光元件200上，以得到类似的技术效果。
图5A为依据本申请的一实施例实际量测重迭长度d1相对于薄膜晶体管的临界电压(threshold voltage)以及载子移动率(carrier mobility)的关系曲线。图5B为依据本申请的一实施例实际量测重迭长度d1相对于薄膜晶体管的次临界斜率(sub-threshold swing)以及漏极引发能障降低(DIBL)效应的关系曲线。在图5A与图5B的实施例中，薄膜晶体管的通道层的长度约为23微米(μm)，而图5A与图5B的相关曲线表示了导电遮光图案层跟通道层由相互远离(-6μm)到相互重迭(20μm)所造成的薄膜晶体管的前述电气特性的变化。由图5A与图5B可知，薄膜晶体管的载子移动率以及次临界斜率在不同的重迭长度下维持稳定。此外，薄膜晶体管的漏极引发能障降低(DIBL)效应在重迭长度大于4μm的后有显著的改善，此时薄膜晶体管的临界电压也趋于稳定。本实施例的重迭长度d1较佳是不超过20μm，以避免导电遮光图案层与漏极重迭。在重迭长度d1为7～20μm的区间内，漏极引发能障降低(DIBL)效应获得更为良好的改善，且在10～16μm的区间内更佳。此范围为7～20μm的重迭长度d1与通道层的长度(23μm)的比值大致符合上文提到的0.3≤d1/L≤0.85，且更佳是0.4≤d1/L≤0.7。
综上所述，本发明为了改善照光对薄膜晶体管所造成的影响，在半导体结构上制作金属遮光图案层，借以遮挡光线直射通道层。同时，考虑遮光层覆盖元件的漏极可能导致漏电流的发生，本发明进一步调整金属遮光图案层与通道层的重迭长度，借以求得遮光效果与元件效能的间的良好平衡。如此，不仅可以有效防止光线照射元件造成的元件特性变异，更可进一步提供良好、稳定的元件特性。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明权利要求的保护范围。

Claims (16)

1.一种半导体结构，设置于一基板上，其特征在于，包括：
一栅极，配置于该基板上；
一栅绝缘层，配置于该基板上，并且覆盖该栅极；
一通道层，位于该栅绝缘层上，且位于该栅极上方，该通道层沿一通道方向上，具有一通道长度L，该通道层具有一第一侧边，以及一第二侧边相对于该第一侧边；
一源极以及一漏极，位于该通道层的相对两侧，且分别电性连接该通道层的该第一侧边与该第二侧边；
一介电层，覆盖该源极、该漏极以及该通道层；以及
一导电遮光图案层，配置于该介电层上，该导电遮光图案层跟部份该源极与该通道层在垂直投影上重迭，其中该导电遮光图案层跟该通道层具有一重迭长度d1，且0.3≤d1/L≤0.85。
2.根据权利要求1所述的半导体结构，其特征在于，该通道层的材质包括氧化物半导体。
3.根据权利要求2所述的半导体结构，其特征在于，该氧化物半导体包括铟镓锌氧化物。
4.根据权利要求1所述的半导体结构，其特征在于，该导电遮光图案层沿该通道方向具有一第三侧边与一第四侧边，该第四侧边跟该通道层在垂直投影上重迭，其中该重迭长度d1等于该第四侧边跟该通道层的第一侧边在该通道方向上的距离。
5.根据权利要求1所述的半导体结构，其特征在于，该通道层覆盖部分的该源极以及部分的该漏极。
6.根据权利要求1所述的半导体结构，其特征在于，该源极以及该漏极分别覆盖部分的该通道层。
7.根据权利要求6所述的半导体结构，更包括一蚀刻阻挡层，配置于该通道层上，且该源极以及该漏极更分别覆盖部分的该蚀刻阻挡层。
8.根据权利要求6所述的半导体结构，其特征在于，该漏极沿该通道方向具有一第五侧边，其中该第五侧边跟该通道层重迭，且该第五侧边与该第二侧边在该通道方向上相距t1，且0＜t1/L＜0.15。
9.一种有机电致发光元件，设置于一基板上，其特征在于，包括：
一栅极，配置于该基板上；
一栅绝缘层，配置于该基板上，并且覆盖该栅极；
一通道层，位于该栅绝缘层上，且位于该栅极上方，该通道层沿一通道方向上，具有一通道长度L，该通道层具有一第一侧边，以及一第二侧边相对于该第一侧边；
一源极以及一漏极，位于该通道层的相对两侧，且分别电性连接该通道层的该第一侧边与该第二侧边；
一介电层，覆盖该源极、该漏极以及该通道层；
一导电遮光图案层，配置于该介电层上，该导电遮光图案层跟部份该源极与该通道层在垂直投影上重迭，其中该导电遮光图案层跟该通道层具有一重迭长度d1，且0.3≤d1/L≤0.85；
一有机发光层，配置于该导电遮光图案层上；以及
一上电极，配置于该有机发光层上。
10.根据权利要求9所述的有机电致发光元件，其特征在于，该通道层的材质包括氧化物半导体。
11.根据权利要求10所述的有机电致发光元件，其特征在于，该氧化物半导体包括铟镓锌氧化物。
12.根据权利要求9所述的有机电致发光元件，其特征在于，该导电遮光图案层沿该通道方向具有一第三侧边与一第四侧边，该第四侧边跟该通道层重迭，其中该重迭长度等于该第四侧边跟该通道层的第一侧边在该通道方向上的距离。
13.根据权利要求9所述的有机电致发光元件，其特征在于，该通道层覆盖部分的该源极以及部分的该漏极。
14.根据权利要求9所述的有机电致发光元件，其特征在于，该源极以及该漏极分别覆盖部分的该通道层。
15.根据权利要求14所述的有机电致发光元件，更包括一蚀刻阻挡层，配置于该通道层上，且该源极以及该漏极更分别覆盖部分的该蚀刻阻挡层。
16.根据权利要求14所述的有机电致发光元件，其特征在于，该漏极沿该通道方向具有一第五侧边，其中该第五侧边跟该通道层重迭，且该第五侧边与该第二侧边在该通道方向上相距t1，且0＜t1/L＜0.15。
CN2011101847420A 2011-05-24 2011-06-28 半导体结构以及有机电致发光元件 Active CN102244090B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW100118144 2011-05-24
TW100118144A TWI447983B (zh) 2011-05-24 2011-05-24 半導體結構以及有機電致發光元件

Publications (2)

Publication Number Publication Date
CN102244090A true CN102244090A (zh) 2011-11-16
CN102244090B CN102244090B (zh) 2013-03-13

Family

ID=44962046

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011101847420A Active CN102244090B (zh) 2011-05-24 2011-06-28 半导体结构以及有机电致发光元件

Country Status (3)

Country Link
US (1) US8604471B2 (zh)
CN (1) CN102244090B (zh)
TW (1) TWI447983B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103107202A (zh) * 2013-01-23 2013-05-15 深圳市华星光电技术有限公司 一种薄膜晶体管结构、液晶显示装置和一种制造方法
CN103762223A (zh) * 2013-12-31 2014-04-30 深圳市华星光电技术有限公司 一种具有氧化物薄膜电晶体的发光装置及其制造方法
CN105826393A (zh) * 2015-01-06 2016-08-03 昆山国显光电有限公司 薄膜晶体管及其制作方法
WO2019071824A1 (zh) * 2017-10-12 2019-04-18 惠科股份有限公司 显示面板及其制造方法
US11974463B2 (en) 2020-10-19 2024-04-30 Chengdu Boe Optoelectronics Technology Co., Ltd. Array substrate and display apparatus

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2455974A1 (en) * 2009-09-01 2012-05-23 Sharp Kabushiki Kaisha Semiconductor device, active matrix substrate, and display device
US8912542B2 (en) * 2013-01-23 2014-12-16 Shenzhen China Star Optoelectronics Technology Co., Ltd. TFT structure and LCD device
TWI589198B (zh) * 2014-10-30 2017-06-21 元太科技工業股份有限公司 主動元件電路基板
JP2016134388A (ja) * 2015-01-15 2016-07-25 株式会社ジャパンディスプレイ 表示装置
EP3089144B1 (en) * 2015-04-29 2018-04-11 LG Display Co., Ltd. Shift register using oxide transistor and display device using the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1512227A (zh) * 2002-12-26 2004-07-14 Lg.������Lcd���޹�˾ 液晶显示设备及其制造方法
CN1743930A (zh) * 2004-08-30 2006-03-08 Lg.菲利浦Lcd株式会社 制造有机薄膜晶体管的方法和用其制造液晶显示器件的方法
TW200836347A (en) * 2007-02-26 2008-09-01 Au Optronics Corp Semiconductor device and manufacturing method thereof
TW200848885A (en) * 2007-06-12 2008-12-16 Au Optronics Corp Display panel with photo-curable sealant and manufacture method thereof
JP2010199459A (ja) * 2009-02-27 2010-09-09 Dainippon Printing Co Ltd トランジスタ素子の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2620240B2 (ja) 1987-06-10 1997-06-11 株式会社日立製作所 液晶表示装置
KR101080356B1 (ko) 2003-10-13 2011-11-04 삼성전자주식회사 박막 트랜지스터, 박막 트랜지스터 표시판 및 표시 장치
JP4431081B2 (ja) * 2004-08-30 2010-03-10 エルジー ディスプレイ カンパニー リミテッド 有機薄膜トランジスタの製造方法及び液晶表示素子の製造方法
EP1911099A2 (en) 2005-07-25 2008-04-16 Koninklijke Philips Electronics N.V. Thin film circuits
KR100645707B1 (ko) * 2006-01-27 2006-11-15 삼성에스디아이 주식회사 유기전계발광 표시장치 및 그 제조방법
TWI336945B (en) 2006-06-15 2011-02-01 Au Optronics Corp Dual-gate transistor and pixel structure using the same
KR101242030B1 (ko) 2006-06-22 2013-03-11 엘지디스플레이 주식회사 유기전계발광 소자
KR20080099541A (ko) * 2007-05-09 2008-11-13 삼성전자주식회사 표시 장치 및 그 제조 방법
US20100295042A1 (en) 2008-01-23 2010-11-25 Idemitsu Kosan Co., Ltd. Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device
JP5264197B2 (ja) 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
KR101476817B1 (ko) * 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
JP5692699B2 (ja) * 2010-02-15 2015-04-01 Ｎｌｔテクノロジー株式会社 薄膜トランジスタ、その製造方法、及び表示装置並びに電子機器
JP5663904B2 (ja) * 2010-03-08 2015-02-04 セイコーエプソン株式会社 電気光学装置及びその製造方法、並びに電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1512227A (zh) * 2002-12-26 2004-07-14 Lg.������Lcd���޹�˾ 液晶显示设备及其制造方法
CN1743930A (zh) * 2004-08-30 2006-03-08 Lg.菲利浦Lcd株式会社 制造有机薄膜晶体管的方法和用其制造液晶显示器件的方法
TW200836347A (en) * 2007-02-26 2008-09-01 Au Optronics Corp Semiconductor device and manufacturing method thereof
TW200848885A (en) * 2007-06-12 2008-12-16 Au Optronics Corp Display panel with photo-curable sealant and manufacture method thereof
JP2010199459A (ja) * 2009-02-27 2010-09-09 Dainippon Printing Co Ltd トランジスタ素子の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103107202A (zh) * 2013-01-23 2013-05-15 深圳市华星光电技术有限公司 一种薄膜晶体管结构、液晶显示装置和一种制造方法
CN103107202B (zh) * 2013-01-23 2016-04-27 深圳市华星光电技术有限公司 一种薄膜晶体管结构、液晶显示装置和一种制造方法
CN103762223A (zh) * 2013-12-31 2014-04-30 深圳市华星光电技术有限公司 一种具有氧化物薄膜电晶体的发光装置及其制造方法
CN105826393A (zh) * 2015-01-06 2016-08-03 昆山国显光电有限公司 薄膜晶体管及其制作方法
CN105826393B (zh) * 2015-01-06 2019-03-26 昆山国显光电有限公司 薄膜晶体管及其制作方法
WO2019071824A1 (zh) * 2017-10-12 2019-04-18 惠科股份有限公司 显示面板及其制造方法
US11974463B2 (en) 2020-10-19 2024-04-30 Chengdu Boe Optoelectronics Technology Co., Ltd. Array substrate and display apparatus

Also Published As

Publication number Publication date
US8604471B2 (en) 2013-12-10
TW201248959A (en) 2012-12-01
CN102244090B (zh) 2013-03-13
TWI447983B (zh) 2014-08-01
US20120298983A1 (en) 2012-11-29

Similar Documents

Publication Publication Date Title
CN102244090B (zh) 半导体结构以及有机电致发光元件
TWI619152B (zh) 陣列基板、顯示裝置及陣列基板的製備方法陣列基板
CN106298856B (zh) 自发光显示像素
KR102299370B1 (ko) Oled 백플레인의 제조 방법
CN105261655B (zh) 薄膜晶体管
KR101614398B1 (ko) 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 유기 발광장치
CN107204309B (zh) 双栅极金属氧化物半导体tft基板的制作方法及其结构
US9023685B2 (en) Semiconductor device, fabrication method for the same, and display apparatus
CN109326609A (zh) 一种阵列基板及其制作方法
CN106449763B (zh) 一种薄膜晶体管及制造方法和显示器面板
KR101619158B1 (ko) 박막 트랜지스터 기판 및 그를 이용한 유기 발광장치
CN103762223A (zh) 一种具有氧化物薄膜电晶体的发光装置及其制造方法
CN106415801A (zh) 半导体装置及其制造方法
CN109166902A (zh) 有机发光显示器
US9917203B2 (en) Thin film transistor, manufacturing method thereof, array substrate and display apparatus
US9190426B2 (en) Display device and method of manufacturing the same
CN102664187B (zh) 有机发光二极管显示器及其制造方法
WO2016026178A1 (zh) 氧化物半导体tft基板的制作方法及其结构
CN103367456B (zh) 薄膜晶体管及其制造方法
CN109545836A (zh) 一种oled显示装置及其制作方法
CN113178492A (zh) 显示面板及显示装置
CN102569415B (zh) 有源元件
KR20090076581A (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
CN104157611B (zh) 氧化物半导体tft基板的制作方法及其结构
CN103779354A (zh) 薄膜晶体管矩阵面板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20240116

Address after: 825 Waterscreek Avenue, Unit 250, Allen, Texas 75013, USA

Patentee after: Optoelectronic Science Co.,Ltd.

Address before: Taiwan, China Hsinchu science and Technology Industrial Park, Hsinchu Road, No. two, No. 1

Patentee before: AU OPTRONICS Corp.