CN102239672A - 接口电路、模拟触发器和数据处理器 - Google Patents

接口电路、模拟触发器和数据处理器 Download PDF

Info

Publication number
CN102239672A
CN102239672A CN2009801490132A CN200980149013A CN102239672A CN 102239672 A CN102239672 A CN 102239672A CN 2009801490132 A CN2009801490132 A CN 2009801490132A CN 200980149013 A CN200980149013 A CN 200980149013A CN 102239672 A CN102239672 A CN 102239672A
Authority
CN
China
Prior art keywords
input
value
output
analog
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009801490132A
Other languages
English (en)
Inventor
石塚辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2008265622A external-priority patent/JP2010098384A/ja
Priority claimed from JP2008265623A external-priority patent/JP2010096546A/ja
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN102239672A publication Critical patent/CN102239672A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318541—Scan latches or cell details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Computer Security & Cryptography (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明改进了LSI、板、设备(单元)等之间的接口上的每根信号线的数据传送效率。移位电路710-0对一个数字信号D1(0)进行移位而输出为三个数字信号D1S(00)～D1S(02)。模拟转换电路720-0将三个数字信号D1S(00)～D1S(02)转换为一个模拟信号A2(0)而传送。数字转换电路730-0将一个模拟信号A2(0)转换为三个数字信号D3(00)～D3(02)。选择电路740-0从三个数字信号D3(00)～D3(02)中依次进行选择以输出一个数字信号D4(0)。

Description

接口电路、模拟触发器和数据处理器
技术领域
本发明涉及数据处理器，并且更具体地涉及负责LSI、板、设备(单元)等之间的传送的接口电路以及专门将模拟数据的瞬时值作为模拟值而存储在电路中或者提供所存储的模拟值作为电路中的模拟数据的模拟触发器。
背景技术
近年来，由于半导体技术和电路技术的发展，在LSI和板中的时钟速度不断提高。随着时钟速度的提高，LSI、板、设备(单元)等之间的接口成为瓶颈。关于数字信号数据的传送和接收，也产生了对于延迟的最小补偿的需求，且需要在远小于一个时钟周期的时段中作出调整以实现数据传送。
为应对这种时钟速度的提高，提出了一种例如用于自动校正任何线缆延迟以及任何位与位之间的偏移的技术(例如参照专利文献1)。
另一方面，关于当前可用的数字LSI，其测试方法得到了很大的技术革新，并且该技术已经达到了能够自动产生负责数字LSI中的芯片测试的测试电路或为用于测试的信号序列的测试图的水平。换言之，数字LSI是用于以“0”和“1”处理二进制信号的LSI，并且具有比模拟LSI易于测试的优点，并且数字LSI能够通过限定单一固定故障(single stuck-atfault)而简化其故障模型，从而以扫描路径测试方法等来实现计算机化。
此处，扫描路径测试是用于通过使用路径(扫描路径)来检查电路的状态的一种方法，所述路径是建立触发器的串联连接的结果。通过该扫描路径而在每个触发器中存储任意值，或者通过该扫描路径读出在每个触发器中存储的任何值。在这种扫描路径测试中，通常使用的各触发器在测试模式中全部串联连接，并且各触发器全部可由任意数据进行外部设定(可控性的改进)。此后，将所述模式变为正常模式，并且对LSI内部的每个组合门提供给关于触发器的外部设定的数据。然后加入时钟，从而将所述门的输出采集至任何同一触发器中。最后，将所述模式再次变为用于扫描输出的测试模式(可观测性的改进)，并且将内部门的信号输出至LSI的外部，从而对所述门输出是正常还是异常作出判断。重复该操作，直到达到任何期望的故障覆盖范围为止。将扫描路径测试用于数字LSI测试的这种例子已经众所周知(例如参见专利文献2)。
专利文献1：日本未审查专利公报11-112483号(图1)
专利文献2：专利2550521号(图5)
发明内容
然而，关于在专利文献1中所述的现有技术，需要预先发送用于相位/同步调整的测试图，从而使处理复杂化。为避免这种对调整的需求，可降低接口的时钟速度，但是这会导致传送速度的降低。为了即使在时钟速度降低的情况下也能保持传送速度，可增加信号线的数量以用于并行传送，但是由于实施方式而可能不允许更大量的信号线。
另一方面，关于模拟LSI的测试方法，由于每个模拟LSI处理任意连续模拟值，故其处理复杂，并且因为还没有用于故障检测的充分有效的算法，故模拟LSI的测试方法的计算机化迟迟不能实际应用。在模拟信号处理中，通常不使用触发器，且对LSI施加交流和/或直流的模拟信号。例如，直接对LSI施加各种电平和频率的信号使得控制放大器、滤波器等变得相对容易。换言之，由于每个模拟LSI包括例如可由节点电位唯一定义的电路，故模拟LSI通常具有令人满意的可控性水平。另一方面，假设LSI内部例如具有滤波器，则如上所述，可相对容易地对滤波器的输入施加任何预定的信号，从而将滤波器的输出量输入至后面的信号处理电路中。在此情况中，为观测滤波器的输出，需要在内部设置特殊的测试电路。换言之，模拟LSI通常可观测性差。
因此，关于模拟LSI，人们认为对内部信号和电位的了解有助于改进可观测性。而且，可控性提高得越大，则测试效率越高。
因此，需要能够提高LSI、板、设备(单元)等之间的接口上的每根信号线的数据传送效率的接口电路和数据处理器。还需要可建立对模拟LSI中的数据路径或扫描路径的同步的模拟触发器和数据处理器。
本发明的第一接口电路中设有输出数字值输出装置、输出模拟值输出装置和输出模拟触发器。输出数字值输出装置输出k位(其中，k是2以上的整数)输出数字值。输出模拟值输出装置输出与包括n个(其中，n是满足“3≤n≤2k”的整数)离散值的m个(其中，m是n以上的整数)值中的所述k位输出数字值相对应的一个输出模拟值。输出模拟触发器基于公共触发信号而保持和输出所述输出模拟值。这样，在作为输出目标的电路等中，通过基于公共触发信号而进行输入，可通过控制公共触发信号而在模拟值的输出和输入之间建立同步。在此情况中，通过通信和/或建立接口以原样输出和输入k位数字值需要至少k根信号线(例如引脚数、布线图案数和线缆数至少为k)。另一方面，使用对应于k位数字值的一个模拟值进行通信(或建立接口)仅需要一根信号线，从而可降低引脚数、布线图案数、线缆数等。例如，在可区分n＝2k个离散值的精度范围内，可以以一根信号线(即信号线数的1/k)进行传送。而且，这些使得建立接口所需区域的减小和通信距离的降低，于是可使所获得的设备小型化，并且可以以更高的速度进行处理。
而且，在该第一接口电路中，输出数字值输出装置可包括：公共输出数字值保持装置，其用于基于公共触发信号而保持和输出k位输出数字值。如果如此配置，则通过控制公共触发信号，可在从用于保持k位输出数字值的时刻至用于输出任何一个对应的输出模拟值的时刻的整个期间建立同步。而且，通过在作为输出目标的电路等中基于公共触发信号而进行输入，同样可对模拟值的输入和输出整体地建立同步。
而且，在该第一接口电路中，输出数字值输出装置还可包括k个特定输出数字值保持装置和特定输出数字值移位装置。k个特定输出数字值保持装置每个都基于专用于控制输出数字值的输出触发信号而保持和输出1位输出数字值。特定输出数字值移位装置基于输出触发信号，通过将k个特定输出数字值保持装置中的第i处(其中，i是满足“1≤i≤(k-1)”的任意整数)的任何特定输出数字值保持装置的输出用作第i+1处的任何特定输出数字值保持装置的输入，而使由k个特定输出数字值保持装置所保持的输出数字值移位。公共输出数字值保持装置可基于公共触发信号而输入从k个特定输出数字值保持装置输出的总计k位输出数字值，并且可作为k位输出数字值而保持和输出。因此，k位输出数字值至少在k个输出触发信号的周期内输出。
而且，在该第一接口电路中，公共触发信号的周期可以是输出触发信号的周期的k倍。如果如此配置，则依照作为输出触发信号的周期的k倍长的长周期，可在作为输出目标的电路等中，基于公共触发信号而对在公共触发信号的控制下的k位输出数字值的输出、任一对应的输出模拟值的输出之前的处理以及模拟值的输入(通信和接口)整体地建立同步。这样，即使当输出触发信号的周期短时，换言之，即使当输出是从以高速运行的数字电路输出的数字值时，仍可在k倍长的充分时间内，在不降低吞吐量的情况下，在LSI、板、单元等之间进行长距离传送处理。
而且，在该第一接口电路中，输出模拟触发器可通过在形成于半导体基板上的扩散层区域中累积电荷而保持模拟值。例如，作为电荷传送元件，可以使用BBD(斗链式元件/斗桥式器件，Bucket Brigade Device/Bucket Bridge Device)。
而且，在该第一接口电路中，输出模拟触发器可通过在产生于半导体基板上的耗尽层区域中累积电荷而保持模拟值。例如，作为电荷传送元件，可使用CCD(电荷耦合器件)。
而且，在本发明的第二接口电路中设有输入模拟触发器和输入数字值输入装置。输入模拟触发器基于公共触发信号而输入和保持表示包括n个(其中，n为满足“3≤n≤2k”的整数，并且k为2以上的整数)离散值的m个(其中，m为n以上的整数)值中的任一值的输入模拟值。输入数字值输入装置输入和保持对应于输入模拟值的k位输入数字值。通过这样的配置，在作为输出源的电路等中，通过基于公共触发信号而进行输出，可在通信和建立接口期间，通过控制公共触发信号而在模拟值的输出和输入之间建立同步。而且，在此情况中，k位数字值的通信(或建立接口)需要至少k根信号线，然而使用对应于k位数字值的一个模拟值进行通信(或建立接口)仅需要一根信号线，从而可降低引脚数、布线图案数、线缆数等。例如，在可区分n＝2k个离散值的精度范围内，可通过一根信号线(即信号线数的1/k)进行传送。而且，这些使得建立接口所需区域减小并使通信距离减小，于是可使所获得的设备小型化，并且可以更高的速度进行处理。
而且，在该第二接口电路中，输入数字值输入装置可包括输入数字值输出装置和公共输入数字值保持装置。输入数字值输出装置输出对应于输入模拟值的k位输入数字值。公共输入数字值保持装置基于公共触发信号而保持k位输入数字值。如果如此配置，则通过控制公共触发信号，可在从用于一个输入模拟值的输入的时刻至用于对应的k位输入数字值的保持的时刻的整个期间建立同步。而且，通过在作为输出源的电路等中基于公共触发信号而进行输出，还可对模拟值的输入和输出整体地建立同步。
而且，在该第二接口电路中，输入数字值输入装置还可包括特定输入数字值保持装置和特定输入数字值选择装置。特定输入数字值保持装置基于专用于控制输入数字值的输入触发信号而输入和保持1位输入数字值。特定输入数字值选择装置基于输入触发信号而依次选择由公共输入数字值保持装置所保持的总计k位1位输入数字值中的任何1位输入数字值，并且提供所述值作为特定输入数字值保持装置的输入。通过这样的配置，k位输入数字值至少在k个输入触发信号的周期内输入。
而且，在该第二接口电路中，公共触发信号的周期为输入触发信号的周期的k倍。如果如此配置，依照作为输入触发信号的周期的k倍长的长周期，可在作为输出源的电路等中，基于公共触发信号，对在公共触发信号的控制下的一个输入模拟值的输入、在k位输入数字值的保持之前的处理以及模拟值的输出(通信和建立接口)之间整体地建立同步。这样，即使当输入触发信号的周期短时，换言之，即使当输入为用于输入至以高速运行的数字电路中的数字值时，仍可在k倍长的充分时间内，在不降低吞吐量的情况下，在LSI、板、单元等之间进行长距离传送处理。
而且，在该第二接口电路中，输入模拟触发器可通过在形成于半导体基板上的扩散层区域中累积电荷而保持模拟值。例如，作为电荷传送元件，可使用BBD(斗链式器件/斗桥式器件)。
而且，在该第二接口电路中，输入模拟触发器通过在产生于半导体基板上的耗尽层区域中累积电荷而保持模拟值。例如，作为电荷传送元件，可使用CCD(电荷耦合器件)。
而且，在本发明的第一数据处理器中设有输出接口电路、输入接口电路和控制装置。输出接口电路基于公共触发信号而将k位(其中，k为2以上的整数)输出数字值输出为包括n个(其中，n为满足“3≤n≤2k”的整数)离散值的m个(其中，m为n以上的整数)值中的对应的一个输出模拟值。输入接口电路基于公共触发信号而输入作为输入模拟值的输出模拟值，并且输入对应的k位输入数字值。控制装置控制对输出接口电路和输入接口电路的公共触发信号的供应。这样，通过控制公共触发信号而在模拟值的输出和输入(通信和建立接口)之间建立同步。而且，在此情况中，照原样进行k位数字值的通信(或建立接口)需要至少k根信号线(例如引脚数、布线图案数和线缆数至少为k)。另一方面，使用对应的一个模拟值进行通信(或建立接口)仅需要一根信号线，从而可降低引脚数、布线图案数、线缆数等。例如，在可区分n＝2k个离散值的精度范围内，可以以一根信号线(即信号线数的1/k)进行传送。而且，这些使得用于接口所需的区域减小并使通信距离减小，于是可使所获得的设备小型化，并且可以更高的速度进行处理。
而且，在本发明的模拟触发器中设有输入模拟值保持装置和输出模拟值保持装置。输入模拟值保持装置保持输入模拟值。输出模拟值保持装置基于传送触发信号而传送由输入模拟值保持装置所保持的输入模拟值，并且作为输出模拟值保持所述值。以此方式，在所有模拟触发器中，通过控制传送触发信号而对用于保持输出模拟值的时刻建立同步。
而且，在该模拟触发器中，输入模拟值可表示包括n个(其中，n为3以上的整数)离散值的m个(其中，m为n以上的整数)值中的任一值。这样，在可区分m个离散值的精度范围内，允许存在作为模拟数据的任何波形的变形、噪声的附加等，从而允许进行波形整形、再现等。
而且，在该模拟触发器中，输入模拟值保持装置可包括基于输入触发信号而输入输入模拟值的输入装置。通过这样的配置，如同主从式数字触发器那样，使用两个触发信号(例如，任何相同信号的正、负触发信号)来进行控制。
而且，在该模拟触发器中，输入装置可包括第一输入装置和第二输入装置。第一输入装置基于第一触发信号而输入第一模拟值作为输入模拟值，并且第二输入装置基于第二触发信号而输入第二模拟值作为输入模拟值。如果如此配置，则基于对施加的输入触发信号的控制，可有选择地输入和保持输入模拟值。
而且，在该模拟触发器中，第一触发信号或第二触发信号可以是用于扫描操作命令的输入触发信号。如果是这种情况，则通过连接任何邻接的模拟触发器的输出模拟值作为对应的(第一和第二)输入模拟值，而实现可通过余下的输入触发信号进行一般性输入的设有扫描功能的触发器。
而且，该模拟触发器还可包括基于输出触发信号而输出由输出模拟值保持装置所保持的输出模拟值的输出装置。如果如此配置，则可基于对输出触发信号的控制而控制输出时刻。
而且，在该模拟触发器中，输入模拟值保持装置和输出模拟值保持装置的至少一个可通过在形成于半导体基板上的扩散层区域中累积电荷而保持模拟值。例如，作为电荷传送元件，可使用BBD(斗链式器件/斗桥式器件)。
而且，在该模拟触发器中，输入模拟值保持装置和输出模拟值保持装置的至少一个可通过在产生于半导体基板上的耗尽层区域中累积电荷而保持模拟值。例如，作为电荷传送元件，可使用CCD(电荷耦合器件)。
而且，在本发明的第二数据处理器中设有多个模拟触发器和控制装置。多个模拟触发器每个都可实现输入、保持和输出表示任意模拟值的任意模拟数据。控制装置控制多个模拟触发器的操作时序。多个模拟触发器的每一个都包括输入模拟值保持装置和输出模拟值保持装置。输入模拟值保持装置保持输入模拟值，并且输出模拟值保持装置基于传送触发信号而将由输入模拟值保持装置所保持的和所输入的输入模拟值保持为输出模拟值。控制装置包括传送触发信号供应装置，该传送触发信号供应装置将同一传送触发信号提供给多个模拟触发器。通过这样的配置，通过控制传送触发信号，可对用于保持多个模拟触发器的输出模拟值的时刻建立同步。
如上所述，根据本发明的第一和第二接口电路以及本发明的第一数据处理器，可提高LSI、板、设备(单元)等之间的接口上的每根信号线的数据传送效率。而且，根据本发明的模拟触发器以及本发明的第二数据处理器，可对模拟LSI中的数据路径或扫描路径建立同步。
附图说明
图1为图示根据本发明的实施方式的在模拟扫描电路100和一组电路之间的示例性关系的图，其中每个电路都为测试对象。
图2为根据本发明的实施方式的模拟扫描电路100的第一实施例的概念图。
图3为根据本发明的实施方式的模拟扫描电路100的第一实施例的布局图。
图4为根据本发明的实施方式的模拟扫描电路100的第一实施例的时序图。
图5为图示根据本发明的实施方式的其中将BBD单元分散的示例性配置的图。
图6为根据本发明的实施方式的模拟扫描电路100的第二实施例的布局图。
图7为根据本发明的实施方式的模拟扫描电路100的第二实施例的时序图。
图8为根据本发明的实施方式的模拟扫描电路100的第二实施例的详细时序图。
图9为根据本发明的实施方式的模拟扫描电路100的第三实施例的概念图。
图10为根据本发明的实施方式的模拟扫描电路100的第三实施例的布局图。
图11为根据本发明的实施方式的模拟扫描电路100的第三实施例的时序图。
图12为来自根据本发明的实施方式的模拟扫描电路100的第三实施例中的扫描输入端子Sin的示例性信号。
图13为根据本发明的实施方式的模拟扫描电路100的第四实施例的布局图。
图14为根据本发明的实施方式的模拟扫描电路100的第四实施例的时序图。
图15为来自根据本发明的实施方式的模拟扫描电路100的第四实施例中的扫描输入端子Sin的示例性信号。
图16为根据本发明的实施方式的模拟扫描电路100的第五实施例的概念图。
图17为根据本发明的实施方式的模拟扫描电路100的第五实施例的布局图。
图18为根据本发明的实施方式的模拟扫描电路100的第五实施例的时序图。
图19为根据本发明的实施方式的模拟扫描电路100的第六实施例的布局图。
图20为根据本发明的实施方式的模拟扫描电路100的第七实施例的布局图。
图21为根据本发明的实施方式的模拟扫描电路100的第八实施例的布局图。
图22为图示使用了根据本发明的实施方式的模拟扫描电路的IIR滤波器的示例性配置的图。
图23为将根据本发明的实施方式的模拟扫描电路用于同步控制模拟电路的示例性情况的图。
图24为将根据本发明的实施方式的模拟扫描电路用于同步控制模拟电路的示例性情况的布局图。
图25为将根据本发明的实施方式的模拟扫描电路用于同步控制模拟电路的示例性情况的时序图。
图26为图示使用根据本发明的实施方式的模拟扫描电路的示例性的LSI之间的传送的图。
图27为图示根据本发明的实施方式的移位电路710的示例性配置的图。
图28为图示根据本发明的实施方式的触发器电路711的示例性配置的图。
图29为图示根据本发明的实施方式的触发器电路711的示例性操作时序的图。
图30为图示根据本发明的实施方式的模拟转换电路720的示例性配置的图。
图31为图示根据本发明的实施方式的数字转换电路730的示例性配置的图。
图32为图示根据本发明的实施方式的选择电路740的示例性配置的图。
图33为图示使用根据本发明的实施方式的模拟扫描电路的LSI之间的传送(图26)的示例性时序图的图。
图34为图示使用根据本发明的实施方式的模拟扫描电路的LSI之间的传送的变化例的图。
图35为图示根据本发明的实施方式的扫描路径用数模转换器的实施例的图。
图36为图示根据本发明的实施方式的扫描路径用数模转换器的示例性时序图的图。
图37为图示根据本发明的实施方式的扫描路径用数模转换器的另一实施例的图。
图38为图示根据本发明的实施方式的扫描路径用模数转换器的实施例的图。
图39为图示根据本发明的实施方式的扫描路径用模数转换器的示例性时序图的图。
具体实施方式
下面，参照附图详述本发明的一个实施方式。
图1是图示根据本发明的实施方式的模拟扫描电路100和各作为测试对象的一组电路之间的示例性关系的图。电路11～电路13每个都是作为测试期间的观测对象的电路。电路31～电路33每个都是作为测试期间的控制对象的电路。这里要注意，为便于说明，假设作为观测对象的电路和作为控制对象的电路各设置有三个，但当然不限于此。
模拟扫描电路100具有对从电路11～13内部提供至输入端子IN1～IN3的信号电压进行采样并将采样结果存储为模拟值的功能。模拟扫描电路100还具有将模拟值从输出端子VOUT1～VOUT3提供给电路31～电路33并将所提供的值设定为每个电路中的信号电压的功能。而且，在模拟扫描电路100中设有扫描输入端子Sin和扫描输出端子Sout，并且模拟扫描电路100具有将由测试器(未图示)提供给扫描输入端子Sin的测试数据存储为模拟值并且将测试数据从扫描输出端子Sout输出至测试器的功能。
电路31～电路33的输入端子每个都与两个晶体管、即晶体管51～53之一以及晶体管61～63之一连接。当所述两个晶体管之一导通时，则从电路21～23的输出端子中的任一个或者从模拟扫描电路100的输出端子VOUT1～VOUT3中的任一个进行信号输入。由来自测试端子TS1～TS3的信号来控制关于使哪个晶体管导通的决定。由反相器41～43分别将与提供给晶体管61～63的栅极端子的信号极性相反的信号提供给晶体管51～53的栅极端子。如此控制这样的一组晶体管，使得它们的状态不同于另一组晶体管的状态。
例如，对于测试电路31，将测试端子TS1设为“1”，于是晶体管61置为导通状态，而晶体管51置为截止状态。作为响应，对电路31提供来自模拟扫描电路100的VOUT1的信号。另一方面，在无需测试电路31的正常运行的情况下，将测试端子TS1设为“0”，于是晶体管61置为截止状态，而晶体管51置为导通状态。作为响应，对电路31提供来自前级的电路21的信号。
模拟扫描电路100中设有每个可存储模拟值的多个单元，并且可在所述单元之间对所存储的模拟值进行移位传送。为如此对所述传送进行时刻控制，模拟扫描电路100中设有用于移位传送的时钟端子SAck和SBck。模拟扫描电路100中还设有时钟端子Lck和Wck。时钟端子Lck是用于将模拟值新存储(载入或采样)至单元中，而时钟端子Wck是用于输出(写出)所存储的模拟值。存储在单元中的模拟值每个都是作为模拟信号的脉冲幅度调制(PAM)信号。换言之，该信号在时间方向上是量化的(采样)，但关于幅度呈现为模拟值。
模拟扫描电路100中设有载入用控制端子LCNT1～LCNT3和写出用控制端子WCNT1～WCNT3。载入用控制端子LCNT1～LCNT3分别对应于输入端子IN1～IN3，并且是用于个别地控制这些输入端子的端子。而且，写出用控制端子WCNT1～WCNT3分别对应于输出端子VOUT1～VOUT3，并且是用于个别地控制这些输出端子的端子。后面说明关于这种控制的具体内容。
图2是根据本发明的实施方式的模拟扫描电路100的第一实施例的概念图。而且，图3是根据本发明的实施方式的模拟扫描电路100的第一实施例的布局图。
模拟扫描电路100形成于例如P型硅基板101上。在硅基板101的表面上，通过氧化处理而形成有绝缘膜102。在绝缘膜102下面形成有N型扩散层区域221～226。而且，在绝缘膜102上，在分别对应于扩散层区域221～226的位置处形成有栅极211～216。如图所示，这些栅极211～216各在任何两个对应的邻近扩散层区域221～226的上方延伸。
在栅极211～216与扩散层区域221～226之间的每个区域，都有可用于电荷累积的电容器。栅极211～216交替地与时钟信号线121和122连接。对时钟信号线121提供给时钟信号SAck，而对时钟信号线122提供给时钟信号SBck。通过控制这些时钟信号SAck和SBck，可由左至右传送所累积的电荷。
这种模拟扫描电路100是基于BBD(斗链式器件/斗桥式器件)的电路，并且可被分成单元201～206，每个单元都是用于电荷累积的单位。这里应注意，为便于说明，图中图示了六个单元201～206，但当然不限于此。例如在日本已审查专利公报47-27573号中记载了BBD中的单元的配置。
扩散层区域221～226每个都可输入来自任何其它电路的输出信号。在该第一实施例中，扩散层区域221与晶体管301连接，扩散层区域223与晶体管302连接，并且扩散层区域225与晶体管303连接。晶体管301的一端与输入端子IN1(311)连接，晶体管302的一端与输入端子IN2(312)连接，并且晶体管303的一端与输入端子IN3(313)连接。
此外，晶体管301～303的栅极全部与载入用时钟信号线130连接。对该时钟信号线130提供给载入用时钟信号Lck。这样，当时钟信号Lck处于高电平(高，H)状态时，晶体管301～303每个被置为导通状态，于是由输入端子IN1～IN3将模拟信号提供给扩散层区域221、223和225。通过如此提供的模拟信号，对栅极211、213和215与扩散层区域221、223和225之间的每个电容器充电。当时钟信号Lck变为低电平(低，L)状态时，晶体管301～303被置为截止状态，于是停止充电。
在该第一实施例中，扩散层区域225与电荷电压转换放大器(QV放大器)401连接，并且通过该电荷电压转换放大器401，将扫描输出信号Sout输出至扫描输出端子。该电荷电压转换放大器401是用于将所累积的电荷转换为电压的放大器。而且，对扩散层区域226提供均衡用初始电压Veq。通过使时钟信号SAck和时钟信号SBck都变为高电平状态，扩散层区域221～226具有与均衡用初始电压Veq一致的电位，于是在栅极211～216和扩散层区域221～226之间的每个电容器中存储的可移动电荷取值为初始值(Qeq)。这种均衡是用于防止因可能存在所累积的电荷被加入到由信号产生的电荷中而导致的任何可能的精度劣化的处理。所累积的电荷是位于数据移位途中的单元中的电荷。应注意，因为可通过扫描操作而自动进行这种均衡，故无需在第二扫描操作及其后的扫描操作中再次进行这种均衡。
图4是根据本发明的实施方式的模拟扫描电路100的第一实施例的时序图。
在时刻T1，通过使时钟信号SAck和时钟信号SBck均变为高电平状态，在扩散层区域221～226中，电位VC1～VC6全部与均衡用电位Veq一致，以使得可移动电荷取初始值(Qeq)。这样，在该时刻，扫描输出信号Sout具有初始电压(Veq)。
在时刻T2，通过使时钟信号Lck变为高电平状态，将来自输入端子IN1～IN3的各个模拟信号分别提供给扩散层区域221、223和225，于是使电荷分别作为VC1～VC3而累积。在该时刻的扫描输出信号Sout具有与输入端子IN3的电位相同的电位。
在时刻T3，通过使时钟信号SAck变为低电平状态，并且通过使时钟信号SBck变为高电平状态，对所存储的电荷进行传送，即，使在栅极211与扩散层区域221之间、栅极213与扩散层区域223之间以及栅极215与扩散层区域225之间的电容器中存储的电荷传送至栅极212与扩散层区域222之间、栅极214与扩散层区域224之间以及栅极216与扩散层区域226之间的电容器中。经过这样的传送之后，在栅极211与扩散层区域221之间、栅极213与扩散层区域223之间以及栅极215与扩散层区域225之间的电容器中的可移动电荷取初始值(Qeq)。
在时刻T4，通过使时钟信号SAck变为高电平状态，并且通过使时钟信号SBck变为低电平状态，对所存储的电荷进行另一传送，即，使栅极212与扩散层区域222之间、栅极214与扩散层区域224之间以及栅极216与扩散层区域226之间的电容器中存储的电荷传送至栅极211与扩散层区域221之间、栅极213与扩散层区域223之间以及栅极215与扩散层区域225之间的电容器中。在该时刻的扫描输出信号Sout具有与在时刻T2的输入端子IN2的电位相同的电位。
类似地，在时刻T5，使时钟信号SAck变为低电平状态，并且使时钟信号SBck变为高电平状态。随后，在其后的时刻6，使时钟信号SAck变为高电平状态，并且使时钟信号SBck变为低电平状态。结果，在时刻T6的扫描输出信号Sout具有与在时刻T2的输入端子IN1的电位相同的电位。
在时刻T7及其后，重复在时刻T2及其后的操作。因此，在该第一实施例中的采样(载入)周期为5T，其中1T代表时钟信号SAck的半周期或时钟信号SBck的半周期。
这样，在本发明的实施方式的第一实施例中，响应于时钟信号Lck变为高电平状态而采集来自输入端子IN1～IN3的模拟信号。此后，通过交替地使时钟信号SAck和SBck的状态变为高电平而进行电荷的传送，从而可输出扫描输出信号Sout。
应注意，在实际使用的LSI中，因为用于监测的信号随机分散在LSI中，故如果将BBD单元全部集中地设置在LSI的一部分中，则需要从BBD单元的节点向BBD单元布线，从而导致芯片面积增大。考虑到这一点，优选地将BBD单元分散开，使得它们位于接近自身的节点处，并且将所述BBD单元布置为如同一笔画成的图形，以使布线的总长度最短。图5是图示根据本发明的实施方式的将BBD单元分散开的示例性布置的图。在该示例中，由于在一个BBD单元中的扩散层区域227通过信号线251而与在另一BBD单元中的扩散层区域228连接，于是即使BBD单元如此分散，仍可将所述BBD单元作为一条扫描路径来处理。
图6是根据本发明的实施方式的模拟扫描电路100的第二实施例的布局图。在第一实施例中，与输入端子IN1～IN3连接的各晶体管的栅极全部与公共的载入用时钟信号线130连接。然而，在该第二实施例中，与输入端子IN1～IN3连接的晶体管的栅极321～323各自与每个对应的控制信号线连接。这些各自的信号线分别连接于或门(OR gate)331～333的输出。
或门331～333是分别产生控制信号LCNT1～LCNT3与载入用时钟信号Lck的逻辑或(OR)运算的逻辑门。因此，即使当载入用时钟信号Lck不处于高电平状态时，只要控制信号LCNT1～LCNT3各自变为高电平状态，就从而能够从对应的输入端子IN1～IN3采集模拟信号。
图7是根据本发明的实施方式的模拟扫描电路100的第二实施例的时序图。假设在该第二实施例中，为仅从输入端子IN1采集模拟信号，而进行了固定的设置：LCNT1＝H、LCNT2＝L、LCNT3＝L且Lck＝L。
在时刻T1，当控制信号LCNT1变为高电平状态时，扩散层区域221开始从输入端子IN1接收模拟值。而且，当时钟信号SAck变为高电平状态时，并且当时钟信号SBck变为低电平状态时，对所存储的电荷进行传送，即，在栅极212与扩散层区域222之间以及栅极214与扩散层区域224之间的电容器中存储的电荷被传送至栅极213与扩散层区域223之间以及栅极215与扩散层区域225之间的电容器中。
在时刻T2，通过使时钟信号SAck变为低电平状态，并且通过使时钟信号SBck变为高电平状态，对所存储的电荷进行传送，即，在栅极211与扩散层区域221之间、栅极213与扩散层区域223之间以及栅极215与扩散层区域225之间的电容器中存储的电荷被传送至栅极212与扩散层区域222之间、栅极214与扩散层区域224之间以及栅极216与扩散层区域226之间的电容器中。换言之，来自输入端子IN1的模拟信号不仅被提供给扩散层区域221，还被提供给扩散层区域222，于是继续进行电荷的累积，直到时钟信号SBck再次变为低电平状态的时刻到来为止。
在时刻T3，通过使时钟信号SAck变为高电平状态，并且通过使时钟信号SBck变为低电平状态，对所存储的电荷进行传送，即，在栅极212与扩散层区域222之间以及栅极214与扩散层区域224之间的电容器中存储的电荷被传送至栅极213与扩散层区域223之间以及栅极215与扩散层区域225之间的电容器中。换言之，在时刻T2通过输入端子IN1而在栅极212与扩散层区域222之间所累积的电荷被传送至栅极213与扩散层区域223之间的电容器中。
在时刻T4，通过使时钟信号SAck变为低电平状态，并且使时钟信号SBck变为高电平状态，对所存储的电荷进行传送，即，在栅极211与扩散层区域221之间、栅极213与扩散层区域223之间以及栅极215与扩散层区域225之间的电容器中存储的电荷被传送至栅极212与扩散层区域222之间、栅极214与扩散层区域224之间以及栅极216与扩散层区域226之间的电容器中。换言之，来自输入端子IN1的模拟信号不仅被提供给扩散层区域221，还被提供给扩散层区域222，于是继续进行电荷的累积，直到时钟信号SBck再次变为低电平的时刻到来为止。而且，在时刻T2通过输入端子IN1而在栅极212与扩散层区域222之间所累积的电荷被传送至栅极214与扩散层区域224之间的电容器中。
在时刻T5，通过使时钟信号SAck变为高电平状态，并且使时钟信号SBck变为低电平状态，对所存储的电荷进行传送，即，在栅极212与扩散层区域222之间以及栅极214与扩散层区域224之间的电容器中存储的电荷被传送至栅极213与扩散层区域223之间以及栅极215与扩散层区域225之间的电容器中。换言之，在时刻T4在栅极212与扩散层区域222之间所累积的电荷被传送至栅极213与扩散层区域223之间的电容器中，并且在时刻T2在栅极212与扩散层区域222之间所累积的电荷被传送至栅极215与扩散层区域225之间的电容器中。结果，在时刻T5的扫描输出信号Sout具有与在时刻2的输入端子IN1的电位相同的电位。
在所述第二实施例中，在时刻T3及其后，重复在时刻T1及其后的操作。因此，在该第二实施例中的采样周期为2T，其中1T代表时钟信号SAck的半周期或时钟信号SBck的半周期。换言之，在第一实施例中，因为并行采集多个输入信号，故采样周期长。然而，如该第二实施例中所述，对每个输入信号个别地提供控制信号，从而可减小采样对象的数量。结果，可适当缩短采样周期。
图8是根据本发明的实施方式的模拟扫描电路100的第二实施例的详细时序图。图中图示了其中对输入端子In1提供正弦波的具体示例。
因为LCNT1总是处于高电平状态，故总是从输入端子IN1对扩散层区域221提供模拟信号。而且，在时钟信号SBck处于高电平状态的时段中，来自输入端子IN1的模拟信号还被提供给扩散层区域222。因此，在栅极212与扩散层区域222之间的电容器中累积电荷。此后，通过交替控制时钟信号SAck和SBck，可由左至右传送所累积的电荷。
图9是根据本发明的实施方式的模拟扫描电路100的第三实施例的概念图。而且，图10是根据本发明的实施方式的模拟扫描电路100的第三实施例的布局图。
在该第三实施例中，将来自扫描输入端子Sin的信号提供给扩散层区域220。结果，在栅极211与扩散层区域221之间的电容器中累积电荷。此后，通过交替控制时钟信号SAck和SBck，可由左至右传送所累积的电荷。
在所述第三实施例中，扩散层区域221、223和225分别与电荷电压转换放大器411～413连接。这些电荷电压转换放大器411～413每个都是如上所述的用于将所累积的电荷转换为电压的放大器。这种放大器的输出变为电压，并且阻抗不高。
电荷电压转换放大器411～413的输出分别由扩散层区域451～453施加至晶体管421～423。通过时钟信号线140，对晶体管421～423的栅极提供给输出用时钟信号Wck。当该时钟信号Wck处于高电平状态时，晶体管421～423置为导通状态，从而对分别由扩散层区域461～463以及电极471～473构成的电容器431～433进行充电。而且，当时钟信号Wck处于低电平状态时，晶体管421～423置为截止状态，于是保持作为充电结果的电压值。这样，晶体管421～423分别与电容器431～433一起构成采样保持电路。这种采样保持电路的输出端分别与放大器441～443连接，并且分别将输出提供给输出端子VOUT1～VOUT3。
图11是根据本发明的实施方式的模拟扫描电路100的第三实施例的时序图。
在时刻T1，通过使时钟信号SAck和时钟信号SBck变为高电平状态，扩散层区域221～226分别具有与均衡用电位Veq一致的电位VC1～VC6，于是可移动电荷取初始值(Qeq)。
在时刻T2，通过使时钟信号SAck变为高电平状态，并且使时钟信号SBck变为低电平状态，将来自扫描输入端子Sin的信号A1提供给扩散层区域221，于是将信号A1的电荷累积在扩散层区域221和栅极211(VC1)之间的电容器中。
在时刻T3，通过使时钟信号SAck变为低电平状态，并且使时钟信号SBck变为高电平状态，对所存储的电荷进行传送，即，在栅极211与扩散层区域221之间、栅极213与扩散层区域223之间以及栅极215与扩散层区域225之间的电容器中存储的电荷被传送至栅极212与扩散层区域222之间、栅极214与扩散层区域224之间以及栅极216与扩散层区域226之间的电容器中。换言之，在该时刻T3，在时刻T2累积于扩散层区域221与栅极211之间的电容器中的信号A1的电荷被传送至扩散层区域222与栅极212(VC2)之间的电容器中。
在时刻T4，通过使时钟信号SAck变为高电平状态，并且使时钟信号SBck变为低电平状态，将来自扫描输入端子Sin的信号B1提供给扩散层区域221，于是将信号B1的电荷累积在扩散层区域221与栅极211之间的电容器中。而且，对所存储的电荷进行传送，即，将栅极212与扩散层区域222之间以及栅极214与扩散层区域224之间的电容器中存储的电荷传送至栅极213与扩散层区域223之间以及栅极215与扩散层区域225之间的电容器中。换言之，在该时刻T4，将时刻T2中累积于扩散层区域221与栅极211之间的电容器中的信号A1的电荷传送至扩散层区域223与栅极213(VC3)之间的电容器中。
在时刻T5，通过使时钟信号SAck变为低电平状态，并且使时钟信号SBck变为高电平状态，对所存储的电荷进行传送，即，将栅极211与扩散层区域221之间、栅极213与扩散层区域223之间以及栅极215与扩散层区域225之间的电容器中存储的电荷传送至栅极212与扩散层区域222之间、栅极214与扩散层区域224之间以及栅极216与扩散层区域226之间的电容器中。换言之，在该时刻T5，将时刻T2中累积于扩散层区域221与栅极211之间的电容器中的信号A1的电荷传送至扩散层区域224与栅极214(VC4)之间的电容器中，并且在同一时刻，将时刻T4中累积于扩散层区域221与栅极211之间的电容器中的信号B1的电荷传送至扩散层区域222与栅极212(VC2)之间的电容器中。
在时刻T6，通过使时钟信号SAck变为高电平状态，并且使时钟信号SBck变为低电平状态，将来自扫描输入端子Sin的信号C1提供给扩散层区域221，于是将信号C1的电荷累积在扩散层区域221与栅极211之间的电容器中。而且，对所存储的电荷进行另一传送，即，在栅极212与扩散层区域222之间以及栅极214与扩散层区域224之间的电容器中存储的电荷被传送至栅极213与扩散层区域223之间以及栅极215与扩散层区域225之间的电容器中。换言之，在该时刻T6，意味着将时刻T2中累积于扩散层区域221与栅极211之间的电容器中的信号A1的电荷传送至扩散层区域225与栅极215(VC5)之间的电容器中，并且在同一时刻，将时刻T4中累积于扩散层区域221与栅极211之间的电容器中的信号B1的电荷传送至扩散层区域223与栅极213(VC3)之间的电容器中。
在该时刻T6，还通过使写出用时钟信号Wck变为高电平状态，分别对输出端子VOUT1～VOUT3提供模拟值C1、B1和A1。这些输出端子VOUT1～VOUT3每个都保持同一值，直到当通过采样保持电路再次将时钟信号Wck变为高电平状态的时刻T12的那一时刻为止。
在时刻T7及其后，以类似的方式重复所述操作。在此情况中，在该第三实施例中的输出周期为6T，其中1T代表时钟信号SAck的半周期或时钟信号SBck的半周期。
图12图示了根据本发明的实施方式的模拟扫描电路100的第三实施例中的扫描输入端子Sin的示例性信号。其中，VOUT1用的信号、VOUT2用的信号和VOUT3用的信号分别是从输出端子VOUT1～VOUT3输出的信号。VOUT1用的信号变成包括以采样顺序为序的A1、A2、A3等的信号序列。VOUT2用的信号变成包括以采样顺序为序的B1、B2、B3等的信号序列。VOUT3用的信号变成包括以采样顺序为序的C1、C2、C3等的信号序列。
扫描输入信号Sin是VOUT1用的信号、VOUT2用的信号和VOUT3用的信号的合成，并且是包括排序之后的A1、B1、C1、A2、B2、C2、A3、B3、C3等的信号序列。如此产生的扫描输入信号Sin变成如图所示的在每个点处出现变化的PAM信号。
图13是根据本发明的实施方式的模拟扫描电路100的第四实施例的布局图。在第三实施例中，与输出端子VOUT1～VOUT3连接的晶体管的栅极全部与公共的写出用时钟信号线140连接。然而，在该第四实施例中，在与输出端子VOUT1～VOUT3连接的晶体管中，所述晶体管的栅极491～493单独与每个对应的控制信号线连接。这些单独的信号线分别连接于与门481～483的输出。
与门481～483分别是产生写出用控制信号WCNT1～WCNT3和写出用时钟信号Wck的逻辑与(AND)运算的逻辑门。于是，在写出用时钟信号Wck变为高电平状态的时刻，通过使控制信号WCNT1～WCNT3各自变为高电平状态，可将模拟信号输出至对应的输出端子VOUT1～VOUT3。
图14是根据本发明的实施方式的模拟扫描电路100的第四实施例的时序图。假设在该第四实施例中，通过使控制信号WCNT1～WCNT3各自变为高电平状态，可将模拟信号输出至输出端子VOUT1～VOUT3。
在该例中，扫描输入信号Sin表现为模拟值，即时刻T1的B1、时刻T3的C1、时刻T5的B3、时刻T7的B4、时刻T9的A1、时刻T11的B6和时刻T13的C2。在时钟信号SAck变为高电平状态的时刻，将所述扫描输入信号Sin提供给栅极211与扩散层区域221之间的电容器，从而开始充电。此后，通过控制时钟信号SAck和SBck，可由左至右传送所累积的电荷。
在时刻T4，当时钟信号Wck变为高电平状态时，输出端子VOUT1～VOUT3全部变为高电平状态。结果，将模拟值C1提供给输出端子VOUT1、将模拟值B1提供给输出端子VOUT2并且将模拟值“0”提供给输出端子VOUT3。
在时刻T8，当时钟信号Wck变为高电平状态时，仅输出端子VOUT2变为高电平状态。结果，将模拟值B3提供给输出端子VOUT2，而余下的输出端子VOUT1和VOUT3的输出不变。
类似地，在时刻T10，当时钟信号Wck变为高电平状态时，仅输出端子VOUT2变为高电平状态。结果，将模拟值B4提供给输出端子VOUT2，而余下的输出端子VOUT1和VOUT3的输出不变。
此外，在时刻T14，当时钟信号Wck变为高电平状态时，输出端子VOUT1～VOUT3全部变为高电平状态。结果，将模拟值C2提供给输出端子VOUT1、将模拟值B6提供给输出端子VOUT2并且将模拟值A1提供给输出端子VOUT3。在此情况中，在该第四实施例中的输出周期为2T，其中1T代表时钟信号SAck的半周期或时钟信号SBck的半周期。
图15图示了来自根据本发明的实施方式的模拟扫描电路100的第四实施例中的扫描输入端子Sin的示例性信号。
扫描输入信号Sin包括输出至输出端子VOUT1～VOUT3的信号。此处，输出至输出端子VOUT1的信号是呈现缓慢变化的三角波，输出至输出端子VOUT2的信号是频率高的正弦波，并且输出至输出端子VOUT3的信号是频率稍高的二进制信号。
当假设如此设置信号时，通过降低高频信号的输出周期并提高低频信号的输出周期，可以实现单元的有效使用。根据上述第四实施例，可单独地控制输出端子，于是可基于信号特征而决定输出的出现次数。
图16是根据本发明的实施方式的模拟扫描电路100的第五实施例的概念图。而且，图17是根据本发明的实施方式的模拟扫描电路100的第五实施例的布局图。在该第五实施例中，扩散层区域221与晶体管301连接，扩散层区域223与电荷电压转换放大器412连接，并且扩散层区域225与晶体管303连接。而且，扩散层区域225与电荷电压转换放大器401连接，并且将该电荷电压转换放大器401的输出提供给扫描输出端子Sout。
晶体管301的一端与输入端子IN1连接，并且晶体管303的一端与输入端子IN3连接。晶体管301的栅极以及晶体管303的栅极都与载入用时钟信号线130连接。对该时钟信号线130提供载入用时钟信号Lck。作为响应，当时钟信号Lck处于高电平状态时，晶体管301和303都置为导通状态，并且将来自输入端子IN1和IN3的模拟信号分别提供给扩散层区域221和225。通过如此提供模拟信号，对在栅极211与扩散层区域221之间以及栅极215与扩散层区域225之间的电容器进行充电。此后，当时钟信号Lck变为低电平状态时，晶体管301和303置为截止状态，从而停止充电。
电荷电压转换放大器412的输出通过扩散层区域452而施加至晶体管422。输出用时钟信号Wck通过时钟信号线140而提供至晶体管422的栅极。当该时钟信号Wck处于高电平状态时，晶体管422置为导通状态，从而对由扩散层区域462与电极472构成的电容器432进行充电。而且，当时钟信号Wck处于低电平状态时，晶体管422置为截止状态，从而保持作为充电结果的电压值。这样，晶体管422和电容器432构成采样保持电路。该采样保持电路的输出端与放大器442连接，并且将放大器442的输出提供给输出端子VOUT2。
换言之，该第五实施例为图3的第一实施例和图10的第三实施例的同时实施。因此，第五实施例的操作同样是第一实施例和第三实施例的组合。
图18是根据本发明的实施方式的模拟扫描电路100的第五实施例的时序图。在该第五实施例中，在时钟信号Lck变为高电平状态的时刻，从每个输入端子IN1和IN3提供模拟信号，并且开始对在栅极211与扩散层区域221之间以及栅极215与扩散层区域225之间的电容器进行充电。而且，在时钟信号SAck变为高电平状态的时刻，从扫描输入端子Sin提供模拟信号，并且开始对在栅极211与扩散层区域221之间的电容器进行充电。此后，通过控制时钟信号SAck和SBck，可由左至右传送所累积的电荷。
此外，在时钟信号Wck变为高电平状态的时刻，对输出端子VOUT2提供与在栅极213与扩散层区域223之间的电容器中所累积的电荷相对应的电位。
在该第五实施例中，采样周期和输出周期都为5T，其中1T代表时钟信号SAck的半周期或时钟信号SBck的半周期。
应注意，因为对根据本发明的实施方式的BBD的操作是通过传送电荷而传送模拟信号的，故可能出现由于传送期间电荷的泄漏而引起的电荷量的衰减。由于该信号是通过扫描输入端子Sin而从外部提供的已知信号，因此可通过读取该信号的电压而校正电荷的任何变化量。例如，已知在时刻T9的扫描输出端子Sout的信号B1是在时刻T14的扫描输出端子Sout的信号B2。因此，可使用这些信号作为对变化量的所述校正的基础，从而可实现电压调整。而且，当模拟扫描电路100处于故障状况时，对于模拟扫描电路100的测试用途，可使用该扫描输出端子Sout的输出。
图19是根据本发明的实施方式的模拟扫描电路100的第六实施例的布局图。在该第六实施例中，扩散层区域221、223和225各连接于晶体管301～303中的任一个以及电荷电压转换放大器411～413中的任一个。
换言之，该第六实施例是图6的第二实施例和图13的第四实施例的同时实施。这样，第六实施例的操作也是第二实施例和第四实施例的组合。此处应注意，在图6的第二实施例中，时钟信号Lck与控制信号LCNT1～LCNT3进行逻辑或运算。然而，在该第六实施例中，与门381～383负责在时钟信号Lck与控制信号LCNT1～LCNT3之间进行逻辑与运算。它们的基本操作彼此类似，例如，为仅选择IN1而不选择IN2和IN3，可使时钟信号Lck和控制信号LCNT1都变为高电平状态，并使控制信号LCNT2和LCNT3都变为低电平状态。
应注意，在该第六实施例中，作为所述单元的一般性配置而将所述单元每个都与输入和输出连接，但是在每个单元中，一次操作只能实现输入或输出之一。
图20是根据本发明的实施方式的模拟扫描电路100的第七实施例的布局图。不同于第六实施例，在该第七实施例中，扫描输入端子与数模(数字至模拟)转换器209连接，并且扫描输出端子与模数(模拟至数字)转换器409连接。这样的配置可使来自LSI测试器的数字信号通过数模转换器209而输入，并且可通过模数转换器409而对LSI测试器输出数字信号。
对于模拟LSI的测定，通常LSI测试器施加模拟值电压，并且读取模拟值电压。然而，由于这种LSI测试器以高速产生模拟信号，故一般来说这种LSI测试器不适用于所述测定。另一方面，只要能处理数字信号，则可通过以高速产生数字信号而将LSI测试器用于所述测定。特别是对于从LSI读出的内部信号的读取、排序以及滤波或信号处理，通过将内部信号采集为数字数据，易于进行所述处理。因此，这就是在该第七实施例中另外设置数模转换器209和模数转换器409的原因。
这样的数模转换器209和模数转换器409可根据需要而恰当地使用，并且可设置在LSI的内部或可设置在LSI外部。当将数模转换器209和模数转换器409设置在LSI内部时，该技术称作BIST(内建自测，Built-inSelf-Test)，并且具有转换速度和抗噪声方面的优点，不过具有导致芯片面积增加的缺点。另一方面，当将数模转换器209和模数转换器409设置在LSI外部时，该技术被称作BOST(外建自测，Built-out Self-Test)，并且具有与BIST的优缺点相反的优点和缺点。对这两种技术均可应用本发明。通过如此设置数模转换器209和模数转换器409，可以以类似于处理数字数据的方式来处理模拟信号。而且，这可使所生成的LSI尤其与数字模拟LSI更加兼容。
应注意，在上述实施例中，例示了通过BBD实现模拟值的传送功能的情况。本发明当然不限于此，并且例如可通过CCD(电荷耦合器件)实现所述功能。
图21是根据本发明的实施方式的模拟扫描电路100的第八实施例的布局图。该第八实施例是通过CCD以实现模拟值的传送功能的例子。CCD由在硅基板上的氧化膜上设置的两层多晶硅电极构成。对于这样的CCD，可通过对电极施加电压而使一个耗尽层连接于其邻近的另一耗尽层，从而通过击穿而传送邻近的电容器的电荷。
在所述的第八实施例中，例示了具有三相时钟的CCD，其中，电极611～619每个都与三个时钟信号线631～633中的任一个连接。而且，类似于图3的第一实施例，电极611、614和617每个都连接于其栅极与载入用时钟信号线670相连接的晶体管。在所述晶体管中，余下的端子分别连接于输入端子IN1～IN3。此处注意，这些晶体管分别由成对的扩散层区域651～653和扩散层区域661～663(对应于它们的源极和漏极)以及时钟信号线670(对应于所述晶体管的栅极)构成。
而且，电极619通过扩散层区域664而与电荷电压转换放大器680和晶体管640连接。扫描输出信号Sout经由扩散层区域664而由电荷电压转换放大器680输出至扫描输出端子。而且，晶体管640的栅极与均衡驱动端子Teq连接，并且晶体管640的余下的端子与均衡用端子Veq连接。通过使均衡驱动端子Teq变为高电平状态，经由扩散层区域664而进行均衡化。
当时钟信号线670变为高电平状态时，将来自每个输入端子IN1～IN3的模拟信号提供给位于电极611、614和617下面的电荷累积区域(耗尽层)，从而累积电荷。作为响应，时钟信号线631～633依次将三相时钟信号SAck、SBck和SCck变为高电平状态，于是由左至右传送电荷。在将如此传送的电荷依次输入至电荷电压转换放大器680之后，所述电荷被转换为电压，并且随后作为扫描输出信号Sout而输出至扫描输出端子。
这样，CCD具有不同于BBD的电荷传送机制，但是CCD的基本操作类似于BBD的基本操作。应注意，在第八实施例中，虽然例示的是具有三相时钟的CCD，然而也可使用具有例如两相及四相时钟等任何其它多相时钟的CCD。所述具有两相或四相时钟的CCD的配置例如可参照Kazuya YONEMOTO著的《Basics and Applications of CCD/CMOS ImageSensors》(CCD/CMOS图像传感器基础与应用)(CQ Publishing Co.，Ltd)。
下面说明本发明的实施方式的具体的示例性应用。
图22是图示使用根据本发明的实施方式的模拟扫描电路的IIR滤波器的示例性配置的图。IIR(无限冲激响应)滤波器是系统中的冲激响应序列数目无限的滤波器(无限冲激响应滤波器)。该IIR滤波器通常作为数字滤波器实施，并且如果这样，则每个部件都以数字电路配置。另一方面，根据本发明的实施方式，每个部件以模拟电路如下实施。
根据本发明的实施方式的IIR滤波器构造为包括模拟加法器810和模拟加法器850、模拟乘法器831～849以及模拟同步电路821～829。模拟加法器810是用于对输入的模拟信号X(t)与模拟乘法器831～839的输出进行相加的加法器。模拟加法器850是用于对模拟乘法器840～849的输出进行相加的加法器。模拟乘法器831～839各为分别将模拟同步电路821～829的输出与常数a1～an-1相乘的乘法器。模拟乘法器840～849各为分别将模拟加法器810的输出以及模拟同步电路821～829的输出与常数b0～bn-1相乘的乘法器。模拟同步电路821～829各为将模拟加法器810的输出延迟达采样时间的延迟单元。这种模拟同步电路821～829每个都可由根据本发明的实施方式的模拟扫描电路来实现。
换言之，在根据本发明的实施方式的IIR滤波器中，模拟同步电路821～829每个都由模拟扫描电路来实现，于是所产生的滤波器变得能够整体地处理模拟信号。这样，相比于现有的数字滤波器，可减少部件数，从而可降低功耗及成本。而且，因为可以使用数字滤波器的设计方法，故与现有的模拟滤波器相比，不再需要调整滤波器频率特性，从而可以不依赖LCR元件而决定频率特性。
应注意，在本例中描述了使用根据本发明的实施方式的模拟扫描电路的IIR滤波器的示例性配置。或者，本发明的模拟扫描电路可类似地应用于FIR滤波器。FIR滤波器(有限冲激响应滤波器)是系统中的冲激响应序列在有限长时间内收敛至0的滤波器(有限冲激响应滤波器)。
图23是将根据本发明的实施方式的模拟扫描电路用于同步控制模拟电路的示例性情况的图。在本例中，在LSI900中的电路910和电路920之间设有模拟扫描电路950，并且在电路920和电路930之间设有模拟扫描电路960。模拟扫描电路950和960每个都可包括多个模拟触发器(AFF)951和961，每个模拟触发器951或961具有一个位。通过这样的配置，在模拟扫描电路950中一次使电路910的输出量同步，并随后将所述输出量输入至电路920。同样，在模拟扫描电路960中一次使电路920的输出量同步，并随后将所述输出量输入至电路930。
模拟扫描电路950和模拟扫描电路960通过扫描链959连接在一起，并且形成一条扫描路径。而且，模拟扫描电路950的一个扫描输入端子与数模转换器940连接，并且模拟扫描电路960的一个扫描输出端子与模数转换器970连接。这样，形成了与LSI测试器的数字信号接口。换言之，在任意同步化时刻中，可读出来自电路910或电路920的模拟信号，并且可设定期望输入至电路920或电路930中的模拟信号。在模拟扫描电路950和模拟扫描电路960中存储的值每个都是模拟值，从而可实现用于模拟信号的扫描路径。
应注意，这样的扫描路径不仅可用于LSI自身的验证，甚至在将该扫描路径作为设备并入后仍然可用。在作为设备并入后，该扫描路径可以例如用于例行维护、用于对发生故障时的分析进行日志清除、或用于在所述情况(将任何期望的值嵌入任何期望的位置以在任意时钟后从该位置采集输出数据等，或用于日志清除)中的验证等的步进与清除或用于执行测试程序。
图24是将根据本发明的实施方式的模拟扫描电路用于同步控制模拟电路的示例性情况的布局图。在该例中，作为模拟触发器(AFF)(对应于一个模拟信号的单元)，图中图示了栅极218和219以及扩散层区域228和229。将SAck通过时钟信号线121提供给栅极218，而将SBck通过时钟信号线122提供给栅极219。而且，从移入端子Sin对位于栅极218下方的扩散层区域227提供给信号。此后，从扩散层区域229通过移出端子Sout输出移出信号。在该配置中，进行的操作在概念上类似于数字电路中具有扫描功能的主从式1位触发器的操作。在此情况中，认为扩散层区域228的电位Vb(i)对应于主侧锁存器的输出，且认为扩散层区域229的电位Vc(i)对应于从侧锁存器的输出。此处注意，这种模拟触发器当然是扫描路径的一部分。
扩散层区域228与晶体管309连接，晶体管309的栅极与信号线130连接。该晶体管309的余下的端子与输入端子IN(i)连接。扩散层区域229与电荷电压转换放大器419连接。该电荷电压转换放大器419与晶体管429连接，晶体管429的栅极与信号线140连接。该晶体管429的余下的端子与电容器439以及放大器449连接。晶体管429和电容器439构成采样保持电路。
应注意，栅极218和扩散层区域228各为权利要求书中所要求保护的输入模拟值保持装置的例子。而且，栅极219和扩散层区域229各为权利要求书中所要求保护的输出模拟值保持装置的例子。而且，晶体管309是权利要求书中所要求保护的输入装置或者第一输入装置或第二输入装置的例子，而且，栅极218和扩散层区域227各为权利要求书中所要求保护的输入装置或者第一输入装置或第二输入装置的例子。而且，晶体管429是权利要求书中所要求保护的输出装置的例子。
图25是将根据本发明的实施方式的模拟扫描电路用于同步控制模拟电路的示例性情况的时序图。对第i级的模拟触发器设置下标“(i)”，并且对第(i+1)级模拟触发器设置下标“(i+1)”。
在时刻T1，通过使时钟信号SAck和SBck都变为高电平状态，在扩散层区域228和229(Vb(i)、Vc(i)、Vb(i+1)、Vc(i+1))中，可移动电荷取初始值(Qeq)。
在时刻T2，通过使时钟信号Lck变为高电平状态，将输入至输入端子IN(i)的模拟信号“a”提供给栅极218和扩散层区域228之间的电容器中，从而累积电荷(Vb(i))。
在时刻T3，通过使时钟信号SBck变为高电平状态，将栅极218和扩散层区域228之间的电容器中累积的电荷“a”传送至栅极219和扩散层区域229之间的电容器中(Vc(i))。同样在该时刻，通过使写出用时钟信号Wck变为高电平状态，将传送至栅极219和扩散层区域229之间的电容器中的对应于电荷“a”的电位输出至输出端子VOUT(i)。
基于从第i级模拟触发器(例如图23中的模拟扫描电路950)的输出端子VOUT(i)输出的信号的电位，操作后级电路(例如图23中的电路920)。在图25中，对该后级电路中产生的每个信号都用撇号标记。例如，由后级的电路对时刻T3从输出端子VOUT(i)输出的信号“a”进行处理，并且将结果作为信号“a’”输入至第(i+1)级模拟触发器的输入端子IN(i+1)。
在时刻T4，通过使时钟信号Lck变为高电平状态，将输入至第i级的IN(i)的信号“b”提供给Vb(i)，从而累积电荷。类似地，将输入至第(i+1)级的IN(i+1)的信号“a’”提供给Vb(i+1)，从而累积电荷。
而且，在时刻T5，通过使时钟信号SBck变为高电平状态，将Vb(i)中累积的电荷“b”传送至Vc(i)，并且将Vb(i+1)中累积的电荷“a’”传送至Vc(i+1)。在该时刻，还通过使写出用时钟信号Wck变为高电平状态，将对应于传送至Vc(i)的电荷“b”的电位输出至输出端子VOUT(i)，并且将对应于传送至Vc(i+1)的电荷“a’”的电位输出至输出端子VOUT(i+1)。
此后，以类似的方式重复这样的操作。在此情况中，采样周期和输出周期都是2T，其中1T代表时钟信号SBck的半周期。换言之，通过在时钟信号Lck和时钟信号Wck之间设定半周期的时滞，可以使模拟扫描电路在从前级模拟电路接收到模拟信号之后一次建立同步，随后将模拟信号提供给后级的模拟电路。
图26是图示使用根据本发明的实施方式的模拟扫描电路的示例性的LSI之间的传送的图。在该实施例中，描述了当将模拟信号从LSI-A701传送至LSI-B702时的示例性配置。
LSI-A701配置为包括各在接收数字信号后进行移位操作的移位电路710-0～710-3以及各将数字信号转换为模拟信号的模拟转换电路720-0～720-3。该LSI-A701中设有三个移位电路和三个模拟电路，假设通过三个模拟信号线709-0～709-2与LSI-B702建立连接，但当然不限于此。将每个移位电路710-0～710-3称作移位电路710。而且，将每个模拟转换电路720-0～720-3称作模拟转换电路720。
LSI-B702配置为包括各将模拟信号转换为数字信号的数字转换电路730-0～730-3以及各从多个数字信号中依次选择一个数字信号的选择电路740-0～740-3。同样，该LSI-B702中设有三个移位电路和三个模拟电路，假设通过三个模拟信号线709-0～709-2与LSI-A701建立连接，但当然不限于此。将每个数字转换电路730-0～730-3称作数字转换电路730。而且，将每个选择电路740-0～740-3称作选择电路740。
图27是图示根据本发明的实施方式的移位电路710的示例性配置的图。该移位电路710配置为包括串联到一起的触发器电路711～713。这些触发器电路711～713各是用于保持和输出任何输入数字信号的电路。
第一级的触发器电路713的数据输入端子Di连接于移位电路710的数据输入端子Di。同样，第一级的触发器电路713的数据输出端子Dt连接于第二级的触发器电路712的数据输入端子Di。第二级的触发器电路712的数据输出端子Dt连接于第三级的触发器电路711的数据输入端子Di。触发器电路711～713的各数据输出端子Dt分别连接于移位电路710的数据输出端子Dt(0)～Dt(2)。
第一级的触发器电路713的扫描输入端子Sin连接于移位电路710的扫描输入端子DSi。而且，第一级的触发器电路713的扫描输出端子Sout连接于第二级的触发器电路712的扫描输入端子Sin。第二级的触发器电路712的扫描输出端子Sout连接于第三级的触发器电路711的扫描输入端子Sin。第三级的触发器电路711的扫描输出端子Sout连接于移位电路710的扫描输出端子DSt。
触发器电路711～713的各数据时钟端子Dc全部连接于移位电路710的数据时钟端子Dc。而且，触发器电路711～713的各扫描时钟端子DSc全部连接于移位电路710的扫描时钟端子DSc。
此处注意，移位电路710是权利要求书中要求保护的输出数字值输出装置、特定输出数字值移位装置或输出接口电路的例子。而且，触发器电路711～713每个都是权利要求书中要求保护的输出数字值输出装置或特定输出数字值保持装置的例子。
图28是图示根据本发明的实施方式的触发器电路711的示例性配置的图。虽然此处描述的是触发器电路711的示例性配置，但是余下的触发器电路712和713每个都可具有与之类似的配置。触发器电路711配置为包括与门511～514、521～524以及531～534。
与门511～514每个都用于基于来自数据时钟端子Dc的输入和来自扫描时钟端子DSc的输入而产生时钟信号。当扫描模式端子Sm处于高电平状态时，将数据时钟提供给与门521，而当扫描模式端子Sm处于低电平状态时，将扫描时钟提供给与门522。而且，与门514将数据时钟的反相信号SBck或扫描时钟的反相信号SBck提供给与门531。换言之，与门514是在本发明的第一数据处理器中的控制装置的例子，并且是在本发明的第二数据处理器中的传送触发信号供应装置的例子。
与门521～524各是对应于触发器中的主侧锁存器的与门。当数据时钟或扫描时钟处于高电平状态时，采集来自数据输入端子Di的数据或来自扫描输入端子Sin的扫描数据，而当数据时钟或扫描时钟处于低电平状态时，保持与门524的输出Bi。
与门531～534各是对应于触发器中的从侧锁存器的与门。当来自与门514的时钟SBck保持在高电平状态时，与门531采集与门524的输出Bi。当来自与门514的时钟SBck的反相信号保持在高电平状态时，与门532采集与门534的输出Sout。与门533的输出连接于数据输出端子Dt。与门534的输出连接于扫描输出端子Sout。应注意，在该例中，数据输出端子Dt呈现与扫描输出端子Sout的值相同的值。
图29是图示根据本发明的实施方式的触发器电路711的示例性操作时序的图。
首先，在时刻T1～T6，假设扫描模式端子Sm取处于低电平状态的值，即假设扫描模式端子Sm处于通常的数据移位模式。在此情况中，根据数据时钟端子Dc的时钟而输入来自数据输入端子Di的输入信号。例如，在时刻T1的前一半，将时刻T1输入的信号“a”采集至主侧锁存器中，而随后在时刻T1的后一半，将时刻T1输入的信号“a”采集至从侧锁存器中。
另一方面，在时刻T11～T16，假设扫描模式端子Sm取处于高电平状态的值，即假设扫描模式端子Sm处于扫描模式。在此情况中，根据扫描时钟端子DSc的时钟而输入来自扫描输入端子Sin的扫描输入信号。例如，在时刻T11的前一半，将时刻T11输入的信号“a”采集至主侧锁存器中，而随后在时刻T11的后一半，将时刻T11输入的信号“a”采集至从侧锁存器中。
在该例中，为易于理解逻辑电路，以逻辑门的图示说明了在每个输入状态(Sm、Dc或DSc)下的输入端子(Di和Sin)和输出端子(Dt和Sout)之间的关系。然而，可通过例如三态缓冲型电路、TTL电路或者MOS晶体管和/或任何其它晶体管的任意组合的电路等可进行所谓的触发器操作的任何逻辑等效电路(可进行如图29所示的操作的电路)来实施实际使用的电路。此处注意，类似于图26和图27，为简洁起见，以下的图中省略了扫描模式端子Sm、数据时钟端子Dc、扫描时钟端子Sc等。而且，关于扫描模式端子Sm、数据时钟端子Dc、扫描时钟端子Sc等在LSI中的分配，一个组件不必限于一个输入，只要所述分配可实现逻辑等效操作，则可有类似的应用。
图30是图示根据本发明的实施方式的模拟转换电路720的示例性配置的图。该模拟转换电路720配置为包括触发器电路721～723、数模(数字至模拟)转换电路724和模拟触发器725。
触发器电路721～723每个都是可用于保持和输出任何输入数字信号的电路，并且配置为类似于参照图28所述的触发器电路711。触发器电路721的数据输入端子Di连接于模拟转换电路720的数据输入端子Di(0)。触发器电路722的数据输入端子Di连接于模拟转换电路720的数据输入端子Di(1)。触发器电路723的数据输入端子Di连接于模拟转换电路720的数据输入端子Di(2)。此处注意，移位电路710的数据输出端子Dt(0)～Dt(2)分别通过信号线D1S(00)～D1S(02)而连接于模拟转换电路720的数据输入端子Di(0)～Di(2)。
第一级的触发器电路723的扫描输入端子Sin连接于模拟转换电路720的扫描输入端子DSi。第一级的触发器电路723的扫描输出端子Sout连接于第二级的触发器电路722的扫描输入端子Sin。第二级的触发器电路722的扫描输出端子Sout连接于第三级的触发器电路721的扫描输入端子Sin。第三级的触发器电路721的扫描输出端子Sout连接于模拟转换电路720的扫描输出端子DSt。
触发器电路721～723的各数据时钟端子Dc全部连接于模拟转换电路720的数据时钟端子Dc。而且，触发器电路721～723的各扫描时钟端子Sc全部连接于模拟转换电路720的扫描时钟端子DSc。
应注意，来自每个触发器电路721～723的数据输出端子Dt的信号通过信号线Dt(0)～Dt(2)提供给数模转换电路724。这些信号线Dt(0)～Dt(2)的数据在后述的时序图中被称作D2(0)～D2(2)。
数模转换电路724用于将来自触发器电路721～723的各数据输出端子Dt的总计三个位转换为8值模拟信号，以便通过一根信号线输出。将所述数模转换电路724的输出提供给模拟触发器725，并且将所述输出通过放大器726提供给模拟信号观测端子Ait。
模拟触发器725是保持由数模转换电路724所提供的模拟值的触发器。模拟触发器725的基本配置类似于参照图24所述的配置。模拟触发器725的数据输入端子Ai连接于数模转换电路724的输出端子。模拟触发器725的数据输出端子At连接于模拟转换电路720的数据输出端子At。模拟触发器725的扫描输入端子ASin连接于模拟转换电路720的扫描输入端子ASi。模拟触发器725的扫描输出端子ASout连接于模拟转换电路720的扫描输出端子ASt。
模拟触发器725的数据时钟端子Ac连接于模拟转换电路720的模拟数据时钟端子Ac。而且，模拟触发器725的扫描时钟端子Sc连接于模拟转换电路720的模拟扫描时钟端子ASc。模拟触发器725根据数据时钟端子Ac的时钟而保持来自数据输入端子Ai的数据信号，并且将数据信号输出至数据输出端子At。而且，模拟触发器725根据扫描时钟端子Sc的时钟而保持来自扫描输入端子ASin的扫描数据信号，并且将扫描数据信号输出至扫描输出端子ASout。
关于模拟触发器725，通过与触发器电路711中的与门511～514的配置相类似的配置，从由模拟数据时钟端子Ac提供的时钟以及由模拟扫描时钟端子ASc提供的时钟产生时钟SBck。可使用与SBck相同的信号作为写出用时钟Wck。而且，可使用SBck的反相信号作为载入用时钟Lck。
将模拟转换电路720如此提供的模拟信号从LSI-A701传送至LSI-B702。
应注意，触发器电路721～723每个都是权利要求书中要求保护的输出数字值输出装置或公共输出数字值保持装置的例子。而且，数模转换电路724是权利要求书中要求保护的输出模拟值输出装置的例子。而且，模拟触发器725是权利要求书中要求保护的输出模拟触发器的例子。而且，模拟转换电路720是权利要求书中要求保护的输出接口电路的例子。
图31是图示根据本发明的实施方式的数字转换电路730的示例性配置的图。该数字转换电路730配置为包括模拟触发器731、模数(模拟至数字)转换电路732和触发器电路733～735。
模拟触发器731是用于保持由LSI-A701提供的模拟值的触发器。模拟触发器731的基本配置类似于模拟触发器725的基本配置。模拟触发器731的数据输入端子Ai连接于数字转换电路730的数据输入端子Ai。模拟触发器731的数据输出端子At连接于模数转换电路732的输入端子。模拟触发器731的扫描输入端子ASin连接于数字转换电路730的扫描输入端子ASi。模拟触发器731的扫描输出端子ASout连接于数字转换电路730的扫描输出端子ASt。
模拟触发器731的数据时钟端子Ac连接于数字转换电路730的模拟数据时钟端子Ac。而且，模拟触发器731的扫描时钟端子Sc连接于数字转换电路730的模拟扫描时钟端子ASc。模拟触发器731根据数据时钟端子Ac的时钟而保持来自数据输入端子Ai的数据信号，并且将该数据信号输出至数据输出端子At。从该模拟触发器731的数据输出端子输出的数据在后面描述的时序图中称作A3。而且，模拟触发器731根据扫描时钟端子Sc的时钟而保持来自扫描输入端子ASin的扫描数据信号，并且将该扫描数据信号输出至扫描输出端子ASout。
模数转换电路732用于量化来自模拟触发器731的模拟信号以转换为3位数字信号。在该模数转换电路732中，将各输出端子Di(0)～Di(2)提供给触发器电路733～735。
触发器电路733～735每个都是用于保持和输出任何输入数字信号的电路，并且每个都配置为类似于参照图28所述的触发器电路711。触发器电路733的数据输入端子Di连接于模数转换电路732的输出端子Di(0)。触发器电路734的数据输入端子Di连接于模数转换电路732的输出端子Di(1)。触发器电路735的数据输入端子Di连接于模数转换电路732的输出端子Di(2)。触发器电路733～735的各数据输出端子Dt分别连接于数字转换电路730的数据输出端子Dt(0)～Dt(2)。
第一级的触发器电路735的扫描输入端子Sin连接于数字转换电路730的扫描输入端子DSi。第一级的触发器电路735的扫描输出端子Sout连接于第二级的触发器电路734的扫描输入端子Sin。第二级的触发器电路734的扫描输出端子Sout连接于第三级的触发器电路733的扫描输入端子Sin。第三级的触发器电路733的扫描输出端子Sout连接于数字转换电路730的扫描输出端子DSt。
触发器电路733～735的各数据时钟端子Dc全部连接于数字转换电路730的数据时钟端子Dc。而且，触发器电路733～735的各扫描时钟端子Sc全部连接于数字转换电路730的扫描时钟端子DSc。
应注意，模拟触发器731是权利要求书中要求保护的输入模拟触发器的例子。而且，模数转换电路732是权利要求书中要求保护的输入数字值输入装置或输入数字值输出装置的例子。而且，触发器电路733～735每个都是权利要求书中要求保护的输入数字值输入装置或公共输入数字值保持装置的例子。而且，数字转换电路730是权利要求书中要求保护的输入接口电路的例子。
图32是图示根据本发明的实施方式的选择电路740的示例性配置的图。该选择电路740配置为包括选择器741和触发器电路742。
选择器741用于依次选择由选择电路740的数据输入端子Di(0)～Di(2)输入的信号。通过这种选择器741，可基于时钟而将由数据输入端子Di(0)～Di(2)输入的信号提供给触发器电路742。
触发器电路742是用于保持和输出任何输入数字信号的电路，并且配置为类似于参照图28所述的触发器电路711。
触发器电路742的数据输入端子Di连接于选择器741的输出端子。触发器电路742的数据输出端子Dt连接于选择电路740的数据输出端子Dt。触发器电路742的扫描输入端子Sin连接于选择电路740的扫描输入端子DSi。触发器电路742的扫描输出端子Sout连接于选择电路740的扫描输出端子DSt。触发器电路742的数据时钟端子Dc连接于选择电路740的数据时钟端子Dc。触发器电路742的扫描时钟端子Sc连接于选择电路740的扫描时钟端子DSc。
此处注意，选择器741是权利要求书中要求保护的输入数字值输入装置或特定输入数字值选择装置的例子。而且，触发器电路742是权利要求书中要求保护的输入数字值输入装置或特定输入数字值保持装置的例子。而且，选择电路740是权利要求书中要求保护的输入接口电路的例子。
图33是使用根据本发明的实施方式的模拟扫描电路的LSI之间的传送(图26)的示例性时序图。在该例中，例示了其中将用于处理数字信号的内部时钟与用于传送模拟信号的时钟之间的速度比设定为3∶1的情况。换言之，用于传送模拟信号的时钟速度为用于处理数字信号的时钟速度的三分之一(三倍周期)。
基于数据时钟，对移位电路710-0的数据输入端子D1(0)提供数据信号，比如在时刻T1提供信号“a”、在时刻T2提供信号“b”以及在时刻T3提供信号“c”。移位电路710-0中的触发器电路711～713将作为结果的数据移位(参照图27)。例如依次将信号“a”在时刻T2输出至信号线D1S(02)、在时刻T3输出至信号线D1S(01)并且在时刻T4输出至信号线D1S(00)。类似地，将信号“b”和“c”每个都以一个数据时钟的时滞依次输出。
在模拟转换电路720-0中，通过对触发器电路721～723的各数据时钟端子Dc提供的模拟时钟，在时刻T5将信号“a”～“c”从触发器电路721～723中输出(参照图30)。应注意，因为对模拟转换电路720的数据时钟端子Dc分配了与模拟数据时钟端子Ac的信号相同的信号，故可将这些端子合并为单个端子，并将来自相同输入端子的信号分配给所述单个端子。将信号“a”～“c”(D2(00)～D2(02))各通过数模转换电路724而转换为模拟信号“A”，并且从时刻T8开始，从信号线709-0输出转换结果。该信号线709-0具有一根线的数据宽度，然而由于传送的是模拟值，因此可表示多值。在该例中，3位信号“a”～“c”通过一根模拟信号线(A2(0))传送。
在数字转换电路730-0中，通过设有模拟时钟的模拟触发器731(参照图31)，由模拟触发器731保持来自模拟转换电路720-0的模拟信号，随后，从时刻T11开始输出该模拟信号(A3(0))。模数转换电路732将该模拟信号“A”转换为数字信号“a”～“c”。转换结果保持在触发器电路733～735中，随后，从时刻T14开始输出所述转换结果(D3(00)～D3(02))。同样，这些触发器电路733～735每个都设有模拟时钟。此处，因为对数据时钟端子Dc分配了与模拟数据时钟端子Ac的信号相同的信号，因此如同模拟转换电路720，在数字转换电路730中，可将这些端子合并为单个端子，并且将来自相同输入端子的信号分配给所述单个端子。
在选择电路740-0中，通过对触发器电路742提供数据时钟(参照图32)，基于数据时钟而输出数据信号(D4(0))。在该实施例中，在时刻T15输出信号“a”，在时刻T16输出信号“b”，并且在时刻T17输出信号“c”。
在该实施例中，将与模拟时钟同步的三个数字信号D2(00)～D2(02)通过信号线709-0而作为同样与模拟时钟同步的一个模拟信号A2(0)进行传送。换言之，根据本发明的实施方式，只要时钟速度保持相同，则可减少数据传送所需的信号线数目。
在该例中，还以用于LSI-A701和LSI-B702内部的数据(D1(0)和D4(0))的时钟的三分之一的速度，在LSI-A701和LSI-B702之间进行传送(A2(0)和A3(0))。假设数字数据时钟为1T以作为基准，则在该例中，意味着以3T的吞吐量和3T的周转时间进行传送。换言之，根据本发明的实施方式，可以以低于初始时钟速度的速度来进行数据传送。因此，可提高数据传送的可靠性。而且，因为在数据传送期间不再需要触发器，因此可以更灵活地进行电路配置，并且可减小电路规模。
应注意，此处例示了以3T的吞吐量和3T的周转时间对模拟值进行简单传送的例子。作为替代，只要能在3T内完成所述处理，可在模拟转换电路720和数字转换电路730之间设置任何其它模拟电路。如图34(a)所示，例如，可在LSI-A701和LSI-B702之间设有模拟电路751。或者，如图34(b)所示，可在LSI-A701内部设有模拟电路752。或者，如图34(c)所示，可在LSI-B702内部设有模拟电路753。这些是如上所述的在数据传送期间不需要触发器而以低速进行数据传送的附加效果。
在本发明的实施方式中，通过一根信号线，将k＝3位的数字值作为包括n＝8个离散值的m＝8个值中的对应模拟值而传送(传送：输出；接收：输入)。然而，如果有m＞8的分辨率(例如m＝9)，则可通过在可表示的多个值(例如9个值)中实施n个值(例如“0”～“7”的8个值)的对应而进行分配，于是m≥n是可以的。而且，在通常可由k＝3位表示的从“0”到“7”的8个值中，当存在因逻辑结构而不能出现的任何值时，所使用的模拟信号可为用于表示n≤7个离散值(分辨率为7以上)的信号。因逻辑结构而不能存在的任何值例如为模数是7的“7”。
下述的是使用根据本发明的实施方式的模拟扫描电路的模拟数字扫描路径的实施例。
图35是图示根据本发明的实施方式的扫描路径用数模转换器的实施例的图。在该实施例中，假设通过使用参照图30所述的模拟转换电路720，建立了从数字电路791的扫描输出端子DSt至模拟电路792的扫描输入端子ASi的连接。
数字电路791的扫描输出端子DSt通过信号线DAin连接于模拟转换电路720的扫描输入端子DSi。模拟电路792的扫描输入端子ASi通过信号线DAout连接于模拟转换电路720的扫描输出端子ASt。因为未使用任何其它的数据输入/输出端子和扫描输入/输出端子，故将各所述输入端子设为“0”。
而且，在模拟转换电路720中，将数据时钟端子Dc设为“0”。而且，在模拟转换电路720中，对扫描时钟端子DSc提供用于内部数据的数据时钟Dsck。而且，在模拟转换电路720中，对模拟时钟端子Ac提供给用于模拟信号的模拟时钟Asck。而且，在模拟转换电路720中，将模拟扫描时钟端子ASc设为“0”。
图36是图示根据本发明的实施方式的扫描路径用数模转换器的示例性时序图的图。
使在时刻T1由数字电路791通过信号线DAin而提供的信号“a”与数据时钟Dsck同步，随后，保持在模拟转换电路720的触发器电路723中。随后，在时刻T2，将信号“a”从触发器电路723中输出，并随后保持在触发器电路722中。随后，在时刻T3，将信号“a”从触发器电路722中输出，保持在触发器电路721中，并随后在时刻T4从触发器电路721中输出。类似地，以一个数据时钟的时滞依次输出信号“b”和信号“c”。
在时刻T4，在数模转换电路724中将信号“a”～“c”各转换为模拟信号“A”。随后，在时刻T5，与模拟时钟Asck同步，从模拟触发器725中输出模拟信号“A”。
通过如此使用模拟转换电路720，可将数字扫描信号转换为模拟扫描信号。因此，数字信号和模拟信号可在一个单独的扫描路径上共存。
应注意，在该实施例中，描述了模拟电路792的扫描输入端子ASi与模拟转换电路720的扫描输出端子ASt连接的例子。作为替代，与模拟转换电路720的数据输出端子At连接可得到同样的结果。而且，如后所述，将模拟转换电路720的模拟信号观测端子Ait连接于模拟转换电路720的扫描输入端子ASi可得到同样的结果。
图37是图示根据本发明的实施方式的扫描路径用数模转换器的另一实施例的图。在该实施例中，不同于图35，模拟转换电路720的扫描输入端子ASi与模拟信号观测端子Ait连接。而且，模拟转换电路720的模拟时钟端子Ac设为“0”，并且将用于模拟信号的模拟时钟Asck输入至模拟扫描时钟端子ASc。这样，通过模拟信号观测端子Ait的输出的反馈，可对模拟转换电路720中的模拟触发器725的扫描路径进行直接输入。
图38是图示根据本发明的实施方式的扫描路径用模数转换器的实施例的图。在该实施例中，假设使用参照图31所述的数字转换电路730，并且使用参照图32所述的选择电路740，从模拟电路793的扫描输出端子ASt至数字电路794的扫描输入端子DSi建立连接。
模拟电路793的扫描输出端子ASt通过信号线ADin连接于数字转换电路730的扫描输入端子DSi。数字电路794的扫描输入端子DSi通过信号线ADout连接于选择电路740的扫描输出端子DSt。数字转换电路730的数据输出端子Dt(0)～Dt(2)分别连接于选择电路740的数据输入端子Di(0)～Di(2)。未使用任何其它的数据输入/输出端子和扫描输入/输出端子，于是将各所述输入端子设为“0”。
而且，在数字转换电路730中，将模拟时钟端子Ac和扫描时钟端子DSc各设为“0”。而且，在数字转换电路730中，对模拟扫描时钟端子ASc和数据时钟端子Dc各提供用于模拟信号的模拟时钟Asck。在选择电路740中，对数据时钟端子Dc提供用于内部数据的数据时钟Dsck。而且，在选择电路740中，将扫描时钟端子DSc设为“0”。
图39是根据本发明的实施方式的扫描路径用模数转换器的示例性时序图。
在时刻T1，使由模拟电路793通过信号线ADin提供的模拟信号“A”与模拟时钟Asck同步，随后，将模拟信号“A”保持在数字转换电路730的模拟触发器电路731中。该模拟信号“A”表示作为数字信号“a”～“c”的信号的模拟值。模拟触发器电路731从时刻T5开始输出模拟信号“A”。
模拟信号“A”由数字转换电路730中的模数转换电路732转换为数字信号“a”～“c”，并且转换结果保持在触发器电路733～735中。触发器电路733～735各从时刻T8开始与模拟时钟Asck同步地输出数字信号“a”～“c”。
选择电路740的触发器电路742与数据时钟Ssck同步地依次保持信号“a”～“c”。以此方式，从时刻T9开始，依次输出信号“a”～“c”。
这样，通过使用数字转换电路730和选择电路740，可将模拟扫描信号转换为数字扫描信号。以此方式，单个扫描路径既可承载数字信号又可承载模拟信号。
应当注意，本发明的实施方式仅为实现本发明的例子，并且如上所述，其与权利要求书中的本发明的具体主题存在对应关系。然而，本发明不局限于所述实施方式，并且应当理解，在不脱离本发明的范围的情况下，可作出很多其他修改和变化。
而且，可将根据本发明的实施方式所描述的处理过程理解为包括所述的一系列过程的方法，或者理解为通过计算机执行这样一系列过程的程序以及用于存储该程序的记录媒体。所述记录媒体例如CD(光盘)、MD(微型磁盘)、DVD(数字多用光盘)、存储器卡和蓝光光盘(Blu-rayDisc(注册商标))。

Claims (22)

1.一种接口电路，其包括：
输出数字值输出装置，其输出k位(这里，k为2以上的整数)输出数字值；
输出模拟值输出装置，其输出一个输出模拟值，该一个输出模拟值与包括n个(这里，n是满足“3≤n≤2k”的整数)离散值的m个(这里，m是n以上的整数)值中的所述k位输出数字值相对应；以及
输出模拟触发器，其基于公共触发信号而保持和输出所述输出模拟值。
2.如权利要求1所述的接口电路，其中，所述输出数字值输出装置包括基于所述公共触发信号而保持和输出所述k位输出数字值的公共输出数字值保持装置。
3.如权利要求2所述的接口电路，其中，所述输出数字值输出装置还包括：
k个特定输出数字值保持装置，其中每个所述特定输出数字值保持装置基于专用于控制所述输出数字值的输出触发信号而保持和输出1位输出数字值；和
特定输出数字值移位装置，其基于所述输出触发信号，通过使用所述k个特定输出数字值保持装置中第i处(这里，i是满足“1≤i≤(k-1)”的任意整数)的任何特定输出数字值保持装置的输出作为第i+1处的任何特定输出数字值保持装置的输入，而将所述k个特定输出数字值保持装置所保持的所述输出数字值移位；并且
所述公共输出数字值保持装置基于所述公共触发信号而输入来自所述k个特定输出数字值保持装置的总计k位所述输出数字值，并作为所述k位输出数字值而保持和输出。
4.如权利要求3所述的接口电路，其中，所述公共触发信号的周期为所述输出触发信号的周期的k倍。
5.如权利要求1所述的接口电路，其中，所述输出模拟触发器通过在形成于半导体基板上的扩散层区域中累积电荷而保持模拟值。
6.如权利要求1所述的接口电路，其中，所述输出模拟触发器通过在产生于半导体基板上的耗尽层区域中累积电荷而保持模拟值。
7.一种接口电路，其包括：
输入模拟触发器，其基于公共触发信号而输入和保持输入模拟值，该输入模拟值用于表示包括n个(这里，n为满足“3≤n≤2k”的整数，并且k为2以上的整数)离散值的m个(这里，m为n以上的整数)值中的任一值；和
输入数字值输入装置，其输入和保持对应于所述输入模拟值的k位输入数字值。
8.如权利要求7所述的接口电路，其中，所述输入数字值输入装置包括：
输入数字值输出装置，其输出对应于所述输入模拟值的k位输入数字值；和
公共输入数字值保持装置，其基于所述公共触发信号而保持所述k位输入数字值。
9.如权利要求8所述的接口电路，其中，所述输入数字值输入装置还包括：
特定输入数字值保持装置，其基于专用于控制所述输入数字值的输入触发信号而输入和保持1位输入数字值；和
特定输入数字值选择装置，其基于所述输入触发信号，依次选择由所述公共输入数字值保持装置所保持的所述k位中的1位输入数字值，并且提供所选择的值作为所述特定输入数字值保持装置的输入。
10.如权利要求9所述的接口电路，其中，所述公共触发信号的周期为所述输入触发信号的周期的k倍。
11.如权利要求7所述的接口电路，其中，所述输入模拟触发器通过在形成于半导体基板上的扩散层区域中累积电荷而保持模拟值。
12.如权利要求7所述的接口电路，其中，所述输入模拟触发器通过在产生于半导体基板上的耗尽层区域中累积电荷而保持模拟值。
13.一种数据处理器，其包括：
输出接口电路，其基于公共触发信号而将k位(这里，k为2以上的整数)输出数字值输出为包括n个(这里，n为满足“3≤n≤2k”的整数)离散值的m个(这里，m为n以上的整数)值中的对应的一个输出模拟值；
输入接口电路，其基于所述公共触发信号而输入所述输出模拟值以作为输入模拟值，并且输入对应的k位输入数字值；和
控制装置，其对所述公共触发信号向所述输出接口电路和所述输入接口电路的供应进行控制。
14.一种模拟触发器，其包括：
输入模拟值保持装置，其保持输入模拟值；和
输出模拟值保持装置，其基于传送触发信号而传送由所述输入模拟值保持装置保持的所述输入模拟值，并且保持所述输入模拟值以作为输出模拟值。
15.如权利要求14所述的模拟触发器，其中，所述输入模拟值用于表示包括n个(这里，n为3以上的整数)离散值的m个(这里，m为n以上的整数)值中的任一值。
16.如权利要求14或15所述的模拟触发器，其中，所述输入模拟值保持装置包括基于输入触发信号而输入所述输入模拟值的输入装置。
17.如权利要求16所述的模拟触发器，其中，所述输入装置包括：
第一输入装置，其基于第一触发信号而输入第一模拟值以作为所述输入模拟值；和
第二输入装置，其基于第二触发信号而输入第二模拟值以作为所述输入模拟值。
18.如权利要求17所述的模拟触发器，其中，所述第一触发信号或所述第二触发信号是用于扫描操作命令的输入触发信号。
19.如权利要求14所述的模拟触发器，还包括基于输出触发信号而输出由所述输出模拟值保持装置保持的所述输出模拟值的输出装置。
20.如权利要求14所述的模拟触发器，其中，所述输入模拟值保持装置和所述输出模拟值保持装置的至少一个通过在形成于半导体基板上的扩散层区域中累积电荷而保持模拟值。
21.如权利要求14所述的模拟触发器，其中，所述输入模拟值保持装置和所述输出模拟值保持装置的至少一个通过在产生于半导体基板上的耗尽层区域中累积电荷而保持模拟值。
22.一种数据处理器，其包括：
多个模拟触发器，其中的每个模拟触发器用于输入、保持和输出表示任意模拟值的任意模拟数据；和
控制装置，其控制所述多个模拟触发器的操作时序，其中，
所述多个模拟触发器的每一个包括：
输入模拟值保持装置，其保持输入模拟值；和
输出模拟值保持装置，其基于传送触发信号而输入由所述输入模拟值保持装置保持的所述输入模拟值，并且保持所输入的输入模拟值以作为输出模拟值；并且
所述控制装置包括传送触发信号供应装置，该传送触发信号供应装置将同一传送触发信号提供给所述多个模拟触发器。
CN2009801490132A 2008-10-14 2009-10-09 接口电路、模拟触发器和数据处理器 Pending CN102239672A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2008265622A JP2010098384A (ja) 2008-10-14 2008-10-14 インターフェース回路およびデータ処理装置
JP2008-265623 2008-10-14
JP2008265623A JP2010096546A (ja) 2008-10-14 2008-10-14 アナログフリップフロップおよびデータ処理装置
JP2008-265622 2008-10-14
PCT/JP2009/067609 WO2010044375A1 (ja) 2008-10-14 2009-10-09 インターフェース回路、アナログフリップフロップおよびデータ処理装置

Publications (1)

Publication Number Publication Date
CN102239672A true CN102239672A (zh) 2011-11-09

Family

ID=42106538

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801490132A Pending CN102239672A (zh) 2008-10-14 2009-10-09 接口电路、模拟触发器和数据处理器

Country Status (6)

Country Link
US (1) US8461871B2 (zh)
EP (1) EP2339804A4 (zh)
KR (1) KR20110069052A (zh)
CN (1) CN102239672A (zh)
TW (1) TW201021414A (zh)
WO (1) WO2010044375A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9606182B2 (en) 2014-06-16 2017-03-28 Samsung Electronics Co., Ltd. System on chip
CN108055025B (zh) * 2017-11-08 2021-11-05 武汉航空仪表有限责任公司 一种模拟式电子延时控制电路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50114908A (zh) 1974-02-18 1975-09-09
JPS6192078A (ja) 1984-10-12 1986-05-10 Hitachi Ltd 固体撮像素子
JPS62257238A (ja) 1986-04-30 1987-11-09 Fujitsu Ltd デ−タ並列伝送方式
JPH05307367A (ja) 1992-04-06 1993-11-19 Nec Corp 液晶表示回路
US5369357A (en) 1992-06-18 1994-11-29 Eastman Kodak Company CCD imager with test structure
JPH0655773A (ja) 1992-08-04 1994-03-01 Minolta Camera Co Ltd 固体走査型プリントヘッド
JPH07209381A (ja) 1993-12-10 1995-08-11 Internatl Business Mach Corp <Ibm> 回路ネットワークにおけるバウンダリ・スキャン検査システム及び方法
US5760725A (en) * 1995-03-29 1998-06-02 Kawasaki Steel Corporation Current cell type digital-analog converter
JPH11112483A (ja) 1997-10-08 1999-04-23 Nec Eng Ltd データ転送システム
TW495616B (en) 1999-04-06 2002-07-21 Advantest Corp Test device and method for electrically testing electronic device
US20030043926A1 (en) 2001-08-31 2003-03-06 Fujitsu Limited Circuit and method for generating a timing signal, and signal transmission system performing for high-speed signal transmission and reception between LSIs
JP2003078511A (ja) 2001-08-31 2003-03-14 Fujitsu Ltd 信号伝送システム
US6788240B2 (en) * 2002-05-15 2004-09-07 Justin Reyneri Single-chip massively parallel analog-to-digital conversion
US7532147B2 (en) * 2007-01-24 2009-05-12 Panasonic Corporation Analog voltage latch

Also Published As

Publication number Publication date
KR20110069052A (ko) 2011-06-22
EP2339804A4 (en) 2013-04-24
US8461871B2 (en) 2013-06-11
WO2010044375A1 (ja) 2010-04-22
US20110204920A1 (en) 2011-08-25
TW201021414A (en) 2010-06-01
EP2339804A1 (en) 2011-06-29

Similar Documents

Publication Publication Date Title
JPH07191095A (ja) タイミング・アナライザ
WO2006081131A1 (en) Sample and hold apparatus
JP2003218687A5 (zh)
CN102239672A (zh) 接口电路、模拟触发器和数据处理器
JPS61250899A (ja) 電荷転送装置
CN101903784A (zh) 模拟扫描电路、模拟触发器和数据处理设备
CN101572538A (zh) 半导体装置
CN105203946A (zh) 一种嵌入式芯核测试壳装置及其设计方法
CN108362990A (zh) 片内高速信号抖动测试电路及方法
US7373570B2 (en) LSI device having scan separators provided in number reduced from signal lines of combinatorial circuits
JP5099119B2 (ja) デバイス間接続試験回路生成方法、生成装置、および生成プログラム
JP5130905B2 (ja) アナログスキャン回路およびデータ処理装置
JPH11150880A (ja) 組み電池の電圧検出装置
JPS6032919B2 (ja) 信号波形検出素子
Zhang et al. 48-channel coincidence counting system for multiphoton experiment
JP2010098384A (ja) インターフェース回路およびデータ処理装置
JP2010096546A (ja) アナログフリップフロップおよびデータ処理装置
TWI603621B (zh) 光電轉換裝置及影像感測器
US5963161A (en) Iterative mapped analog-to-digital converter
CN117980753A (zh) 测试电路、集成电路、电子设备、测试电路的生成方法
Brogna et al. The n-XYTER reference manual
CN114513652A (zh) Cmos图像传感器电参数测试方法及测试装置
JP2010085230A (ja) アナログディジタル混在集積回路装置
JP2003115332A (ja) 組み電池の電圧検出装置
CN102522959A (zh) 基于pxi总线的电荷放大装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20111109