TW201021414A - Interface circuit, analog flip-flop, and data processor - Google Patents

Description

201021414 六、發明說明： 【發明所屬之技術領域】 本發明係有關於資料處理裝置，尤其是有關於在LSI 間、埠間、裝置（單元）間等進行傳輸的介面電路，以及 特別有關於，將電路內的類比資料的瞬時値保持成爲類比 • 値，或是，將所保持的類比値當成電路內之類比資料而進 - 行供給的類比正反器。 【先前技術】 近年來，隨著半導體技術及電路技術的進步，LSI內 - 或埠內的時脈速度朝向高速化一途邁進。如此，當時脈速 胃 度高速化時，LSI間、埠間、裝置（單元）間等之介面， 會成爲瓶頸。在數位訊號的資料收送訊之際，也必須要有 延遲的最小化補償，必須要調整以使資料是在比時脈期間 還短的期間內被傳輸。 〇 爲了對應此種時脈速度的高速化，而提出了例如自動 補正纜線延遲或位元間失真的技術（例如參照專利文獻1 • 0^0 另一方面’於目前的數位LSI中，其試驗手法係有很 大的技術革新’爲了進行其晶片的試驗所需之試驗電路或 試驗所需的訊號列亦即測試波形，係甚至可以自動產生。 亦即’數位LSI係用來處理「〇」及「1」的2値訊號處理 ’相較於類比LSI，試驗較爲容易，或藉由限定於單一縮 退故障就可簡化故障模型，因此可用掃描路徑測試等之手 -5- 201021414 法來自動化。 此處，所謂掃描路徑測試，係設置將正反器彼此作序 列性連結的路徑（掃描路徑），透過該掃描路徑而使正反 器中保持任意的値，或是，透過掃描路徑而將正反器中所 保持任意的値予以讀出，藉此以調查電路的狀態的一種手 法。於該掃描路徑測試中，係使通常被使用的所有正反器 _ ，於測試模式中被序列性連接，使得對所有的正反器，可 · 從外部設定任意的資料（控制性的改善）。然後，接下來 @ 切換成通常模式而對LSI內部的組合閘極，施加從外部設 定的正反器之資料後，藉由加入1個時脈，將這些閘極的 輸出擷取至相同的正反器。最後，又於測試模式中進行掃 - 描輸出（觀測性的改善），藉由對LSI的外部輸出內部閘 _ 極的訊號，以判定閘極輸出是正常還是異常。該動作係被 重複直到達成所望之故障槪括率。如此，爲了進行數位 LSI的試驗，而使用掃描路徑測試的例子，係廣爲人知（ 例如參照專利文獻2。）《 φ 〔先前技術文獻〕 _ 〔專利文獻〕 - 〔專利文獻1〕日本特開平1 1-1 12483號公報（圖1 ) 〔專利文獻2〕日本專利第25 5052 1號公報（圖5) 【發明內容】 然而’在專利文獻1中所揭露的先前技術中，必須要 預先送出相位/同步調整用的測試波形，因此操作較爲繁 -6- 201021414 雜。爲了避免此種調整，也可考慮將介面中的時脈速度降 低’但恐怕會導致傳輸速度的降低。爲了使時脈速度低速 化而維持傳輸速度，係考慮增設訊號線的條數而作平行傳 輸，但訊號線的增大，在構裝上有可能無法容許。 另一方面，關於類比LSI的試驗手法，由於類比LSI ' 是操作著連續性的類比値，因此處理繁雜，現階段並無充 - 分檢測故障的演算法，自動化的進程遲緩。在類比訊號處 φ 理中，一般而言係不使用正反器，而對LSI施加交流或直 流的類比訊號。例如，對放大器或濾波器等LSI，直接施 加各種位準或頻率的訊號，就可比較簡單地進行控制。亦 - 即，在類比LSI中，節點的電位等被劃一決定的電路較多 ^ ，控制性較佳的情況較多。另一方面，例如，若想定在 LSI的內部存在有濾波器，則濾波器的輸入係如前述，可 較簡單地施加所望之訊號，因此其輸出係被輸入至下個訊 號處理電路。此時，爲了觀測濾波器的輸出，就必須要內 φ 藏有特殊的試驗電路。亦即，在類比LSI中，一般而言觀 ' 測性較差。 - 因此，於類比LSI中，內部訊號或電位的掌握，在改 善觀測性這點上，是有用的。又，控制性的更加提升，對 於試驗的效率化而言是有用的。 因此，於L SI間、埠間、裝置（單元）間等之介面中 ，可提升每1條訊號線之資料傳輸效率的介面電路及資料 處理裝置的實現，是備受期望。又’使得類比LSI的資料 路徑或是掃描路徑的同步化成爲可能的類比正反器及資料 201021414 處理裝置的實現，也是備受期望。 本發明的第1介面電路係具備：輸出數位値輸出手段 ，係將k位元（k係2以上之整數）份的輸出數位値，加 以輸出；和輸出類比値輸出手段，係將含有η個（n係「3

SnS (2的k次方）」的整數）離散値的m個（m係η 以上之整數）之値當中’對應於上記k位元之輸出數位値 · 的1個輸出類比値，加以輸出；和輸出類比正反器，係基 - 於共通觸發訊號，而將上記輸出類比値加以保持而輸出。 ❿ 藉此’在輸出目標之電路等，基於共通觸發訊號來進行輸 入’藉由該共通觸發訊號的控制，可使類比値之輸出與輸 入同步化。此時’將k位元之數位値藉由通訊或介面而直 · 接加以輸出及輸入，因而需要至少k條訊號線數（例如腳 位數、配線數、纜線條數等）：相對於此，藉由該k位元 之數位値所對應的1個類比値來進行通訊（或介面），就 可用1條之訊號線數即可解決，因此可降低腳位數、配線 數、纜線條數等。例如，在可判別n= ( 2的k次方）之離 @ 散値的精度的範圍內，可藉由1條訊號線（亦即Ι/k的訊 ^ 號線數）來傳輸。又，藉由這些，可降低介面所需要的領 - 域或通訊距離，因此可謀求裝置的小型化或處理的高速化 〇 又，於該第1介面電路中，亦可爲，上記輸出數位値 輸出手段，係具有共通輸出數位値保持手段，係基於上記 共通觸發訊號而將上記k位元之輸出數位値加以保持而輸 出。藉此，可使得從k位元之輸出數位値的保持時序，至 -8 - 201021414 對應之1個輸出類比値的輸出時序爲止，藉由共通觸發訊 號的控制，就可共通被同步化。又，藉由基於輸出目標之 電路等中的共通觸發訊號而進行輸入，可使包含類比値之 輸入爲止的全體，都被同步化。 又，於該第1介面電路中，亦可爲，上記輸出數位値 - 輸出手段，係更具有：k個固有輸出數位値保持手段，係 . 基於上記輸出數位値的控制中所固有的輸出觸發訊號，而 φ 分別將1位元之輸出數位値加以保持而輸出；和固有輸出 數位値平移手段，係將上記k個當中的第i個（i係滿足 「l‘i$(k-l)」之任意整數）固有輸出數位値保持手段的 . 輸出，當作第i + Ι個固有輸出數位値保持手段的輸入，將 _ 被上記k個固有輸出數位値保持手段所保持的輸出數位値 ，基於上記輸出觸發訊號而予以平移；上記共通輸出數位 値保持手段，係基於上記共通觸發訊號，而將從上記k個 各固有輸出數位値保持手段所輸出的總計k位元之輸出數 ❹ 位値，加以輸入，當作上記k位元之輸出數位値而加以保 - 持而輸出。藉此，可以至少k個輸出觸發訊號份的週期， 來輸出k位元之輸出數位値。 又，於該第1介面電路中，亦可爲，上記共通觸發訊 號之週期是上記輸出觸發訊號之週期的k倍。藉此，就可 使從基於共通觸發訊號而被控制的k位元之輸出數位値的 輸出’到對應之1個輸出類比値輸出爲止的處理，甚至是 包含以輸出目標之電路等中的共通觸發訊號爲基礎的類比 値之輸入（通訊、介面）爲止之全體，都能配合輸出觸發 -9 - 201021414 訊號之週期的k倍之如此緩慢的週期而被同步化。因此， 當輸出觸發訊號的週期較短時’換言之，從高速動作的數 位電路所輸出的數位値，進行輸出時候，仍可不降低通量 ，可花費k倍的如此充分之時間，進行例如LSI間、埠間 、單元間等的長距離傳輸處理。 又，於該第1介面電路中，亦可爲，上記輸出類比正 — 反器，係藉由在已被形成於半導體基體上的擴散層領域中 - ，累積電荷，以將類比値加以保持。例如，作爲電荷傳輸 @ 元件，係可使用 BBD ( Bucket Brigade Device/Bucket Bridge Device ) 。 又，於該第1介面電路中，亦可爲，上記輸出類比正 . 反器，係藉由在半導體基體上所生成的空泛層領域中，累 _ 積電荷，以將類比値加以保持。例如，作爲電荷傳輸元件 ，係可使用 CCD ( Charge Coupled Device)。 又，本發明的第2介面電路係具備：輸入類比正反器 ，係將含有η個（η係滿足「3$η$ (2的k次方）」的 @ 整數，k係2以上的整數）離散値的111個（！11係η以上之 — 整數）之値當中的任一値加以表示的輸入類比値，基於共 通觸發訊號而加以輸入而保持；和輸入數位値輸入手段， 係將對應於輸入類比値的k位元份的輸入數位値，輸入至 內部而加以保持。藉此，在輸出來源之電路等，基於共通 觸發訊號來進行輸出，藉由該共通觸發訊號的控制，可使 通訊或介面中的類比値之輸出與輸入同步化。又，此時， 相對於在k位元之數位値的通訊（或介面）中需要至少k -10- 201021414 條訊號線數，藉由該k位元之數位値所對應的1個類比値 來進行通訊（或介面），用1條之訊號線數即可，因此， 可降低腳位數、配線數、纜線條數等。例如，在可判別 n= (2的k次方）之離散値的精度的範圍內，可.藉由丨條 訊號線（亦即Ι/k的訊號線數）來傳輸。又，藉由這些， •可降低介面所需要的領域或通訊距離，因此可謀求裝置的 - 小型化或處理的高速化。 φ 又，於該第2介面電路中，亦可爲，上記輸入數位値 輸入手段，係具有：輸入數位値輸出手段，係將對應於上 記輸入類比値的k位元份的輸入數位値，加以輸出；和共 - 通輸入數位値保持手段，係基於上記共通觸發訊號，而將 上記k位元之輸入數位値，加以保持。藉此，可使從1個 輸入類比値之輸入時序，到對應之k位元之輸入數位値的 保持時序爲止，都藉由共通觸發訊號之控制而共通地同步 化，甚至，藉由以輸出來源之電路等中的共通觸發訊號爲 基礎的輸出，可使包含類比値之輸出入的全體都被同步化 〇 ^ 又，於該第2介面電路中，亦可爲，上記輸入數位値 輸入手段，係更具有：固有輸入數位値保持手段，係基於 上記輸入數位値的控制中所固有的輸入觸發訊號，而將1 位元之輸入數位値加以輸入而保持；和固有輸入數位値選 擇手段，係將上記共通輸入數位値保持手段所保持的上記 k位元當中的1位元之輸入數位値，基於上記輸入觸發訊 號而加以依序選擇，當作上記固有輸入數位値保持手段的 -11 - 201021414 輸入而進行供給。藉此，可以至少k個輸入觸發訊號份的 週期’來輸入k位元之輸入數位値。 又’於該第2介面電路中，亦可爲，上記共通觸發訊 號之週期是上記輸入觸發訊號之週期的k倍。藉此，從基 於共通觸發訊號而被控制的1個輸入類比値的輸入，至k 位元之輸入數位値的保持爲止的處理，甚至，包含以輸出 - 來源之電路等中的共通觸發訊號爲基礎的類比値之輸出（ - 通訊、介面）爲止之全體，都能配合輸入觸發訊號之週期 @ 的k倍之如此緩慢的週期而被同步化。因此，當輸入觸發 訊號的週期較短時，換言之，被輸入至高速動作的數位電 路的數位値，進行輸入等時候，仍可不降低通量，可花費 - k倍的如此充分之時間，進行例如LSI間、埠間、單元間 等的長距離傳輸處理。

又，於該第2介面電路中，亦可爲，上記輸入類比正 反器，係藉由在已被形成於半導體基體上的擴散層領域中 ，累積電荷，以將類比値加以保持。例如，作爲電荷傳輸 G 元件，係可使用 BBD ( Bucket Brigade Device/Bucket Bridge Device)。 — 又，於該第2介面電路中，亦可爲，上記輸入類比正 反器，係藉由在半導體基體上所生成的空泛層領域中，累 積電荷，以將類比値加以保持。例如’作爲電荷傳輸元件 ，係可使用 CCD ( Charge Coupled Device) ◦ 又，本發明的第1資料處理裝置係具備：輸出介面電 路，係基於共通觸發訊號，而將k位元（k係2以上之整 -12- 201021414 數）份的輸出數位値，當作是含有η個（η係滿足「3Sn $ (2的k次方）」的整數）離散値的m個（m係η以上 之整數）之値當中的對應之1個輸出類比値而加以輸出； 和輸入介面電路，係基於上記共通觸發訊號，而將上記輸 出類比値當作輸入類比値而加以輸入，將對應的k位元份 * 之輸入數位値，輸入至內部；和控制手段，係控制著上記 - 共通觸發訊號對上記輸出介面電路及上記輸入介面電路之 φ 供給。藉此，就可藉由共通觸發訊號的控制，使類比値的 輸出與輸入（通訊、介面）同步化。又，此時，若將k位 元之數位値直接進行通訊（或介面），則就需要至少k條 - 訊號線數（例如腳位數、配線數、纜線條數等），相對於 _ 此，若以所對應的1個類比値來進行通訊（或介面），則 用1條之訊號線數即可，因此，可降低腳位數、配線數、 纜線條數等。例如，在可判別n= ( 2的k次方）之離散値 的精度的範圍內，可藉由1條訊號線（亦即1 /k的訊號線 φ 數）來傳輸。又，藉由這些，可降低介面所需要的領域或 ' 通訊距離，因此可謀求裝置的小型化或處理的高速化。 • 又，本發明的類比正反器，係具備：輸入類比値保持 手段，係將輸入類比値加以保持；和輸出類比値保持手段 ，係將上記輸入類比値保持手段所保持的上記輸入類比値 ，基於傳輸觸發訊號而加以傳輸，並當成輸出類比値而加 以保持。藉此，就可將各類比正反器中的輸出類比値的保 持時序，藉由傳輸觸發訊號的控制而被同步化。 又，於該類比正反器中，亦可爲，上記輸入類比値， -13- 201021414 係表示含有η個（η係3以上的整數）離散値的！1!個（m 係η以上之整數）之値當中的任一値。藉此，在可辨認m 個離散値的精度範圍內，就可容許類比資料之波形的變形 或雜訊的附加等，可容許波形的整形或再生等。 又’於該類比正反器中，亦可爲，上記輸入類比値保 持手段，係具有輸入手段，其係基於輸入觸發訊號，而將 - 上記輸入類比値加以輸入。藉此，就可像是主從式的數位 - 正反器那樣’藉由2個觸發訊號（例如同一訊號的正負觸 發訊號等）來控制之。 又’於該類比正反器中，亦可爲，上記輸入手段，係 具有：第1輸入手段，係基於第1觸發訊號而將第1類比 - 値當作上記輸入類比値而加以輸入；和第2輸入手段，係 _ 基於第2觸發訊號而將第2類比値當作上記輸入類比値而 加以輸入。藉此，基於輸入觸發訊號的施加之控制，可使 輸入類比値被選擇性地輸入及保持。 又，於該類比正反器中，亦可爲，上記第1及第2觸 @ 發訊號之一方，係爲用來指示掃描動作所需的輸入觸發訊 _ 號。藉此，將相鄰之類比正反器的輸出類比値，當作對應 · 之（第1或第2)輸入類比値而連接，以實現具有可用另 —輸入觸發訊號作通常輸入之掃描機能的正反器。 又，於該類比正反器中，亦可爲，更具有：輸出手段 ，係將上記輸出類比値保持手段所保持的上記輸出類比値 ，基於輸出觸發訊號而加以輸出。藉此，就可基於輸出觸 發訊號的控制，來控制輸出時序。 -14- 201021414 又，於該類比正反器中’亦可爲，上記輸入類比値保 持手段及上記輸出類比値保持手段之至少一方，是藉由在 被形成於半導體基體上的擴散層領域中，累積電荷，以將 類比値加以保持。例如’作爲電荷傳輸元件，係可使用 BBD ( Bucket Brigade Device/Bucket Bridge Device)。 - 又，於該類比正反器中’亦可爲，上記輸入類比値保 - 持手段及上記輸出類比値保持手段之至少一方，是藉由半 φ 導體基體上所生成的空泛層領域中，累積電荷，以將類比 値加以保持。例如，作爲電荷傳輸元件，係可使用C C D ( Charge Coupled Device) 。 - 又，本發明的第2資料處理裝置係具備：複數類比正 反器，係可將任意類比値加以表示的任意類比資料分別加 以輸入而保持而輸出；和控制手段，係控制著這些複數類 比正反器的動作時序；上記複數類比正反器之每一者，係 具有：輸入類比値保持手段，係將輸入類比値加以保持； φ 和輸出類比値保持手段，係將上記輸入類比値保持手段所 ' 保持的上記輸入類比値，基於傳輸觸發訊號而加以輸入， - 並當成輸出類比値而加以保持：上記控制手段，係具有： 傳輸觸發訊號供給手段，係對上記複數類比正反器，供給 相同的上記傳輸觸發訊號。藉此，藉由傳輸觸發訊號的控 制，可使複數之各類比正反器的輸出類比値的保持時序， 被同步化。 如以上說明，若依據本發明的第1及第2介面電路及 第1資料處理裝置，則於LSI間、埠間、裝置（單元）間 -15- 201021414 等之介面中，可提升每1條訊號線之資料傳輸效率。又， 若依據本發明的類比正反器及第2資料處理裝置，則可使 類比LSI的資料路徑或掃描路徑部同步化。 【實施方式】 接著，參照圖面來詳細說明本發明的實施形態。 - 圖1係本發明的實施形態中的類比掃描電路100和試 - 驗對象之電路群的關係例的圖示。電路11乃至13，係試 _ 驗之際作爲觀測對象的電路。電路31乃至33，係試驗之 際作爲控制對象的電路。此外，此處係爲了說明上的方便 ，而假定了觀測對象電路及控制對象電路分別各自存在3 . 個，但並非限定於此種情形。 類比掃描電路100，係具有以下機能：將已被輸入至 輸入端子IN 1乃至IN3的電路11乃至13之內部的訊號電 壓加以取樣而保持成爲類比値，還有，從輸出端子VOUT1 乃至VOUT3對電路31乃至33供給類比値而設定成爲各 G 電路之內部的訊號電壓。又，類比掃描電路1〇〇，係具備 _ 掃描輸入端子Sin及掃描輸出端子Sout，具有以下機能： - 將從（未圖示的）測試儀輸入至掃描輸入端子Sin的測試 資料，保持成爲類比値，還有，從掃描輸出端子Sout對 測試儀輸出測試資料。 對電路31乃至33的輸入端子，係分別連接有2個電 晶體51乃至53及61乃至63，藉由任意一方電晶體進行 導通，電路21乃至23的輸出端子或類比掃描電路1〇〇的 -16- 201021414 輸出端子VOUT1乃至VOUT3的任一訊號就會被輸入。至 於要導通哪個電晶體，是藉由測試端子TS1乃至TS3的訊 號來控制。對電晶體51乃至53及61乃至63的閘極端子 ，係藉由反相器41乃至43而給予著彼此相反極性的訊號 ，兩電晶體係被控制成彼此互異之狀態。 -例如，在測試電路3 1時，對測試端子TS1係設定「1 - 」，電晶體61係呈ON狀態，電晶體5 1係呈OFF狀態。 φ 藉此，對電路31係輸入著類比掃描電路1〇〇的VOUT1的 訊號。另一方面，在不測試電路31的通常動作時，對測 試端子TS1係設定「0」，電晶體61係呈OFF狀態，電 晶體5 1係呈ON狀態。藉此，對電路3 1係輸入著來自前 _ 段電路2 1的訊號。 類比掃描電路1〇〇，係複數具備用來保持類比値的胞 格，所被保持的類比値，係可在胞格之間作平移傳輸。爲 了控制該傳輸時序，在類比掃描電路100中係設置了用來 φ 平移傳輸的時脈端子SAck及SBck。又，在類比掃描電路 ' 1〇〇中係設置有，用來將類比値新增保持在胞格中（載入 - 或取樣）所需之時脈端子Lck，以及，將所保持的類比値 加以輸出（寫出）所需之時脈端子Wck。各胞格中所保持 的類比値，是類比訊號的脈衝振幅調變（PAM : Pulse Amplitude Modulation)訊號。亦即，雖然在時間方向上 有被量化（取樣），但作爲其振幅係爲類比値。 又，在類比掃描電路100中係設置有，載入用控制端 子LCNT1乃至LCNT3及寫出用控制端子WCNT1乃至 -17- 201021414 WCNT3。載入用控制端子LCNT1乃至LCNT3，係對應於 輸入端子IN1乃至IN3，是用來個別控制這些用的端子。 又，寫出用控制端子WCNT1乃至WCNT3，係對應於輸出 端子VOUT1乃至VOUT3，是用來個別控制這些用的端子 。這些控制的具體內容將於後述。 圖2係本發明的實施形態中的類比掃描電路100的第 1實施例的槪念圖。又，圖3係本發明的實施形態中的類 比掃描電路1〇〇的第1實施例的佈局圖。 類比掃描電路1〇〇，係例如被形成在P型的矽基板 101上。在矽基板101的表面，係藉由氧化工程而形成絕 緣膜102。絕緣膜102之下係形成N型的擴散層領域221 乃至226。又，絕緣膜102之上係在擴散層領域221乃至 226所對應之位置，形成有閘極電極21 1乃至216。該閘 極電極211乃至216，係如圖示，在擴散層領域221乃至 226所相鄰之一方的上方延伸存在。 在閘極電極211乃至216與擴散層領域221乃至226 之間的電容，係可各自累積電荷。在閘極電極211乃至 216上係跳過1個地連接時脈訊號線121及122。在時脈 訊號線121上係供給著時脈訊號SAck，在時脈訊號線122 上係供給著時脈訊號SB ck。藉由控制該時脈訊號SAck及 SBck，已被累積的電荷係從左方往右方傳輸。 該類比掃描電路 100，係以 BBD ( Bucket Brigade Device/Bucket Bridge Device)爲基礎，作爲累積電荷的 單位可區分成胞格201乃至206。此外，此處爲了說明上 201021414 的方便，僅圖示了 6個胞格201乃至206，但並非限定於 此。BBD的胞格構造，係記載於例如日本特公昭47-27573 號公報。 對擴散層領域221乃至226，係可輸入來自其他電路 的輸出訊號。在該第1實施例中，係對擴散層領域221連 •接電晶體301，對擴散層領域223連接電晶體3 02，對擴 散層領域2 2 5連接電晶體3 0 3。在電晶體3 0 1的一端係連 φ 接著輸入端子IN1(311)，在電晶體302的一端係連接 著輸入端子IN2(312)，在電晶體303的一端係連接著 輸入端子IN3 ( 3 13 )。 - 又，在電晶體301乃至3 03的閘極係連接著載入用時 脈訊號線130。在時脈訊號線130上係供給著載入用時脈 訊號Lck。藉此，若時脈訊號Lck是H ( High )狀態，則 電晶體301乃至303係成ON狀態，輸入端子IN1乃至 IN3的類比訊號會被供給至擴散層領域221、223及225。 φ 藉由如此供給的類比訊號，閘極電極211、213及215與 ' 擴散層領域221、22 3及225之間的各個電容中，被電荷 * 所充電。然後，若時脈訊號Lck是L ( Low )狀態，則電 晶體301乃至303會成OFF狀態，電荷的充電就停止。 在該第1實施例中，係在擴散層領域22 5上連接著電 荷電壓轉換放大器（QV放大器）401，透過該電荷電壓轉 換放大器401，掃描輸出訊號Sout是被輸出至掃描輸出端 子。該電荷電壓轉換放大器401，係將累積的電荷轉換成 電壓用的放大器。又，對擴散層領域226係供給著等化用 -19 - 201021414 的起始電壓Veq。藉由將時脈訊號SAck及SBck都設成Η 狀態，擴散層領域221乃至226的電位會變成和等化用的 起始電壓Veq—致，在閘極電極211乃至216與擴散層領 域22 1乃至226之間的各電容中所被保持的可動電荷就成 爲起始値（Qeq)。該等化，係資料平移時，若在中途的 中有累積電荷存在，則會被加算至根據訊號而製作的電荷 — 上而導致精度劣化，因此是被進行來防止此事的處理。此 - 外，由於等化是隨著掃描動作而被自動進行，因此第2次 φ 掃描以後就不需要再度進行等化。 圖4係本發明的實施形態中的類比掃描電路100的第 1實施例的時序圖。 - 在時刻T1上，時脈訊號SAck及SBck都被設成Η狀 態，因此擴散層領域221乃至226中的電位VC1乃至VC 6 係會一致於等化用電位Veq，可動電荷係爲起始値（Qeq )。因此，此時的掃描輸出訊號Sout，係成爲起始電壓（

Veq)。 在時刻T2上，時脈訊號Lck是被設成Η狀態，因此 _ 輸入端子ΙΝ1乃至ΙΝ3的類比訊號係被供給至擴散層領域 - 221、223及225，分別被當成VC1乃至VC3而累積電荷 。此時的掃描輸出訊號Sout，係爲與被供給至輸入端子 IN3的電位相同的電位。 在時刻T3上，時脈訊號SAck是被設成L狀態、時 脈訊號SBck是被設成Η狀態，因此閘極電極211、213及 215與擴散層領域221、223及225之間/的各個電容中所被 -20- 201021414 保持的電荷，係被傳輸至閘極電極212、214及216與 散層領域222、224及226之間的各個電容。藉此，閘 電極211、213及215與擴散層領域221、223及225之 的各個電容中的可動電荷，係成爲起始値（Qeq)。 在時刻T4上，時脈訊號SAck是被設成Η狀態、 ~ 脈訊號SB ck是被設成L狀態，因此閘極電極212、214 - 216與擴散層領域222、224及226之間的各個電容中所 φ 保持的電荷，係被傳輸至閘極電極211、213及215與 散層領域221、223及225之間的各個電容。此時的掃 輸出訊號Sout，係爲與在時刻T2上被供給至輸入端 - IN2的電位相同的電位。 同樣地，在時刻T5上，時脈訊號SAck是被設成 狀態、時脈訊號SBck是被設成Η狀態，接著在時刻 上，時脈訊號SAck是被設成Η狀態、時脈訊號SB ck 被設成L狀態。因此，時刻6上的掃描輸出訊號Sout， 爲與在時刻T2上被供給至輸入端子INI的電位相同的 位。 • 時刻T7以後，則是重複時刻T2以後之動作。因此 若將時脈訊號SAck或SBck的半週期表示成1T，則該 1實施例中的取樣（載入）週期係爲5 T。 如此，在本發明的實施形態中的第1實施例中，係 由將時脈訊號Lck設成Η狀態以擷取輸入端子IN 1乃 IN 3的類比訊號，其後，藉由將時脈訊號SAck及SBck 互設成Η狀態，就可傳輸電荷，輸出成爲掃描輸出訊 擴 極 間 時 及 被 擴 描 子 L T6 是 係 電 第 藉 至 交 P|^ m -21 - 201021414

Sout ° 此外，於實際的LSI中所欲監看的訊號，係在LSI之 中不規則分散，因此若將該BBD胞格在LSI的一部分中 整合配置，則就需要從各個節點至BBD胞格爲止的配線 ，會使晶片面積增大。於是，將BBD胞格分割，配置在 各個節點的附近，又，使得總體配線最短的方式而作「一 — 筆畫到底」的配置，較爲理想。圖5係本發明的實施形態 - 中’將BBD胞格作分散配置之例子的圖示。如本例子所 φ 示，將一方BBD胞格中的擴散層領域227與另一方BBD 胞格中的擴散層領域228之間，以訊號線251而加以連接 ’藉此，即使在分散的BBD胞格間以能視爲連續的掃描 路徑。 圖6係本發明的實施形態中的類比掃描電路1〇〇的第 2實施例的佈局圖。在第1實施例中，雖然輸入端子IN 1 乃至IN3所連接的電晶體的閘極是被共通的載入用時脈訊 號線130所連接，在此第2實施例中則是，輸入端子IN1 φ 乃至IN3所連接的電晶體的閘極電極321乃至323上，是 連接著個別的控制訊號線。這些個別的訊號線上係連接著 _ 邏輯和閘331乃至333的輸出。 邏輯和閘331乃至3 33係爲將控制訊號LCNT1乃至 LCNT3與載入用時脈訊號Lck的各個之邏輯和（OR )加 以生成用的邏輯閘。藉此，即使載入用時脈訊號Lck並非 Η狀態時，仍可藉由個別將控制訊號LCNT1乃至LCNT3 設成Η狀態，就可擷取對應之輸入端子IN 1乃至ΙΝ3的類 -22- 201021414 比訊號。 圖7係本發明的實施形態中的類比掃描電路100的第 2實施例的時序圖。在此第2實施例中，由於僅擷取輸入 端子IN1的類比訊號，因此是恆常性地被設定成 LCNT1=H ' LCNT2 = L ' LCNT3=L' Lck = L。 時刻T1上，若控制訊號LCNT1變成H狀態，則對擴 散層領域221就會供給著輸入端子ΙΝ1的類比値。又，時 脈訊號SAck是被設成Η狀態、時脈訊號SBck是被設成L 狀態，因此閘極電極212及214與擴散層領域222及224 之間的各個電容中所被保持的電荷，係被傳輸至閘極電極 213及215與擴散層領域223及225之間的各個電容。 在時刻T2上，時脈訊號SAck是被設成L狀態、時 脈訊號SBck是被設成Η狀態，因此閘極電極211、213及 215與擴散層領域221、223及225之間的各個電容中所被 保持的電荷，係被傳輸至閛極電極212、214及216與擴 散層領域222、224及226之間的各個電容。亦即，從輸 入端子IN 1供給至擴散層領域22 1的類比訊號’係被供給 至擴散層領域2 22爲止，直到時脈訊號SBck再次變遷成 L狀態之時序爲止，電荷會被一直累.積。 在時刻T3上，時脈訊號SAck是被設成Η狀態、時 脈訊號SBck是被設成L狀態，因此閘極電極212及214 與擴散層領域222及224之間的各個電容中所被保持的電 荷，係被傳輸至閘極電極213及215與擴散層領域22 3及 225之間的各個電容。亦即’於時刻τ2中從輸入端子ΪΝ1 -23- 201021414 而被累積在閘極電極212與擴散層領域222之間的電荷， 係被傳輸至閘極電極213與擴散層領域223之間。 在時刻T4上’時脈訊號SAck是被設成L·狀態、時 脈訊號SBck是被設成Η狀態，因此閘極電極211、213及 215與擴散層領域22 1、223及225之間的各個電容中所被 保持的電荷，係被傳輸至閘極電極212、214及216與擴 _ 散層領域222、224及226之間的各個電容。亦即’從輸 — 入端子IN 1供給至擴散層領域221的類比訊號，係被供給 @ 至擴散層領域222爲止，直到時脈訊號SBck再次變遷成 L狀態之時序爲止，電荷會被一直累積。亦即，於時刻T2 中從輸入端子IN 1而被累積在閘極電極212與擴散層領域 - 2 22之間的電荷，係被傳輸至閘極電極214與擴散層領域 224之間。 在時刻T5上，時脈訊號SAck是被設成Η狀態、時 脈訊號SBck是被設成L狀態，因此閘極電極212及214 與擴散層領域222及224之間的各個電容中所被保持的電 H 荷，係被傳輸至閘極電極213及215與擴散層領域223及 225之間的各個電容。亦即，於時刻T4上，閘極電極212. 與擴散層領域222之間所被累積之電荷是被傳輸至閘極電 極213與擴散層領域223之間，於時刻T2上，閘極電極 212與擴散層領域222之間所被累積之電荷是被傳輸至閘 極電極215與擴散層領域225之間。因此，時刻5上的掃 描輸出訊號S〇ut，係爲與在時刻2上被供給至輸入端子 IN 1的電位相同的電位。 -24- 201021414 於此第2實施例中，是在時刻T3以後，重複時刻ΤΙ 以後之動作。因此，若將時脈訊號SAck或SB ck的半週期 表示成1T，則該第2實施例中的取樣週期係爲2T。亦即 ，雖然在第1實施例中是將複數的輸入訊號作平行式擷取 因此取樣週期是變長了，但像是此第2實施例這樣，藉由 個別地設置對應於各輸入訊號的控制訊號，就可過瀘取樣 對象，可縮短取樣週期。 圖8係本發明的實施形態中的類比掃描電路100的第 2實施例的詳細時序圖。是圖示了對輸入端子IN 1給予正 弦波時的具體例。 由於LCNT1係總是處於Η狀態，因此對擴散層領域 221係總是供給著來自輸入端子ΙΝ1的類比訊號。又，時 脈訊號SBck是處於Η狀態的期間，係對擴散層領域222 也會供給著來自輸入端子IN 1的類比訊號。藉此，閘極電 極212與擴散層領域222之間，就會有電荷被累積。然後 ，藉由交互控制時脈訊號SAck及SBck，已被累積的電荷 係從左方往右方傳輸。 圖9係本發明的實施形態中的類比掃描電路1〇〇的第 3實施例的槪念圖。又，圖10係本發明的實施形態中的類 比掃描電路1〇〇的第3實施例的佈局圖。 在此第3實施例中，來自掃描輸入端子Sin的訊號， 係被供給至擴散層領域220。藉此，閘極電極2 1 1與擴散 層領域221之間，就會有電荷被累積。然後，藉由交互控 制時脈訊號SAck及SBck，已被累積的電荷係從左方往右 -25- 201021414 方傳輸。 在此第3實施例中，對擴散層領域221、223及2W ’ 係分別連接著電荷電壓轉換放大器411乃至413。該電荷 電壓轉換放大器411乃至413，係如上述，是將累積的電 荷轉換成電壓用的放大器。該放大器的輸出係爲電壓’不 會變成高阻抗。 _ 電荷電壓轉換放大器411乃至413的輸出，係從擴散 - 層領域451乃至453施加至電晶體421乃至423。在電晶 _ 體42 1乃至42 3的閘極上，係有輸出用的時脈訊號Wck， 透過時脈訊號線140而被供給。該時脈訊號Wck是Η狀 態之時，電晶體421乃至423係成爲ON狀態，將擴散層 - 領域461乃至463和電極471乃至473所構成的電容器 431乃至433進行充電。又，時脈訊號Wck是L狀態之時 ，電晶體421乃至423係成爲OFF狀態，已被充電的電壓 値係被保持。如此，電晶體421乃至423及電容器43 1乃 至433係構成取樣保持電路。在該取樣保持電路的輸出， ❹ 係分別連接有放大器441乃至443，各輸出係分別被供給 至輸出端子VOUT1乃至VOUT3。 - 圖1 1係本發明的實施形態中的類比掃描電路1 00的 第3實施例的時序圖。 在時刻T1上，時脈訊號SAck及SBck都被設成Η狀 態，因此擴散層領域221乃至226中的電位VC1乃至VC6 係會一致於等化用電位Veq，可動電荷係爲起始値（Qeq -26- 201021414 在時刻T2上，時脈訊號SAck是被設成Η狀態、時 脈訊號SB ck是被設成L狀態，因此來自掃描輸入端子 Sin的訊號A1係被供給至擴散層領域221，在擴散層領域 221與閘極電極211之間的電容中就有訊號A1的電荷被 累積（VC1 )。 • 在時刻T3上，時脈訊號SAck是被設成L狀態、時 . 脈訊號SB ck是被設成Η狀態，因此閘極電極211、213及 φ 215與擴散層領域221、223及225之間的各個電容中所被 保持的電荷，係被傳輸至閘極電極212、214及216與擴 散層領域222、224及226之間的各個電容。亦即，在該 . 時刻Τ3上，在時刻Τ2被累積在擴散層領域221與閘極電 極211之間的訊號Α1的電荷，係被傳輸至擴散層領域 2 2 2與閘極電極2 1 2之間（V C 2 )。 在時刻Τ4上，時脈訊號SAck是被設成Η狀態、時 脈訊號SB ck是被設成L狀態，因此來自掃描輸入端子 φ Sin的訊號B1係被供給至擴散層領域221，在擴散層領域 ' 221與閘極電極211之間的電容中就有訊號Bi的電荷被 - 累積。又，閘極電極212及214與擴散層領域222及224 之間的各個電容中所被保持的電荷，係被傳輸至閘極電極 213及215與擴散層領域22 3及225之間的各個電容。亦 即，在該時刻T4上，在時刻T2被累積在擴散層領域221 與閘極電極211之間的訊號A1的電荷，係被傳輸至擴散 層領域223與閘極電極213之間（VC3 )。 在時刻T5上，時脈訊號SAck是被設成l狀態、時 -27- 201021414 脈訊號SB ck是被設成Η狀態，因此閘極電極211、213及 21 5與擴散層領域22 1、223及225之間的各個電容中所被 保持的電荷，係被傳輸至閘極電極212、214及216與擴 散層領域222、224及226之間的各個電容。亦即，在該 時刻Τ5上，在時刻Τ2被累積在擴散層領域221與閘極電 極211之間的訊號Α1的電荷，係被一路傳輸至擴散層領 域224與閘極電極214之間（VC4)，同時，在時刻Τ4 . 被累積在擴散層領域221與閘極電極211之間的訊號Β1 φ 的電荷，係被傳輸至擴散層領域222與閘極電極212之間 (VC2 )。 在時刻Τ6上，時脈訊號SAck是被設成Η狀態、時 - 脈訊號SBck是被設成L狀態，因此來自掃描輸入端子 Sin的訊號C1係被供給至擴散層領域221，在擴散層領域 221與閘極電極211之間的電容中就有訊號C1的電荷被 累積。又，閘極電極212及214與擴散層領域222及2 24 之間的各個電容中所被保持的電荷，係被傳輸至閘極電極 G 213及215與擴散層領域223及225之間的各個電容。亦 * 即，在該時刻T6上，在時刻T2被累積在擴散層領域221 * 與閘極電極211之間的訊號A1的電荷，係被傳輸至擴散 層領域225與閘極電極215之間（VC5)，同時’在時刻 T4被累積在擴散層領域221與閘極電極21 1之間的訊號 B1的電荷，係被傳輸至擴散層領域223與閘極電極213 之間（VC3 )。 又，在該時刻T6上’寫出用的時脈訊號Wck係被設 -28- 201021414 成Η狀態，因此對輸出端子VOUT1乃至VOUT3，係分別 供給著類比値Cl、B1及A1。這些輸出端子VOUT1乃至 VOUT3的値，係藉由取樣保持電路，一直維持相同的値， 直到下個時脈訊號Wck被設成Η狀態的時刻T 1 2之前爲 止。 •時刻Τ7以後，則是以樣的要領，重複動作。此時， 若將時脈訊號SAck或SBck的半週期表示成1Τ，則該第 φ 3實施例中的輸出週期係爲6T。 圖12係本發明的實施形態中的類比掃描電路1〇〇的 第3實施例所需之來自掃描輸入端子Sin之訊號的例子。 - VOUT1用訊號、VOUT2用訊號、及VOUT3用訊號，係分 別是要從輸出端子VOUT1乃至VOUT3所輸出的訊號。 VOUT1用訊號，係按照被取樣之順序，是呈Al、A2、A3 等之訊號列。VOUT2用訊號，係按照被取樣之順序，是呈 Bl、B2、B3等之訊號列。VOUT3用訊號，係按照被取樣 之順序，是呈Cl、C2、C3等之訊號列。 ' 掃描輸入訊號Sin，係將這些VOUT2用訊號、VOUT2 - 用訊號、及V〇UT2用訊號加以合成而成，是被排列成A1 、：Bl、Cl、A2、B2、C2、A3、B3、C3 等之訊號列。如此 所生成之掃描輸入訊號Sin，係如同圖所示，在各點上發 生變化的PAM訊號。 圖1 3係本發明的實施形態中的類比掃描電路1 〇 〇的 第4實施例的佈局圖。在第3實施例中，雖然輸出端子 VOUT1乃至VOUT3所連接的電晶體的閘極是被共通的寫 -29- 201021414 出用時脈訊號線140所連接，在此第4實施例中則是，輸 出端子VOUT1乃至VOUT3所連接的電晶體的閘極電極 491乃至493上，是連接著個別的控制訊號線。這些個別 的訊號線上係連接著邏輯積閘481乃至483的輸出。 邏輯積閘 481乃至 483係爲將寫出用控制訊號 WCNT1乃至WCNT3與寫出用時脈訊號Wck的各個之邏 — 輯積（AND )加以生成用的邏輯閘。藉此，將控制訊號 - WCNT1乃至WCNT3個別地設成Η狀態，因此在寫出用時 ❹ 脈訊號Wck變成Η狀態的時序上，可向對應之輸出端子 VOUT1乃至VOUT3，輸出類比訊號。 圖14係本發明的實施形態中的類比掃描電路100的 - 第4實施例的時序圖。在本第4實施例中，是藉由個別地 將控制訊號WCNT1乃至WCNT3設成Η狀態，以對輸出 端子VOUT1乃至VOUT3輸出類比訊號。 在此例子中，掃描輸入訊號Sin，係在時刻Τ1上表示 B1，在時刻T3上表示C1，在時刻T5上表示B3，在時刻 @ T7上表示B4，在時刻T9上表示A1，在時刻T11上表示 — B6，在時刻T13上表示C2的各類比値。該掃描輸入訊號 Sin，係在時脈訊號SAck變成Η狀態之時序上，被供給至 閘極電極211與擴散層領域221之間，電荷會被充電。然 後，藉由時脈訊號SAck及SB ck之控制’已被累積的電荷 係從左方往右方傳輸。 在時刻T4上，當時脈訊號Wck變成Η狀態之際，輸 出端子VOUT1乃至VOUT3係全部被設成Η狀態。藉此’ -30- 201021414 在輸出端子VOUT1上係有類比値Cl被輸出，在輸出端子 VOUT2上係有類比値B1被輸出，在輸出端子VOUT3上 係有類比値「0」被輸出。 在時刻T8上，當時脈訊號Wck變成Η狀態之際，僅 輸出端子 VOUT2被設成Η狀態。藉此，在輸出端子 VOUT2上係有類比値Β3被輸出，在其他的輸出端子 VOUT1及VOUT3的輸出上係不產生變化。 同樣地，在時刻τ 10上，當時脈訊號Wck變成Η狀 態之際，僅輸出端子VOUT2被設成Η狀態。藉此，在輸 出端子VOUT2上係有類比値Β4被輸出，在其他的輸出端 子VOUT1及VOUT3的輸出上係不產生變化。 又，在時刻Τ14上，當時脈訊號Wck變成Η狀態之 際，輸出端子VOUT1乃至VOUT3係全部被設成Η狀態。 藉此，在輸出端子VOUT1上係有類比値C2被輸出，在輸 出端子VOUT2上係有類比値Β6被輸出，在輸出端子 VOUT3上係有類比値Α1被輸出。此時，若將時脈訊號 SAck或SBck的半週期表示成1Τ，則該第4實施例中的 輸出週期係爲2T。 圖15係本發明的實施形態中的類比掃描電路100的 第4實施例所需之來自掃描輸入端子Sin之訊號的例子。 在掃描輸入訊號Sin中，係含有被輸出端子νουτί 乃至VOUT3所輸出的各訊號。此處，被輸出端子V0UT1 所輸出的訊號係爲緩慢變化的三角波，被輸出端子VOUT2 所輸出的訊號係爲高頻率的正弦波，被輸出端子VOUT3 -31 - 201021414 所輸出的訊號係爲頻率稍高的2値訊號。 在想定此種訊號的情況下，針對頻率高的訊號係使輸 出週期縮短，針對頻率低的訊號係使輸出週期增長，藉此 就可有效利用各胞格。若依據上述的第4實施例，則由於 可個別控制輸出端子，因此可隨著訊號的性質來決定輸出 頻繁度。 — 圖16係本發明的實施形態中的類比掃描電路100的 . 第5實施例的槪念圖。又，圖17係本發明的實施形態中 @ 的類比掃描電路1〇〇的第5實施例的佈局圖。在該第5實 施例中，係對擴散層領域221連接電晶體301，對擴散層 領域223連接電荷電壓轉換放大器412，對擴散層領域 _ 225連接電晶體303。又，對擴散層領域225係連接著電 荷電壓轉換放大器401，該電荷電壓轉換放大器401的輸 出係被供給至掃描輸出端子Soxit。 在電晶體301的一端係連接著輸入端子IN1，在電晶 體3 03的一端係連接著輸入端子IN3。電晶體301及3 03 Q 的閘極係連接著載入用時脈訊號線130。在時脈訊號線 · 130上係供給著載入用時脈訊號Lck。藉此，若時脈訊號 -

Lck是Η狀態，則電晶體301及3 03係成ON狀態，輸入 端子IN 1及IN3的類比訊號會被供給至擴散層領域221及 225。藉由如此供給的類比訊號，閘極電極21 1及215與 擴散層領域22〗及225之間的各個電容中，被電荷所充電 。然後，若時脈訊號Lck是L狀態，則電晶體301及303 會成OFF狀態，電荷的充電就停止。 -32- 201021414 電荷電壓轉換放大器412的輸出，係從擴散層領域 452施加至電晶體422。在電晶體422的閘極上，係有輸 出用的時脈訊號Wck，透過時脈訊號線140而被供給。該 時脈訊號Wck是Η狀態之時，電晶體422係成爲ON狀態 ，將擴散層領域462和電極472所構成的電容器432進行 充電。又，時脈訊號Wck是L狀態之時，電晶體422係 . 成爲OFF狀態，已被充電的電壓値係被保持。如此，電晶 φ 體422及電容器43 2係構成取樣保持電路。該取樣保持電 路的輸出係被放大器442所連接，該輸出係被供給至輸出 端子VOUT2。 . 亦即，本第5實施例，係爲同時實現了圖3所示的第 1實施例與圖10所示的第3實施例。因此，其動作也是兩 者的組合。 圖18係本發明的實施形態中的類比掃描電路100的 第5實施例的時序圖。在此第5實施例中，在時脈訊號 φ Lck變成Η狀態的時序上，從輸入端子IN1及IN3會供給 ' 著類比訊號，在各個閘極電極211及215與擴散層領域 • 221及225之間，電荷會被充電。又，在時脈訊號SAck 變成Η狀態的時序上，從掃描輸入端子Sin會供給著類比 訊號，在閘極電極211與擴散層領域221之間’電荷會被 充電。然後，藉由時脈訊號SAck及SB ck之控制，已被累 積的電荷係從左方往右方傳輸。 又，在時脈訊號Wck變成Η狀態的時序上’在輸出 端子VOUT2，係有相當於在閘極電極213與擴散層領域 -33- 201021414 223之間所被充電之電荷的電位，會被輸出。 在此第5實施例中，若將時脈訊號SAck或S Bek的半 週期表示成1T，則取樣週期及輸出週期皆爲5T。 此外，在本發明的實施形態中的BBD，係藉由電荷傳 輸來傳輸類比訊號，因此有可能電荷在中途洩漏而導致電 荷量衰減之情形。該訊號係從外部透過掃描輸入端子Sin 而輸入的已知訊號，可根據已被讀出之電壓來校正電荷的 變化量。例如，由於掃描輸出端子Sout的時刻T9上的訊 號B1及時刻T14上的訊號B2都是已知，因此基於兩訊 號來進行校正，就可實現電壓調整。又，即使當類比掃描 電路1〇〇中有故障時，類比掃描電路100本身仍會進行試 驗，因此可使用該掃描輸出端子Sout的輸出。 圖19係本發明的實施形態中的類比掃描電路100的 第6實施例的佈局圖。在此第6實施例中，對擴散層領域 22 1、223及225，係分別連接著電晶體301乃至303及電 荷電壓轉換放大器411乃至413之兩者。 亦即，本第6實施例，係爲同時實現了圖6所示的第 2實施例與圖13所示的第4實施例。因此，其動作也是兩 者的組合。只不過，在圖6所示的第2實施例中，是生成 時脈訊號Lek與控制訊號LCNT1乃至LCNT3之間的邏輯 和，但是，在本第6實施例中則是藉由邏輯積閘3 8 1乃至 3 8 3來生成兩者間的邏輯積。基本的動作係相同，例如， 在想要僅選擇IN1，而其他的IN2及IN3不選擇時，則只 要將時脈訊號Lek及控制訊號LCNT1設成Η狀態，控制 201021414 訊號LCNT2及LCNT3設成L狀態即可。 此外，在本第6實施例中’雖然是對同一胞格連接著 輸出入兩者來作爲一般型態，但是於同一胞格中，在同時 序上是只有一方能夠動作。 圖20係本發明的實施形態中的類比掃描電路1〇〇的 -第7實施例的佈局圖。此第7實施例，相較於第6實施例 ，係在掃描輸入端子上係連接有D/A ( Digital to Analog φ )轉換器2 09，在掃描輸出端子上係連接有A/D ( Analog to Digital)轉換器409。藉此’就可從LSI測試儀透過 D/A轉換器20 9而輸入數位訊號，又，可透過A/D轉換器 . 4 0 9而將數位訊號輸出至L S I測試儀。 ， 在測定類比LSI時，係從LSI測試儀施加類比値的電 壓’將類比値的電壓加以讀出，是一般常用手法。可是， L S I測試儀一般而言不太擅長高速產生類比訊號、進行測 定。另一方面，若是數位訊號的話，則LSI測試儀係可將 鲁 其高速地產生、進行測定。尤其是，從LSI讀出內部訊號 ' ，改變排序’進行濾波或是訊號處理的情況下，係以數位 - 資料來操作的方式，較爲容易處理。因此，在此第7實施 例中，新增設置了 D/A轉換器209及A/D轉換器409。

這些D/A轉換器209及A/D轉換器409，係爲因應需 要而適宜採用者’可被具備在LSI的內部，也可被具備在 LSI的外部。被具備在LSI內部的時候，稱作BIST ( Built-In Self-Test) ’在轉換速度或抗雜訊性上具有優點 ’但也有增大晶片面積的缺點。另一方面，被具備在LSI -35- 201021414 外部的時候，稱作 BOST( Built-Out Self-Test)， 和BIST恰好相反。本發明係無論何種情形均可以 藉由設置這些D/A轉換器209及A/D轉換器409， 數位資料同樣地操作類比訊號。又，藉此，尤其可 與數位類比混合LSI的親和性。 此外，在目前爲止的實施例中，雖然說明了 t 來實現類比値之傳輸機能的例子，但本發明並非被 此，例如，亦可藉由 CCD ( Charge Coupled Device 現之。 圖21係本發明的實施形態中的類比掃描電路 第8實施例的佈局圖。此第8實施例，係以CCD 類比値之傳輸機能的例子。CCD，係在矽基板上的 之上，配置2層多晶矽電極所構成。在該CCD鐘 電極施加電壓，就可將相鄰的空泛層接通，將相鄰 電荷藉由衝穿（punch-through)而進行傳輸。 在此第8實施例鐘，係想定了 3相時脈的C CD 極611乃至619係連接有3條時脈訊號線631乃至 任1條。又，和圖3的第1實施例同樣地，將載入 訊號線670連接至閘極而成的電晶體，連接至電極 614及617。在電晶體的另一端係連接著輸入端子 至IN3。此外，電晶體係由相當於源極及汲極之擴 域651乃至653及661乃至663的配對，和相當於 時脈訊號線670所形成。 又，在電極619上，係透過擴散層領域6 64, 優缺點 適用。 就可和 以提升 又 BBD 限定如 )來實 100的 來實現 氧化膜 藉由對 電容的 ，對電 63 3之 用時脈 6 11、 IN 1乃 散層領 閘極的 而連接 201021414 著電荷電壓轉換放大器680及電晶體640。藉由電荷電壓 轉換放大器680，掃描輸出訊號Sout係透過擴散層領域 664而被輸出至掃描輸出端子。在電晶體640的另一端上 ，係連接著等化用的端子Veq，在閘極上係連接著等化驅 動端子Teq。藉由將等化驅動端子Teq設成Η狀態，就會 透過擴散層領域6 64來進行等化。 一旦時脈訊號線670被設成Η狀態，則來自輸入端子 IN 1乃至IN 3的類比訊號係被供給至電極611、614及617 之下方的電荷累積領域（空泛層），電荷係被累積。然後 ，藉由時脈訊號線63 1乃至633，3相的時脈訊號SAck、 SB ck及SCck會依序設成Η狀態，藉此，電荷就被從左往 右傳輸。所被傳輸之電荷係依序被輸入至電荷電壓轉換放 大器680而被轉換成電壓，成爲掃描輸出訊號Sout而逐 一被掃描輸出端子所輸出。 如此，雖然CCD係相較於BBD而電荷的傳輸機制有 所不同，但是基本的動作係和BBD相同。此外，在第8 實施例中，雖然想定了 3相3相時脈的CCD，但除此以外 ，2相或4相等之其他多相時脈的CCD上，也能適用。至 於2相及4相時脈的C CD的構造，係可參照例如米本和 也著「CCD/CMOS影像感測器的基礎與應用」（CQ出版 )° 接著，說明本發明的實施形態的具體適用例。 圖22使用了本發明的實施形態中的類比掃描電路的 IIR濾波器之構成例的圖示。IIR ( Infinite Impulse -37- 201021414

Response )濾波器，係爲系統的脈衝響應列是無限持續的 濾波器（無限脈衝響應濾波器）》IIR濾波器通常較多是 以數位濾波器的方式而被實現，此情況下，各要素係由數 位電路所構成。相對於此，在本發明的實施形態中，各要 素是以如下所述的類比電路來實現。 本發明的實施形態中的IIR濾波器，係具備：類比加 _ 算器810及850、類比乘算器831乃至8 49、類比同步電 路821乃至829。類比加算器810，係將所被輸入之類比 訊號X ( t)、和類比乘算器831乃至839之輸出進行加算 的加算器。類比加算器8 5 0，係將類比乘算器840乃至 849之輸出進行加算的加算器。類比乘算器831乃至839 ，係對於類比同步電路821乃至829之輸出，分別乘算常 數al乃至an-Ι的乘算器。類比乘算器840乃至849，係 對於類比加算器810及類比同步電路821乃至829之輸出 ，分別乘算常數b0乃至bn-1的乘算器。類比同步電路 821乃至8 29，係將類比加算器810的輸出，每次1取樣 φ 時間地加以延遲的延遲器。該類比同步電路821乃至829 ，係可藉由本發明的實施形態中的類比掃描電路來實現。 - 亦即，在本發明的實施形態中的IIR濾波器中，係以 類比掃描電路來實現將類比同步電路821乃至829，藉此 ，使得橫跨濾波器全體都能操作著類比訊號。藉此，相較 於先前的數位濾波器，可減少構成要素，可降低消費電力 或成本。又，由於可使用數位濾波器的設計手法，因此相 較於先前的類比濾波器，不需要濾波器頻率特性的調整， -38- 201021414 可不依存於LCR成分就能決定頻率特性。 此外，此處，雖然說明了使用了本發明的實施形態中 的類比掃描電路的IIR濾波器之構成例，但本發明的類比 掃描電路係亦可同樣適用於FIR瀘波器。FIR ( Finite Impulse Response)濾波器，係爲系統的脈衝響應列是在 有限時間內會收斂於0的瀘波器（有限脈衝響應濾波器） 〇 φ 圖23係將本發明的實施形態的類比掃描電路使用於 類比電路之同步化控制時的例子的圖示。在此例子中，係 在LSI900內的電路910與電路920之間插入類比掃描電 - 路950，在電路920與電路93 0之間插入類比掃描電路 960。類比掃描電路950及960，係可分別複數具備1位元 份的類比正反器（AFF) 951及961。藉此，電路910的輸 出係於類比掃描電路950中一度被同步化，其後，被輸入 至電路92〇。同樣地，電路960的輸出係於類比掃描電路 960中一度被同步化，其後，被輸入至電路930。 類比掃描電路950與類比掃描電路960之間係藉由掃 . 描鏈959而連接’形成兩者被一體化的掃描路徑。又，在 類比掃描電路950的掃描輸入端子上係連接有d/A轉換器 94 0’在類比掃描電路960的掃描輸出端子上係連接有 A/D轉換器970。藉此，在與LSI測試儀之間，就形成了 數位訊號所致之介面。亦即，於任意的已被同步化的時序 上’可以讀出從電路910或920所輸出的類比訊號，又， 可以設定欲從電路920或93 0所輸入的類比訊號。被類比 -39- 201021414 掃描電路950及960所保持的値係爲類比値，藉此就 現類比訊號的掃描路徑。 此外’這些掃描路徑，係除了 LSI單體的驗證時 ’亦可在被當成裝置而組裝後，進行利用。被當成裝 組裝後’例如，定期的維護、故障時的分析所需的 dump之採取、或是這些時候的驗證等所需的step dump (將所望之値嵌入在所望的地點，以採取任意時 的各部輸出資料等，或是進行log dump)或測試程式 等時候，就可利用之。 圖24係將本發明的實施形態的類比掃描電路使 類比電路之同步化控制時的佈局圖。此處，作爲類比 器（AFF )的1個（相當於1條類比訊號的單位）， 示了閘極電極218及219，和擴散層領域228及229 閘極電極218係由時脈訊號線121供給著SAck，對 電極219係由時脈訊號線122供給著SBck。又，對 電極218之下方的擴散層領域227，係供給著來自平 入端子Sin的訊號。然後，從擴散層領域229透過平 出端子S out而輸出著平移輸出訊號。在此構成中， 行著與數位電路中的1位元用主從式之附帶掃描的正 在槪念上類似的動作。此時可想成，擴散層領域228 位Vb ( i )是對應於主機側鎖存的輸出，擴散層領域 的電位Vc ( i )是對應於副機側鎖存的輸出。此外， 比正反器，係當然構成了掃描路徑的一部分。 對擴散層領域228係連接著，閘極連接了訊號線 可實 以外 置而 log and 脈後 執行 用於 正反 係圖 。對 聞極 閘極 移輸 移輸 係進 反器 的電 229 該類 13 0 201021414 的電晶體309。該電晶體309的另一端係連接著輸入端子 IN (i)。對擴散層領域229係連接著電荷電壓轉換放大 器419»對該電荷電壓轉換放大器419係連接著，閘極連 接了訊號線140的電晶體429。該電晶體429的另一端係 連接著電容器43 9及放大器449。電晶體42 9及電容器 43 9係構成取樣保持電路。 . 此外，閘極電極218及擴散層領域228，係爲申請專 φ 利範圍中所記載之輸入類比値保持手段之一例。又，閘極 電極219及擴散層領域229，係爲申請專利範圍中所記載 之輸出類比値保持手段之一例。又，電晶體309，係爲申 . 請專利範圍中所記載之輸入手段、第1或第2輸入手段之 —例。又，閘極電極218及擴散層領域227，係爲申請專 利範圍中所記載之輸入手段、第1或第2輸入手段之一例 。又，電晶體429，係爲申請專利範圍中所記載之輸出手 段之一例。 φ 圖25係將本發明的實施形態中的類比掃描電路使用 ' 於類比電路之同步化控制時的時序圖。對於第i段之類比 • 正反器係附加「（i)」的字尾，對於第（i+Ι)段之類比 正反器係附加「（ i+Ι )」的字尾。 在時刻T1上，時脈訊號SAck及SBck都被設成Η狀 態，因此擴散層領域228及229 ( Vb ( i ) 、Vc ( i ) 、Vb (i+1) 、Vc(i+l))中的可動電荷係爲起始値（Qeq) ο 在時刻Τ2上，時脈訊號Lck是被設成Η狀態’因此 • 41 - 201021414 被輸入至輸入端子IN (i)的類比訊號「a」係被供給至閘 極電極218與擴散層領域228之間’電荷係被累積（Vb( i))。 在時刻T3上，時脈訊號SB ck是被設成Η狀態’因 此閘極電極2 1 8與擴散層領域228之間所被保持的電荷「 a」，係被傳輸至閘極電極219與擴散層領域229之間（

Vc(i))。又，此時，寫出用時脈訊號Wck係被設成Η . 狀態，因此相當於被傳輸至閘極電極219與擴散層領域 @ 229之間之電荷「a」的電位，係被輸出至輸出端子VOUT (i)。 下一段之電路（例如圖23的電路920 )，是基於第i - 段之類比正反器（例如圖23的類比掃描電路950 )之輸出 端子VOUT (i)所輸出之訊號電位而作動。該下一段之電 路中所生成的訊號，於圖25中係標示了短線記號。例如 ，於時刻T3上從輸出端子VOUT (i)所輸出的訊號「a」 ，係被下一段之電路所處理，成爲訊號「a’」，而被輸入 @ 至第（i + Ι )段之類比正反器的輸入端子IN ( i + Ι )。 在時刻T4上’時脈訊號Lck是被設成Η狀態，因此 - 被輸入至第i段的IN ( i )的訊號「b」係被供給至Vb ( i )，電荷係被累積。同樣地，被輸入至第（i+Ι)段的IN (i + Ι)的訊號「a'」係被供給至Vb(i + 1)，電荷係被累 積。 又’在時刻T5上’時脈訊號SB ck是被設成η狀態 ’因此Vb(i)中所被累積的電荷「b」係被傳輸至Vc(i -42- 201021414 )’ Vb ( i+l)中所被累積的電荷「a’」係被傳輸至Vc ( i + 1)。又，此時，寫出用時脈訊號Wck係被設成Η狀態 ’因此相當於被傳輸至Vb ( i )之電荷「b」的電位係被輸 出至輸出端子VOUT ( i )，相當於被傳輸至Vb ( i+l )之 電荷「a'」的電位係被輸出至輸出端子VO UT( i+l)。 - 其以後，則是以樣的要領，重複動作》此時，若將時 脈訊號SBck的半週期表示成1T，則取樣週期及輸出週期 φ 皆爲5T。亦即，藉由每半週期地給予時脈訊號Lck及

Wck，類比掃描電路，係從前段的類比電路收取類比訊號 ，一取得同步，則可對後段的類比電路，供給該類比訊號 〇 圖26係使用了本發明的實施形態中的類比掃描電路 的LSI間傳輸之一例的圖示。此處係說明，從LSI-A701 往LSI-B702傳輸類比訊號時的構成例。 LSI-A701，係具備：接受數位訊號而進行平移動作的 φ 平移電路710-0乃至3、和將數位訊號轉換成類比訊號的 類比轉換電路720-0乃至3。於該LSI-A701中，雖然係想 定藉由3條類比訊號線709-0乃至2來與LSI-B702之間 作連接，各電路分別設置3個，但並非限定於此。將平移 電路710-0乃至3之每一者，稱作平移電路710。又，將 類比轉換電路720-0乃至3之每一者，稱作類比轉換電路 720 ° LSI-B702係具備：將類比訊號轉換成數位訊號的數位 轉換電路730-0乃至3，和從複數數位訊號中依序選擇出 -43- 201021414 1個的選擇電路740-0乃至3。於該LSI-B702中也是’雖 然係想定藉由3條類比訊號線709-0乃至2來與LSI-A701 之間作連接，各電路分別設置3個，但並非限定於此。將 數位轉換電路730-0乃至3之每一者，稱作數位轉換電路 730。又，將選擇電路740-0乃至3之每一者’稱作選擇 電路740 。 · 圖27係本發明的實施形態中的平移電路710之一構 成例的圖示。該平移電路710，係具備正反器電路711乃 @ 至713，具有將它們串聯而成的構成。正反器電路711乃 至713，係用來將所被輸入之數位訊號加以保持而輸出的 電路。 . 對第1段的正反器電路713的資料輸入端子Di，係連 接著平移電路710的資料輸入端子Di。對第1段的正反器 電路713的資料輸出端子Dt，係連接著第2段的正反器電 路712的資料輸入端子Di。對第2段的正反器電路712的 資料輸出端子Dt，係連接著第3段的正反器電路711的資 ❹ 料輸入端子Di»正反器電路711乃至713的資料輸出端子

Dt，係被連接至平移電路71〇的資料輸出端子Dt(0)乃 - 至（2 )。 對第1段的正反器電路713的掃描輸入端子Sin，係 連接著平移電路710的掃描輸入端子DSi。對第1段的正 反器電路713的掃描輸出端子Sout，係連接著第2段的正 反器電路712的掃描輸入端子Sin。對第2段的正反器電 路712的掃描輸出端子sout，係連接著第3段的正反器電 -44 - 201021414 路711的掃描輸入端子Sin。對第3段的正反器電路711 的掃描輸出端子Sout，係連接著平移電路710的掃描輸出 端子D St。 正反器電路711乃至713的資料時脈端子Dc，係被 連接至平移電路710的資料時脈端子Dc。又，正反器電 -路711乃至713的掃描時脈端子DSc，係被連接至平移電 .路710的掃描時脈端子DSc。 φ 此外，平移電路7 1 〇，係爲申請專利範圍中所記載之 輸出數位値輸出手段、固有輸出數位値平移手段或輸出介 面電路之一例。又，正反器電路711乃至713，係爲申請 - 專利範圍中所記載之輸出數位値輸出手段或固有輸出數位 値保持手段之一例。 圖28係本發明的實施形態中的正反器電路711之一 構成例的圖示。此處，雖然說明正反器電路711的構成例 ，但至於其他的正反器電路712及713也具有同樣之構成 φ 。正反器電路711，係具備邏輯積閘511乃至514、521乃 ' 至 524 、 531 乃至 534 〇 - 邏輯積閘511乃至514，係基於來自資料時脈端子Dc .及掃描時脈端子DSc之輸入，來生成時脈訊號。若掃描模 式端子Sm是Η狀態，則資料時脈係被供給至邏輯積閘 521，若掃描模式端子Sm是L狀態，則掃描時脈是被供 給至邏輯積閘522。又，邏輯積閘514，係將資料時脈或 掃描時脈的反轉訊號SBck，供給至邏輯積閘531。亦即， 邏輯積閘514’係爲本發明的第1資料處理裝置中的控制 -45- 201021414 手段、及本發明的第2資料處理裝置中的傳輸觸發訊號供 給手段之一例。 邏輯積閘521乃至524，係相當於正反器的主機側鎖 存。若資料時脈或掃描時脈是Η狀態，則來自資料輸入端 子Di的資料或是來自掃描輸入端子sin的掃描資料係被 擷取，若資料時脈或掃描時脈是L狀態則邏輯積閘524的 輸出會被保持。 邏輯積閘531乃至534，係相當於正反器的副機側鎖 存。邏輯積閘531，係在來自邏輯積閘514的時脈SB ck 是Η狀態之期間，係將邏輯積閘524的輸出Bi加以擷取 。邏輯積閘5 32，係在來自邏輯積閘的時脈SBck的 反轉訊號是Η狀態之期間，係將邏輯積閘534的輸出 S〇ut加以擷取。邏輯積閘53 3的輸出係被連接至資料輸出 端子Dt。邏輯積閘534的輸出係被連接至掃描輸出端子 Sout。只不過’此處資料輸出端子Dt及掃描輸出端子 Sout係表示相同値。 圖29係本發明的實施形態中的正反器電路711的動 作時序例子的圖示。 首先，想定從時刻T1至T6爲止，掃描模式端子Sm 的値係爲L狀態，亦即處於通常的資料平移模式。此時， 來自資料輸入端子Di的輸入訊號’係依照資料時脈端子 Dc的時脈而被輸入。例如，時刻T1中所被輸入的訊號「 a」’係在時刻T 1的前半被主機側鎖存所擷取，在時刻 T 1的後半係被副機側鎖存所擷取。 -46- 201021414 另一方面，想定從時刻Til至T16爲止，掃 子Sm的値係爲Η狀態，亦即處於掃描模式。此 掃描輸入端子Sin的掃描輸入訊號，係依照掃描 DSc的時脈而被輸入。例如，時刻T11中所被輸 「a」’係在時刻T1的前半被主機側鎖存所擷取 • T 1的後半係被副機側鎖存所擷取。 .此處，輸入的各狀態（Sm、Dc、DSc)下的 φ (Di、Sin)與輸出端子（Dt、Sout)之關係，係 用邏輯電路的方式來理解，而用邏輯閘來表現說 只不過，作爲實際的電路，係可藉由三態緩衝型 或MOS其他電晶體所組合成的電路等，進行所 器之動作的邏輯上同等之電路（進行圖29之動 )來加以實現。此外，和圖2 6或圖2 7同樣地， 圖中也是，爲了避免繁雜，掃描模式端子Sm、 端子Dc、掃描時脈端子Sc等之圖示係省略。又 φ 式端子Sm、資料時脈端子Dc、掃描時脈端子Sc ' 內的分配，也是只要對1區塊不是1輸入即可， - 輯上進行同等動作之分配，則亦可同樣地適用。 圖3 0係本發明的實施形態中的類比轉換電足 —構成例的圖示。該類比轉換電路720係具備： 路 721 乃至 723、D/A ( Digital to Analog)轉換 、類比正反器725。 正反器電路721乃至723，係用來將所被輸 訊號加以保持而輸出的電路，具備和圖28所說 描模式端 時，來自 時脈端子 入的訊號 ，在時刻 輸入端子 爲了能夠 明明之。 、或 TTL 謂的正反 作的電路 於以下的 資料時脈 ，掃描模 等在LSI 若是在邏 各720之 正反器電 電路724 入之數位 明過的正 -47- 201021414 反器電路711相同的構成。對正反器電路72 1的資料輸入 端子Di’係連接著類比轉換電路720的資料輸入端子Di (0)。對正反器電路722的資料輸入端子Di，係連接著 類比轉換電路720的資料輸入端子Di(i)。對正反器電 路723的資料輸入端子Di，係連接著類比轉換電路720的 資料輸入端子Di(2)。此外，平移電路710的資料輸出 端子Dt(0)乃至（2) ’係藉由各個訊號線D1S( 00)乃 至（02)，而被連接至類比轉換電路720的資料輸入端子 Di ( 0)乃至（2)。 對第1段的正反器電路723的掃描輸入端子Sin，係 連接著類比轉換電路720的掃描輸入端子DSi。對第1段 的正反器電路72 3的掃描輸出端子S out，係連接著第2段 的正反器電路722的掃描輸入端子Sin。對第2段的正反 器電路7 22的掃描輸出端子S out，係連接著第3段的正反 器電路721的掃描輸入端子Sin。對第3段的正反器電路 721的掃描輸出端子Sout，係連接著類比轉換電路720的 掃描輸出端子DSt。 正反器電路721乃至723的資料時脈端子Dc，係被 連接至類比轉換電路720的資料時脈端子Dc。又，正反 器電路721乃至723的掃描時脈端子Sc，係被連接至類比 轉換電路720的掃描時脈端子DSc。 此外，來自正反器電路721乃至723的各資料輸出端 子Dt的訊號，係透過訊號線Dt(0)乃至（2)而供給至 D/A轉換電路724。該訊號線Dt(0)乃至（2)的資料， 201021414 係在後述的時序圖中稱作D2(0)乃至（2)。 D/A轉換電路724，係將來自正反器電路721乃至 723的各資料輸出端子Dt的總計3位元，轉換成8値的類 比訊號’成爲1條訊號線而加以輸出。該D/A轉換電路 724的輸出，係被供給至類比正反器725，並且透過增幅 •器726而供給至類比訊號觀測端子Ait。 類比正反器725，係將從D/A轉換電路724所供給之 φ 類比値加以保持的正反器。基本的構成，係和圖24所說 明過的相同。類比正反器72S的資料輸入端子Ai係被連 接至D/A轉換電路724的輸出端子。類比正反器725的資 • 料輸出端子At，係被連接至類比轉換電路720的資料輸出 端子At。類比正反器725的掃描輸入端子ASin，係被連 接至類比轉換電路720的掃描輸入端子ASi。類比正反器 725的掃描輸出端子ASout，係被連接至類比轉換電路 720的掃描輸出端子ASt。 ❹ 類比正反器725的資料時脈端子Ac，係被連接至類 ' 比轉換電路720的類比資料時脈端子Ac。又，類比正反 - 器725的掃描時脈端子Sc，係被連接至類比轉換電路720 的類比掃描時脈端子ASc。類比正反器725，係依照資料 時脈端子Ac的時脈，將來自資料輸入端子Ai的資料訊號 加以保持’輸出至資料輸出端子At。又，類比正反器725 ’係依照掃描時脈端子Sc的時脈，而將來自掃描輸入端 子ASin的掃描資料訊號加以保持，輸出至掃描輸出端子 ASout。 -49- 201021414 在類比正反器725中，係根據從類比資料時脈端子 Ac及類比掃描時脈端子ASc所輸入的時脈，藉由與正反 器電路711的邏輯積閘511乃至514相同之構成，來生成 時脈SBck。寫出用時脈Wck，係可利用與SBck相同的訊 號。又，載入用時脈Lck，係可利用SBck的反轉訊號。 如此一來從類比轉換電路720所輸出的類比訊號，係 被從 LSI-A701 傳輸至 LSI-B702。 此外，正反器電路721乃至723，係爲申請專利範圍 中所記載之輸出數位値輸出手段或共通輸出數位値保持手 段之一例。又，D/A轉換電路724，係爲申請專利範圍中 所記載之輸出類比値輸出手段之一例。又，類比正反器 725，係爲申請專利範圍中所記載之輸出類比正反器之一 例。又，類比轉換電路720，係爲申請專利範圍中所記載 之輸出介面電路之一例。 圖31係本發明的實施形態中的數位轉換電路730之 一構成例的圖示。該數位轉換電路73 0係具備：類比正反 器 731 'A/D (Analog to Digital)轉換電路 732、正反器 電路733乃至735。 類比正反器731，係將從LSI-A701所供給之類比値 加以保持的正反器。基本的構成，係和類比正反器725相 同。類比正反器731的資料輸入端子Ai，係被連接至數位 轉換電路730的資料輸入端子Ai。類比正反器731的資料 輸出端子At係被連接至A/D轉換電路732的輸入端子。 類比正反器73 1的掃描輸入端子ASin，係被連接至數位 201021414 轉換電路730的掃描輸入端子ASi。類比正反器731的掃 描輸出端子ASout’係被連接至數位轉換電路73〇的掃描 輸出端子ASt。 類比正反器731的資料時脈端子Ac，係被連接至數 位轉換電路730的類比資料時脈端子Ac。又，類比正反 •器731的掃描時脈端子Sc’係被連接至數位轉換電路73〇 . 的類比掃描時脈端子ASc。類比正反器731，係依照資料 魯 時脈端子Ac的時脈’將來自資料輸入端子Ai的資料訊號 加以保持，輸出至資料輸出端子At。該從類比正反器731 的資料輸出端子所輸出的資料，係在後述的時序圖中稱作 • A3。又’類比正反器731，係依照掃描時脈端子sc的時 脈，而將來自掃描輸入端子A Sin的掃描資料訊號加以保 持，輸出至掃描輸出端子ASout。 A/D轉換電路732 ’係將已從類比正反器73丨所輸出 的類比訊號予以量化，轉換成3位元的數位訊號。該A/D φ 轉換電路732的輸出端子Di(0)乃至（2)，係分別各1 ' 條的方式供給至正反器電路73 3乃至73 5。 - 正反器電路73 3乃至73 5，係用來將所被輸入之數位 訊號加以保持而輸出的電路，具備和圖28所說明過的正 反器電路711相同的構成。對正反器電路733的資料輸入 端子Di ’係連接著A/D轉換電路732的輸出端子Di ( 0 ) 。對正反器電路734的資料輸入端子Di，係連接著A/D 轉換電路732的輸出端子Di(l)。對正反器電路735的 資料輸入端子Di，係連接著A/D轉換電路732的輸出端 -51 - 201021414 子Di (2)。正反器電路733乃至735的資料輸出端子 ，係被連接至數位轉換電路730的資料輸出端子Dt(0 乃至（2)。 對第1段的正反器電路735的掃描輸入端子Sin， 連接著數位轉換電路730的掃描輸入端子DSi。對第1 的正反器電路735的掃描輸出端子Sout，係連接著第2 的正反器電路734的掃描輸入端子Sin。對第2段的正 器電路734的掃描輸出端子sout，係連接著第3段的正 器電路733的掃描輸入端子Sin。對第3段的正反器電 73 3的掃描輸出端子S〇ut，係連接著數位轉換電路730 掃描輸出端子DSt。 正反器電路73 3乃至73 5的資料時脈端子Dc，係 連接至數位轉換電路73 0的資料時脈端子Dc。又，正 器電路733乃至735的掃描時脈端子Sc，係被連接至數 轉換電路730的掃描時脈端子DSc。 此外，類比正反器73 1，係爲申請專利範圍中所記 之輸入類比正反器之一例。又，A/D轉換電路732，係 申請專利範圍中所記載之輸入數位値輸入手段或輸入數 値輸出手段之一例。又，正反器電路73 3乃至73 5，係 申請專利範圍中所記載之輸入數位値輸入手段或共通輸 數位値保持手段之一例。又，數位轉換電路730，係爲 請專利範圍中所記載之輸入介面電路之一例。 圖32係本發明的實施形態中的選擇電路740之一 成例的圖示。該選擇電路740，係具備選擇器74 1及正

Dt 係 段 段 反 反 路 的 被 反 位 載 爲 位 爲 入 串 構 反 201021414 器電路742。 選擇器741，係將從選擇電路74 0的資料輸入端子 (〇)乃至（2)所輸入之訊號，依序加以選擇。藉由該 擇器741，從資料輸入端子Di(0)乃至（2)所輸入之 號’係每1時脈地供給至正反器電路74 2。 •正反器電路742，係用來將所被輸入之數位訊號加 . 保持而輸出的電路，具備和圖28所說明過的正反器電 φ 7 1 1相同的構成。 對正反器電路7 42的資料輸入端子Di，係連接著選 器741的輸出端子。正反器電路742的資料輸出端子Dt 係被連接至選擇電路740的資料輸出端子Dt。對正反器 路742的掃描輸入端子Sin，係連接著選擇電路740的 描輸入端子DSi。正反器電路742的掃描輸出端子Sout 係被連接至選擇電路740的掃描輸出端子D St。正反器 路742的資料時脈端子Dc，係被連接至選擇電路740 資料時脈端子Dc。又，正反器電路7 42的掃描時脈端 ' Sc，係被連接至選擇電路740的掃描時脈端子DSc。 - 此外，選擇器741，係爲申請專利範圍中所記載之 入數位値輸入手段或固有輸入數位値選擇手段之一例。 ，正反器電路742，係爲申請專利範圍中所記載之輸入 位値輸入手段或固有輸入數位値保持手段之一例。又， 擇電路740，係爲申請專利範圍中所記載之輸入介面電 之一例。 圖33係使用了本發明的實施形態中的類比掃描電

Di 選 訊 以 路 擇 電 掃 電 的 子 輸 又 數 選 路 路 -53- 201021414 的LSI間傳輸（圖26 )的時序圖例的圖示。在此例子中， 用來操作數位訊號所需的內部時脈，和用來傳輸類比訊號 所需之時脈的速度比，是設定成3比1的例子。亦即，用 來傳輸類比訊號所需之時脈’係爲用來操作數位訊號所需 之時脈的3分之1的速度（3倍的週期）。 對平移電路710-0的資料輸入端子Di(O)，係以時 刻T1上是訊號「a」、時刻T2上是訊號「b」、時刻T3 上是訊號「c」的要領，在每一資料時脈上，逐次輸入資 料訊號。藉由平移電路710-0內的正反器電路711乃至 713，各資料係被平移（參照圖27)。例如，訊號「a」係 在時刻T2上對訊號線D 1 S ( 02 )，在時刻T3上對訊號線 D1S(01)，在時刻T4上對訊號線DISC 00)，依序輸出 。同樣地，訊號「b」及訊號「c」也是分別每次延遲1資 料時脈而被依序輸出。 在類比轉換電路720-0中，藉由對正反器電路721乃 至723的資料時脈端子Dc給予類比時脈，在時刻T5上， 從正反器電路721乃至723係有訊號「a」乃至「c」被輸 出（參照圖30)。此外，對類比轉換電路720的資料時脈 端子Dc，係爲了分配與類比資料時脈端子Ac相同的訊號 ，而亦可將它們共用成1個端子，將來自同一輸入端子的 訊號，在內部進行分配。訊號「a」乃至「c」（D2(00) 乃至（02))，係被D/A轉換電路724轉換成類比訊號「 A」，從時刻T8起，由訊號線709-0輸出。該訊號線709-〇的資料寬係爲1條之份量，但因爲是類比値，所以可多 -54- 201021414 値表現。在此例子中，3位元的訊號「a」乃至「c」是藉 由1條類比訊號線而傳輸（A2(0))。 在數位轉換電路730-0中’藉由對類比正反器731給 予類比時脈（參照圖31)，來自類比轉換電路720-0的類 比訊號係被類比正反器731所保持，從時刻T11起被輸出 (A3 ( 0 ))。該類比訊號「A」，係藉由A/D轉換電路 . 732而被轉換成數位訊號「a」乃至「c」，被保持在正反 φ 器電路733乃至735中’從時刻T14起被輸出（D3( 00) 乃至（02))。對該正反器電路733乃至735，也是給予 著類比時脈。此處，對類比轉換電路720的資料時脈端子 Dc，係爲了分配與類比資料時脈端子Ac相同的訊號，而 亦可和類比轉換電路720同樣地，於數位轉換電路730中 ，也將它們共用成1個端子，將來自同一輸入端子的訊號 ，在內部進行分配。 在選擇電路740-0中，藉由對正反器電路742給予資 φ 料時脈（參照圖32)，而在每一資料時脈逐次輸出資料訊 ' 號（D4 ( 0 ))。在此例子中，係在時刻T1 5輸出訊號「a - 」，在時刻T16輸出訊號「b」，在時刻T17輸出訊號「c 」。 在此例子中，同步於類比時脈的3條數位訊號D3 ( 〇〇 )乃至（02 )，是當作同樣同步於類比時脈的1條類比 訊號A2(0)，藉由訊號線709-0而被傳輸。亦即，若依 據本發明的實施形態，則只要是相同的時脈速度，就可減 少資料傳輸所需要的訊號線的數目。 -55- 201021414 又，在此例子中，係以LSI-A701及LSI-B702之內部 的資料（D1(0)及D4(0)之時脈的3分之1的速度， 來進行LSI-A701與LSI-B702之間的傳輸（A2(0)及A3 (〇) )»若以數位的資料時脈爲基準而設爲1T，則此處 通量係爲3T，係進行著準備時間（turn around time) 3T 的傳輸。亦即，若依據本發明的實施形態，則可以較原本 時脈速度更爲低的速度，來進行資料傳輸。藉此，可提升 資料傳輸的信賴度。又，由於不需要中途的正反器，因此 可富彈性地進行電路配置，同時可縮小電路規模。 此外，此處雖然說明通量3T、準備時間3T的單純之 類比値的傳輸例，但在類比轉換電路720與數位轉換電路 73 0之間，係只要是在3 T以內所能處理的範圍，則可設 置其他的類比電路。例如，如圖34 ( a )所示，亦可在 LSI-A701與LSI-B702之間，設置類比電路7 5 1。又，如 圖34(b)所示，亦可在LSI-A701的內部，設置類比電 路752。又，如圖34(c)所示，亦可在LSI-B702的內部 ，設置類比電路753。這些例子，都是藉由上述的低速資 料傳輸，而達到不需要中途之正反器的附屬效果。 在本發明的實施形態中，係將k = 3位元的數位値，當 作含n = 8個離散値的m = 8之値當中的所對應之1個類比値 而以1條訊號線進行傳輸（發送：輸出，接收：輸入）° 只不過，這是因爲，若是m>8的解析力（例如m = 9 ) ’ 則只要對應關聯至能夠表現的多値（例如9値）當中的η 個値（例如「〇」至「7」的8値）即可，因此可以爲m 2 201021414 η。又，k=3位元而能夠通常表現的「〇」至「7」的8値 當中，若有邏輯構成上不會出現的値存在時，則可以利用 能夠表現nS7之離散値（解析力7以上的）類比訊號。 所謂邏輯構成上不會出現的値，係例如模數7的情況下的 「7」等該當之。 -接著說明’使用本發明的實施形態中的類比掃描電路 _ 來實現類比及數位混合的掃描路徑之例子。 φ 圖35係本發明的實施形態中的掃描路徑用D/A轉換 器之實現例的圖示。此處，使用圖30所說明過的類比轉 換電路720’想定從數位電路791的掃描輸出端子DSt連 - 接至類比電路792的掃描輸入端子ASi之情形。 數位電路791的掃描輸出端子DSt，係對類比轉換電 路720的掃描輸入端子DSi，透過訊號線DAin而連接。 類比電路792的掃描輸入端子ASi，係對類比轉換電路 720的掃描輸出端子ASt，透過訊號線DAout而連接。由 φ 於不使用其他的資料輸出入端子及掃描輸出入端子，因此 ' 各輸出入係被設定成「〇」。 • 又’對類比轉換電路720的資料時脈端子Dc係設定 「〇」°對類比轉換電路72〇的掃描時脈端子DSc係輸入 著內部資料用的資料時脈Dsck。對類比轉換電路720的 類比時脈端子Ac係輸入著類比訊號用的類比時脈Asck。 對類比轉換電路的類比掃描時脈端子ASc係設定「0 J ° Η 36係本發明的實施形態中的掃描路徑用d/A轉換 -57- 201021414 器之時序圖例的圖示。 於時刻T1中，從數位電路791透過訊號線D Ain所被 輸入之訊號「a」，係同步於資料時脈Dsck，被保持在類 比轉換電路720的正反器電路723中。訊號「a」係在時 刻T2被從正反器電路723輸出，被保持在正反器電路 722。然後，訊號「a」係在時刻T3被從正反器電路722 輸出，被保持在正反器電路721，在時刻T4被從正反器 電路721輸出。同樣地，訊號「b」及訊號「c」也是分別 每次延遲1資料時脈而被依序輸出。 在時刻T4上，於D/A轉換電路724裡，訊號「a」乃 至「c」係被轉換成類比訊號「A」。然後，在時刻T5, 同步於類比時脈Asck，從類比正反器725輸出類比訊號 「A」。 如此，藉由使用類比轉換電路720，就可將數位訊號 的掃描訊號，轉換成類比訊號的掃描訊號。藉此，就可使 數位訊號與類比訊號，混合存在於1條掃描路徑中。 此外，在此例中，說明說明對於類比電路792的掃描 輸入端子ASi，連接類比轉換電路720的掃描輸出端子 ASt之例子，但即使連接著類比轉換電路720.的資料輸出 端子At’仍可獲得同樣結果。又，如以下所示，即使將類 比轉換電路720的類比訊號觀測端子Ait連接至類比轉換 電路720的掃描輸入端子ASi，仍可獲得同樣的結果。 圖3 7係本發明的實施形態中的掃描路徑用d/A轉換 器之其他實現例的圖示。在此例中，與圖35不同，對類 -58- 201021414 比轉換電路72 0的掃描輸入端子ASi係連接著類比訊號觀 測端子Ait。又，對類比轉換電路720的類比時脈端子Ac 係設定「〇」，對類比掃描時脈端子ASc係輸入著類比訊 號用的類比時脈Asck。如此’藉由將類比訊號觀測端子 Ait的輸出予以回饋，就亦可對類比轉換電路720的類比 - 正反器725之掃描路徑直接進行輸入。 .圖3 8係本發明的實施形態中的掃描路徑用A/D轉換 φ 器之實現例的圖示。此處係想定，使用圖31所說明過的 數位轉換電路730及圖32所說明過得選擇電路740，而從 類比電路7 93的掃描輸出端子ASt連接至數位電路794的 . 掃描輸入端子DSi之情形。 類比電路793的掃描輸出端子ASt，係對數位轉換電 路730的掃描輸入端子DSi，透過訊號線ADin而連接。 數位電路794的掃描輸入端子DSi，係對選擇電路740的 掃描輸出端子D St，透過訊號線ADout而連接。數位轉換 φ 電路730的資料輸出端子Dt ( 0 )乃至（2 )，係被連接至 ' 選擇電路740的資料輸入端子Di ( 0 )乃至（2 )。由於不 - 使用其他的資料輸出入端子及掃描輸出入端子，因此各輸 出入係被設定成「0」。 又，對數位轉換電路73 0的類比時脈端子Ac及掃描 時脈端子DSc係設定「〇」。對數位轉換電路73 0的類比 掃描時脈端子ASc及資料時脈端子Dc係輸入著類比訊號 用的類比時脈Asck。對選擇電路740的資料時脈端子Dc 係輸入著內部資料用的資料時脈Dsck。對選擇電路740 -59- 201021414 的掃描時脈端子DSc係設定「0」。 圖39係本發明的實施形態中的掃描路徑用A/D轉換 器之時序圖例的圖示。 於時刻T1中，從類比電路793透過訊號線ADin所被 輸入之類比訊號「A」，係同步於類比時脈Asck，被保持 在數位轉換電路73 0的類比正反器電路731中。該類比訊 · 號「A」係表示由數位訊號「a」乃至「c」所成之訊號的 . 類比値。類比正反器電路731，係從時刻T5起輸出類比 _ 訊號「A」。 類比訊號「A」，係藉由數位轉換電路730的A/D轉 換電路732而被轉換成數位訊號「a」乃至「c」，被保持 在正反器電路733乃至735中。正反器電路73 3乃至735 ，係同步於類比時脈Asck，從時刻T8起分別輸出數位訊 號「a」乃至「c」。 選擇電路7 40的正反器電路742，係同步於資料時脈 Ssck ’將訊號「a」乃至「c」依序保持。藉此，從時刻T9 Q 起就依序輸出訊號「a」乃至「c」。 ' 如此，藉由使用數位轉換電路730及選擇電路740 , 就可將類比訊號的掃描訊號，轉換成數位訊號的掃描訊號 。藉此，就可使數位訊號與類比訊號，混合存在於1條掃 描路徑中。 此外，本發明的實施形態係例示用以將本發明具體化 之一例’如上述是和申請專利範圍中的發明特定事項分別 具有對應關係。但是，本發明係不限定於實施形態，在不 -60- 201021414 脫離本發明宗旨的範圍內，可施加各種變形。 又，本發明的實施形態中所說明的處理程序，係可視 爲具有這些一連串程序的方法，又，亦可視爲，用來使電 腦執行這些一連串程序所需的程式乃至於記憶該程式的記 錄媒體。作爲該記錄媒體，係可使用例如CD ( Compact Disc) 、MD ( MiniDisc ) 、DVD ( Digital Versatile Disk . )、記憶卡、藍光碟片（Blu-ray Disc (註冊商標））等 φ 【圖式簡單說明】 . 〔圖1〕本發明的實施形態中的類比掃描電路1 〇〇和 試驗對象之電路群的關係例的圖示。 〔圖2〕本發明的實施形態中的類比掃描電路100的 第1實施例的槪念圖。 〔圖3〕圖3係本發明的實施形態中的類比掃描電路 φ 1〇〇的第1實施例的佈局圖。 ' 〔圖4〕本發明的實施形態中的類比掃描電路1〇〇的 - 第1實施例的時序圖。 〔圖5〕本發明的實施形態中，將BBD胞格作分散配 置之例子的圖示。 〔圖6〕本發明的實施形態中的類比掃描電路1 00的 第2實施例的佈局圖。 〔圖7〕本發明的實施形態中的類比掃描電路1 00的 第2實施例的時序圖。 -61 - 201021414 〔圖8〕本發明的實施形態中的類比掃描電路100的 第2實施例的詳細時序圖。 〔圖9〕本發明的實施形態中的類比掃描電路100的 第3實施例的槪念圖。 〔圖10〕本發明的實施形態中的類比掃描電路100的 第3實施例的佈局圖。 ’ 〔圖11〕本發明的實施形態中的類比掃描電路100的 - 第3實施例的時序圖。 ⑩ 〔圖12〕本發明的實施形態中的類比掃描電路1〇〇的 第3實施例所需之來自掃描輸入端子Sin之訊號的例子。 〔圖13〕本發明的實施形態中的類比掃描電路1〇〇的 . 第4實施例的佈局圖。 〔圖14〕本發明的實施形態中的類比掃描電路100的 第4實施例的時序圖。 〔圖15〕本發明的實施形態中的類比掃描電路100的 第4實施例所需之來自掃描輸入端子Sin之訊號的例子。 @ 〔圖16〕本發明的實施形態中的類比掃描電路100的 第5實施例的槪念圖。 - 〔圖1 7〕圖1 7係本發明的實施形態中的類比掃描電 路100的第5實施例的佈局圖。 〔圖18〕本發明的實施形態中的類比掃描電路100的 第5實施例的時序圖。 〔圖19〕本發明的實施形態中的類比掃描電路1〇〇的 第6實施例的佈局圖。 -62- 201021414 〔圖20〕本發明的實施形態中的類比掃描電路1〇〇的 第7實施例的佈局圖。 〔圖21〕本發明的實施形態中的類比掃描電路100的 第8實施例的佈局圖。 〔圖22〕使用了本發明的實施形態中的類比掃描電路 -的IIR濾波器之構成例的圖示。 . 〔圖23〕將本發明的實施形態的類比掃描電路使用於 φ 類比電路之同步化控制時的例子的圖示。 〔圖24〕將本發明的實施形態的類比掃描電路使用於 類比電路之同步化控制時的佈局圖。 . 〔圖25〕將本發明的實施形態中的類比掃描電路使用 於類比電路之同步化控制時的時序圖。 〔圖26〕使用了本發明的實施形態中的類比掃描電路 的LSI間傳輸之一例的圖不。 〔圖27〕本發明的實施形態中的平移電路71〇之一構 ^ 成例的圖示。 ' 〔圖28〕本發明的實施形態中的正反器電路之一 • 構成例的圖示。 〔圖29〕本發明的實施形態中的正反器電路711的動 作時序例子的圖示。 〔圖30〕本發明的實施形態中的類比轉換電路720之 一構成例的圖不。 〔圖31〕本發明的實施形態中的數位轉換電路730之 一構成例的圖不。 -63- 201021414 〔圖32〕本發明的實施形態中的選擇電路740之一構 成例的圖示。 〔圖33〕使用了本發明的實施形態中的類比掃描電路 的LSI間傳輸（圖26 )的時序圖例的圖示。 〔圖34〕使用了本發明的實施形態中的類比掃描電路 的L S I間傳輸之變形例的圖不。 〔圖35〕本發明的實施形態中的掃描路徑用D/A轉 換器之實現例的圖示。 〔圖36〕本發明的實施形態中的掃描路徑用D/A轉 換器之時序圖例的圖示。 〔圖37〕本發明的實施形態中的掃描路徑用D/A轉 換器之其他實現例的圖示。 〔圖38〕本發明的實施形態中的掃描路徑用 A/D轉 換器之實現例的圖示。 〔圖39〕本發明的實施形態中的掃描路徑用 A/D轉 換器之時序圖例的圖示。 【主要元件符號說明】 100 :類比掃描電路 101 :矽基板 102 :絕緣膜 130:載入用時脈訊號線 140 :時脈訊號線 209 : D/A轉換器 201021414 220 :擴散層領域 2 5 1 ·訊號線 3 0 9 :電晶體 401 :電荷電壓轉換放大器 409 : A/D轉換器 419:電荷電壓轉換放大器 4 2 9 :電晶體 439 :電容器 449 :放大器 6 4 0 :電晶體 6 64 :擴散層領域 670 :時脈訊號線 680:電荷電壓轉換放大器

70 1 ： LSI-A

702 ： LSI-B 724: D/A轉換電路 725 :類比正反器 7 2 6 :增幅器 730 :數位轉換電路 7 3 1 :類比正反器 73 2 : A/D轉換電路 741 :選擇器 742 :正反器電路 7 9 1 :數位電路 -65 201021414 電路 電路 電路 加算器 加算器 轉換器 掃描電路 正反器 鏈 掃描電路 正反器 轉換器 路 :時脈訊號線 :胞格 8路 :閘極電極 :閘極電極 :擴散層領域 792 :類比 793 :類比 7 9 4 :數位 8 1 0 :類比

8 5 0 :類比 900 ： LSI

9 1 0 :電路 920 :電路 930 :電路 940 ： D/A 9 5 0 :類比 9 5 1 :類比 959 :掃描 9 6 0 :類比 961 :類比 970 ： A/D 1 1 〜1 3 : 1 121〜122 201〜206 21〜23 : 1 2 1 1 〜2 1 6 2 1 8 〜2 1 9 221〜226 227〜229:擴散層領域 201021414

3 0 1〜3 0 3 :電晶體 3 1〜3 3 :電路 311〜313:輸入端子 321〜323:闊極電極 331〜333:邏輯和閘 3 8 1〜3 8 3 :邏輯積閘 41〜43:反相器 411〜413:電荷電壓轉換方 42 1〜423 :電晶體 43 1〜43 3 :電容器 441〜443 :放大器 451〜453 :擴散層領域 461〜463 :擴散層領域 47 1 ~ 473 ：電極 481〜48 3 :邏輯積閘 491〜493 :闊極電極 51〜53，61〜63:電晶體 511〜514， 521〜524， 531 611〜619:電極 631〜633:時脈訊號線 651〜653， 661〜663:擴育 709- 0〜2 :類比訊號線 710- 0〜3 :平移電路 711〜713:正反器電路 大器 534 :邏輯積閘 層領域 -67- 201021414 720-0〜3 :類比轉換電路 721〜723 :正反器電路 730-0〜3:數位轉換電路 73 3〜7 3 5 :正反器電路 740-0 :選擇電路 751〜753:類比電路 · 821〜829:類比同步電路 - 831〜849:類比乘算器 _

Ac :類比時脈端子 ASc :類比掃描時脈端子

Asck :類比時脈 - ASi :掃描輸入端子 ASin :掃描輸入端子 ASout :掃描輸出端子 ASt :掃描輸出端子

Ai :資料輸入端子 ©

At :資料輸出端子 DAin :訊號線 DAout :訊號線 D c :資料時脈端子

Di :資料輸入端子 DSc :掃描時脈端子

Dsck :資料時脈 DSi :掃描輸入端子 -68- 201021414 DSt :掃描輸出端子 Dt :資料輸出端子 ，D3 ( D1 (0)〜D1 (2) ，DIS(OO) ~D1S (22) 00)〜D3(22) ，D4(0)〜D4(2):數位訊號線 A2 ( 0 )〜A2 ( 2 ):類比訊號線 IN1〜IN3 :輸入端子 Lck :載入用時脈 LCNT1〜LCNT3 :載入用控制端子 SAck :時脈訊號 SBck :時脈訊號

Sc :掃描時脈端子 SCck :時脈訊號

Sin :掃描輸入端子

Sm :掃描模式端子

Sout :掃描輸出端子

Ssck :資料時脈

Teq :等化驅動端子 TS1〜TS3 :測試端子 VC1〜VC6:電位

Veq :等化用端子 VOUT1〜VOUT3 :輸出端子 W c k :時脈訊號 WCNT1〜WCNT3:寫出用控制端子 -69-

Claims (1)

1. 201021414 七、申請專利範困： 1·—種介面電路，其特徵爲， 具備： 輸出數位値輸出手段，係將k位元（k係2以上之整 數）份的輸出數位値，加以輸出；和 輸出類比値輸出手段，係將含有η個（η係「3SnS (2的k次方）」的整數）離散値的m個（111係11以上之 整數）之値當中’對應於前記k位元之輸出數位値的1個 φ 輸出類比値，加以輸出；和 輸出類比正反器，係基於共通觸發訊號，而將前記輸 出類比値加以保持而輸出。 2. 如申請專利範圍第1項所記載之介面電路，其中， 前記輸出數位値輸出手段，係具有共通輸出數位値保 持手段，係基於前記共通觸發訊號而將前記k位元之輸出 數位値加以保持而輸出。 3. 如申請專利範圍第2項所記載之介面電路，其中， @ 前記輸出數位値輸出手段，係 _ 更具有： - k個固有輸出數位値保持手段，係基於前記輸出數位 値的控制中所固有的輸出觸發訊號，而分別將1位元之輸 出數位値加以保持而輸出；和 固有輸出數位値平移手段，係將前記k個當中的第i 個（i係滿足「ISiS (k-1)」之任意整數）固有輸出數 位値保持手段的輸出，當作第i+Ι個固有輸出數位値保持 -70- 201021414 手段的輸入，將被前記k個固有輸出數位値保持手段所保 持的輸出數位値，基於前記輸出觸發訊號而予以平移； 前記共通輸出數位値保持手段，係 基於前記共通觸發訊號，而將從前記k個各固有輸出 數位値保持手段所輸出的總計k位元之輸出數位値，加以 •輸入，當作前記k位元之輸出數位値而加以保持而輸出。 4. 如申請專利範圍第3項所記載之介面電路，其中， φ 前記共通觸發訊號之週期是前記輸出觸發訊號之週期 的k倍。 5. 如申請專利範圍第1項所記載之介面電路，其中， . 前記輸出類比正反器，係藉由在被形成於半導體基體 上的擴散層領域中，累積電荷，以將類比値加以保持。 6. 如申請專利範圍第1項所記載之介面電路，其中， 前記輸出類比正反器，係藉由在半導體基體上所生成 的空泛層領域中，累積電荷，以將類比値加以保持。 φ 7.—種介面電路，其特徵爲， '具備= -輸入類比正反器，係將含有η個（η係滿足「3SnS (2的k次方）」的整數，k係2以上的整數）離散値的 m個（m係η以上之整數）之値當中的任一値加以表示的 輸入類比値，基於共通觸發訊號而加以輸入而保持；和 輸入數位値輸入手段，係將對應於輸入類比値的k位 元份的輸入數位値，輸入至內部而加以保持。 8 .如申請專利範圍第7項所記載之介面電路，其中， -71 - 201021414 前記輸入數位値輸入手段，係 具有： 輸入數位値輸出手段，係將對應於前記輸入類比値的 k位元份的輸入數位値，加以輸出；和 共通輸入數位値保持手段，係基於前記共通觸發訊號 ，而將前記k位元之輸入數位値，加以保持。 · 9. 如申請專利範圍第8項所記載之介面電路，其中， _ 前記輸入數位値輸入手段，係 _ 更具有： 固有輸入數位値保持手段，係基於前記輸入數位値的 控制中所固有的輸入觸發訊號，而將1位元之輸入數位値 加以輸入而保持；和 固有輸入數位値選擇手段，係將前記共通輸入數位値 保持手段所保持的前記k位元當中的1位元之輸入數位値 ，基於前記輸入觸發訊號而加以依序選擇，當作前記固有 輸入數位値保持手段的輸入而進行供給。 @ 10. 如申請專利範圍第9項所記載之介面電路，其中 > - 前記共通觸發訊號之週期是前記輸入觸發訊號之週期 的k倍。 1 1 .如申請專利範圍第7項所記載之介面電路，其中 前記輸入類比正反器，係藉由在被形成於半導體基體 上的擴散層領域中，累積電荷’以將類比値加以保持。 -72- 201021414 12.如申請專利範圍第7項所記載之介面電路，其中 前記輸入類比正反器，係藉由在半導體基體上所生成 的空泛層領域中’累積電荷，以將類比値加以保持。 13.—種資料處理裝置，其特徵爲， 具備： .輸出介面電路，係基於共通觸發訊號，而將k位元（ φ k係2以上之整數）份的輸出數位値，當作是含有n個（n 係滿足「3SnS (2的k次方）」的整數）離散値的m個 (m係η以上之整數）之値當中的對應之1個輸出類比値 . 而加以輸出；和 輸入介面電路，係基於前記共通觸發訊號，而將前記 輸出類比値當作輸入類比値而加以輸入，將對應的k位元 份之輸入數位値，輸入至內部；和 控制手段，係控制著前記共通觸發訊號對前記輸出介 φ 面電路及前記輸入介面電路之供給。 ' 14.一種類比正反器，其特徵爲， - 具備： 輸入類比値保持手段，係將輸入類比値加以保持：和 輸出類比値保持手段，係將前記輸入類比値保持手段 所保持的前記輸入類比値，基於傳輸觸發訊號而加以傳輸 ，並當成輸出類比値而加以保持。 15.如申請專利範圍第14項所記載之類比正反器，其 中， -73- 201021414 前記輸入類比値，係表示含有η個（η係3以上的整 數）離散値的m個（m係η以上之整數）之値當中的任一 値。 16. 如申請專利範圍第14項或第15項所記載之類比 正反器，其中， 前記輸入類比値保持手段，係具有輸入手段，其係基 於輸入觸發訊號，而將前記輸入類比値加以輸入。 17. 如申請專利範圍第16項所記載之類比正反器，其 中， 前記輸入手段，係 具有： 第1輸入手段，係基於第1觸發訊號而將第1類比値 當作前記輸入類比値而加以輸入；和 第2輸入手段，係基於第2觸發訊號而將第2類比値 當作前記輸入類比値而加以輸入。 1 8.如申請專利範圍第1 7項所記載之類比正反器，其 中， 前記第1及第2觸發訊號之一方，係爲用來指示掃描 動作所需的輸入觸發訊號。 19.如申請專利範圍第14項所記載之類比正反器，其 中， 更具有：輸出手段，係將前記輸出類比値保持手段所 #持的前記輸出類比値，基於輸出觸發訊號而加以輸出。 2〇·如申請專利範圍第14項所記載之類比正反器，其 201021414 中， 前記輸入類比値保持手段及前記輸出類比値保持手段 之至少一方，是藉由在被形成於半導體基體上的擴散層領 域中，累積電荷，以將類比値加以保持。 21如申請專利範圍第14項所記載之類比正反器’其 中， 前記輸入類比値保持手段及前記輸出類比値保持手段 之至少一方，是藉由在半導體基體上所生成的空泛層領域 中，累積電荷，以將類比値加以保持。 22.—種資料處理裝置，其特徵爲， 具備： 複數類比正反器，係可將任意類比値加以表示的任意 類比資料分別加以輸入而保持而輸出；和 控制手段，係控制著這些複數類比正反器的動作時序 » 前記複數類比正反器之每一者，係 具有： 輸入類比値保持手段，係將輸入類比値加以保持；和 輸出類比値保持手段，係將前記輸入類比値保持手段 所保持的前記輸入類比値，基於傳輸觸發訊號而加以輸入 ，並當成輸出類比値而加以保持； 前記控制手段，係具有：傳輸觸發訊號供給手段，係 對前記複數類比正反器，供給相同的前記傳輸觸發訊號。 -75-