CN102224578A - 介电膜、介电膜的生产方法、半导体装置和记录介质 - Google Patents

介电膜、介电膜的生产方法、半导体装置和记录介质 Download PDF

Info

Publication number
CN102224578A
CN102224578A CN2009801149129A CN200980114912A CN102224578A CN 102224578 A CN102224578 A CN 102224578A CN 2009801149129 A CN2009801149129 A CN 2009801149129A CN 200980114912 A CN200980114912 A CN 200980114912A CN 102224578 A CN102224578 A CN 102224578A
Authority
CN
China
Prior art keywords
film
dielectric film
electrode
dielectric
elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801149129A
Other languages
English (en)
Other versions
CN102224578B (zh
Inventor
中川隆史
北野尚武
辰巳彻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Anelva Corp
Original Assignee
Canon Anelva Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Anelva Corp filed Critical Canon Anelva Corp
Publication of CN102224578A publication Critical patent/CN102224578A/zh
Application granted granted Critical
Publication of CN102224578B publication Critical patent/CN102224578B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/515—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics
    • C04B35/58—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics based on borides, nitrides, i.e. nitrides, oxynitrides, carbonitrides or oxycarbonitrides or silicides
    • C04B35/58007—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics based on borides, nitrides, i.e. nitrides, oxynitrides, carbonitrides or oxycarbonitrides or silicides based on refractory metal nitrides
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/515—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics
    • C04B35/58—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics based on borides, nitrides, i.e. nitrides, oxynitrides, carbonitrides or oxycarbonitrides or silicides
    • C04B35/581—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics based on borides, nitrides, i.e. nitrides, oxynitrides, carbonitrides or oxycarbonitrides or silicides based on aluminium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/38—Non-oxide ceramic constituents or additives
    • C04B2235/3852—Nitrides, e.g. oxynitrides, carbonitrides, oxycarbonitrides, lithium nitride, magnesium nitride
    • C04B2235/3865—Aluminium nitrides
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/38—Non-oxide ceramic constituents or additives
    • C04B2235/3852—Nitrides, e.g. oxynitrides, carbonitrides, oxycarbonitrides, lithium nitride, magnesium nitride
    • C04B2235/3886—Refractory metal nitrides, e.g. vanadium nitride, tungsten nitride
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/38—Non-oxide ceramic constituents or additives
    • C04B2235/3895—Non-oxides with a defined oxygen content, e.g. SiOC, TiON
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70—Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/74—Physical characteristics
    • C04B2235/79—Non-stoichiometric products, e.g. perovskites (ABO3) with an A/B-ratio other than 1
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02148—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing hafnium, e.g. HfSiOx or HfSiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

公开的是一种具有高介电常数和高温耐热性的介电膜。在一个实施方案中的介电膜(103)包括含有元素A、元素B以及含有N和O的复合氮氧化物，元素A由Hf构成，元素B由Al或Si构成，该介电膜(103)中元素A、元素B和N的摩尔分数根据B/(A+B+N)为0.015至0.095以及根据N/(A+B+N)为0.045以上，该介电膜(103)具有结晶结构。

Description

介电膜、介电膜的生产方法、半导体装置和记录介质
技术领域
本发明涉及介电膜和使用介电膜的半导体装置。
背景技术
半导体装置的发展伴随着日益增加的更高程度的元件集成，导致各元件越来越小型化和工作电压降低。例如，在包括分离电荷保持层(charge retaining layer)和栅极电极的阻隔膜(blocking film)的MONOS(金属氧化物氮化物氧化物半导体)型非易失性半导体装置领域中，元件的小型化已导致对于阻隔膜更高的介电常数的要求。同样地，在FG(浮栅)型非易失性半导体装置领域中，元件的小型化已导致对于浮动电极(floating electrode)和栅极电极之间的绝缘膜更高的介电常数的要求。此外，在高级DRAM(动态随机存储器(dynamic random access memory))装置领域中，为了确保构成小型化存储单元的电容器的电容，需要具有高介电常数并且能够容纳较薄的膜厚度而不引起漏电流增加的介电膜。此外，在高级CMOS装置开发的领域中，考虑用于通过使用高介电常数材料增加栅极绝缘膜的物理厚度来降低栅极漏电流的技术。另外，需要高介电膜相对于在如上所述的半导体装置的制造工艺期间进行的1000℃退火处理是耐热性的。此外，出于抑制半导体装置工作电压的变化的目的，需要高介电膜的表面具有较高的平坦性(flatness)。
作为用于增加介电膜的相对介电常数的手段，考虑使用与常规的SiO2膜、SiN膜或者组合两者的SiON膜相比具有更高的相对介电常数的HfO2、ZrO2和Al2O3作为介电膜。此外，最近，出于为了抑制与较薄的介电膜有关联的漏电流的目的，对介电膜进行研究，在所述介电膜中，对由HfO2、ZrO2或Al2O3构成的层压(堆叠)结构掺杂金属元素或者对HfO2或ZrO2掺杂金属元素。
例如，非专利文献1和2公开了其中对HfO2掺杂作为金属元素的硅(Si)、钇(Y)或镧(La)等的介电膜。根据非专利文献1和2，描述了通过对HfO2掺杂上述的金属元素并且对其进行结晶，形成具有四方晶相的HfO2并且获得的高相对介电常数值为28。
非专利文献3公开了其中将TiN层压(堆叠)在HfO2表面上的介电膜。根据该非专利文献3，描述了当在将TiN层压在HfO2上的状态下进行结晶时，形成具有立方晶相的HfO2并且获得的高相对介电常数值为50。
专利文献1公开了其中对HfO2掺杂金属元素如钇(Y)、镁(Mg)、钙(Ca)或镧(La)和氮的介电膜。根据专利文件1，描述了通过将具有大的原子半径的元素如上述的Y、Mg和Ca添加至单斜HfO2，该立方晶体的聚集能(aggregated energy)降低并且使其稳定，从而将HfO2的晶系从单斜晶体改变为四方晶体然后改变为立方晶体。结果，能够获得具有相对介电常数为70的由HfYO制成的高介电膜。此外，由于在单斜HfO2中的氧被氮取代，随着氮的量增加，该晶系由单斜晶体改变为四方晶体、菱形晶体，然后改变为立方晶体。
专利文献2公开了使用包括具有立方晶相的HfO2和第二化合物的组合物作为介电膜材料的技术。根据专利文献2，描述了含有1mol％至50mol％的Al2O3作为该第二化合物的HfO2立方晶体具有的相对介电常数为29.8，其高于纯HfO2。
专利文献3公开了，其中将非晶质氧化铝包含在结晶态介电膜中并且由具有如0.05＜x＜0.3所示的组成的AlxM(1-x)Oy(其中M是能够形成结晶态介电体的金属例如Hf和Zr)形成的非晶质膜作为介电膜。根据专利文献3，描述了在非晶质铝锆石(zircon aluminate)的情况下能够获得范围为25至28的高的相对介电常数。
非专利文献4公开了由HfAlON制成的介电膜材料。根据非专利文献4，描述了Hf/(Hf+Al)组成范围为20％至80％和氮组成为30％以上的HfAlON在850℃的退火温度下获得非晶质结构并且具有范围为10至25的相对介电常数。
专利文献
专利文献1：日本专利申请特开2005-25995
专利文献2：日本专利申请特开2004-161602
专利文献3：日本专利申请特开2004-214304
非专利文献
非专利文献1：Applied Physics Letters 86，102906，2005
非专利文献2：International Electron Devices Meeting Technical Digest，2007，p.53
非专利文献3：Symposium on VLSI Technology Digest of Technical Papers，2008，p.152
非专利文献4：Japanese Journal of APPlied Physics Vol.44，No.4B，2005.p.2311
发明内容
然而，上述技术分别具有以下问题。
在非专利文献1和2中所述的其中对HfO2掺杂作为金属元素的钇(Y)、硅(Si)或镧(La)等的技术的情况下，显示：尽管在800℃下的退火处理实现结晶和相对介电常数为30的更高的介电常数，但是当退火处理在1000℃下进行时，相对介电常数降至20以下。因此，相对于在1000℃下的退火处理，掺杂有Y、Si或La的HfO2在其缺乏耐热性方面是有问题的。
在非专利文献3中所述的其中HfO2在将TiN层压至其上的状态下结晶以形成具有立方晶体的HfO2的技术的情况下，显示：尽管通过在700℃至800℃下的退火处理获得的相对介电常数值为50，但是在800℃以上的退火处理的情况下相对介电常数降至30以下。因此，由TiN和HfO2的层压膜形成的立方HfO2还有问题地缺乏相对于在1000℃下退火处理的耐热性。
在专利文献1中所述的其中HfO2掺杂有具有大的原子半径的金属元素例如钇(Y)、镁(Mg)和镧(La)等和氮的介电膜的情况下，尽管通过在800℃下的退火处理获得的相对介电常数值为70，但是不清楚当通过在1000℃下的退火进行结晶时能够获得何种相对介电常数值。
在专利文献2中所述的其中HfO2掺杂有范围为1％至50％的Al从而形成立方晶相的HfO2的技术的情况下，尽管描述了相对于1200℃的耐热性，但是与非专利文献3和专利文献1中的HfO2相比，其相对介电常数值29.8是较低的。因此，存在不能获得高的相对介电常数的问题。此外，专利文献2有问题地没有描述最佳的Al浓度。
在专利文献3中所述的其中在5％至30％范围内将Al掺杂至ZrO2中从而将ZrO2改变为非晶质形式的技术的情况下，通过掺杂Al获得的ZrO2的相对介电常数值25至28低于没有进行掺杂的情况。因此，存在不能获得高的相对介电常数的问题。
在非专利文献4中所述的其中对HfO2掺杂Al和N的技术的情况下，与非专利文献3和专利文献1中的HfO2相比，HfAlON的相对介电常数值10至25是较低的。因此，存在不能获得高的相对介电常数的问题。
考虑到上述常规问题作出本发明，本发明的目的是提供具有高的相对介电常数、相对于在1000℃下退火处理的耐热性和优良的表面平坦性的介电膜，以及使用该介电膜的半导体装置。
通过本发明人为了解决上述问题的深入思考，导致以下发现：在包括含有元素A、元素B(元素A由Hf构成、元素B由Al或Si构成)以及N和O的复合氮氧化物的介电膜的情况下，通过设定摩尔分数B/(A+B+N)和N/(A+B+N)至特定范围和通过进行结晶，除了获得更高的介电常数和耐热性以外，还能够获得优良的平坦性，这导致了本发明。
本发明的第一方面是包括含有元素A、元素B以及N和O的复合氮氧化物的介电膜，该元素A为Hf，该元素B为Al或Si，其中表示为B/(A+B+N)的该元素A、该元素B和N的摩尔分数范围为0.015至0.095，表示为N/(A+B+N)的该元素A、该元素B和N的摩尔分数为0.045以上，该介电膜具有结晶结构。
此外，本发明的第二方面是非易失性半导体装置，其包括以下：至少表面包括半导体层的基板；在该基板上形成的栅极电极；和顺次层压在该基板和该栅极电极之间的层压栅极绝缘膜，其中构成该层压栅极绝缘膜的绝缘膜之中的至少一层是根据权利要求1所述的介电膜。
此外，本发明的第三方面是非易失性半导体装置，其包括以下：至少表面包括半导体层的基板；在该基板上形成的栅极电极；以及其中将绝缘膜、浮动电极和绝缘膜依次层压在该基板和该栅极电极之间的结构，其中在该栅极电极和该浮动电极之间形成的至少一部分绝缘膜是根据本发明的第一方面的介电膜。
另外，本发明的第四方面是在至少表面包括半导体层的基板上具有以下的半导体装置：源极区、漏极区(drain region)，和隔着绝缘膜形成的栅极电极，其中该绝缘膜是包括根据本发明的第一方面的介电膜的膜。
此外，本发明的第五方面是包括电容器的半导体装置，该电容器包括：第一电极；第二电极；和包括夹持在该第一电极和该第二电极之间的介电膜的层，其中该介电膜是根据本发明第一方面的介电膜。
此外，本发明的第六方面是以下的电容器，该电容器包括第一电极；第二电极；和包括夹持在该第一电极和该第二电极之间的介电膜的层，其中该介电膜是根据本发明第一方面的介电膜。
此外，本发明的第七方面是包括含有元素A、元素B以及N和O的复合氮氧化物的介电膜的制造方法，该元素A为Hf，该元素B为Al或Si，该方法包括：形成包括复合氮氧化物的膜的步骤，该膜的表示为B/(A+B+N)的该元素A、该元素B和N的摩尔分数范围为0.015至0.095以及表示为N/(A+B+N)的该元素A、该元素B和N的摩尔分数为0.045以上；和用于将包括该复合氮氧化物的膜结晶以形成具有结晶结构的复合氮氧化物的热处理步骤，该结晶结构具有立方晶体混入百分比(incorporation percentage)为80％以上和在X射线衍射谱图中的[220]峰强度与[111]峰强度的比[220]/[111]的值为0.6以上。
此外，本发明的第八方面是存储有用于使计算机执行包括在MI S电容器内的高介电膜的形成方法的程序的计算机可读取存储介质，其中该形成方法包括：第一步，在具有二氧化硅膜的硅基板上，通过使用Hf和Al或Si的金属靶的物理气相沉积，沉积包括含有元素A、元素B以及N和O的复合氮氧化物的介电膜，该元素A为Hf，该元素B为Al或Si，该介电膜的表示为B/(A+B+N)的该元素A、该元素B和N的摩尔分数范围为0.015至0.095以及表示为N/(A+B+N)的该元素A、该元素B和N的摩尔分数为0.045以上；第二步，通过使用金属靶的物理气相沉积，在介电膜上沉积选自TiN膜、Ti、TaN、W、Pt、Ru、Al和Si之中的膜；和在该第一步或该第二步之后的第三步，进行退火处理和使该介电膜结晶。
此外，本发明的第九方面是存储有用于使计算机执行包括在半导体装置内的高介电膜的形成方法的程序的计算机可读取存储介质，其中该形成方法包括：第一步，在具有二氧化硅膜的硅基板上，通过使用有机金属材料和氧化剂的CVD或ALD，沉积包括含有元素A、元素B以及N和O的复合氮氧化物的介电膜，该元素A为Hf，该元素B为Al或Si，该介电膜的表示为B/(A+B+N)的该元素A、该元素B和N的摩尔分数范围为0.015至0.095以及表示为N/(A+B+N)的该元素A、该元素B和N的摩尔分数为0.045以上；和在该第一步之后的第二步，进行退火处理和使该介电膜结晶。
此外，本发明的第十方面是存储有用于使计算机执行包括在半导体装置内的高介电膜的形成方法的程序的计算机可读取存储介质，其中该形成方法包括：第一步，通过STI在硅基板上形成元件分离区；第二步，通过热氧化法在元件分离的硅基板上形成二氧化硅膜；第三步，在二氧化硅膜上，通过使用Hf和Al或Si的金属靶的物理气相沉积，沉积包括含有元素A、元素B以及N和O的复合氮氧化物的介电膜，该元素A为Hf，该元素B为Al或Si，该介电膜的表示为B/(A+B+N)的该元素A、该元素B和N的摩尔分数范围为0.015至0.095以及表示为N/(A+B+N)的该元素A、该元素B和N的摩尔分数为0.045以上；第四步，在该介电膜上形成栅极电极膜；第五步，使用光刻法和RIE加工该栅极电极膜；第六步，使用加工过的栅极电极膜作为掩模进行离子注入和形成延伸区(extension region)；第七步，在已形成该延伸区的硅基板上沉积氮化硅膜和二氧化硅膜；第八步，通过回蚀(etch-back)该沉积的氮化硅膜和二氧化硅膜形成栅极侧壁；第九步，在该延伸区下方进行离子注入和形成源极-漏极区。
此外，本发明的第十一方面是存储有用于使计算机执行包括高介电膜的非易失性存储元件或FG非易失性半导体元件的形成方法的程序的计算机可读取存储介质，其中该形成方法包括：第一步，通过STI在硅基板上形成元件分离区；第二步，通过热氧化法在该元件分离的硅基板上形成第一绝缘膜；第三步，通过LPCVD在该第一绝缘膜上形成第二绝缘膜；第四步，使用MOCVD、ALD和PVD中的任一种在该第二绝缘膜上形成第三绝缘膜；第五步，通过使用有机金属材料和氧化剂的CVD法或ALD法，在第三绝缘膜上形成包括含有元素A、元素B以及N和O的复合氮氧化物的介电膜，该元素A为Hf，该元素B为Al或Si，该介电膜的表示为B/(A+B+N)的该元素A、该元素B和N的摩尔分数在0.015至0.095范围内以及表示为N/(A+B+N)的该元素A、该元素B和N的摩尔分数为0.045以上；第六步，使用MOCVD、ALD和PVD中的任一种，在该第四绝缘膜上形成第五绝缘膜；第七步，在该第五绝缘膜上形成栅极电极膜；第八步，使用光刻法技术和RIE技术加工该栅极电极膜；第九步，使用加工过的栅极电极膜作为掩模进行离子注入和形成延伸区；第十步，在已形成该延伸区的硅基板上沉积氮化硅膜和二氧化硅膜；第十一步，通过回蚀该沉积的氮化硅膜和二氧化硅膜形成栅极侧壁；第十二步，在该延伸区下方进行离子注入和形成源极-漏极区。
此外，本发明的第十二方面是存储有用于使计算机执行包括高介电膜的DRAM的形成方法的程序的计算机可读取存储介质，其中该形成方法包括：第一步，通过LOCOS或STI在硅基板上形成元件分离区；第二步，在通过该元件分离区包围的有源区内，使用光刻法和RIE形成加工成期望形状的栅极绝缘膜和栅极电极膜；第三步，使用该栅极绝缘膜和栅极电极膜作为掩模进行离子注入和形成扩散区从而成为源极区或漏极区；第四步，通过CVD在该硅基板上形成第一层间绝缘膜；第五步，使用光刻法选择性地蚀刻该第一层间绝缘膜和形成第一接触孔(contact hole)；第六步，在该第一接触孔内形成电容接触(capacitor contact)和比特接触(bit contact)从而使其连接至该扩散区；第七步，通过CVD在该第一层间绝缘膜上形成阻止绝缘膜(stopper insulating film)和第二层间绝缘膜；第八步，使用光刻法蚀刻该第二层间绝缘膜和形成圆筒状槽，从而使该电容接触暴露；第九步，通过CVD或ALD在该圆筒状槽中形成第一电极膜；第十步，通过使用有机金属材料和氧化剂的CVD法或ALD法，在该第一电极膜上形成包括含有元素A、元素B以及N和O的复合氮氧化物的介电膜，该元素A为Hf，该元素B为Al或Si，该介电膜的表示为B/(A+B+N)的该元素A、该元素B和N的摩尔分数范围为0.015至0.095以及表示为N/(A+B+N)的该元素A、该元素B和N的摩尔分数为0.045以上；第十一步，进行退火处理和使该介电膜结晶；第十二步，通过CVD或ALD在该介电膜上形成第二电极膜从而形成具有该第一电极膜、该介电膜和该第二电极膜的MIS-结构电容器；第十三步，通过CVD在该MIS电容器上形成电容器配线；第十四步，在比特接触上方形成开口部，通过该开口部，使该第二层间绝缘膜暴露；第十五步，通过CVD在该电容器配线上形成第三层间绝缘膜，然后通过光刻法选择性地蚀刻该第三层间绝缘膜和在该开口部内部形成第二接触孔；第十六步，通过CVD在该第二接触孔中形成阻隔金属膜和比特配线。
根据本发明，能够获得具有高的相对介电常数和优良的耐热性与平坦性的介电膜。因此，即使进行在1000℃以上的高温退火处理时，根据本发明的介电膜的相对介电常数也不会降低。因此，即使当将高温退火处理施加至进行高温退火处理工艺的CMOS晶体管元件的栅极绝缘膜、非易失性半导体装置的阻隔绝缘膜或DRAM元件的电容(capacitor)绝缘膜时，也能够通过较高的介电常数来降低等效氧化层厚度(EOT)。
附图说明
图1是使用根据本发明的介电膜的MIS电容器的横截面图；
图2是示出图1中所示的MIS电容器的EOT和物理膜厚度之间的关系的图；
图3是示出图1中所示的MIS电容器的相对介电常数的图；
图4是示出图1中所示的MIS电容器的EOT和物理膜厚度之间的关系的图；
图5是示出图1中所示的MIS电容器的相对介电常数和介电膜组成之间的关系的图；
图6是示出图1中所示的MIS电容器的相对介电常数和介电膜组成之间的关系的图；
图7是示出根据本发明的介电膜的X射线衍射谱图的图；
图8是示出由HfAlO制成的介电膜的X射线衍射谱图的图；
图9是示出根据本发明的介电膜的X射线谱图的峰强度比的关系的图；
图10是示出根据本发明的介电膜的X射线谱图的峰强度比和相对介电常数值之间的关系的图；
图11是示出图1中所示的MIS电容器的相对介电常数值的图；
图12是示出根据本发明的介电膜通过AFM的表面观察图像的图；
图13是示出根据本发明的介电膜的摩尔分数Al/(Hf+Al+N)和表面粗糙度之间关系的图；
图14是示出根据第一实施例的介电膜的摩尔分数Al/(Hf+Al+N)对Al靶功率的依赖关系的图；
图15是示出根据第二实施例的原料气体(base gas)供应的工艺的图；
图16是示出根据第三实施例的半导体装置制造方法的工艺的图；
图17是示出根据第四实施例的半导体装置制造方法的工艺的图；
图18是示出根据第五实施例的半导体装置的横截面结构的图；
图19是示出根据第六实施例的半导体装置制造方法的工艺的图；
图20是示出根据第六实施例的半导体装置制造方法的工艺的图；
图21是示出根据第六实施例的半导体装置制造方法的工艺的图；
图22是示出根据第六实施例的半导体装置制造方法的工艺的图；
图23是示出根据第六实施例的半导体装置制造方法的工艺的图；
图24是示出根据第六实施例的半导体装置制造方法的工艺的图；和
图25是示出用于实施第一至第六实施例的控制机构的示意图。
具体实施方式
在下文中，将参考附图详细地描述本发明的实施方案。
现将使用MIS(金属绝缘体半导体)电容器的实例描述根据本发明的介电膜，在该MIS电容器中在表面上具有二氧化硅膜的硅基板上，形成使用Al作为元素B的HfAlON膜作为根据本发明的介电膜。
如在图1中所示，在其表面上具有膜厚度范围为3nm至5nm的二氧化硅膜102的硅基板101上，将含有Hf、Al、N和O的介电膜103通过使用由Hf和Al组成的靶的磁控溅射沉积至膜厚度范围为5nm至25nm。在这种情况下，在该介电膜103中的Hf元素和Al元素之间的摩尔分数通过在该靶中的Hf和Al的混合比来调节。此外，N元素的比例通过在溅射期间引入的氮气的流量来调节。该介电膜的摩尔分数通过使用XPS(X射线光电子能谱)的分析来评价。
将沉积不包括Al的HfON膜和不包括N的HfAlO膜的样品也以相似的方式制成介电膜103。
接着，将膜厚度为10nm的TiN膜104通过溅射法沉积在介电膜103上。
然后，通过在850℃至1000℃下，在氮气气氛中，对由该介电膜103和该TiN膜104构成的层压膜进行热处理(退火)而使介电膜103结晶。
接着，将TiN膜104使用光刻技术和RIE(反应性离子蚀刻)技术加工成期望的尺寸从而形成MIS电容器结构。在这种情况下，将该硅基板101假定为底电极，TiN膜104为上电极。
接着，评价制成的MIS电容器的电特性。
图2示出以下样品的等效氧化层厚度(EOT)和物理厚度之间的关系，所述样品为其中改变HfAlON膜的摩尔分数Al/(Hf+Al+N)(B/(A+B+N))的样品、其中改变HfAlO膜的摩尔分数Al/(Hf+Al)的样品和其中形成HfON膜的样品。使所有样品通过1000℃的退火处理结晶。
现将描述等效氧化层厚度(EOT)。不管该绝缘膜的类型，假定该绝缘膜材料是二氧化硅膜，将通过从容量反算获得的绝缘膜的电学膜厚度称作等效氧化层厚度。即，如果εh表示绝缘膜的相对介电常数，ε0表示二氧化硅膜的相对介电常数，以及dh表示该绝缘膜的厚度，那么等效氧化层厚度de可以通过以下等式(1)来表示。
de＝dh×(ε0/εh)    (1)
上述等式(1)表示，当将具有与二氧化硅膜的相对介电常数ε0相比更大的介电常数εh的材料用于绝缘膜中时，等效氧化层厚度de变为与比该绝缘膜的膜厚度dh更薄的二氧化硅膜的等效氧化层厚度相当。二氧化硅膜的相对介电常数ε0为约3.9。因此，例如在由εh＝39的高介电常数材料制成的膜的情况下，即使将其物理厚度dh设定为15nm，该等效氧化层厚度(电学膜厚度)de也采取1.5nm的值。因此，在能够明显地降低漏电流的同时，将绝缘膜的电容保持在与膜厚度为1.5nm的二氧化硅膜相似的水平。
由图2证实，物理厚度为11nm的HfAlON膜的EOT为4.6nm，与具有相同物理厚度的HfAlO膜(EOT＝5.5nm)和HfON膜(EOT＝5.3nm)相比，实现了EOT的薄化。
图3示出源自图2中获得的EOT和物理厚度的相对介电常数值。图3中的附图标记X表示摩尔分数Al/(Hf+Al+N)和摩尔分数Al/(Hf+Al)。由图3显示，HfAlON膜具有的相对介电常数为48，该相对介电常数明显大于范围为15至35的HfAlO膜和HfON膜的相对介电常数值。
接着，图4示出具有摩尔分数Al/(Hf+Al)为0.03的HfAlO膜的EOT和物理厚度对退火温度的依赖关系。由图4证实，与进行850℃的退火处理的HfAlO膜相比，进行1000℃的退火处理的HfAlO膜由于相对介电常数值的降低显示EOT的增加。该结果表明，不包括N的HfAlO膜对于1000℃退火处理是不耐热的，由此显示，包括N改进了1000℃的耐热性。
图5示出改变摩尔分数Al/(Hf+Al+N)的HfAlON膜的样品(1000℃的退火处理)的相对介电常数。由图5证实，当摩尔分数Al/(Hf+Al+N)范围为0.015至0.095时，获得的相对介电常数值为40以上。因此，有必要使摩尔分数Al/(Hf+Al+N)的范围为0.015至0.095并且优选为0.02至0.07，在此情况下，能够获得明显的EOT薄化效应。
图6示出改变摩尔分数N/(Hf+Al+N)(N/(A+B+N))的HfAlON的样品(1000℃的退火处理)的相对介电常数。由图6证实，当其摩尔分数N/(Hf+Al+N)为0.045以上时，获得的相对介电常数值为40以上。小于0.045的摩尔分数N/(Hf+Al+N)由于1000℃的退火处理导致较低的耐热性和相对介电常数的降低。因此，摩尔分数N/(Hf+Al+N)为0.045以上对于获得还具有相对于1000℃以上的退火处理的耐热性的介电膜是必需的。
接着，通过X射线衍射谱图(XRD)方法评价该各自介电膜的结晶结构。
图7示出在1000℃下退火之后，摩尔分数Al/(Hf+Al)为0.03的HfAlO膜和摩尔分数Al/(Hf+Al+N)为0.03及N/(Hf+Al+N)为0.08的HfAlON膜的X射线衍射谱图。由图7证实，该HfAlO膜和该HfAlON膜已通过1000℃的退火而结晶。此外，能够在谱图的接近2θ＝30°、50°和60°处观察到表示立方晶体和四方晶体的晶体取向[111]、[220]和[311]的峰。此外，在XRD谱图中的立方晶体和四方晶体的混入百分比的评价显示，80％以上的立方晶体混入百分比大于四方晶体混入百分比。因此，如果该介电膜含有80％以上的立方晶体，根据本发明的介电膜的效果则能够得到充分发挥。
另外，图8中示出HfAlO膜的X射线衍射谱图对结晶退火温度的依赖关系。由图8证实，在850℃下结晶的HfAlO结晶结构和在1000℃下结晶的HfAlO结晶结构主要包括立方晶体。
从上述结果显示，在含有Al和N的HfAlON膜的情况下实现较高的介电常数和优良的耐热性的效果并不归因于在以上列出的文献中所述的晶系(crystalline system)的变化。
接着，进行在各自X射线衍射谱图中的[220]的峰强度与[111]的峰强度的比[220]/[111]的比较。
图9示出通过在850℃和1000℃退火而结晶的HfAlO膜和通过1000℃退火而结晶的HfAlON膜的峰强度比[220]/[111]。由图9显而易见的是，尽管HfAlO膜的峰强度比通过1000℃退火处理降低，但HfAlON膜显示0.8以上的高值。因此，可想而知的是，通过HfAlON膜实现的较高的介电常数和优良的耐热性与峰强度有关。
此外，对于[220]/[111]比和相对介电常数之间的关系的研究结果示于图10中。图10示出关于通过1000℃退火而结晶的改变摩尔分数Al/(Hf+Al+N)的HfAlO膜和HfAlON膜的样品的相对介电常数值和X射线衍射谱图的[220]/[111]峰强度比的比较结果。由图10显示，相对介电常数随着[220]/[111]峰强度比的增加而增加，并且具有相对介电常数值接近50的高介电常数膜能够在[220]/[111]峰强度比为0.6以上的区域内获得。因此，表明具有相对介电常数值为40以上和对于1000℃的退火是耐热性的介电膜有利地具有[220]/[111]峰强度比为0.6以上。
接着，评价对于沉积在HfAlON膜上的TiN膜的相对介电常数的效果。图11示出在摩尔分数Al/(Hf+Al+N)为0.02和摩尔分数N/(Hf+Al+N)为0.08的HfAlON膜上层压TiN膜后结晶的情况和没有层压TiN膜而结晶的情况之间的比较结果。由图11证实，二者样品都具有接近50的高相对介电常数值。因此，表明在HfAlON膜结晶工艺期间不沉积TiN膜时能够获得具有优良耐热性的高介电常数膜。
接着，通过AFM(原子力显微镜)评价HfAlON膜的表面平坦性。图12示出通过退火处理而结晶的HfO2膜和HfAlON膜的AFM图像。图中的RMS(均方根)表示介电膜表面的均方根粗糙度。从图中证实，与HfO2膜相比，HfAlON膜具有较小的RMS值并因此具有优良的平坦性。此外，图13示出HfO2膜、HfON膜和改变摩尔分数Al/(Hf+Al+N)的HfAlON膜的表面的摩尔分数Al/(Hf+Al+N)与均方根粗糙度(RMS值)之间的关系。从图中显而易见的是，表面粗糙度通过将N包括在HfO2膜中而降低，并通过包括N和Al而进一步降低。特别地，证实了表面粗糙度在摩尔分数Al/(Hf+Al+N)为0.025至0.08的范围内降低。因此，表明根据本发明的HfAlON膜是具有优良的表面平坦性的介电膜。
从上述可知，由于根据本发明的介电膜是含有预定量的Al和N并且具有结晶结构的HfAlON膜，在获得高介电常数的同时，能够确保耐热性，并能够改进平坦性。此外，表明：当优选地存在具有立方晶体混入百分比为80％以上的结晶结构和优选具有[220]/[111]峰强度比在预定值以上时，能够实现优良效果。此外，该效果可想而知地归因于不同于高介电常数技术的新现象，该高介电常数技术利用在上述列出的文献中描述的由于元素加入引起的晶系变化或由于介电膜和TiN膜的层压结构的结晶引起的晶系变化现象。
迄今，已经描述将具有Hf作为元素A和Al作为元素B的复合氮氧化物作为介电膜。然而，证实即使在Si作为元素B的HfSiON膜的情况下，通过在摩尔分数Si/(Hf+Si+N)范围为0.015至0.095和摩尔分数N/(Hf+Si+N)为0.045以上的情况下进行结晶，能够获得具有立方晶体混入百分比为80％以上的结晶结构，和在X射线衍射谱图中[220]峰强度与[111]峰强度的比[220]/[111]的值为0.6以上，并且获得的相对介电常数值为40以上。
此外，尽管已描述在850℃至1000℃下结晶化退火的结果，但在700℃以上至1200℃以下，特别是在1200℃下结晶化退火的情况下能够获得相似的效果。
此外，尽管已描述关于由复合氮氧化物制成的膜的形成工艺使用含有Hf和Al或Si的靶的溅射方法，但对该溅射方法的选择并不限定，并且如稍后所述，具有相似效果的介电膜还能够通过使用Hf靶和Al或Si靶的共溅射方法、ALD方法或CVD方法来形成。
另外，尽管已描述在二氧化硅膜上形成的介电膜，但是对该配置并不限定，并且如稍后所述，只要根据本发明的介电膜是部分地包括在栅极绝缘膜、阻隔绝缘膜或DRAM电容绝缘膜中，就能够实现充分的效果。
换言之，根据本发明的介电膜可用于具有介电膜作为绝缘膜的半导体装置。具体的半导体装置包括，但不限于以下描述的那些。
根据本发明实施方案的半导体装置是非易失性半导体装置，其包括：至少表面包括半导体层的基板；在该基板上形成的栅极电极；和顺次层压在该基板和该栅极电极之间的层压栅极绝缘膜，其中构成该层压栅极绝缘膜的绝缘膜中的至少一层是根据本发明的介电膜。
此外，根据本发明另一实施方案的半导体装置是具有以下结构的非易失性半导体装置，所述结构包括：至少表面包括半导体层的基板；在该基板上形成的栅极电极；和顺次层压在该基板和该栅极电极之间的绝缘膜、浮动电极和绝缘膜，其中在该栅极电极和浮动电极之间形成的至少一部分绝缘膜是根据本发明的介电膜。
另外，根据本发明又一实施方案的半导体装置是在至少表面包括半导体层的基板上具有源极区、漏极区和隔着绝缘膜形成的栅极电极的半导体装置，其中该绝缘膜是包括根据本发明的介电膜的膜。
另外，根据本发明再一实施方案的半导体装置是具有电容器的半导体装置，其中该电容器包括第一电极、第二电极和包括夹持在该第一电极和该第二电极之间的介电膜的层，该介电膜是根据本发明的介电膜。在根据该实施方案的半导体装置的情况下，该电容器和形成于至少表面包括半导体层的基板上的开关元件可优选电连接。可选择地，其中该第一电极相对该第二电极的面和其中该第二电极相对该第一电极的面可以分别由多个面组成。
此外，根据本实施方案的介电膜也可用于电容器，该电容器包括第一电极、第二电极和包括夹持在该第一电极和该第二电极之间的介电膜的层。换言之，根据本发明的介电膜可用于置于该第一电极和该第二电极之间的介电膜。
本发明的本质在于使用由含有元素A、元素B、N(氮)和O(氧)的复合氮氧化物构成，元素A由Hf(铪)构成，元素B由Al(铝)或Si(硅)构成，并且元素A、元素B和N的摩尔分数在上述特定范围内的介电膜，而不在于应用该介电膜的应用中本身的构造。因此，能够将根据本发明的介电膜应用于任意设备例如以上例举的那些，只要该设备使用介电膜即可。
(实施例)
<第一实施例(使用共溅射的实施例)>
现将参考附图详细地描述本发明的第一实施例。
图1是示出具有介电膜103的MIS电容器的图。在表面上具有膜厚度为3至5nm的二氧化硅膜102的硅基板101上，将HfAlON膜通过溅射法沉积而作为介电膜103。将Hf和Al的金属靶用作靶。将氩、氧和氮用作溅射气体。换言之，根据本发明的基板处理设备在其第一室中包括供给Hf靶、Al靶和溅射气体至该第一室的供给机构。更具体地，根据本实施例的基板处理设备包括用于进行使用Hf靶和Al靶的物理气相沉积例如溅射的第一物理气相沉积机构。
能够任意地设定基板温度在27℃至600℃的范围内，靶功率在50W至1000W的范围内，溅射气压在0.02Pa至0.1Pa的范围内，Ar气流量在1sccm至200sccm的范围内，氧气流量在1sccm至100sccm的范围内和氮气流量在1sccm至50sccm的范围内。
在本实施例中，控制该第一物理气相沉积机构从而在以下条件下进行成膜：基板温度为30℃，Hf靶功率为600W，Al靶功率为50W至500W，溅射气压为0.03Pa，Ar气流量为25sccm，氧气流量为9sccm和氮气流量为0sccm至20sccm。
在这种情况下，根据本发明的介电膜103的摩尔分数Al/(Hf+Al+N)和摩尔分数N/(Hf+Al+N)能够通过该Hf靶功率、该Al靶功率和该N流量控制。图14是示出在本实施例中形成的介电膜103的摩尔分数Al/(Hf+Al+N)对Al靶功率的依赖关系的图。通过使用XPS(X射线光电子能谱)的分析来评价组成。证实通过以这种方式调节靶功率，能够将摩尔分数Al/(Hf+Al+N)控制在0至0.2的范围内。此外，摩尔分数N/(Hf+Al+N)的类似分析显示，通过调节该N流量，能够将摩尔分数N/(Hf+Al+N)控制在0至0.2的范围内。
作为该介电膜103，具有在0≤Al/(Hf+Al+N)≤0.20范围内的Al摩尔分数和在0≤N/(Hf+Al+N)≤0.20范围内的N摩尔分数的HfAlON膜、HfAlO膜和HfON膜通过上述形成工艺形成，膜厚度为5nm至25nm。
接着，将具有膜厚度为10nm的TiN膜104通过溅射法沉积在该介电膜103上。将Ti的金属靶用作靶。将氩和氮用作溅射气体。例如，根据本实施例的基板处理设备包括与第一室分离的第二室，并且还在该第二室中包括供给Ti靶和溅射气体至该第二室中的供给机构。根据本实施例的基板处理设备包括用于进行使用Ti靶的物理气相沉积例如溅射的第二物理气相沉积机构。
能够任意地设定基板温度在27℃至600℃的范围内，靶功率在50W至1000W的范围内，溅射气压在0.02Pa至0.1Pa的范围内，Ar气流量在1sccm至200sccm的范围内，和氮气流量在1sccm至50sccm的范围内。
在本实施例中，控制该第二物理气相沉积机构从而在以下条件下进行成膜：基板温度为30℃，Ti靶功率为750W，溅射气压为0.03Pa，Ar气流量为30sccm和氮气流量为10sccm。
另外，尽管在本实施例中将该TiN膜104沉积在介电膜103上，但是必要时也能够使用Ti、TaN、W、Pt、Ru、Al和Si。可选择地，可以沉积选自由这些元素组成的组之中的膜。
接着，在1000℃下在氮气气氛中进行退火处理10秒从而使介电膜103结晶。换言之，根据本实施例的该基板处理设备包括用于施加退火处理至基板的退火处理机构。此外，根据本实施例的基板处理设备能够包括用于退火处理的分离的室(separate chamber)。
在这种情况下，尽管在沉积该TiN膜104之后进行退火处理，但是退火处理可以可选择地在沉积TiN膜104之前进行。此外，在这种情况下，尽管在氮气气氛中进行退火处理，但是必要时也能够使用氧气气氛或惰性气体气氛如Ar。可选择地，退火可以在选自由这些气体组成的组之中的气氛中进行。
接着，使用光刻技术和RIE技术将该TiN膜104处理成期望的尺寸从而形成MIS电容器结构。
评价如上所述制成的该介电膜103的相对介电常数。其结果示于图5和图6中。由图5和图6显示，当摩尔分数Al/(Hf+Al+N)范围为0.015至0.095，摩尔分数N/(Hf+Al+N)为0.045以上时，获得的相对介电常数值为40以上。
图7示出在1000℃的退火处理之后，摩尔分数Al/(Hf+Al)为0.03的HfAlO膜和摩尔分数Al/(Hf+Al+N)为0.03及N/(Hf+Al+N)为0.08的HfAlON膜的结晶相通过X射线衍射的评价结果。如从图7显而易见的是，二者结晶相均主要由立方晶体构成。因此，证实含有Al和N的HfAlON膜的相对介电常数的改进并不归因于结晶相的变化。
图10示出关于通过1000℃的退火而结晶的改变摩尔分数Al/(Hf+Al+N)的HfAlO膜和HfAlON膜的样品的的相对介电常数值和X射线衍射谱图[220]/[111]峰强度比的比较结果。从图10示出，相对介电常数随[220]/[111]峰强度比的增加而增加，在[220]/[111]峰强度比为0.6以上的区域内能够获得具有接近50的相对介电常数值的高介电常数膜。
图13示出在HfO2膜、HfON膜和改变摩尔分数Al/(Hf+Al+N)的HfAlON膜的表面的均方根粗糙度(RMS)值和摩尔分数Al/(Hf+Al+N)之间的关系。由图13显而易见的是，表面粗糙度通过将N包括在HfO2膜中而降低，通过包括N和Al，表面粗糙度进一步降低，同时该膜表面的平坦性得到改进。
如上所示，根据本实施例，在以下介电膜的情况下，能够获得具有相对介电常数值为40以上并且其能够承受1000℃退火处理的高介电常数膜，该介电膜由含有Hf、Al、N和O的复合氮氧化物制成并且具有Hf、Al和N的摩尔分数Al/(Hf+Al+N)为0.015至0.095和N/(Hf+Al+N)为0.045以上，具有结晶结构，优选具有立方晶体混入百分比为80％以上的结晶结构，并优选在X射线衍射谱图中[220]/[111]峰强度比为0.6以上。此外显示，与不含Al和N的介电膜相比，能够获得优良的表面平坦性。
此外，尽管将如此配置以致Hf含有Al的HfAlON用作本实施例中的介电膜103，但是证实，在其中以相似的组成范围含有硅代替Al的HfSiON膜的情况下，也能够获得相似的效果。
此外证实，在其中TiN膜104没有沉积在介电膜103上的结构的情况下，也能够实现类似的效果。
此外证实，通过沉积选自由Ti、TaN、W、Pt、Ru、Al和Si组成的组之中的材料以代替TiN膜104，也能够实现类似的效果。
<第二实施例(使用ALD法和CVD法的实施例)>
本实施例不同于第一实施例之处在于：介电膜103通过CVD法或ALD法形成。其它形成工艺与第一实施例相同。因此，根据本实施例的基板处理设备包括用于实现CVD法和ALD法中至少一种的机构，例如供给有机金属材料和氧化剂至室中的供给机构。
在表面上具有二氧化硅膜102的基板101上，通过CVD法或ALD法形成在5nm至25nm范围内的HfAlON膜作为介电膜103。将基板温度设定至300℃，将三甲基铝(Al(CH3)3)和四(二乙氨基)铪(Hf[(C2H5)2N]4)用作有机金属材料，将H2O用作氧化剂。介电膜的形成方法能够通过控制要引入的氧化剂的分压来设定，从而当该氧化剂的分压高时采取CVD法，而当该氧化剂的分压低时采取ALD法。此外，当同时供给有机金属材料气体和氧化剂时，该介电膜能够通过CVD法形成。
图15示出根据本实施例的原料气体供给工艺的概要。如图15中所示，该原料气体供给工艺包括含有Hf和Al的金属氧化物层(HfAlO膜)的形成工艺和HfO2的形成工艺。
在HfAlO膜形成工艺中，将作为氧化剂的H2O供给至基板上。质量流量控制器以10sccm的流量供给H2O两秒钟。接着，同时供给Al材料(Al(CH3)3)和Hf材料(Hf[(C2H5)2N]4)。质量流量控制器以0.5sccm的流量控制并供给Al材料。此外，将Hf材料从加热至80℃的容器通过流量为20sccm的氮气鼓泡来供给。在这种情况下，供给原料气体20秒钟。
在HfO2形成工艺中，交替供给Hf材料(Hf[(C2H5)2N]4)和氧化剂H2O。在这点上，质量流量控制器以5sccm的流量供给H2O两秒钟。此外，将Hf材料从80℃的容器通过流量为20sccm的氮气鼓泡来供给。在这种情况下，供给原料气体20秒钟。
在这种情况下，根据本发明的金属氧化物层的Al组成能够通过上述HfAlO和HfO2的成膜循环数之间的比(膜厚度比)来控制。即，通过将包括首先完成HfAlO的一个循环接着完成HfO2的N次循环的一套流程重复M次循环，能够形成具有期望组成和膜厚度的Hf(1-x)AlxOy。此外证实，即使使用其中不将Hf材料引入HfAlO成膜工艺中的方法，也能够控制Al组成。
在上述形成工艺中，在Al摩尔分数范围为0＜Al/(Hf+Al)≤0.10和膜厚度范围为5nm至25nm内形成HfAlO膜。接着，在NH3气氛中在温度为700℃至850℃下进行氮化处理10分钟，从而形成HfAlON膜。即，根据本实施例的基板处理设备包括用于进行上述氮化处理的机构。根据本实施例的基板处理设备能够分离地包括用于进行氮化处理的室。尽管在本实施例中氮化处理在NH3气氛中进行，但是氮化处理还可选择地通过含氮游离基法进行。
接着，在氮气气氛中在1000℃下进行退火处理10秒从而使HfAlON膜结晶。此外，在这种情况下，尽管退火处理在氮气气氛中进行，但是必要时能够使用气体例如氧气或者惰性气体例如Ar。可选择地，退火可以在选自由这些气体组成的组之中的气氛中进行。
如上所述制造的并且Al摩尔分数在0≤Al/(Hf+Al+N)≤0.10范围内和N摩尔分数在0≤N/(Hf+Al+N)≤0.20范围内的介电膜的相对介电常数的评价显示，当摩尔分数Al/(Hf+Al+N)范围为0.015以上至0.095以下和摩尔分数N/(Hf+Al+N)为0.045以上时，获得相对介电常数值为40以上。
此外，通过摩尔分数Al/(Hf+Al)为0.03的HfAlO膜和摩尔分数Al/(Hf+Al+N)为0.03及N/(Hf+Al+N)为0.08的HfAlON膜的结晶相的X射线衍射的评价显示，该HfAlON膜已结晶并且具有主要由立方晶体组成并类似于HfAlO膜的结晶相。
另外，通过改变HfAlO膜和HfAlON膜的摩尔分数Al/(Hf+Al+N)获得的样品的相对介电常数值和X射线衍射谱图的[220]/[111]峰强度比的比较显示，相对介电常数值随着[220]/[111]峰强度比的增加而增加，并且在[220]/[111]峰强度比为0.6以上的区域内能够获得具有相对介电常数值为接近50的高介电常数膜。
另外，HfAlON膜的表面平坦性的AFM评价显示，与HfO2膜及不包含Al和N的HfON膜相比，实现优良的平坦性。
从本实施例证实，即使当使用CVD法或ALD法时，根据本发明的介电膜的形成方法也实现了与该第一实施例相同的效果。
<第三实施例(应用于栅极绝缘膜的实施例)>
现将参考附图详细地描述本发明的第三实施例。
图16是示出根据本发明的第三实施例的半导体装置制造方法的工艺的图。
首先，如由图16中的工艺1所示，根据本实施例的基板处理设备使用STI(浅沟道隔离)技术在硅基板301的表面上形成元件分离区302。然后，根据本实施例的基板处理设备使用热氧化方法在硅基板的元件分离的表面上形成具有膜厚度为1.8nm的二氧化硅膜303。随后，根据本实施例的基板处理设备使用与第一实施例或第二实施例相同的方法形成具有膜厚度范围为1nm至10nm的HfAlON膜作为介电膜304。然后在氮气气氛中在1000℃下进行退火处理10秒从而使介电膜304结晶。
随后，如通过在图16中的工艺2所示，根据本实施例的基板处理设备首先在介电膜304上形成具有厚度为150nm的多晶硅(poly-Si)305，使用光刻技术和RIE技术加工栅极电极，然后使用该栅极电极作为掩模进行离子注入，从而自动调整地形成延伸区306。
此外，如由图16中的工艺3所示，根据本实施例的基板处理设备顺次沉积氮化硅膜和二氧化硅膜，随后进行回蚀从而形成栅极侧壁307。根据本实施例的基板处理设备在这种状态下再次进行离子注入，并且通过活化退火(active annealing)形成源极-漏极区308。另外，HfAlON膜的结晶可以通过活化退火工艺进行。在这种情况下，能够省略沉积HfAlON膜随后的结晶退火工艺。
所制造的元件的电特性的评价显示，在Al摩尔分数在0.015≤Al/(Hf+Al+N)≤0.095的范围内和N摩尔分数在N/(Hf+Al+N)≥0.045的范围内的HfAlON膜的情况下，与Al/(Hf+Al+N)＝0和N/(Hf+Al+N)＝0的HfO2相比，相对介电常数增加，并且作为结果，与HfO2相比，能够降低漏电流。
此外，通过摩尔分数Al/(Hf+Al)为0.03的HfAlO膜与摩尔分数Al/(Hf+Al+N)为0.03和N/(Hf+Al+N)为0.08的HfAlON膜的结晶相的X射线衍射的评价显示，HfAlON膜已结晶并且具有主要由立方晶体组成并类似于HfAlO膜的结晶相。
另外，通过改变HfAlO膜和HfAlON膜的摩尔分数Al/(Hf+Al+N)获得的样品的相对介电常数值和X射线衍射谱图的[220]/[111]峰强度比的比较显示，相对介电常数值随着[220]/[111]峰强度比的增加而增加，并且在[220]/[111]峰强度比为0.6以上的区域能够获得具有相对介电常数值为接近50的高介电常数膜。
如上所示，在根据本实施例的半导体装置的情况下，通过在MOSFET的栅极电极膜的一部分中使用以下的HfAlON，能够降低栅极漏电流，该HfAlON具有Hf、Al和N的摩尔分数Al/(Hf+Al+N)范围为0.015至0.095和N/(Hf+Al+N)为0.045以上，具有结晶结构，优选具有四方结晶相的结晶结构，并优选在X射线衍射谱图中[220]/[111]峰强度比为0.6以上。
<第四实施例(应用于非易失性存储元件的阻隔膜的实施例)>
图17是示出根据本发明的第四实施例的半导体元件的制造工艺的横截面图。
首先，如通过在图17中的工艺1所示，根据本实施例的基板处理设备使用STI(浅沟道隔离)技术在硅基板401的表面上形成元件分离区402。
然后，根据本实施例的基板处理设备使用热氧化方法在硅基板401的元件分离的表面上形成
Figure BPA00001250373600271
至
Figure BPA00001250373600272
的二氧化硅膜作为第一绝缘膜403。随后，根据本实施例的基板处理设备使用LPCVD(低压化学气相沉积)法形成
Figure BPA00001250373600273
至
Figure BPA00001250373600274
的氮化硅膜作为第二绝缘膜404。接着，根据本实施例的基板处理设备形成
Figure BPA00001250373600275
至
Figure BPA00001250373600276
的氧化铝膜作为第三绝缘膜405。作为该氧化铝层的形成方法，可以使用MOCVD法、ALD(原子层沉积)法或PVD(物理气相沉积)法。随后，根据本实施例的基板处理设备使用与第一实施例或第二实施例相同的方法形成具有膜厚度范围为5nm至20nm的HfAlON膜作为第四绝缘膜406。接着，根据本实施例的基板处理设备形成
Figure BPA00001250373600277
至
Figure BPA00001250373600278
的氧化铝膜作为第五绝缘膜407。可以使用MOCVD法、ALD法或PVD法作为该第五绝缘膜407的形成方法。
随后，根据本实施例的基板处理设备首先形成具有厚度为150nm的多晶硅膜作为栅极电极408，并如通过图17中的工艺2所示，使用光刻技术和RIE(反应性离子蚀刻)技术加工栅极电极，然后使用该栅极电极作为掩模进行离子注入，从而自动调整地形成延伸区409。另外，如通过图17中的工艺3所示，根据本实施例的基板处理设备顺次沉积氮化硅膜和二氧化硅膜，随后进行回蚀从而形成栅极侧壁410。根据本实施例的基板处理设备在这种状态下再次进行离子注入，并通过活化退火形成源极-漏极区411。
所制造的半导体装置的电特性的评价显示，在Al摩尔分数在0.015≤Al/(Hf+Al+N)≤0.095的范围内和N摩尔分数在N/(Hf+Al+N)≥0.0450的范围内的HfAlON膜的情况下，与其Al/(Hf+Al+N)＝0和N/(Hf+Al+N)＝0的HfO2膜相比，相对介电常数增加，并且作为结果，与具有相同EOT的HfO2相比，能够降低漏电流。
此外，通过摩尔分数Al/(Hf+Al)为0.03的HfAlO膜与摩尔分数Al/(Hf+Al+N)为0.03和N/(Hf+Al+N)为0.08的HfAlON膜的结晶相的X射线衍射的评价显示，该HfAl ON已结晶并且具有主要由立方晶体组成并与HfAlO类似的结晶相。
另外，通过改变HfAlO膜和HfAlON膜的摩尔分数Al/(Hf+Al+N)获得的样品的相对介电常数值和X射线衍射谱图的[220]/[111]峰强度比的比较显示，相对介电常数随着[220]/[111]峰强度比的增加而增加，并且在[220]/[111]峰强度比为0.6以上的区域能够获得具有相对介电常数值为接近50的高介电常数膜。
如上所示，在根据本实施例的半导体装置的情况下，通过在MONOS非易失性存储元件的阻隔绝缘膜一部分中使用以下HfAlON膜，能够降低栅极漏电流，该HfAlON膜具有Hf、Al和N的摩尔分数Al/(Hf+Al+N)范围为0.015至0.095和N/(Hf+Al+N)为0.045以上，具有结晶结构，优选含有立方晶体和具有立方晶体混入百分比为80％以上的结晶结构，并优选在X射线衍射谱图中的[220]/[111]峰强度比为0.6以上。
此外，尽管将多晶硅膜用作本实施例中的栅极电极408，但是当使用TiN、TaN、W、WN、Pt、Ir、Ta或Ti作为栅极电极408时，也实现同样的效果。
此外，尽管在本实施例中在离子注入后通过活化退火进行第一绝缘膜403、第二绝缘膜404、第三绝缘膜405、第四绝缘膜406和第五绝缘膜407的退火处理，但是退火处理还可选择地在形成各绝缘膜后进行。
另外，尽管在本实施例中将由第三绝缘膜405、第四绝缘膜406和第五绝缘膜407组成的层压膜用于非易失性半导体存储元件的阻隔层，但是使用由第三绝缘膜405和第四绝缘膜406组成的层压膜也实现同样的效果。
<第五实施例(应用于FG非易失性半导体元件的实施例)>
现将参考附图详细地描述本发明的第五实施例。
图18是根据本发明的第五实施例的半导体装置的横截面图。本实施例与第四实施例的不同之处在于：在第四实施例中的半导体元件的第二绝缘膜404现由多晶硅501组成的层形成。第二绝缘膜404之后的形成工艺与第四实施例相同。
所制造的半导体装置的电特性的评价显示，在Al摩尔分数在0.015≤Al/(Hf+Al+N)≤0.095的范围内和N摩尔分数在N/(Hf+Al+N)≥0.045的范围内的HfAlON膜的情况下，与Al/(Hf+Al+N)＝0和N/(Hf+Al+N)＝0的HfO2相比，相对介电常数增加，并且作为结果，与具有相同EOT的HfO2相比，能够降低漏电流。
此外，通过在退火处理后摩尔分数Al/(Hf+Al)为0.03的HfAlO膜与摩尔分数Al/(Hf+Al+N)为0.03和N/(Hf+Al+N)为0.08的HfAlON膜的结晶相的X射线衍射的评价显示，HfAlON膜结晶并且具有主要由立方晶体组成并与HfAlO类似的结晶相。
另外，通过改变HfAlO膜和HfAlON膜的摩尔分数Al/(Hf+Al+N)获得的样品的相对介电常数值和X射线衍射谱图的[220]/[111]峰强度比的比较显示，相对介电常数随着[220]/[111]峰强度比的增加而增加，并且在[220]/[111]峰强度比为0.6以上的区域能够获得具有相对介电常数值为接近50的高介电常数膜。
如上所示，在根据本实施例的半导体装置的情况下，通过在具有浮动电极的FG非易失性存储元件的阻隔绝缘膜(多晶硅层间绝缘膜(interpoly insulating film))的一部分中使用以下HfAlON膜，能够降低漏电流，该HfAlON膜具有Hf、Al和N的摩尔分数Al/(Hf+Al+N)范围为0.015至0.095和N/(Hf+Al+N)为0.045以上，具有结晶结构，优选具有立方晶体混入百分比为80％以上的结晶结构，并优选在X射线衍射谱图中的[220]/[111]峰强度比为0.6以上。
此外，尽管在本实施例中将多晶硅膜用作栅极电极，但是当使用TiN、TaN、W、WN、Pt、Ir、Ta或Ti作为栅极电极时，也实现同样的效果。
此外，尽管在本实施例中在离子注入后通过活化退火进行第一绝缘膜、第二绝缘膜(多晶硅层501)、第三绝缘膜、第四绝缘膜和第五绝缘膜的退火处理，退火处理还可选择地在形成各绝缘膜之后进行。
另外，尽管在本实施例中将由第三绝缘膜、第四绝缘膜和第五绝缘膜组成的层压膜用作非易失性半导体存储元件的阻隔层，但是使用由第三绝缘膜和第四绝缘膜组成的层压膜也实现相同的效果。
<第六实施例(应用于DRAM电容绝缘膜的实施例)>
现将参考附图详细地描述本发明的第六实施例。
图19至24是根据本发明的第六实施例的半导体装置制造方法的工艺图。
如通过图19中的工艺1所述，根据本实施例的基板处理设备使用LOCOS(硅的局部氧化)法或STI法在P型硅基板601的表面区域上形成元件分离区602。接着，根据本实施例的基板处理设备在由元件分离区602包围的有源区上顺次沉积二氧化硅膜(栅极绝缘膜603)、多晶硅膜604A和钨膜604B，并且使用蚀刻技术和RIE技术将其层压膜处理成期望的形状以形成栅极绝缘膜603和栅极电极604。随后，根据本实施例的基板处理设备使用栅极绝缘膜603和栅极电极604作为掩模进行离子注入，掺杂N杂质至硅基板601中，并且自动调整地形成多个N扩散区605从而变成源极区或漏极区。然后，根据本实施例的基板处理设备使用CVD方法在整个表面上形成由二氧化硅膜组成的第一层间绝缘膜606。因此，形成由MOS晶体管组成的存储选择性晶体管(开关元件)610。
在这种情况下，组成源极区或漏极区的上述扩散区605可以具有结合高杂质区域和低杂质区域的LDD(轻掺杂漏极)结构或由高杂质浓度区域组成的非LDD结构。此外，可以使用自对准多晶硅化物方法(salicide method)在源极-漏极区中形成硅化物层。在这种情况下，从接触电阻的观点，可以使用Ni硅化物、Co硅化物或Ti硅化物用于硅化物层。
随后，使用光刻方法，根据本实施例的基板处理设备选择性地蚀刻第一层间绝缘膜606，从而形成接触孔607以使扩散区605暴露。
接着，如通过图19中的工艺2所示，根据本实施例的基板处理设备通过CVD法或PVD法在整个表面上形成TiN膜作为阻隔金属608，然后通过CVD法在整个表面上形成W(钨)膜609。随后，根据本实施例的基板处理设备通过CMP(化学机械抛光)法将第一层间绝缘膜606的表面平坦化从而去除不必要的阻隔金属608和W膜609，在接触孔607内部形成电容接触611和比特接触612，从而分别与扩散区605连接。
如通过图20中的工艺3所示，然后，根据本实施例的基板处理设备通过CVD法在整个表面上顺次形成由氮氧化硅(SiON)膜组成的阻止绝缘膜613和由二氧化硅膜组成的第二层间绝缘膜614。
接着，如通过图20中的工艺4所示，使用蚀刻方法，根据本实施例的基板处理设备选择性地蚀刻该第二层间绝缘膜614以形成圆筒状槽615，从而使电容接触611暴露。
接着，如通过图21中的工艺5所示，根据本实施例的基板处理设备通过CVD法或ALD法在圆筒状槽615中形成具有膜厚度为20nm至40nm并且由TiN膜组成的第一电极(底电极)616，随后通过光刻方法在第一电极616之中去除不必要的部分，从而使用在电容接触611中保留的电极膜形成第一电极616。
如通过图21中的工艺6所示，根据本实施例的基板处理设备然后通过ALD法或CVD法在第一电极616上形成介电膜617。在这种情况下，介电膜能够以与第二实施例中相同的方式形成。在形成介电膜617后，根据本实施例的基板处理设备在温度600℃下在NH3气氛中进行氮化处理10分钟。形成的介电膜617是Al摩尔分数在0≤Al/(Hf+Al+N)≤0.10的范围内和N摩尔分数在0≤N/(Hf+Al+N)≤0.20的范围内的HfAlON膜。此外，形成的介电膜617的膜厚度在5nm至20nm的范围内。
接着，根据本实施例的基板处理设备在600℃至700℃下在氮气气氛中进行退火处理10分钟，从而使介电膜617结晶。
如通过图22中的工艺7所示，根据本实施例的基板处理设备然后通过CVD法或ALD法形成由TiN膜组成的第二电极618。因此，形成具有MIM结构并且包括第一电极616、介电膜617和第二电极618的电容器619。从确保电容的观点，如在本实施例的情况下，电容器结构优选具有大的表面积如圆筒状结构，其中第一电极616相对第二电极618的面、第二电极618相对第一电极616的面由多个面形成，在图22的工艺7中，该多个面包括基本上平行于基板的面和基本上垂直于基板的面。
接着，如通过图22中的工艺8所示，根据本实施例的基板处理设备通过CVD法在整个表面上形成由W膜组成的电容器(电容)配线620，并且将其连接至电容器619的第二电极618。然后，如通过图23中的工艺9所示，根据本实施例的基板处理设备形成开口部621，从而使在比特接触612上方的第二层间绝缘膜614暴露。
随后，如通过图23中的工艺10所示，根据本实施例的基板处理设备通过CVD法在整个表面上形成由二氧化硅膜组成的第三层间绝缘膜622，并且使用光刻方法，选择性地蚀刻第三层间绝缘膜622，以在开口部621内部形成接触孔623，从而使比特接触612暴露。
接着，如通过图24中的工艺11所示，根据本实施例的基板处理设备通过CVD法在整个表面上形成TiN膜作为阻隔金属624，然后通过CVD法在整个表面上形成由W膜组成的比特配线625，从而将这些连接至比特接触612，以完成该半导体装置。
根据本实施例的半导体装置证实，在Al摩尔分数在0.015≤Al/(Hf+Al+N)≤0.095的范围内和N摩尔分数在N/(Hf+Al+N)≥0.045的范围内的HfAlON膜的情况下，与Al/(Hf+Al+N)＝0和N/(Hf+Al+N)＝0的HfO2相比，相对介电常数增加，并且作为结果，与具有相同EOT的HfO2相比，能够降低漏电流。
此外，通过摩尔分数Al/(Hf+Al)为0.03的HfAlO膜与摩尔分数Al/(Hf+Al+N)为0.03和N/(Hf+Al+N)为0.08的HfAlON膜的结晶相的X射线衍射的评价显示，HfAlON已结晶并且具有主要由立方晶体组成并与HfAlO类似的结晶相。
另外，通过改变HfAlO膜和HfAlON膜的摩尔分数Al/(Hf+Al+N)获得的样品的相对介电常数值和X射线衍射谱图的[220]/[111]峰强度比的比较显示，相对介电常数随着[220]/[111]峰强度比的增加而增加，并且在[220]/[111]峰强度比为0.6以上的区域能够获得具有相对介电常数值为接近50的高介电常数膜。
如上所示，在根据本实施例的半导体装置的情况下，即使使用以下HfAlON膜作为具有圆筒状结构的电容绝缘膜，也能够实现其效果，所述HfAlON膜具有Hf、Al和N的摩尔分数为Al/(Hf+Al+N)范围为0.015至0.095和N/(Hf+Al+N)为0.045以上，具有结晶结构，优选具有立方晶体混入百分比为80％以上的结晶结构，并优选在X射线衍射谱图中的[220]/[111]峰强度比为0.6以上。
尽管在本实施例中将MOS晶体管用作开关元件610，但是必要时能够选择并且使用起开关元件作用的元件例如其它场效应晶体管。
此外，尽管在本实施例中，将TiN用作第一电极616和第二电极618，但是证实通过使用选自由Ti、W、WN、Pt、Ir、Ru、Ta和TaN组成的组的材料作为第一电极616，也能够实现相似的效果。另外证实，通过使用选自由Ti、W、WN、Pt、Ir、Ru、Ta和TaN组成的组的材料作为第二电极618，也能够实现相似的效果。
图25是示出用于进行第一至第六实施例的控制机构的示意图。将控制机构300连接至能够进行第一至第六实施例的基板处理设备301。控制机构300包括输入单元300b、具有程序和数据的存储单元300c、处理器300d和输出单元300e。控制机构300基本上具有计算机的构造并控制基板处理设备301。
在图25中，能够将基板处理设备301用作根据上述第一至第六实施例的基板处理设备。因此，该控制机构300能够通过具有执行在存储单元300c中存储的控制程序的处理器300d来控制基板处理设备301的运作。换言之，在控制机构300的控制下，基板处理设备301能够进行上述第一至第六实施例中所述的操作。
控制机构300可以与基板处理设备301分离设置或者可以将其并入基板处理设备301。
应当理解的是，导致以下的处理方法也包括在上述实施方案的范围内：存储介质存储有促使上述实施方案的构造运行从而实现上述实施方案的作用的程序；读取作为代码的存储在存储介质中的程序；在计算机上执行该程序。换言之，计算机可读取存储介质也包括在实施方案的范围内。另外，除了上述存储计算机程序的存储介质之外，该计算机程序本身也包括在上述实施方案的范围内。
例如，能够将软盘(注册商标)、硬盘、光盘、磁光盘、CD-ROM、磁带、非易失性存储卡和ROM用作存储介质。
另外，除了其中处理是通过存储在上述存储介质中的程序单独执行的配置之外，其中配合其他软件和扩展板的功能在OS上运行程序来执行上述实施方案的操作的配置也包括在上述实施方案的范围内。

Claims (23)

1.一种介电膜，其包括含有元素A、元素B以及N和O的复合氮氧化物，所述元素A为Hf，所述元素B为Al或Si，其中，
表示为B/(A+B+N)的所述元素A、所述元素B和N的摩尔分数范围为0.015至0.095，表示为N/(A+B+N)的所述元素A、所述元素B和N的摩尔分数为0.045以上，并且所述介电膜具有结晶结构。
2.根据权利要求1所述的介电膜，其中所述结晶结构含有立方晶体，所述结晶结构的立方晶体混入百分比为80％以上。
3.根据权利要求1所述的介电膜，其中作为X射线衍射谱图中的[220]峰强度与[111]峰强度的比[220]/[111]的值为0.6以上。
4.根据权利要求1所述的介电膜，其中所述介电膜的相对介电常数为40以上。
5.根据权利要求1所述的介电膜，其中将所述介电膜在1200℃以下的温度下进行热处理。
6.一种具有介电膜作为绝缘膜的半导体装置，其中所述介电膜是根据权利要求1所述的介电膜。
7.一种非易失性半导体装置，其包括：
至少表面包括半导体层的基板；
在所述基板上形成的栅极电极；和
顺次层压在所述基板和所述栅极电极之间的层压栅极绝缘膜，其中
构成所述层压栅极绝缘膜的所述绝缘膜中的至少一层是根据权利要求1所述的介电膜。
8.一种非易失性半导体装置，其包括：
至少表面包括半导体层的基板；
在所述基板上形成的栅极电极；和
其中将绝缘膜、浮动电极和绝缘膜顺次层压在所述基板和所述栅极电极之间的结构，其中
在所述栅极电极和所述浮动电极之间形成的至少一部分绝缘膜是根据权利要求1所述的介电膜。
9.一种半导体装置，其在至少表面包括半导体层的基板上具有：
源极区，
漏极区，和
隔着绝缘膜形成的栅极电极，其中，
所述绝缘膜是包括根据权利要求1所述的介电膜的膜。
10.一种半导体装置，其包括电容器，
所述电容器包括：
第一电极；
第二电极；和
包括夹持在所述第一电极和所述第二电极之间的介电膜的层，其中
所述介电膜是根据权利要求1所述的介电膜。
11.根据权利要求10所述的半导体装置，其中将所述电容器与形成于至少表面包括半导体层的基板上的开关元件电连接。
12.根据权利要求10所述的半导体装置，其中所述第一电极相对所述第二电极的面和所述第二电极相对第一电极的面分别包括多个面。
13.一种电容器，其包括，
第一电极；
第二电极；和
包括夹持在所述第一电极和所述第二电极之间的介电膜的层，其中，
所述介电膜是根据权利要求1所述的介电膜。
14.一种介电膜的制造方法，所述介电膜包括含有元素A、元素B以及N和O的复合氮氧化物，所述元素A为Hf，所述元素B为Al或Si，所述方法包括：
形成包括复合氮氧化物的膜的步骤，所述包括复合氮氧化物的膜的表示为B/(A+B+N)的所述元素A、所述元素B和N的摩尔分数范围为0.015至0.095和表示为N/(A+B+N)的所述元素A、所述元素B和N的摩尔分数为0.045以上；和
用于将所述包括复合氮氧化物的膜结晶以形成具有结晶结构的复合氮氧化物的热处理步骤，所述结晶结构具有立方晶体混入百分比为80％以上和在X射线衍射谱图中的[220]峰强度与[111]峰强度的比[220]/[111]的值为0.6以上。
15.根据权利要求14所述的介电膜的制造方法，其中所述形成包括复合氮氧化物的膜的步骤通过溅射进行。
16.根据权利要求14所述的介电膜的制造方法，其中所述形成包括复合氮氧化物的膜的步骤通过ALD法或CVD法进行。
17.根据权利要求14所述的介电膜的制造方法，其中所述热处理步骤在700℃至1200℃下进行。
18.根据权利要求14所述的介电膜的制造方法，其中所述热处理步骤在选自由氧气氛、氮气氛和惰性气体气氛组成的组中的气氛中进行。
19.一种计算机可读取存储介质，其存储有用于使计算机执行包括在MIS电容器内的高介电膜的形成方法的程序，其中，
所述形成方法包括：
第一步，在具有二氧化硅膜的硅基板上，通过使用Hf和Al或Si的金属靶的物理气相沉积，沉积包括含有元素A、元素B以及N和O的复合氮氧化物的介电膜，所述元素A为Hf，所述元素B为A1或Si，所述介电膜的表示为B/(A+B+N)的所述元素A、所述元素B和N的摩尔分数范围为0.015至0.095以及表示为N/(A+B+N)的所述元素A、所述元素B和N的摩尔分数为0.045以上；
第二步，通过使用金属靶的物理气相沉积，在介电膜上沉积选自TiN膜、Ti、TaN、W、Pt、Ru、Al和Si之中的膜；和
在所述第一步或所述第二步之后的第三步，进行退火处理和使所述介电膜结晶。
20.一种计算机可读取存储介质，其存储有用于使计算机执行包括在半导体装置内的高介电膜的形成方法的程序，其中，
所述形成方法包括：
第一步，在具有二氧化硅膜的硅基板上，通过使用有机金属材料和氧化剂的CVD或ALD，沉积包括含有元素A、元素B以及N和O的复合氮氧化物的介电膜，所述元素A为Hf，所述元素B为Al或Si，所述介电膜的表示为B/(A+B+N)的所述元素A、所述元素B和N的摩尔分数范围为0.015至0.095以及表示为N/(A+B+N)的所述元素A、所述元素B和N的摩尔分数为0.045以上；和
在所述第一步之后的第二步，进行退火处理和使所述介电膜结晶。
21.一种计算机可读取存储介质，其存储有用于使计算机执行包括在半导体装置内的高介电膜的形成方法的程序，其中，
所述形成方法包括：
第一步，通过STI在硅基板上形成元件分离区；
第二步，通过热氧化法在所述元件分离的硅基板上形成二氧化硅膜；
第三步，在二氧化硅膜上，通过使用Hf和Al或Si的金属靶的物理气相沉积，沉积包括含有元素A、元素B以及N和O的复合氮氧化物的介电膜，所述元素A为Hf，所述元素B为Al或Si，所述介电膜的表示为B/(A+B+N)的所述元素A、所述元素B和N的摩尔分数范围为0.015至0.095以及表示为N/(A+B+N)的所述元素A、所述元素B和N的摩尔分数为0.045以上；
第四步，在所述介电膜上形成栅极电极膜；
第五步，使用光刻法和RIE加工所述栅极电极膜；
第六步，使用所述加工过的栅极电极膜作为掩模进行离子注入和形成延伸区；
第七步，在已经形成所述延伸区的硅基板上沉积氮化硅膜和二氧化硅膜；
第八步，通过回蚀所述沉积的氮化硅膜和二氧化硅膜来形成栅极侧壁；
第九步，在所述延伸区下方进行离子注入和形成源极-漏极区。
22.一种计算机可读取存储介质，其存储有用于使计算机执行包括高介电膜的非易失性存储元件或FG非易失性半导体元件的形成方法的程序，其中，
所述形成方法包括：
第一步，通过STI在硅基板上形成元件分离区；
第二步，通过热氧化法在所述元件分离的硅基板上形成第一绝缘膜；
第三步，通过LPCVD在所述第一绝缘膜上形成第二绝缘膜；
第四步，使用MOCVD、ALD和PVD中的任一种，在所述第二绝缘膜上形成第三绝缘膜；
第五步，通过使用有机金属材料和氧化剂的CVD法或ALD法，在所述第三绝缘膜上形成包括含有元素A、元素B以及N和O的复合氮氧化物的介电膜，所述元素A为Hf，所述元素B为Al或Si，所述介电膜的表示为B/(A+B+N)的所述元素A、所述元素B和N的摩尔分数范围为0.015至0.095以及表示为N/(A+B+N)的所述元素A、所述元素B和N的摩尔分数为0.045以上；
第六步，使用MOCVD、ALD和PVD中的任一种，在所述第四绝缘膜上形成第五绝缘膜；
第七步，在所述第五绝缘膜上形成栅极电极膜；
第八步，使用光刻法技术和RIE技术加工所述栅极电极膜；
第九步，使用所述加工过的栅极电极膜作为掩模进行离子注入和形成延伸区；
第十步，在已形成所述延伸区的所述硅基板上，沉积氮化硅膜和二氧化硅膜；
第十一步，通过回蚀所述沉积的氮化硅膜和二氧化硅膜，形成栅极侧壁；
第十二步，在所述延伸区下方进行离子注入和形成源极-漏极区。
23.一种计算机可读取存储介质，其存储有用于使计算机执行包括高介电膜的DRAM的形成方法的程序，其中，
所述形成方法包括：
第一步，通过LOCOS或STI，在硅基板上形成元件分离区；
第二步，在通过所述元件分离区包围的有源区内，使用光刻法和RIE形成加工成期望形状的栅极绝缘膜和栅极电极膜；
第三步，使用所述栅极绝缘膜和栅极电极膜作为掩模进行离子注入和形成要成为源极区或漏极区的扩散区；
第四步，通过CVD，在所述硅基板上形成第一层间绝缘膜；
第五步，使用光刻法，选择性地蚀刻所述第一层间绝缘膜和形成第一接触孔；
第六步，在所述第一接触孔内形成电容接触和比特接触，从而将其连接至所述扩散区；
第七步，通过CVD，在所述第一层间绝缘膜上形成阻止绝缘膜和第二层间绝缘膜；
第八步，使用光刻法蚀刻所述第二层间绝缘膜和形成圆筒状槽，从而使所述电容接触暴露；
第九步，通过CVD或ALD，在所述圆筒状槽中形成第一电极膜；
第十步，通过使用有机金属材料和氧化剂的CVD法或ALD法，在所述第一电极膜上形成包括含有元素A、元素B以及N和O的复合氮氧化物的介电膜，所述元素A为Hf，所述元素B为Al或Si，所述介电膜的表示为B/(A+B+N)的所述元素A、所述元素B和N的摩尔分数范围为0.015至0.095以及表示为N/(A+B+N)的所述元素A、所述元素B和N的摩尔分数为0.045以上；
第十一步，进行退火处理和使所述介电膜结晶；
第十二步，通过CVD或ALD，在所述介电膜上形成第二电极膜，从而形成具有所述第一电极膜、所述介电膜和所述第二电极膜的MIS-结构电容器；
第十三步，通过CVD，在所述MIS电容器上形成电容器配线；
第十四步，在比特接触上方形成开口部，通过所述开口部使所述第二层间绝缘膜暴露；
第十五步，通过CVD在所述电容器配线上形成第三层间绝缘膜，然后通过光刻法选择性地蚀刻所述第三层间绝缘膜和在所述开口部内部形成第二接触孔；
第十六步，通过CVD在所述第二接触孔中形成阻隔金属膜和比特配线。
CN200980114912.9A 2008-10-31 2009-09-02 介电膜、介电膜的生产方法、半导体装置和记录介质 Active CN102224578B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-282100 2008-10-31
JP2008282100 2008-10-31
PCT/JP2009/065305 WO2010050291A1 (ja) 2008-10-31 2009-09-02 誘電体膜、誘電体膜の製造方法、半導体装置、および、記録媒体

Publications (2)

Publication Number Publication Date
CN102224578A true CN102224578A (zh) 2011-10-19
CN102224578B CN102224578B (zh) 2014-03-26

Family

ID=42128659

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980114912.9A Active CN102224578B (zh) 2008-10-31 2009-09-02 介电膜、介电膜的生产方法、半导体装置和记录介质

Country Status (5)

Country Link
US (2) US8030694B2 (zh)
JP (1) JP4465413B1 (zh)
KR (1) KR101052587B1 (zh)
CN (1) CN102224578B (zh)
WO (1) WO2010050291A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109478567A (zh) * 2016-07-15 2019-03-15 罗姆股份有限公司 半导体装置
CN112714945A (zh) * 2018-09-28 2021-04-27 东京毅力科创株式会社 半导体装置的制造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009133500A1 (en) * 2008-04-28 2009-11-05 Nxp B.V. Method of forming a nanocluster-comprising dielectric layer and device comprising such a layer
CN102007583B (zh) * 2008-10-31 2013-02-13 佳能安内华股份有限公司 介电膜的制造方法、半导体装置的制造方法以及介电膜
WO2010098121A1 (ja) * 2009-02-27 2010-09-02 キヤノンアネルバ株式会社 誘電体ならびに半導体装置の製造方法、プログラム、および、記録媒体
JP5247619B2 (ja) * 2009-07-28 2013-07-24 キヤノンアネルバ株式会社 誘電体膜、誘電体膜を用いた半導体装置の製造方法及び半導体製造装置
JP2011151366A (ja) * 2009-12-26 2011-08-04 Canon Anelva Corp 誘電体膜の製造方法
WO2011081202A1 (ja) 2009-12-29 2011-07-07 キヤノンアネルバ株式会社 電子部品の製造方法、電子部品、プラズマ処理装置、制御プログラム及び記録媒体
JP5937297B2 (ja) * 2010-03-01 2016-06-22 キヤノンアネルバ株式会社 金属窒化膜、該金属窒化膜を用いた半導体装置、および半導体装置の製造方法
DE112011104624B4 (de) 2010-12-28 2019-01-24 Canon Anelva Corporation Verfahren zum Herstellen einer Halbleitervorrichtung
WO2013057321A1 (en) * 2011-10-21 2013-04-25 University College Cork - National University Of Ireland, Cork A single crystal high dielectric constant material
JP5823354B2 (ja) 2012-06-20 2015-11-25 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
US8866118B2 (en) * 2012-12-21 2014-10-21 Intermolecular, Inc. Morphology control of ultra-thin MeOx layer
KR101923793B1 (ko) * 2014-03-18 2018-11-29 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
JP2015198185A (ja) * 2014-04-02 2015-11-09 東京エレクトロン株式会社 成膜方法及び成膜装置
WO2016018198A1 (en) * 2014-07-26 2016-02-04 Hewlett-Packard Development Company, L.P. Printhead with a number of memristors having metal-doped metalorganic switching oxides
JP2020102484A (ja) 2018-12-20 2020-07-02 ソニーセミコンダクタソリューションズ株式会社 半導体装置及びその製造方法、並びに電子機器
US12062584B1 (en) * 2022-10-28 2024-08-13 Kepler Computing Inc. Iterative method of multilayer stack development for device applications

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1372160B1 (en) * 2002-06-10 2008-05-28 Interuniversitair Microelektronica Centrum (IMEC) Transistors or memory capacitors comprising a composition of HfO2 with enhanced dielectric constant
KR100481870B1 (ko) 2002-12-06 2005-04-11 삼성전자주식회사 일회적 프로그래밍이 가능한 롬을 구비하는 반도체 장치및 그 제조방법
JP4290421B2 (ja) * 2002-12-27 2009-07-08 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
EP1605500A4 (en) * 2003-03-17 2007-03-21 Fujitsu Ltd SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
US20040198069A1 (en) * 2003-04-04 2004-10-07 Applied Materials, Inc. Method for hafnium nitride deposition
JP4534438B2 (ja) 2003-06-30 2010-09-01 パナソニック電工株式会社 放電灯点灯装置
US7135361B2 (en) * 2003-12-11 2006-11-14 Texas Instruments Incorporated Method for fabricating transistor gate structures and gate dielectrics thereof
KR100580581B1 (ko) 2004-11-03 2006-05-16 삼성전자주식회사 반도체 장치의 제조 방법
JP2006135084A (ja) * 2004-11-05 2006-05-25 Fujitsu Ltd 半導体装置およびその製造方法
KR20070104072A (ko) * 2006-04-21 2007-10-25 삼성전자주식회사 금속 게이트 전극을 포함하는 반도체 장치의 형성 방법 및이에 의해 형성된 비휘발성 메모리 장치
US20100024732A1 (en) * 2006-06-02 2010-02-04 Nima Mokhlesi Systems for Flash Heating in Atomic Layer Deposition
KR100848241B1 (ko) 2006-12-27 2008-07-24 동부일렉트로닉스 주식회사 반도체 소자의 제조방법
JP4280871B2 (ja) * 2007-01-15 2009-06-17 エルピーダメモリ株式会社 絶縁膜積層体、絶縁膜積層体の製造方法、半導体装置及び半導体装置の製造方法
US7786539B2 (en) * 2007-01-15 2010-08-31 Elpida Memory, Inc. Dieletric film layered product
JP2008205065A (ja) * 2007-02-19 2008-09-04 Toshiba Corp 半導体装置及びその製造方法
JP4358252B2 (ja) * 2007-03-27 2009-11-04 株式会社東芝 不揮発性半導体メモリのメモリセル
US7857946B2 (en) 2007-04-26 2010-12-28 Canon Anelva Corporation Sputtering film forming method, electronic device manufacturing method, and sputtering system
WO2008149446A1 (ja) 2007-06-07 2008-12-11 Canon Anelva Corporation 半導体製造装置および方法
US7632745B2 (en) * 2007-06-30 2009-12-15 Intel Corporation Hybrid high-k gate dielectric film
WO2009031232A1 (ja) 2007-09-07 2009-03-12 Canon Anelva Corporation スパッタリング方法および装置
JP5221121B2 (ja) 2007-12-27 2013-06-26 キヤノン株式会社 絶縁膜の形成方法
US8148275B2 (en) 2007-12-27 2012-04-03 Canon Kabushiki Kaisha Method for forming dielectric films
US8012822B2 (en) 2007-12-27 2011-09-06 Canon Kabushiki Kaisha Process for forming dielectric films
CN102007583B (zh) 2008-10-31 2013-02-13 佳能安内华股份有限公司 介电膜的制造方法、半导体装置的制造方法以及介电膜

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109478567A (zh) * 2016-07-15 2019-03-15 罗姆股份有限公司 半导体装置
CN109478567B (zh) * 2016-07-15 2022-12-16 罗姆股份有限公司 半导体装置
CN112714945A (zh) * 2018-09-28 2021-04-27 东京毅力科创株式会社 半导体装置的制造方法

Also Published As

Publication number Publication date
US20100330813A1 (en) 2010-12-30
JP4465413B1 (ja) 2010-05-19
CN102224578B (zh) 2014-03-26
JPWO2010050291A1 (ja) 2012-03-29
US8030694B2 (en) 2011-10-04
US20100244192A1 (en) 2010-09-30
WO2010050291A1 (ja) 2010-05-06
KR20100085988A (ko) 2010-07-29
KR101052587B1 (ko) 2011-07-29
US8053311B2 (en) 2011-11-08

Similar Documents

Publication Publication Date Title
CN102224578B (zh) 介电膜、介电膜的生产方法、半导体装置和记录介质
CN102007583B (zh) 介电膜的制造方法、半导体装置的制造方法以及介电膜
Liao et al. Grain size engineering of ferroelectric Zr-doped HfO 2 for the highly scaled devices applications
US20190189627A1 (en) Ferroelectric memory cells including ferroelectric crystalline materials having polar and chiral crystal structures, and related memory devices
JP4792132B2 (ja) 誘電体ならびに半導体装置の製造方法、プログラム、および、記録媒体
US7741170B2 (en) Dielectric structure in nonvolatile memory device and method for fabricating the same
CN113745327A (zh) 叠层结构体以及包括其的半导体器件、半导体设备和电子设备、和制造叠层结构体的方法
US8203176B2 (en) Dielectric, capacitor using dielectric, semiconductor device using dielectric, and manufacturing method of dielectric
Jung et al. A review on morphotropic phase boundary in fluorite-structure hafnia towards DRAM technology
Müller et al. Integration challenges of ferroelectric hafnium oxide based embedded memory
CN101101925A (zh) 具有sonos结构的非易失性存储器及其制造方法
US20220140147A1 (en) Thin film structure and semiconductor device comprising the same
KR101356699B1 (ko) 반도체 메모리 소자 및 그 제조 방법
CN115440595A (zh) 一种基于ZrO2反铁电性的多比特存储场效应晶体管制备方法
KR20230041520A (ko) 강유전체, 및 이를 포함하는 전자 소자
JP2024151890A (ja) 半導体装置およびその製造方法
TW202339118A (zh) 鐵電裝置的形成方法及半導體裝置結構
KR20220060450A (ko) 박막 구조체 및 이를 포함하는 반도체 소자
JP2009206189A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant