CN102222746B - 发光器件、发光器件封装和照明系统 - Google Patents

发光器件、发光器件封装和照明系统 Download PDF

Info

Publication number
CN102222746B
CN102222746B CN201110051740.4A CN201110051740A CN102222746B CN 102222746 B CN102222746 B CN 102222746B CN 201110051740 A CN201110051740 A CN 201110051740A CN 102222746 B CN102222746 B CN 102222746B
Authority
CN
China
Prior art keywords
semiconductor layer
type semiconductor
conductive type
layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110051740.4A
Other languages
English (en)
Other versions
CN102222746A (zh
Inventor
金省均
林祐湜
范熙荣
罗珉圭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Lekin Semiconductor Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of CN102222746A publication Critical patent/CN102222746A/zh
Application granted granted Critical
Publication of CN102222746B publication Critical patent/CN102222746B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21K—NON-ELECTRIC LIGHT SOURCES USING LUMINESCENCE; LIGHT SOURCES USING ELECTROCHEMILUMINESCENCE; LIGHT SOURCES USING CHARGES OF COMBUSTIBLE MATERIAL; LIGHT SOURCES USING SEMICONDUCTOR DEVICES AS LIGHT-GENERATING ELEMENTS; LIGHT SOURCES NOT OTHERWISE PROVIDED FOR
    • F21K9/00—Light sources using semiconductor devices as light-generating elements, e.g. using light-emitting diodes [LED] or lasers
    • F21K9/20—Light sources comprising attachment means
    • F21K9/23—Retrofit light sources for lighting devices with a single fitting for each light source, e.g. for substitution of incandescent lamps with bayonet or threaded fittings
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2105/00—Planar light sources
    • F21Y2105/10—Planar light sources comprising a two-dimensional array of point-like light-generating elements
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2113/00—Combination of light sources
    • F21Y2113/10—Combination of light sources of different colours
    • F21Y2113/13—Combination of light sources of different colours comprising an assembly of point-like light sources
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2115/00—Light-generating elements of semiconductor light sources
    • F21Y2115/10—Light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种发光器件、发光器件封装和照明系统。所述发光光器件包括：衬底；发光结构层，其包括第一导电类型半导体层、所述第一导电类型半导体层上的有源层和所述有源层上的第二导电类型半导体层，其中，所述第一导电类型半导体层被形成在所述衬底上并具有第一上表面和第二上表面，其中，所述第二上表面比所述第一上表面更靠近所述衬底；所述第二导电类型半导体层上的第二电极；以及至少一个第一电极，其通过穿过所述衬底而至少从所述第一导电类型半导体层的所述第二上表面延伸至所述衬底的下表面。

Description

发光器件、发光器件封装和照明系统
技术领域
本发明提供了一种发光器件、发光器件封装和照明系统。
背景技术
III-V族氮化物半导体因其物理和化学特性而已经被广泛应用于诸如发光二极管(LED)或激光二极管(LD)的发光器件的主要原料。通常，III-V族氮化物半导体包括具有InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的组成式的半导体材料。
LED是通过利用化合物半导体的特性将电信号转换成红外线或光，从而发射/接收信号的半导体器件。LED也被用作光源。
采用氮化物半导体材料的LED或LD主要用于用以提供光的发光器件。例如，LED或LD被作为光源而被用于各种产品，例如，蜂窝电话的键区发光部分、电子信号牌和照明器件。
发明内容
实施例提供了一种具有新型电极结构的发光器件。
实施例提供了一种具有生长衬底和垂直型电极结构的发光器件。
根据实施例，一种发光器件包括：衬底；发光结构层，其包括第一导电类型半导体层、第一导电类型半导体层上的有源层和有源层上的第二导电类型半导体层，其中，第一导电类型半导体层形成在衬底上并具有第一上表面和第二上表面，其中，第二上表面比第一上表面更靠近衬底；第二导电类型半导体层上的第二电极；以及至少一个第一电极，所述至少一个第一电极通过穿过衬底至少从第一导电类型半导体层的第二上表面延伸至衬底的下表面。
根据实施例，一种发光器件包括：衬底，该衬底包括透射材料；发光结构层，其包括第一导电类型半导体层、第一导电类型半导体层的内部上的有源层和有源层上的第二导电类型半导体层，其中，第一导电类型半导体层形成在衬底上并具有从衬底的至少一侧形成台阶的外部；第二导电类型半导体层上的第二电极；以及多个第一电极，所述多个第一电极通过穿过衬底从衬底的下表面延伸至第一导电类型半导体层的外部的侧表面。
附图说明
图1是示出了根据第一实施例的发光器件的侧视剖面图；
图2是图1的平面图；
图3是图1的仰视图；
图4A和图4B是示出了图1的孔的示例的图；
图5至图10是示出了图1的发光器件的制造过程的图；
图11至图13是示出了根据实施例在沟道区内形成第一电极和孔的示例的图；
图14是示出了根据第二实施例的发光器件的侧视剖面图；
图15是示出了根据第三实施例的发光器件的侧视剖面图；
图16和图17是根据第四实施例的发光器件的侧视剖面图和平面图；
图18是示出了根据第五实施例的发光器件的侧视剖面图；
图19是示出了根据第六实施例的发光器件的侧视剖面图；
图20是示出了根据第七实施例的发光器件的侧视剖面图；
图21是示出了根据第八实施例的发光器件的侧视剖面图；
图22是示出了根据第九实施例的发光器件的侧视剖面图；以及
图23是示出了根据第十实施例的发光器件的侧视剖面图；
图24是图示了根据实施例的显示器件的图；
图25是图示了根据实施例的另一显示器件的图；以及
图26是图示了根据实施例的照明器件的图。
具体实施方式
在实施例的说明中，将理解的是，当层(或膜)、区域、图案或结构被称为在另一衬底、另一层(或膜)、另一区域、另一焊盘或另一图案“上”或者“下”时，它能“直接”或“间接”地在另一衬底、另一层(或膜)、另一区域或者另一焊盘上方，或者也可以存在一个或者多个中间层。已参照附图对该种层的位置作了说明。
出于方便或清楚的目的，可放大、省略或示意性地绘制附图中所示的各层的厚度和大小。此外，每个元件的尺寸没有反映真实大小。
图1是示出了根据第一实施例的发光器件100的侧视剖面图，而图2是图1的平面图。
参照图1，发光器件100包括：衬底101、第一半导体层105、第一导电类型半导体层110、有源层115、第二导电类型半导体层120、第二电极150和152、以及第一电极160。
发光器件100包括LED，LED包括多个化合物半导体层，例如，多个III-V族化合物半导体元件。LED可以发射可见光波段中的蓝、绿或红光，或者UV波段中的光。
衬底101为生长衬底，其包括使用将要生长的化合物半导体的绝缘材料或导电材料。衬底101可以从由Al2O3、GaN、SiC、ZnO、Si、GaP、InP、Ga2O3和GaAs组成的组中选择。下文中，将包括蓝宝石(Al2O3)的绝缘生长衬底描述成衬底101的示例，且衬底101可包括透射衬底。衬底101上设置有光提取结构，如凹凸结构或粗糙结构。衬底101的厚度可处于50μm至500μm范围内。如果衬底101包括透射材料，则能够改善光的发射角。
衬底101上可设置有第一半导体层105。第一半导体层105可具有基于II至VI族元素化合物半导体的图案或层。第一半导体层105可包括从由ZnO、GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP和AlGaInP组成的组中选择的其中之一。第一半导体层105可包括缓冲层或未被掺杂的半导体层，且该缓冲层减小了氮化物半导体与衬底101之间的晶格常数差。未被掺杂的半导体层可包括未被掺杂的氮化物半导体。换言之，未被掺杂的半导体层是没有被刻意掺杂导电掺杂物的半导体层。未被掺杂的半导体层比第一导电类型半导体层110具有明显更弱的导电性。例如，未被掺杂的半导体层可包括未被掺杂的GaN层，并具有第一导电类型的特性。
第一半导体层105可包括超晶格结构，并可包括从由GaN、InN、AlN、InGaN、AlGaN、InAlGaN、SiO2、SiOx、SiN2、SiNx和SiOxNy组成的组中选择的材料和金属材料。超晶格结构包括至少两对，其中，交替重复具有不同能量带隙的至少两个层。例如，超晶格结构包括InGaN/GaN堆叠结构。超晶格结构的每层可具有至少几个A的厚度。
另外，第一半导体层105可包括具有如下结构的反射层，在该结构中，交替堆叠具有不同折射率的至少两个层。例如，第一半导体层105可包括具有至少两个GaN/AlN层的堆叠结构的DBR(分布布喇格反射器)。
第一导电类型半导体层110被形成在第一半导体层105上，而有源层115被形成在第一导电类型半导体层110上。第二导电类型半导体层120被形成在有源层115上。还可将另一半导体层布置在每个层的上面或每个层的下面，但实施例不限于此。
第一导电类型半导体层110可包括掺杂有第一导电类型掺杂物的III-V族元素化合物半导体。例如，第一导电类型半导体层110可包括从由GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP和AlGaInP组成的组中选择的材料。第一导电类型半导体层110可包括具有InxAlyGa1-x-yN(0≤x≤1、0≤y≤1，0≤x+y≤1)的组成式的半导体材料。
第一导电类型半导体层110可包括N型半导体层。例如，N型半导体层包括N型掺杂物，例如，Si、Ge、Sn、Se和Te。第一导电类型半导体层110可被用作电极接触层，并可具有单层或多层结构，但实施例不限于此。
第一导电类型半导体层110可包括其中堆叠有不同半导体层的超晶格结构。超晶格结构包括GaN/InGaN结构或GaN/AlGaN结构。超晶格结构通过堆叠至少两对的具有至少几个的厚度的两个不同层而获得。
第一导电类型半导体层110包括至少两个台阶的结构。例如，第一导电类型半导体层110可包括比第一导电类型半导体层110的下表面的宽度具有更宽宽度的结构。
第一导电类型半导体层110包括第一部分112和第二部分113。第一部分112和第二部分113可具有相同的半导体层或不同的半导体层。第一部分112可以是第一导电类型半导体层110的下部，而第二部分113可以是第一导电类型半导体层110的上部。第一部分112和第二部分113由于台阶结构而彼此区分。第一部分112还可包括如下的区域，所述区域具有源自第二部分113的至少一个侧表面或全部侧表面的台阶结构。因此，第二部分113可被设置在第一部分112的预定区域内。
第二部分113的上表面可具有比第一部分112的下表面更窄的宽度，而且该宽度与有源层115的下表面的宽度相等或比其更宽。第一部分112的外上表面111比第二部分113的上表面更靠近衬底101，并从第二部分113的侧表面或有源层115的侧表面朝外布置。在平面图中查看时，第一导电类型半导体层110的第一部分112的外上表面111被布置为比第二导电类型半导体层120的侧表面更朝向外面。
如图2所示，第一导电类型半导体层110的第一部分112的外上表面111从第二部分113的侧表面开始可具有大约1μm到大约50μm的宽度W1。宽度W1可以是第二部分113的侧表面与第一部分112的侧表面之间的距离。如图2所示，有源层115的侧表面以预定距离G1与第一电极160间隔开，且距离G1防止半导体层113、115与120之间的短路。
第一导电类型半导体层110的第一部分112的外上表面111被用作Ga-面，而且可包括光提取结构，如粗糙结构。
第一导电类型半导体层110的第二部分113的上表面可以是顶面，而且可以比第一部分112的外上表面111更靠近有源层115。另外，第一部分112的外上表面111可以比第二部分113的顶面更靠近衬底101。
有源层115被形成在第一导电类型半导体层110上，并可具有从由单量子阱结构、多量子阱结构、量子线结构和量子点结构组成的组中选择的至少一个。有源层115可具有堆叠结构，该堆叠结构包括由III-V族化合物半导体材料制成的阱层和势垒层。例如，有源层115的阱层具有InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的组成式，而有源层115的势垒层具有InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的组成式。有源层115可具有从由InGaN阱/GaN势垒层、InGaN阱/AlGaN势垒层、和InGaN阱/InGaN势垒层组成的组中选择的至少一个的堆叠结构。
可将第一导电包覆层被设置在第一导电类型半导体层110与有源层115之间。第一导电包覆层可包括GaN基半导体。第一导电包覆层具有比有源层115的势垒层的带隙更大的带隙，并且其限制载流子。
可将第二导电包覆层被设置在有源层115与第二导电类型半导体层120之间。第二导电包覆层可包括GaN基半导体。第二导电包覆层具有比有源层115的势垒层的带隙更大的带隙，并且其限制载流子。有源层115的宽度可以比衬底101的宽度更窄。
第二导电类型半导体层120被设置在有源层115上。第二导电类型半导体层120可包括掺杂有第二导电类型掺杂物的III-V族元素化合物半导体。例如，第二导电层120可以从由GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP和AlGaInP组成的组中选择。优选地，第二导电类型半导体层120可包括具有InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的组成式的半导体材料。
第二导电类型半导体层120具有单层结构或多层结构。如果第二导电类型半导体层120具有多层结构，则第二导电类型半导体层120可包括超晶格结构，如AlGaN/GaN结构。
第二导电类型半导体层120可包括P型半导体层。例如，P型半导体层包括P型掺杂物，诸如Mg、Be和Zn。第二导电类型半导体层120可被用作电极接触层，但实施例不限于此。
可将第一导电类型半导体层110、有源层115和第二导电类型半导体层120定义为发光结构层125。第一导电类型半导体层110可包括P型半导体，而第二导电类型半导体层120可包括N型半导体层。发光结构层125可包括第二导电类型半导体层120上的第三导电类型半导体层，且第三导电类型半导体层可包括与第二导电类型半导体层具有相反极性的半导体层。发光结构层125可包括N-P结结构、P-N结结构、N-P-N结结构和P-N-P结结构中的至少一种。在这种情况下，″N″表示N型半导体层、″P″表示P型半导体，而″-″表示半导体层直接或间接彼此堆叠的结构。下文中，将其中的第二导电类型半导体层120被设置于发光结构层125的最上层处的结构作为一个示例来进行说明。
第二电极152被设置在第二导电类型半导体层120上，并包括电连接至第二电极152的焊盘150。第二电极152可具有单层结构或多层结构，其包括从由Ti、Al、Al合金、In、Ta、Pd、Co、Ni、Si、Ge、Ag、Ag合金、Au、Hf、Pt、Ru和Au或者它们的合金组成的组中选择的至少一种。可形成至少一个焊盘150，且第二电极152电连接至焊盘150。例如，第二电极152可以以分支状、臂状和手指状的至少一种连接至焊盘150。
第二电极152可具有在第二导电类型半导体层120的顶面的外周部处的环状。该环状靠近第二导电类型半导体层120的边缘而形成。该环状可被形成为连续或非连续的。第二电极152可靠近多个第一电极160。
可将电流扩展层或透射层被设置在第二电极152与第二导电类型半导体层120之间。电流扩展层包括透射氧化物材料或透射氮化物材料。例如，电流扩展层可包括从由ITO(铟锡氧化物)、IZO(铟锌氧化物)、IZON(IZO氮化物)、IZTO(铟锌锡氧化物)、IAZO(铟铝锌氧化物)、IGZO(铟镓锌氧化物)、IGTO(铟镓锡氧化物)、AZO(铝锌氧化物)、ATO(锑锡氧化物)和GZO(镓锌氧化物)组成的组中选择的材料。电流扩展层被形成在第二导电类型半导体层120上，并将电流扩展到整个区域中。
可将第一电极160布置在不与有源层115重叠，同时与有源层115垂直的区域内。优选地，可将第一电极160布置在沟道区域M内，即，暴露第一导电类型半导体层110的区域内。可将第一电极160布置在不与第二电极152重叠，同时与第二电极152垂直的至少一个区域内。可将暴露第一导电类型半导体层110的区域设置在有源层115的至少一个侧表面的外面。
第一电极160可与有源层115的至少一个侧表面间隔开，优选地，与有源层115的两个侧表面或四个侧表面间隔开。另外，可将第一电极160布置为更靠近第一导电类型半导体层110的第一部分112的侧表面。可将第一电极160设置为比有源层115的侧表面更靠近第一导电类型半导体层110的边缘。
至少一个孔165被形成在衬底101、第一半导体层105和第一导电类型半导体层110的第一部分112内。孔165包括导电材料。该导电材料可包括金属。可通过镀处理来形成第一电极160。
第一电极160可包括从由Cu、Ti、Cr、Ta、Al、In、Pd、Co、Ni、Ge、Ag和Au或者它们的合金组成的组中选择的一种。第一电极160可包括含有金属的导电化合物。例如，第一电极160可包括金属氧化物，但实施例不限于此。
第一电极160可从第一导电类型半导体层110的第一部分112延伸至衬底101的下部。可以设置一个第一电极160或多个第一电极160。如果设置一个第一电极160，则可能不能够平顺地提供电流。下面将说明采用多个第一电极160的实施例。
第一电极160的上端可暴露于第一部分112的顶面111，而第一电极160的下端可暴露于衬底101的下表面。
每个第一电极160可具有从第一导电类型半导体层110的第一部分112穿至衬底101的导通孔形式。该导通孔可具有垂直于衬底101的下表面的线路形式，或者不垂直于衬底101的下表面的线路形式。
第一电极160可以以预定距离彼此间隔开。例如，可周期性地、随机地或者不规则地布置第一电极160。第一电极160之间的间隔可根据第二电极150的电流效率和图案而变化。
可将至少一个第一电极160设置在第一导电类型半导体层110的第一部分112内，或将其暴露在器件的外壁之外。
第一电极160被暴露在衬底101的下部之外。可利用位于衬底101的下部的预定图案或预定层，使得第一电极160彼此互连。第一电极160的下端被用作焊盘，或者可以另外形成焊盘。
衬底101的下表面与第一导电类型半导体层110的第一部分112之间的厚度T1比衬底厚度厚大约2μm到大约3μm。衬底101的厚度可处于大约100μm至大约400μm的范围内。衬底101的下表面可具有平坦结构或粗糙结构，但实施例不限于此。
图2是图1的平面图，而图3是图2的仰视图。
参照图2和图3，在第二电极152中，焊盘150的宽度可大于第二电极152的线宽。第二电极152的线宽可从焊盘150到预定部分而逐渐减小，但实施例不限于此。
可将焊盘150布置于转角之间，或者布置在转角的一部分处，但实施例不限于此。
焊盘150和与焊盘150连接的第二电极152比第二导电类型半导体层120的中心更靠近第二导电类型半导体层120的边缘，并且其可被布置为与使得第一电极160彼此相连的虚线相隔预定距离D4。
第二电极152和焊盘150被布置在第二导电类型半导体层120的顶面的边缘处，而非第二导电类型半导体层120的顶面的中心，从而，能防止由焊盘150和于焊盘150结合的线引起的光损耗。
还将透射导电层布置在第二导电类型半导体层120与第二电极152之间，以便能将电流扩展到整个区域内。由此，能提高内量子效率(internal quantum efficiency)。
多个第一电极160的上端被设置在第一导电类型半导体层110的上表面111上，其与例如，有源层115的四个侧表面中的至少一个侧表面间隔开，且第二电极152可具有与多个第一电极160相对应的环状。
在芯片的顶部进行观察时，焊盘150可位于芯片的中心。可在实施例的技术范围内对焊盘150的布置作出改变。
第二电极152可以以分支状从焊盘150分支。例如，第二电极152可具有连续环状或非连续环状。第二电极152可具有诸如放射图案、至少一个分支图案、弧形图案、直线图案、多边形图案、圆形图案或者它们的组合的多种形状，但实施例不限于此。
第一电极160在第一导电类型半导体层110的第一部分112的上表面上以距离D1或更大距离彼此间隔开，并对应于第二电极152而布置。如图2中所示，第一电极160的上端被设置为与第二电极152间隔预定距离。可沿着衬底101的下表面101A的周围布置第一电极160的下端，如图3所示。
由于第一电极160对应于第二电极152而布置，因此，电流能够均匀地流遍发光结构层125的整个区域。
第一电极160的上直径D2(图2中所示)可以小于第一电极160的下直径(图3中所示)或宽度D3。上直径或宽度D2可处于大约1μm至大约50μm的范围内。尽管第一电极160具有附图所示的圆形外形，但第一电极160也可具有各种外形，例如多边形、椭圆形或者除了圆形之外的有角的形状与球形的组合。
如图1所示，透射衬底101被布置在具有垂直型电极结构的发光器件中，从而，能由于透射衬底101的厚度而改善行进光线的发射角。由此，能提高光提取效率。
图4A和图4B是示出了图1的孔165的图。
如图4A所示，孔165可具有梯形形状。孔165的下直径(或宽度)D3处于大约0.5μm至大约50μm的范围内，而孔165的上直径(或宽度)D2处于大约0.5μm至大约20μm的范围内。在这种情况下，可在D3＞D2的条件下形成孔165。上直径D2和下直径D3可根据器件的大小而变化。相对于与衬底101的下表面垂直的虚轴，孔165的倾斜角θ1可满足条件0＜θ1＜30°。由于孔165的形状可以与第一电极160的形状大致相同，因此，第一电极160的形状以孔165的形状为基准。
如图4B所示，孔165A具有倾斜结构，该倾斜结构具有围绕垂直于衬底101的下表面的虚轴的各种角度，且该倾斜结构被设置于孔165A的下部。被设置于孔165A的下部的倾斜结构可具有下端，该下端具有比上端的宽度更宽的宽度。
图5至图10是示出了图1的发光器件的制造过程的剖面图。
参照图5，将衬底101加载在生长设备上，而且可将II至VI族元素化合物半导体层形成在衬底101上。
该生长设备可包括：电子束淀积设备、PVD(物理气相淀积)设备、CVD(化学气相淀积)设备、PLD(等离子激光淀积)设备、双型热蒸发器、溅射设备、和MOCVD(金属有机化学气相淀积)设备。但是，实施例不限于此。
衬底101可包括导电衬底或绝缘衬底。例如，衬底101可包括从由蓝宝石(Al2O3)、GaN、SiC、ZnO、Si、GaP、InP、Ga2O3和GaAs组成的组中选择的材料。衬底101在其顶面上可设置有凹凸结构，其包括透镜状或条纹状，且该凹凸结构可包括图案或糙纹。另外，衬底101上可设置有第一半导体层105，而第一半导体层105可包括使用II至VI族元素化合物半导体的层或图案。例如，可将ZnO层(未示出)、缓冲层(未示出)、和未被掺杂的半导体层(未示出)中的至少一种形成在衬底101上。缓冲层和未被掺杂的半导体层可包括III-V族元素的化合物半导体。缓冲层减小了与衬底101的晶格常数差。未被掺杂的半导体层具有比第一导电类型半导体层110更低的导电率，并可包括未被掺杂的GaN基半导体。
第一半导体层105可包括从由GaN、InN、AlN、InGaN、AlGaN、InAlGaN、SiO2，SiOx，SiN2，SiNx和SiOxNy组成的组中选择的材料和金属。第一半导体层105可具有异质结超晶格结构或光提取结构。第一半导体层105可具有DBR结构，其中，具有不同折射率的至少两个层交替生长。可将缓冲层、未被掺杂的半导体层、超晶格结构和DBR结构中的至少一个形成在衬底101上。
参照图5和6，发光结构层125可被形成在第一半导体层105上。发光结构层125包括第一导电类型半导体层110、有源层115和第二导电类型半导体层120。还可将另一层设置在每一层的上面或下面，但实施例不限于此。
第一导电类型半导体层110被形成在第一半导体层105上，并可包括从由作为掺杂有第一导电掺杂物的III-V族元素化合物半导体的GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP和AlGaInP组成的组中选择的其中之一。第一导电类型半导体层110可包括具有InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的组成式的半导体材料。第一导电类型半导体层110为N型半导体层，该N型半导体层包括N型掺杂物，诸如Si、Ge、Sn、Se或Te。第一导电类型半导体层110可被用作电极接触层，并且可具有单层或多层。但是，实施例不限于此。
第一导电类型半导体层110可具有超晶格结构，其中，不同的半导体层被交替堆叠，并且该超晶格结构包括GaN/InGaN结构或者GaN/AlGaN结构。
有源层115被形成在第一导电半导体层110上，并可具有单量子阱结构或多量子阱结构。有源层115可具有堆叠结构，该堆叠结构包括由III-V族化合物半导体材料制成的阱层和势垒层。例如，有源层115可具有从由InGaN阱/GaN势垒层、InGaN阱/AlGaN势垒层和InGaN阱/InGaN势垒层中选择的至少一个的堆叠结构。
可将第一导电包覆层插入在第一导电类型半导体层110与有源层115之间。第一导电包覆层可包括GaN基半导体。第一导电包覆层具有比有源层115的势垒层的带隙更大的带隙，并且其限制载流子。
可将第二导电包覆层插入在第二导电类型半导体层120与有源层115之间。第二导电包覆层可包括GaN基半导体。第二导电包覆层具有比有源层115的势垒层的带隙更大的带隙，并且其限制载流子。
第二导电类型半导体层120被设置在有源层115上。第二导电类型半导体层120可包括掺杂有第二导电类型掺杂物的III-V族元素化合物半导体。例如，第二导电层120可以从由GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP和AlGaInP组成的组中选择。优选地，第二导电类型半导体层120可包括具有InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的组成式的半导体材料。
第二导电类型半导体层120具有单层结构或多层结构。如果第二导电类型半导体层120具有多层结构，则第二导电类型半导体层120可包括超晶格结构，如AlGaN/GaN结构。
第二导电类型半导体层120可包括P型半导体层。例如，P型半导体层包括P型掺杂物，诸如Mg、Be和Zn。第二导电类型半导体层120可被用作电极接触层，但实施例不限于此。
可将第一半导体层110、有源层115和第二导电类型半导体层120定义为发光结构层125。发光结构层125还可包括第二导电类型半导体层120上的第三导电类型半导体层，且第三导电类型半导体层可包括与第二导电类型半导体层具有相反极性的半导体层。发光结构层125可包括N-P结结构、P-N结结构、N-P-N结结构和P-N-P结结构中的至少一种。在这种情况下，“N”表示N型半导体层、“P”表示P型半导体，而“-”表示半导体层直接或间接彼此堆叠的结构。下文中，将其中的第二导电类型半导体层120被设置于发光结构层125的最上层处的结构作为一个示例来进行说明。
参照图7，执行蚀刻处理。例如，以距离第二导电类型半导体层120的预定深度进行蚀刻处理。相对于芯片的外周部，即沟道区执行蚀刻处理。蚀刻处理可包括用以分割芯片的隔离蚀刻处理和/或用以暴露第一导电类型半导体层110的一部分的台面蚀刻处理。
通过蚀刻处理，第一导电类型半导体层110的一部分，例如，第一部分112的上表面被暴露。在第一导电类型半导体层110中，第一部分112和第二部分113形成台阶结构。换言之，通过蚀刻处理，芯片之间的边界，即，沟道区M1被暴露。
参照图8，多个孔165被形成在沟道区M1内。通过使用激光器和/或钻具，孔165可从第一导电类型半导体层110的第一部分112延伸至衬底101的下表面。
可如图2和图3所示地形成孔165。孔165可具有上端的直径小于下端的直径的结构，如图4所示。
沿着单独的芯片的外周部分形成孔165。孔165之间的间隔可以恒定、不规则或随机。例如，可以沿着每个芯片的四个侧壁中的至少一个而形成孔165，或者在芯片的两个相对侧壁或全部侧壁上形成孔165。
参照图9，第二电极152被形成在第二导电类型半导体层120内，而第一电极160被形成在第一导电类型半导体层110的孔165内。例如，第一电极160可在已经形成晶种层之后通过镀处理形成，或者可通过填料处理形成，但实施例不限于此。
第一电极160可包括从由Cu、Ti、Cr、Ta、Al、In、Pd、Co、Ni、Ge、Ag和Au或者它们的合金组成的组中选择的一种。第一电极160可包括非金属导电材料，但实施例不限于此。
第二电极152包括焊盘150。第二电极152可具有单层结构或多层结构，其包括从由Ti、Al、Al合金、In、Ta、Pd、Co、Ni、Si、Ge、Ag、Ag合金、Au、Hf、Pt、Ru和Au或者它们的合金组成的组中选择的至少一种。尽管第二电极152可包括至少一个焊盘150，但如果第二电极152具有大的面积，就可设置两个焊盘，但实施例不限于此。
第二电极152连接至焊盘150，而且可具有环状、直线形状、弧形形状、多边形状、和圆形形状中的至少一种，但实施例不限于此。
可将电流扩展层形成在第二电极152与第二导电类型半导体层120之间。可将电流扩展层形成在第二导电类型半导体层120上。可在执行蚀刻处理之前或之后形成电流扩展层，但实施例不限于此。电流扩展层可包括透射氧化物材料或透射氮化物材料。例如，电流扩展层可包括从由ITO、IZO、IZTO、IAZO、IGZO、IGTO、AZO、ATO和GZO组成的组中选择的材料。但是，可以不必形成电流扩展层，但实施例不限于此。
随后，通过沿着芯片之间的分界线C1的切割处理或者折断处理来形成图10所示的单独的芯片。
参照图10，多个第一电极160被设置在衬底101的下表面上，且具有第一极性的电源经由第一电极160而被供应至第一导电类型半导体层110。第二电极152的焊盘150连接至诸如布线的连接构件，并接收具有第二极性的电力。此外，具有第二极性的电力经由焊盘150和第二电极152被供应至第二导电类型半导体层120。因此，能够将均匀的电力供应至发光器件100的整个部分，从而能提高内量子效率。
图11至图13是示出了发光器件的沟道区中的孔和第一电极的另一示例的图。孔不规则地形成在发光区域内。参考符号A1和A2表示芯片区域，而参考符号C1表示在芯片区域内将第一导电类型半导体层的第一部分分开的分界线。
参照图11，孔165可被布置于两个相邻芯片区域A1和A2的隔离区域中的边界线C1的两侧。孔165可被布置在每个芯片区域A1和A2内。
电极160A被形成在孔165内，并在隔离区域的表面上的导电图案处延伸，从而可将电极160A布置在每个芯片区域A1和A2内。在这种情况下，导电图案可具有从边界线C 1朝每个芯片区域A1和A2限定的宽度。
在这种情况下，两个相邻芯片区域的宽度可处于大约5μm至大约100μm的范围内，并可被用作衬底上的芯片之间的沟道区。
参照图12，在可以将孔165布置于两个相邻芯片区域A1和A2的隔离区域中的边界线C1的两侧时，可将孔165分配给芯片区域A1和A2中的每一个。电极160B在孔165的内部中的导电图案处和孔165的表面上的导电图案处延伸，从而可将电极160B布置在每个芯片区域A1和A2内。
参照图13，在可以将孔165形成在两个相邻芯片区域A1和A2的沟道区中的边界线C1上时，孔165可共用每个芯片区域A1和A2的隔离区域。第一电极160C在孔165的内部中的导电图案处和孔165的表面上的导电图案处延伸，从而可将第一电极160C电连接至每个芯片区域A1和A2。在这种情况下，导电图案可从边界线C1延伸并可电连接至每个芯片区域A1和A2的半导体层(例如，第一导电类型半导体层110)。在这种情况下，第一电极160C的外部可暴露在芯片的外面。
图14是示出了根据第二实施例的发光器件的侧视剖面图。在以下有关第二实施例的描述中，为避免冗余，不再说明与第一实施例相同的结构和部件。
参照图14，发光器件100A包括具有倾斜侧表面S1的发光结构层125(110、115和120)。第一导电层161可被设置于第一导电类型半导体层110的外周部。第一导电层161可从第一导电类型半导体层110的第一部分112的顶面111延伸至第二部分113的侧表面。第一导电层161可包括与第一电极的材料相同的材料、另一种导电金属材料或透射导电材料。
第一导电层161使得至少两个第一电极160的上端彼此相连，稳定地供应具有第一极性的电力，并扩展电流。第一导电层161具有预定宽度，并可具有闭环形状或开环形状。可设置一个第一导电层161或多个第一载流部分161，但实施例不限于此。
第一电极160的下端163可单独地布置，或者可以以一组为单位彼此相连。
第二电极150包括焊盘，并且可将电流扩展层155设置在焊盘与第二导电类型半导体层120之间。可将电流扩展层155形成在第二导电类型半导体层120的几乎整个部分上。电流扩展层155可包括透射导电氧化物或透射导电氮化物。电流扩展层155可包括从由ITO、IZO、IZTO、IAZO、IGZO、IGTO、AZO、ATO和GZO组成的组中选择的材料。可以不必形成电流扩展层155，但实施例不限于此。
图15是示出了根据第三实施例的发光器件的侧视剖面图。在以下有关第三实施例的描述中，为避免冗余，不再说明与第一实施例相同的结构和部件。
参照图15，在发光器件100B中，第一电极160穿过第一导电类型半导体层110的第一部分112和衬底101。在发光器件100B中，第一导电类型半导体层110的第一部分112的顶面111和第一半导体层105的顶面可暴露。尽管已经说明了暴露第一半导体层105的示例，但衬底101的外部的顶面也可暴露。
在第二沟道区M2中，第一半导体层105的顶面由于隔离蚀刻处理可以进一步暴露，从而使得芯片彼此分开。可经由台面蚀刻处理来形成第一沟道区M1，从而暴露第一导电类型半导体层110的一部分。第一沟道区M1和第二沟道区M2可具有台阶结构。
第一电极160具有在其中第一导电层161从第一导电类型半导体层110的顶面111延伸且第二导电层161A在第一半导体层105的顶面上延伸的结构。由于第一电极160具有穿过第一导电层161和第二导电层161A的扩展图案，所以第一电极160能与第一导电类型半导体层110的侧表面稳定接触，从而能有效供应电流。
第一导电层161可以以预定距离D6与有源层115分离。绝缘层190可被设置于第一导电类型半导体层110的第二部分113、有源层115和第二导电类型半导体层120的外部。绝缘层190能防止电短路，并适用于其它实施例。
图16是示出了根据第四实施例的发光器件的侧视剖面图，而图17是图16的平面图。在以下有关第四实施例的描述中，为避免冗余，不再说明与第一实施例相同的结构和部件。
参照图16和图17，在发光器件100C中，第一导电层161被设置在第一导电类型半导体层110的第一部分112的顶面111上。第一导电层161使得第一电极160彼此电连接，如图17所示。第一导电层161可具有环状，或者可被分成多个区域。
电极层170被形成在衬底101的下表面上。电极层170可包括从由Ag、Ag合金、Ni、Al、Al合金、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au和Hf或者它们的合金组成的组中选择的一种。电极层170可被用作反射电极。电极层170可被用作用于芯片结合的结合层。
可通过堆叠具有不同折射率的两种材料来形成电极层170。例如，可通过堆叠从由ITO、IZO、IZTO、IAZO、IGZO、IGTO、AZO、ATO、GZO、Ag、Ag合金、Ni、Al、Al合金、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au和Hf组成的组中选择的至少两种材料来形成电极层170。
此外，根据实施例，除电极层170以外，还可设置加热板。该加热板可包括具有优良导热性的金属材料。加热板可连接至电极层170，或者可与电极层170分离。
图18是示出了根据第五实施例的发光器件的侧视剖面图。在以下有关第五实施例的描述中，为避免冗余，不再说明与第四实施例相同的结构和部件。
参照图18，在发光器件100C中，第一导电类型半导体层110的一部分和第一半导体层105的顶面的部分可暴露。可经由至少两种蚀刻处理来形成第一导电类型半导体层110的部分和第一半导体层105的顶面的部分。
在这种情况下，上述至少两种蚀刻处理包括隔离蚀刻处理和台面蚀刻处理。第二沟道区M2可通过隔离蚀刻处理暴露，而第一沟道区M1可通过台面蚀刻处理暴露。第一沟道区M1和第二沟道区M2可通过干法蚀刻处理暴露，但实施例不限于此。可将沟道区M1和M2中不参与发光的一部分用作电极区。
第一电极160包括设置在第一导电类型半导体层110的第一部分112的顶面111上并实现电接触的第一导电层161。可以不必将第二导电层形成在第一半导体层105的顶面上。
第一导电层161使得第一电极160彼此电连接，如图17所示。可以设置一个第一导电层161或多个第一导电层161。如果设置多个第一导电层161，则第一导电层161可以彼此间隔开。
第一电极160可从第一导电类型半导体层110的第一部分112的侧表面延伸至衬底191的下端，而且可连接至第一导电层161的下表面。
电极层170被形成于衬底101的下表面。电极层170可包括从由Ag、Ag合金、Ni、Al、Al合金、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au和Hf或者它们的合金组成的组中选择的一种，而且可被用作反射电极。另外，电极层170可被用作用于芯片结合的结合层。
可通过堆叠具有不同折射率的两种材料来形成电极层170。例如，可通过堆叠从由ITO、IZO、IZTO、IAZO、IGZO、IGTO、AZO、ATO、GZO、Ag、Ag合金、Ni、Al、Al合金、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au和Hf组成的组中选择的至少两种材料来形成电极层170。
图19是示出了根据第六实施例的发光器件的侧视剖面图。在以下有关第六实施例的描述中，为避免冗余，不再说明与第一实施例相同的结构和部件。
参照图19，在发光器件100D中，凹凸结构102被形成在衬底101上，并能反射从有源层115射出的光。衬底101的凹凸结构102改变从有源层115行进到衬底101的光的临界角，从而能提高外量子效率。
第一半导体层105可具有与衬底101的凹凸结构102相对应的凹凸结构。凹凸结构102可包括以1/2λ或1/4λ的间隔布置的图案。
图20是示出了根据第七实施例的发光器件的侧视剖面图。在以下有关第七实施例的描述中，为避免冗余，不再说明与第一实施例相同的结构和部件。
参照图20，在发光器件100E中，凹凸结构103和电极层170被形成在衬底101的下表面上。电极层170可以与衬底101的凹凸结构103对应形成。电极层170可被用作反射电极。凹凸结构103可具有以1/2λ或1/4λ的间隔布置的图案。
形成在衬底101的下表面上的凹凸结构103可以改变从有源层115射到衬底101的光的临界角。电极层170可以反射入射光。衬底101的凹凸结构103和电极层170改变从有源层115朝衬底101向下行进的光的临界角，从而能提高外量子效率。根据实施例，图19的凹凸结构可被形成在衬底101上，但实施例不限于此。
图21是示出了根据第八实施例的发光器件的侧视剖面图。在以下有关第八实施例的描述中，为避免冗余，不再说明与第一实施例相同的结构和部件。
参照图21，在发光器件100F中，衬底101的顶面和第一导电类型半导体层110的第一部分112的顶面111被暴露。
第一电极160穿过衬底101，并且经由衬底101的顶面和下表面而暴露。第三导电层163A被设置在第一电极160的下端的下面，并可使得第一电极160彼此电连接。
第三导电层160B被形成在第一电极160的上端上，而且从衬底101的顶面延伸至第一导电类型半导体层110的第一部分112的顶面111。第三导电层160B的下端与第一电极160的上端接触，而第三导电层160B的内部与第一导电类型半导体层110的第一部分112的侧表面接触。因此，第一电极160和第三电极层160B能在第一导电类型半导体层110的整个区域内均匀地供应电流。
根据实施例，第三导电层163A可包括金属材料，或者可包括导电片和/或电极，但实施例不限于此。
第三导电层160B以预定距离D7与第一导电类型半导体层110的第二部分113的侧表面间隔开，从而防止层间短路。
有源层115的宽度和第一导电类型半导体层110的宽度可比衬底101的宽度更窄。
图22是示出了根据第九实施例的发光器件的侧视剖面图。在以下有关第九实施例的描述中，为避免冗余，不再说明与第一实施例相同的结构和部件。
参照图22，发光器件包括多个第一导电层161，且一个或多个第一电极160被设置在第一导电层161的下面。焊盘150可被设置于第二导电类型半导体层120的中心，但实施例不限于此。
根据实施例，发光器件可以以第一导电层161的宽度而进行局部台面蚀刻处理。根据局部台面蚀刻处理，需要形成电极的区域受到蚀刻，并在蚀刻区域内形成孔，从而形成第一电极160和第一导电层161。在这种情况下，由于有源层未被蚀刻，因此，可将未受到台面蚀刻处理的区域用作发光区域。由此，能提高实施例中公开的发光面积。
从而，第一电极160能通过第一导电层161连接至第一导电类型半导体层110的外部。衬底101的外部可经由隔离蚀刻处理暴露。
图23是示出了根据第十实施例的发光器件封装的截面图。
参考图23，发光器件封装30包括：主体20；第一和第二引线电极31和32，该第一和第二引线电极31和32形成在主体20上；根据实施例的发光器件100，其被布置在主体20上并且被电气地连接到第一和第二引线电极31和32；以及成型构件40，该成型构件40包围发光器件100。
主体20可以是硅、合成树脂、或者金属材料。腔体22可以被形成在主体20的上部分处，并且发光器件100被提供在腔体25中。倾斜表面可以被形成在发光器件100的周围。腔体25可以垂直于主体20的下表面或者相对于主体20的下表面倾斜，但是实施例不限于此。
第一和第二引线电极31和32相互电气地隔离，以将电力提供给发光器件100。另外，第一和第二引线电极31和32反射从发光器件100发射的光以提高光效率，并且将从发光器件100产生的热发散到外部。
发光器件100能够被安装在主体20上，或者第一和第二引线电极31和32上。
发光器件100通过布线而被连接到第一引线电极31，并且芯片结合到第二引线电极32。
成型构件40可以包围发光器件100以保护发光器件100。另外，成型构件40包含荧光体，以改变从发光器件100发射的光的波长。
根据实施例(实施例)的发光器件通过绝缘基板或者生长基板被芯片结合到第二引线电极32，并且被封装，从而发光器件能够被用作指示器、照明器件、以及显示器件的光源。实施例能够被可选择性地可应用于另一实施例。
根据实施例的发光器件或者发光器件封装能够被应用于照明单元作为光源。照明单元具有其中排列多个发光器件封装的结构，并且包括照明灯、信号灯、车辆的头灯、以及电子标识牌。
<照明系统>
根据实施例的发光器件封装能够被应用于照明单元。照明单元包括被排列在照明单元中的多个发光器件或者发光器件封装。照明单元可以包括照明灯、信号灯、车辆的头灯、以及电子标识牌。
照明系统可以包括图24和图25中所示的显示器件、图26中所示的照明器件、照明灯、信号灯、汽车头灯、电子显示器等等。
图24是示出根据实施例的显示器件的分解透视图。
参考图24，根据实施例的显示装置1000可以包括：导光板1041；发光模块1031，所述发光模块1031将光提供给导光板1041；反射构件1022，所述反射构件1022在导光板1041的下面；光学片1051，所述光学片1051在导光板1041上；显示面板1061，所述显示面板1061在光学片1051上；以及底盖1011，所述底盖1011容纳导光板1041、发光模块1031、以及反射构件1022；然而，其不限于此。
底盖1011、反射片1022、导光板1041、以及光学片1051可以被定义为照明单元1050。
导光板1041用于扩散光，以使其聚集为表面光源。利用透明材料形成导光板1041，并且导光板1041，例如可以包括诸如聚甲基丙烯酸甲酯(PMMA)的丙烯基树脂、聚对苯二甲酸乙二酯(PET)、聚碳酸酯(PC)、环烯烃共聚合物(COC)、以及聚萘二甲酸乙二酯(PEN)树脂中的一个。
发光模块1031将光提供给导光板1041的至少一侧，并且最终用作显示器件的光源。
包括至少一个发光模块1031，并且发光模块1031可以直接或者间接地在导光板1041的一侧处提供光。发光模块1031包括根据上述实施例的发光器件封装30和基板1033。发光器件封装30可以以预定的间隔而布置在基板1033上。
基板1033可以是包括电路图案(未示出)的印刷电路板(PCB)。然而，基板1033不仅可以包括典型的PCB，而且可以包括金属核PCB(MCPCB)或者柔性PCB(FPCB)，并且它不限于此。在发光器件封装30被安装在底盖1011的一侧上或者散热板上的情况下，基板1033可以被取消。在此，散热板的一部分可以接触到底盖1011的上表面。
多个发光器件封装30可以被安装在基板1033上，使得发光表面与导光板1041分离预定的距离，并且对此不存在限制。发光器件封装30可以直接地或者间接地将光提供给光进入部分，即，导光板1041的一侧，并且对此不存在限制。
反射构件1022可以被设置在导光板1041的下方。反射构件1022在向上方向上反射被入射到导光板1041的下表面的光，从而可以提高照明单元1050的亮度。例如，可以利用例如PET、PC、或者PVC(聚氯乙烯)树脂来形成反射构件1022；然而，它不限于此。反射构件1022可以是底盖1011的上表面；然而，对此不存在限制。
底盖1011可以容纳导光板1041、发光模块1031、以及反射构件1022。为此，底盖1011可以被提供有存储单元1012，其具有其上表面被开口的盒状形状，并且对此不存在限制。底盖1011可以与顶盖组合，并且对此不存在限制。
可以利用金属材料或者树脂材料来形成底盖1011，并且可以使用按压或者挤压成型工艺来制造底盖1011。底盖1011还可以包括具有优秀的导热性的金属或者非金属材料，并且对此不存在限制。
显示面板1061是例如，LCD面板，并且包括透射的第一和第二基板，以及第一和第二基板之间的液晶层。在显示面板1061的至少一侧上，可以附接偏振板；然而，附接结构不限于此。显示面板1061通过穿过光学片1051的光来显示信息。显示器件1000可以被应用于各种蜂窝电话、笔记本计算机的监视器、膝上计算机的监视器、以及电视。
光学片1051被设置在显示面板1061和导光板1041之间，并且包括至少一个半透明片。光学片1051可以包括例如扩散片、水平和垂直棱镜片、亮度增强片中的至少一个。扩散片扩散入射光。水平或/和垂直棱镜片将入射光集中在显示区域。亮度增强片重新使用丢失的光以增强亮度。保护片可以被布置在显示面板1061上，并且对此不存在限制。
在此，在发光模块1031的光路径上，导光板1041和光学片1051可以被包括作为光学构件；然而，对此不存在限制。
图25是示出根据实施例的显示装置的图。
参考图25，显示装置1100包括：底盖1152、基板1120、光学构件1154、以及显示面板1155。在此，上述发光器件封装30被排列在基板1120上。
基板1120和发光器件封装30可以被定义为发光模块1060。底盖1152、至少一个发光模块1060、以及光学构件1154可以被定义为照明单元。
底盖1152可以被提供有存储单元1153，并且对此不存在限制。
在此，光学构件1154可以包括透镜、导光板、扩散片、水平和垂直棱镜片、以及亮度增强片中的至少一个。可以利用PC材料或者聚甲基丙烯酸甲酯(PMMA)材料来形成导光板，并且可以去除该导光板。扩散片扩散入射光。水平或/和垂直棱镜片将入射光集中在显示区域上。亮度增强片重新使用丢失的光以增强亮度。
光学构件1154被设置在发光模块1060上。光学构件1154将从发光模块1060发射的光转换为表面光源，或者对光执行扩散或者收集。
图26是示出根据实施例的照明器件的透视图。
参考图26，照明器件1500包括：壳体1510；发光模块1530，该发光模块1530被安装到壳体1510；以及连接端子1520，该连接端子1520被安装到壳体1510，并且被提供有来自于外部电源的电力。
优选地，利用具有优异的散热特性的材料来形成壳体1510。例如，可以利用金属材料或者树脂材料来形成壳体1510。
发光模块1530可以包括基板1532，和被安装在基板1532上的根据实施例的发光器件封装30。多个发光器件封装30可以以矩阵的形式排列，或者以预定的间隔相互分离地排列。
基板1532可以是其中印有电路图案的绝缘体。例如，基板1532可以包括PCB、金属核PCB、柔性PCB、陶瓷PCB、以及FR-4基板。
基板1532还可以利用有效地反射光的材料形成，或者它的表面可以被涂覆有有效地反射光的颜色，例如，白色或者银色。
至少一个发光器件封装30可以被安装在基板1532上。每个发光器件封装30可以包括至少一个发光二极管(LED)芯片。LED芯片可以包括诸如红、绿、蓝或者白色的可见光的发光二极管，或者发射紫外线(UV)的UV发光二极管。
各种发光器件封装30的组合可以被布置在发光模块1530中，以获得颜色色调和亮度。例如，为了确保高显色指数(CRI)，可以组合并且布置白光发光二极管、红光发光二极管、以及绿光发光二极管。
连接端子1520可以被电气地连接到发光模块1530以提供电力。连接端子1520以插座的方法螺纹连接到外部电源；然而，对此不存在限制。例如，可以将连接端子1520形成为插脚的形状以将其插入到外部电源，或者可以通过布线将其连接到外部电源。
一种制造根据实施例的发光器件的方法包括下述步骤：在衬底上形成包括第一导电类型半导体层、有源层、以及第二导电类型半导体层的多个化合物半导体层；通过第一蚀刻工艺暴露第一导电类型半导体层的一部分；形成从被暴露的第一导电类型半导体层穿透到衬底的下表面的至少一个孔；以及在至少一个孔中形成至少一个第一电极，使得通过电极形成从衬底的下表面到第一导电类型半导体层的部分的电连接。
在本说明书中，任何对于“一个实施例”、“实施例”、“示例性实施例”等的引用意味着结合实施例描述的特定特征、结构、或特性被包括在本发明的至少一个实施例中。在说明书中，在各处出现的这类短语不必都表示相同的实施例。此外，当结合任何实施例描述特定特征、结构、或特性时，认为结合实施例中的其它实施例实现这样的特征、结构或特性也在本领域技术人员的理解范围内。
虽然已经参照本发明的多个示例性实施例描述了实施例，但是应该理解，本领域的技术人员可以设计出许多将落入本公开内容的原理的精神和范围内的其它修改和实施例。更加具体地，在本公开内容、附图、和所附权利要求书的范围内，主题的组合布置的组成部件和/或布置方面的各种变化和修改都是可能的。除了组成部件和/或布置方面的变化和修改之外，对于本领域的技术人员来说，替代使用也将是显而易见的。

Claims (15)

1.一种发光器件，包括：
衬底；
发光结构层，所述发光结构层包括第一导电类型半导体层、所述第一导电类型半导体层上的有源层和所述有源层上的第二导电类型半导体层，其中，所述第一导电类型半导体层被形成在所述衬底上并具有第一上表面和第二上表面，其中，所述第二上表面比所述第一上表面更靠近所述衬底；
所述第二导电类型半导体层上的第二电极；以及
多个第一电极，所述多个第一电极分别通过穿过所述衬底至少从所述第一导电类型半导体层的所述第二上表面延伸至所述衬底的下表面，
第一导电层，所述第一导电层在所述第一导电类型半导体层的第二上表面上，并将所述多个第一电极的上部彼此相连，
其中所述多个第一电极的上部彼此被间隔开，
其中所述第一导电类型半导体层包括在所述第一导电类型半导体层的第一上表面与第二上表面之间的倾斜侧表面，
其中所述第一导电层被形成在所述第一导电类型半导体层的倾斜侧表面上。
2.根据权利要求1所述的发光器件，还包括在所述第一导电类型半导体层与所述衬底之间的至少一个第一半导体层，其中，所述第一导电类型半导体层的所述第二上表面由源自于所述有源层的至少一个侧表面的台阶表面形成。
3.根据权利要求1所述的发光器件，其中，所述多个第一电极设置在不与所述有源层重叠同时在垂直于所述有源层的方向上的区域中。
4.根据权利要求1所述的发光器件，其中，所述第一电极的下宽度等于或大于所述第一电极的上宽度。
5.根据权利要求3所述的发光器件，其中所述第二电极在所述第二导电类型半导体层的顶表面的外周部处具有环状。
6.根据权利要求1所述的发光器件，其中，所述第一电极包括相对于所述第一导电类型半导体层的下表面垂直或倾斜的结构。
7.根据权利要求3或5所述的发光器件，其中，所述第二电极比靠近所述第二导电类型半导体层的中心区域更靠近所述第二导电类型半导体层的边缘区域。
8.根据权利要求3所述的发光器件，还包括第二导电层，所述第二导电层用于使得至少两个第一电极的下部彼此相连。
9.根据权利要求3所述的发光器件，其中所述多个电极与所述有源层的两个侧表面或四个侧表面间隔开。
10.根据权利要求1至3中的任一项所述的发光器件，其中，所述衬底的上表面和下表面中的至少一个包括凹凸结构。
11.根据权利要求2所述的发光器件，其中，所述第一半导体层的一部分从所述第一导电类型半导体层的侧表面向外延伸。
12.根据权利要求1至3中的任一项所述的发光器件，还包括在所述第二导电类型半导体层和所述第二电极的至少一部分之间的电流扩展层。
13.根据权利要求1至3中的任一项所述的发光器件，其中，所述衬底包括透射材料，且所述第一电极被设置到所述第一导电类型半导体层的外部的侧表面。
14.根据权利要求1至3中的任一项所述的发光器件，其中，所述第一导电类型半导体层的所述第二上表面包括具有粗糙结构的光提取结构。
15.根据权利要求1至3中的任一项所述的发光器件，其中，所述第二电极包括至少一个焊盘，并具有从所述焊盘分支的连续或非连续的环形。
CN201110051740.4A 2010-04-15 2011-03-02 发光器件、发光器件封装和照明系统 Active CN102222746B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0034758 2010-04-15
KR1020100034758A KR101125335B1 (ko) 2010-04-15 2010-04-15 발광소자, 발광소자 제조방법 및 발광소자 패키지

Publications (2)

Publication Number Publication Date
CN102222746A CN102222746A (zh) 2011-10-19
CN102222746B true CN102222746B (zh) 2014-01-01

Family

ID=44303689

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110051740.4A Active CN102222746B (zh) 2010-04-15 2011-03-02 发光器件、发光器件封装和照明系统

Country Status (5)

Country Link
US (1) US8415699B2 (zh)
EP (1) EP2378572B1 (zh)
KR (1) KR101125335B1 (zh)
CN (1) CN102222746B (zh)
TW (1) TWI462335B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9178107B2 (en) 2010-08-03 2015-11-03 Industrial Technology Research Institute Wafer-level light emitting diode structure, light emitting diode chip, and method for forming the same
KR101690508B1 (ko) 2010-10-11 2016-12-28 엘지이노텍 주식회사 발광소자
EP2442374B1 (en) * 2010-10-12 2016-09-21 LG Innotek Co., Ltd. Light emitting device
KR101109321B1 (ko) * 2010-12-24 2012-01-31 서울반도체 주식회사 수직형 발광 다이오드 패키지 및 그 제조 방법
KR20120100193A (ko) * 2011-03-03 2012-09-12 서울옵토디바이스주식회사 발광 다이오드 칩
TWI466327B (zh) * 2011-12-29 2014-12-21 Ind Tech Res Inst 晶圓級發光二極體結構之製造方法
KR101926361B1 (ko) * 2012-06-13 2018-12-07 삼성전자주식회사 반도체 발광소자, 발광장치 및 반도체 발광소자 제조방법
US20140023430A1 (en) * 2012-07-19 2014-01-23 Apple Inc. Attachment Techniques
CN105074941B (zh) * 2012-12-06 2019-10-08 首尔伟傲世有限公司 发光二极管、照明模块、照明设备和背光单元
TW201511329A (zh) * 2013-09-12 2015-03-16 Lextar Electronics Corp 發光二極體結構
CN105449064B (zh) * 2014-09-02 2018-02-23 展晶科技(深圳)有限公司 发光二极管及其制造方法
US9455300B1 (en) * 2015-03-02 2016-09-27 Rayvio Corporation Pixel array of ultraviolet light emitting devices
FR3066320B1 (fr) * 2017-05-11 2019-07-12 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'un dispositif d'affichage emissif a led
JP2018206986A (ja) * 2017-06-06 2018-12-27 ソニー株式会社 発光素子および表示装置
CN107871776B (zh) * 2017-10-31 2020-10-16 昆山国显光电有限公司 有机电致发光器件、显示器及移动通信设备
CN114188453A (zh) * 2021-11-30 2022-03-15 重庆康佳光电技术研究院有限公司 垂直led芯片及其制备方法、led阵列及显示面板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0883929A (ja) 1994-09-14 1996-03-26 Rohm Co Ltd 半導体発光素子、およびその製造方法
TW518771B (en) 2001-09-13 2003-01-21 United Epitaxy Co Ltd LED and the manufacturing method thereof
US7276742B2 (en) * 2001-11-19 2007-10-02 Sanyo Electric Co., Ltd. Compound semiconductor light emitting device and its manufacturing method
WO2005022654A2 (en) * 2003-08-28 2005-03-10 Matsushita Electric Industrial Co.,Ltd. Semiconductor light emitting device, light emitting module, lighting apparatus, display element and manufacturing method of semiconductor light emitting device
US7615798B2 (en) * 2004-03-29 2009-11-10 Nichia Corporation Semiconductor light emitting device having an electrode made of a conductive oxide
KR101070534B1 (ko) * 2004-08-26 2011-10-05 엘지디스플레이 주식회사 유기전계발광 소자 및 그 제조방법
KR100632006B1 (ko) * 2005-09-27 2006-10-09 삼성전기주식회사 발광다이오드 패키지
JP5486759B2 (ja) * 2006-04-14 2014-05-07 日亜化学工業株式会社 半導体発光素子の製造方法
WO2008026902A1 (en) * 2006-08-31 2008-03-06 Epivalley Co., Ltd. Iii-nitride semiconductor light emitting device
JP4963915B2 (ja) 2006-09-27 2012-06-27 マミヤ・オーピー株式会社 カードリーダーライター
KR100890741B1 (ko) 2007-03-13 2009-03-26 삼성전기주식회사 고출력 ｌｅｄ 패키지 및 그 제조방법
JP2008255926A (ja) 2007-04-06 2008-10-23 Calsonic Kansei Corp ランキンサイクルシステム
KR101092079B1 (ko) 2008-04-24 2011-12-12 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101438826B1 (ko) 2008-06-23 2014-09-05 엘지이노텍 주식회사 발광장치

Also Published As

Publication number Publication date
KR101125335B1 (ko) 2012-03-27
CN102222746A (zh) 2011-10-19
TWI462335B (zh) 2014-11-21
EP2378572B1 (en) 2018-04-11
KR20110115321A (ko) 2011-10-21
TW201135977A (en) 2011-10-16
EP2378572A3 (en) 2014-07-30
US20110254035A1 (en) 2011-10-20
EP2378572A2 (en) 2011-10-19
US8415699B2 (en) 2013-04-09

Similar Documents

Publication Publication Date Title
CN102222746B (zh) 发光器件、发光器件封装和照明系统
CN102222747B (zh) 发光器件、发光器件封装以及照明系统
CN102214764B (zh) 发光器件、发光器件封装以及照明系统
CN102237463B (zh) 发光器件及其制造方法、发光器件封装以及发光系统
CN102157658B (zh) 发光器件、发光器件封装及照明系统
US8421110B2 (en) Light emitting device and light emitting device package
CN102169939B (zh) 发光器件、发光器件封装以及照明系统
CN102130258B (zh) 发光器件、发光器件封装以及照明系统
CN102148308B (zh) 发光器件和具有发光器件的发光器件封装
CN102088018B (zh) 发光器件和具有发光器件的发光器件封装
CN102263182A (zh) 发光器件及其制造方法、发光器件封装以及照明系统
CN102412355A (zh) 发光器件
CN102201518B (zh) 发光器件、电极结构、发光器件封装以及照明系统
CN102074625A (zh) 发光器件、发光器件封装以及照明系统
CN101901859B (zh) 发光器件以及具有该发光器件的发光器件封装
CN102163670B (zh) 发光器件、发光器件封装以及照明系统
CN102110753B (zh) 发光器件、发光器件封装以及照明系统
CN102237453A (zh) 发光器件及其制造方法、发光器件封装以及照明系统
KR101865918B1 (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR20130028291A (ko) 발광소자 및 발광 소자 패키지
CN102194959A (zh) 发光器件及其制造方法、发光器件封装以及照明系统
KR101880445B1 (ko) 발광소자, 발광소자 제조방법, 발광소자 패키지, 및 라이트 유닛
KR20130067148A (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101914077B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101895300B1 (ko) 반도체 발광 소자

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20210813

Address after: 168 Changsheng North Road, Taicang City, Suzhou City, Jiangsu Province

Patentee after: Suzhou Leyu Semiconductor Co.,Ltd.

Address before: Seoul, South Kerean

Patentee before: LG INNOTEK Co.,Ltd.

TR01 Transfer of patent right