CN102210020B - 用于互连集成电路的技术 - Google Patents

用于互连集成电路的技术 Download PDF

Info

Publication number
CN102210020B
CN102210020B CN2009801444083A CN200980144408A CN102210020B CN 102210020 B CN102210020 B CN 102210020B CN 2009801444083 A CN2009801444083 A CN 2009801444083A CN 200980144408 A CN200980144408 A CN 200980144408A CN 102210020 B CN102210020 B CN 102210020B
Authority
CN
China
Prior art keywords
circuit
system interconnection
integrated circuit
address
port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009801444083A
Other languages
English (en)
Other versions
CN102210020A (zh
Inventor
G·L·米勒
R·W·斯坦斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN102210020A publication Critical patent/CN102210020A/zh
Application granted granted Critical
Publication of CN102210020B publication Critical patent/CN102210020B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Microcomputers (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Multi Processors (AREA)

Abstract

各自具有处理内核(20、48)和板载存储器(30、32、60、62)的两个集成电路管芯(12、14)被互连并被封装在一起以形成多芯片模块(10)。第一管芯(12)被认为是主要的，而第二管芯(14)被认为是次要的，它们通过中介件(16)来连接。第一和第二管芯可以具有相同的设计，并且因而具有诸如外围部件(28、56)及存储器那样的相同的资源并且优选具有共同的系统互连协议。第二管芯的内核被禁用或者至少被置于降低的功率模式下。第一管芯包括用于与第二管芯互连的最小的电路(34、26)。第二管芯具有某一所要求的接口电路(52)和地址转换器(50)。结果是第一管芯的内核能够执行关于第二集成电路的存储器及其他资源的事务，就如同该存储器及其他资源在第一管芯上一样。

Description

用于互连集成电路的技术
技术领域
本申请涉及集成电路，并且更具体地涉及集成电路的互连。
背景技术
已经存在互连多个集成电路管芯以形成单个封装器件的许多原因。一种用途是为给定的封装增加存储器。另一种用途是结合通常在一起使用的但却难以使用对两者都有效的工艺来制成的两个管芯。一个示例是移动电话所使用的逻辑电路和RF电路。有时存在必须要解决的互连问题或干扰问题。有时在任何情况下都存在由于被实现的管芯的特定组合而要解决的问题。与多个管芯的结合的原因无关，存在为了克服需要具有多个管芯的情况而出现的问题。将多种功能结合于单个管芯上的能力仍然受限，因而与多个管芯相关联的问题还存在。
因此需要用于互连多个管芯的改进技术。
发明内容
示范性实施例提供一种信息处理系统，包括第一集成电路管芯和第二集成电路管芯。该第一集成电路管芯包括：第一系统互连，所述第一系统互连包括第一多个主端口和第一多个从端口，所述第一系统互连可按照第一系统互连协议操作；与所述第一多个主端口中的第一主端口通信耦接的第一处理器内核；与所述第一多个从端口中的第一从端口通信耦接的存储器；以及与所述第一多个从端口中的第二从端口通信耦接的第一从电路。该第二集成电路管芯包括：第二系统互连，所述第二系统互连包括第二多个主端口和第二多个从端口，所述第二系统互连可按照所述第一系统互连协议操作；与所述第二多个主端口中的第一主端口通信耦接的第二处理器内核；与所述第二多个从端口中的第一从端口通信耦接的可寻址的从电路，所述可寻址的从电路具有可寻址的地址范围，所述可寻址的地址范围对应于在所述第一集成电路管芯的地址映射之内的第一地址范围，所述可寻址的地址范围对应于所述第二集成电路管芯的地址映射之内的第二地址范围；以及与所述第二多个主端口中的第二主端口通信耦接的第一主电路。所述第一从电路与所述第一主电路通信耦接以经由所述第一系统互连和所述第二系统互连通过所述第一集成电路管芯的系统互连主电路在对所述可寻址的从电路的数据访问期间提供数据。
另一示范性实施例提供一种操作信息处理系统的方法，所述方法包括：给第一集成电路管芯提供电力，所述第一集成电路管芯包括：第一系统互连，所述第一系统互连包括第一多个主端口和第一多个从端口，所述第一系统互连可按照第一系统互连协议操作；与所述第一多个主端口的第一主端口通信耦接的第一处理器内核；以及与所述第一多个从端口的第一从端口通信耦接的第一从电路；给第二集成电路管芯提供电力，所述第二集成电路管芯包括：第二系统互连，所述第二系统互连包括第二多个主端口和第二多个从端口，所述第二系统互连可按照所述第一系统互连协议操作；与所述第二多个主端口的第一主端口通信耦接的第二处理器内核；与所述第二多个从端口的第一从端口通信耦接的可寻址的从电路，所述可寻址的从电路具有可寻址的地址范围，所述可寻址的地址范围对应于在所述第一集成电路管芯的地址映射之内的第一地址范围，所述可寻址的地址范围对应于在所述第二集成电路管芯的地址映射之内的第二地址范围；以及与所述第二多个主端口的第二主端口通信耦接的第一主电路；以及由所述第一集成电路管芯的所述第一系统互连的系统互连主电路执行对所述可寻址的从电路的数据访问，所述数据访问经由所述第一系统互连、所述第一从电路、所述第一主电路及所述第二系统互连来执行。
附图说明
本发明以示例的方式示出并且不由附图所限定，在附图中相同的附图标记指示类似的要素。附图中的要素出于简单和清晰的目的示出，并且不一定要按比例绘制。
图1是根据一种实施例的多管芯器件的框图；
图2是示出图1的器件的一部分的更多细节的框图；
图3示出了与多管芯器件的操作相关的地址映射；以及
图4是根据第一封装实施例的器件的截面图；
图5是在制造图4的器件中有用的两个管芯的顶视图。
图6是根据第二封装实施例的器件的截面图；
图7是根据第三封装实施例的器件的截面图；
图8是根据第四封装实施例的器件的截面图；以及
图9是根据第五封装实施例的器件的截面图。
具体实施方式
一方面，各自都具有处理内核和板载存储器的两个集成电路管芯被互连并被封装在一起以形成多芯片模块。第一管芯被认为是主要的，而第二管芯被认为是次要的。它们通过中间基板连接到一起。第一和第二管芯可以具有相同的设计，并且因而具有诸如外围部件(peripheral)及存储器等相同的资源，并且优选具有共同的系统互连协议。第二管芯的内核在大部分操作期间被禁用或者根据需要至少被置于降低的功率模式下。第一管芯包括用于与第二管芯互连的最小的电路。第二管芯至少具有某一所要求的接口电路和地址转换器。结果是第一管芯的内核能够执行关于第二集成电路的存储器及其他资源的事务，就如同该存储器及其他资源就在第一管芯上一样。这特别有利于作为模型(prototype)来使用。根据利用模型进行的试验被最终认为是所希望的各种特征能够被容易地包含于在大批量的生产中所使用的单个管芯之内。因而在完成生产器件的设计之前等待利用模型进行实验，使得优化生产的特征更有可能并且更及时。这能够有利于早期的软件研发和产品模型开发。通过参考附图和以下描述，这将更好地理解。
在图1中示出的是包括集成电路管芯12、集成电路管芯14和中间基板16的封装器件10。集成电路12包括系统互连18、内核20、DMA22、主电路24、配置寄存器26、外围部件28、非易失性存储器(NVM)30、静态随机存取存储器(SRAM)32、从电路34、解码器36、外部端子38、外部端子40、外部端子42和外部端子44。集成电路14包括系统互连46、内核48、DMA50、主电路52、解码器54、配置寄存器56、外围部件58、NVM60、SRAM62、从电路64、外部端子66、外部端子68、外部端子70和外部端子72。在该示例中，集成电路管芯12和14具有相同的设计。虽然它们并不一定要是相同的，但优选的是系统互连18和46具有相同的协议。该系统互连的一个示例是交叉开关(crossbar)系统互连。因为将资源添加到该系统相对容易实现，因此交叉开关系统是一个好的示例。内核20和48起着处理单元的作用，并且分别与系统互连18和46连接。在该示例中，管芯12是用作主装置的主要管芯，而管芯14是用作从属装置的次要管芯。外围部件28和58可以是各种各样的功能电路。一个示例是模数转换器。外部端子用于从外部直接连接至管芯，其中这些外部端子是管芯的一部分。
对于管芯12，系统互连18与内核20连接于系统互连18的主端口21，与DMA22连接于系统互连18的主端口23，与主电路24连接于系统互连18的主端口25，与配置寄存器26连接于系统互连18的主端口27，与外围部件28连接于系统互连18的从端口29，与NVM30连接于系统互连18的从端口31，与SRAM32连接于系统互连18的从端口33，以及与从电路34连接于系统互连18的从端口35。主电路52与在该示例中没有从外部连接至管芯12的外部端子66和68连接。配置寄存器26为了功能清晰被示出为与解码器36直接连接，但是实际上通过系统互连18连接至解码器36。外部端子42被连接至从电路34，并连接至中间基板16。外部端子44与配置寄存器26及中间基板16连接。从电路34是用于连接至次要管芯。主电路24与内核20连接。中间基板16用于将管芯12和14在电力上及结构上都连接到一起。与作为系统互连18的上部所示出的部分连接的资源被连接至主端口，并且在系统互连18的下部上的那些资源被连接至从端口。因而，内核20、DMA22和主电路24在主端口与系统互连18通信耦接。外围部件28、NVM30、SRAM32、从电路34和配置寄存器26在从端口与系统互连18通信耦接。将具有系统互连的微控制器划分成具有从端口和主端口在本领域中是众所周知的。
对于管芯14，系统互连46与内核48、DMA50、主电路52、解码器54、配置寄存器56、外围部件58、NVM60、SRAM62、从电路64连接。主电路52与外部端子66和68连接。外部端子66和68与中间基板16连接。解码器54出于功能清晰的目的被示出为与配置寄存器56直接连接但是实际上通过系统互连46与配置寄存器56连接。配置寄存器56与外部端子70连接。从电路64与外部端子72连接。外部端子70和72并没有与管芯14外部的电路连接。通过中间基板16与主电路52连接的从电路34和配置寄存器26确定管芯12为主要的，而管芯14为次要的。内核48、DMA50、主电路52在主端口与系统互连18通信耦接。外围部件58、NVM60、SRAM62、从电路64和配置寄存器56在从端口与系统互连18通信耦接。
在操作中，内核20能够访问与系统互连18连接的资源以及与系统互连46连接的外围部件58、NVM60和SRAM62。解码器36解码系统互连以向配置寄存器加载控制信息，所述控制信息为外部端子44将提供管芯12为主要管芯的信息。该信息通过中间基板16被外部端子68接收并且因而被主电路52接收作为配置信号C。主电路52用于接收来自充当主装置的主要管芯的事务请求。从电路34通过中间基板16和外部端子66控制与主电路52的事务T。例如，如果内核20选择访问SRAM62，那么这通过系统互连18传送至从电路34。从电路将事务T传送至主电路52。主电路52然后通过系统互连46执行有关SRAM62的事务。所述事务使用系统互连18从主电路52往回传送至从电路34以及从从电路34传送至内核20。这将参考图2进一步解释。
在图2中更详细地示出的是器件10的一部分。在图2中示出的以及同样在图1中示出的是系统互连18、从电路34、配置寄存器26、中间基板16、主电路52、系统互连46、内核48以及外部端子42、44、66和68。从电路34包括从逻辑(slave logic)74和通信交换(handshake)电路76。从逻辑74通过第一接口与系统互连18连接并且通过第二接口与通信交换电路76连接。主电路52包括通信交换电路78、地址转换电路80和主逻辑82。通信交换电路78通过第一接口与外部端子66连接并且通过第二接口与地址转换电路80连接。主逻辑82通过第一接口与地址转换电路80连接并且通过第二接口与系统互连连接。地址转换电路和内核48通过外部端子68和44与配置寄存器26连接。从逻辑74与系统互连18接口连接以便获知通过管芯14所要执行的事务并且在事务被执行时耦合诸如地址和数据的必要信息。通信交换电路76与通信交换电路78通信使得在它们之间的信号是及时的且同步的。
内核20访问与系统互连46连接的资源并且因而在其布置时已经使资源加倍。在添加诸如NVM60和SRAM62的存储器的情况下，集成电路12与只是使用与系统互连18连接的存储器所需的地址空间的相比还必须能够增加对应的地址空间。这几乎不是一个问题，因为微控制器板载的系统存储器的大小远小于内核的寻址能力。内核20会预期具有至少32位以及可能为64位或甚至为128位的寻址能力。即使具有仅为32位的低寻址能力，能够被寻址的存储器位置的数量也超过40亿。如果每个位置有一个字节，那将是寻址超过4千兆字节的存储器的能力。但是，同时，在集成电路14内的存储器的地址空间与集成电路12的存储器的地址空间是相同的。因而，为了将集成电路14的存储器作为附加的存储器处理，在内核20对集成电路14的存储器寻址时必须有地址转换。这在图3中示出。因而作为在该示例中为集成电路12的主要微控制器的存储器的主要存储器占用地址映射中的第一地址范围，而作为在该示例中为集成电路14的次要微控制器的存储器的次要存储器占用地址映射中的第二地址范围。如图3所示，相同的方法同样适用于使用外围部件。在将集成电路14的资源作为集成电路12的资源的副本资源处理的情况下，则不需要转换。
当在次要管芯上的资源(例如SRAM62)作为副本资源处理时，它取代了在主要管芯上的同一资源SRAM32。在操作中，内核20将通过系统互连18访问与SRAM32相关的地址空间，然而该访问将经由第一从电路34、中间基板16、第二主电路52和系统互连46转向SRAM62。在该操作中，不需要地址转换，但是，与SRAM32有关的地址解码逻辑被禁用。
对于操作的示例，如果写的地址将被最终传送至SRAM62，那么通信交换电路78就必须准备好接收它。在配置寄存器26的控制之下的地址转换80执行必要的转换。在管芯12和管芯14具有相同设计的这个示例中，由解码器36给管芯14的存储器(例如NVM60或SRAM62)所分配的存储器空间不同于由管芯14所识别的存储器空间。因而需要转换。配置寄存器26因而传送所需要的转换。地址转换电路80因而执行由配置寄存器26所命令的转换。主逻辑82从地址转换电路80接收转换的地址，并且与系统互连46协商以执行所命令的事务。内核48在配置寄存器26的命令之下置于较低功率模式中。内核48在启动期间可以是运行的，但是在启动完成之后，可以使内核48功率降低以节约能量。在该示例中，转换由次要管芯来执行，但是转换也能够由主要管芯代替执行。如图2所示，地址转换电路80能够在从逻辑74和通信交换电路76之间移动。
在管芯14反过来给管芯12提供信息的情形中，主逻辑82从系统互连46接收信息并且将信息耦合至地址转换电路80。地址转换电路80在配置寄存器26的控制之下执行任何需要的转换。通信交换电路协同交换电路76以将信息适当地传送给逻辑74。逻辑74然后与系统互连协商以使信息通过系统互连到达内核20。
该操作允许内核20使用管芯14的与系统互连46连接的资源。因而，可以进行多种试验以为下一代的集成电路确定最优的资源组合。因为试验对于已经有了(并且很可能是改进的)制造能力的现有的集成电路运行，所以市场对于具有此类资源的新组合的集成电路的时间预期将是短的。
在图4中示出的是作为示出管芯12和管芯14的截面的图形形式的已完成的器件10，管芯12和管芯14通过中间基板16相互耦接，并且以诸如像环氧酚醛树脂那样的制模化合物的密封剂来封装。出于清晰和容易理解的目的，示出代表性的触点(也可以称为端子)，但是对于实际的器件会存在更多的触点。例如，管芯端子可以是焊料、金或者诸如银填充的环氧树脂或涂有导体的环氧树脂球那样的导电性的有机材料。同样示出的是用于将热量从管芯12耦合至封装基板84的散热器86。中间基板16使管芯12和14的端子相互连接以及使它们连接至封装基板84的顶表面。管芯到管芯的连接的示例是管芯12的端子104通过通路98与管芯14的端子102连接。另一个示例是管芯14的端子106通过通路100与管芯12的端子108连接。通路98和100可以是穿过中间基板16的电镀孔。在管芯14和中间基板16之间的连接的示例是端子110通过导电线120与中间基板16的焊盘118连接。管芯14类似地具有与中间基板16的中间基板焊盘连接的端子114。以相同的方式，管芯12具有与互连基板16的焊盘连接的连接112和116。在该示例中，在与管芯12或管芯14的焊盘连接的中间基板16上的焊盘通过引线接合(例如通过将中间基板16的焊盘118连接至焊料球90的引线接合111)连接至封装基板84。引线接合点(wire bond landing)与在封装基板84的底部上的焊料球连接。位于图4所示的封装基板84的底部上的其他的示例性焊料球是焊料球92、94和96。中间基板16可以由硅或例如像氮化铝那样的陶瓷的某些其他材料制成。散热器86可以由金属(例如铜)或具有良好的热传递的其它类型的材料制成。良好的热传递以及热膨胀系数相匹配是散热器86所希望的目标。
在图5中示出的是显示在晶片140上的管芯12和14的顶视图，还有管芯136和138。管芯12和14被示为具有为了便于以所希望的方式附接于中间基板16上而布置的触点。在该示例中，管芯12和14应当是相同的但是具有稍微不同的功能。管芯12用作主要装置或主装置，而管芯14用作次要装置或从装置。某些触点在特定的管芯为主要装置时使用，而其他触点在管芯用作从装置时使用。示出于管芯14上的是触点102、106、110、114、120、122、124、126、154和156。示出于管芯12上的是触点104、108、112、116、128、130、132、134、158和160。在次要装置的是管芯14时，与它作为次要装置相关的触点包括触点102、106和154。未使用的主触点是122、124和156。主触点122、124和156分别与从触点106、102和154关于中心线142对称。例如，从中心线142到触点124的距离146与从中心线142到触点102的距离148相同。对于管芯12也是类似的，与它作为主装置相关的触点是触点108、104和160。与管芯12作为主装置相关的未使用的从触点是触点130、132和158。从触点130、132和158分别与主触点108、104和160关于中心线144对称。例如，从中心线144到触点104的距离150与从中心线144到触点132的距离152相同。该对称性允许管芯12和14相同，并且具有与主触点对准的从触点以及与从触点对准的主触点。这允许管芯12和14的工作区域相互面对，同时接触所对准的中间基板使得一个管芯的从触点与另一个管芯的主触点电连接。因为管芯是相同的，并且任意一个都能够是从装置或主装置，因此每个另一种触点同样具有相应的对称触点。
在管芯能够不同的其他应用中，对称性可能并不是所关注的，并且图4所示的方法能够在不要求对称性的情况下使用。
在图6中示出的是作为图4的已完成的器件10的另选方案的已完成的器件168。器件168具有以与其在图4中接触中间基板16的方式相似的方式接触中间基板170的管芯12和14。作为示例性端子的端子114通过导体182与中间基板170的触点耦接。器件168与器件10的不同之处在于与封装基板172接触的中间基板170使用焊料球(例如焊料球174)来接触封装基板172，以及在于管芯12(主要装置)位于管芯14之上。管芯12使与工作面相对的背面露出从而可以将散热器施加在其上。主要的集成电路比次要的集成电路更加需要散热器。这同样示出了诸如焊料球176那样的焊料球作为器件168的外部连接，并且这些焊料球可以位于管芯之下。示例性的导体180通过封装基板172将焊料球174连接至焊料球176。密封剂178覆盖了管芯12和14的后侧之外的所有侧面以及中心基板170。这种具有焊料球阵列的封装有时被称为球栅阵列(BGA)封装。管芯12和14的工作面与中间基板170相对并且不需要引线接合。
在图7中示出的是作为另一种另选方案的已完成的器件190。管芯12和14被附接于中间基板使得它们的工作面如同之前关于器件10和168所描述的那样与中间基板相对。在这种情况下，封装基板191具有其中存在着管芯14的开口。封装基板具有所选择的部分，例如用于提供封装外部的电接触的导电部分194和196。导电部分194和196是封装基板191的结构的组成部分，其中封装基板191可以是，例如，铜引线框的一部分、通常称为合金42的导体或者在被称为四方扁平无引脚(QFN)封装的引线框中使用的其他引线框材料。从中间基板到导电部分的电接触借助于与之前所描述的端子相似的端子，例如端子195。示例性导体193通过中间基板将管芯12连接到端子195。在该示例中，密封剂192仅延伸到管芯12的顶部，使得管芯12的背面露出并且散热器可以得以施加。
在图8中示出的是已完成的器件200，已完成的器件200与已完成的器件190除了管芯14位于顶部而管芯12位于底部以及密封剂202覆盖管芯14之外都相同。在这种情况下，散热器将会需要施加于已完成的器件200的底面上，因为那是管芯12使其背面露出的地方。
在图9中示出的是已完成的器件210，其与如之前关于器件10、168、190和200所描述的具有以其工作面面对中间基板的方式与中间基板附接的管芯12和14的又一另选方案相似。在这种情况下，焊料球(例如焊料球212)被用来提供与器件210的电连接。管芯12被示出为位于底部之上使得它的背面露出以将散热器施加于那里。管芯14使其背面在顶部露出。管芯12和14可以被交换，从而管芯112将使其背面在器件210的顶部露出。焊料球，例如焊料球214，被示出为附接器件210，这表明BGA同样能够以这种方式来制成。
因而，可得到如图4-9所示的封装管芯12和14的多种变型。封装特别有利于管芯相同的这种情况，但是这些封装可能具有在除这种特定的情形之外的应用性。这两个管芯能够是相差很大的，例如为了RF性能而优化的管芯和为了逻辑而设计的管芯。此外这两个管芯还可以具有不同的尺寸。
至此应当认识到已经提供了一种信息处理系统，其包括第一集成电路管芯和第二集成电路管芯。第一集成电路管芯包括：含有第一多个主端口和第一多个从端口并且可按照第一系统互连协议操作的第一系统互连；与所述第一多个主端口的第一主端口通信耦接的第一处理器内核；与所述第一多个从端口的第一从端口通信耦接的存储器；以及与所述第一多个从端口的第二从端口通信耦接的第一从电路。第二集成电路管芯包括：含有第二多个主端口和第二多个从端口并且可按照第一系统互连协议操作的第二系统互连；与所述第二多个主端口的第一主端口通信耦接的第二处理器内核；与所述第二多个从端口的第一从端口通信耦接的可寻址的从电路，所述可寻址的从电路具有可寻址的地址范围，所述可寻址的地址范围与在第一集成电路管芯的地址映射之内的第一地址范围对应，所述可寻址的地址范围与在第二集成电路管芯的地址映射之内的第二地址范围对应；以及与所述第二多个主端口的第二主端口通信耦接的第一主电路。第一从电路与第一主电路通信耦接，以在数据访问期间经由第一系统互连和第二系统互连通过第一集成电路管芯的系统互连主电路将数据提供给可寻址的从电路。所述系统的特征还可以在于第一从电路和第一主电路中的至少一个包括用于将可寻址的从电路的地址从第一地址范围转换到第二地址范围的地址转换电路。所述系统的特征还可以在于第一主电路包括转换电路。所述系统还可以包括被配置为存储用于控制系统操作于多种模式中的一种模式下的配置信息的存储器，其中在该多种模式的第一模式中，对可寻址的从电路的数据访问由寻址第一地址范围的第一系统互连的系统互连主电路进行，以及在第二操作模式中，对可寻址的从电路的数据访问由寻址第一集成电路管芯的地址映射的第三地址范围的第一系统互连的系统互连主电路进行。所述系统的特征还可以在于可寻址的从电路是存储器电路。所述系统还可以包括在第一集成电路管芯和第二集成电路管芯之间的配置通信通路，所述配置通信路径用于在第一集成电路管芯和第二集成电路管芯之间提供操作模式信息。所述系统的特征还可以在于可寻址的从电路是存储器电路。所述系统的特征还可以在于可寻址的从电路是外围部件电路。所述系统的特征还可以在于，在至少一种操作模式期间，第二内核在对可寻址的从电路的数据访问期间处于低功率模式。所述系统的特征还可以在于第一集成电路管芯是微控制器以及第二集成电路管芯是微控制器。所述系统的特征还可以在于第一集成电路还包括与所述第一多个主端口的第二主端口通信耦接并且与第一集成电路管芯的外部端子耦接的第二主电路，其中外部端子被配置于不可用的状态中，以及与所述第二多个从端口的第二从端口通信耦接的并且与第二集成电路管芯的外部端子耦接的第二从电路，第二集成电路管芯的外部端子被配置于不可用的状态中，其中第二从电路和第二主电路中的至少一个包括用于转换地址的地址转换电路。所述系统还可以包括被配置为存储用于控制系统在多种模式中的一种模式下操作的配置信息的存储器，其中，在多种模式的第一模式中，第一集成电路管芯作为主要的集成电路管芯来操作，而第二集成电路管芯作为次要的集成电路管芯来操作；以及在多种模式的第二模式中，第二集成电路管芯作为主要的集成电路管芯来操作，而第一集成电路管芯作为次要的集成电路管芯来操作。所述系统的特征还可以在于第一集成电路管芯和第二集成电路管芯被包含于一个集成电路封装之内。
还描述了一种操作信息处理系统的方法。该方法包括向第一集成电路管芯提供电力，所述第一集成电路管芯包括：第一系统互连，所述第一系统互连包括第一多个主端口和第一多个从端口，所述第一系统互连可按照第一系统互连协议操作；与第一多个主端口的第一主端口通信耦接的第一处理器内核；以及与第一多个从端口的第一从端口通信耦接的第一从电路。所述方法还包括给第二集成电路管芯提供电力，所述第二集成电路管芯包括：含有第二多个主端口和第二多个从端口的第二系统互连，所述第二系统互连可按照第一系统互连协议操作；与所述第二多个主端口的第一主端口通信耦接的第二处理器内核；与所述第二多个从端口的第一从端口通信耦接的可寻址的从电路，所述可寻址的从电路具有可寻址的地址范围，所述可寻址的地址范围对应于在第一集成电路管芯的地址映射之内的第一地址范围，所述可寻址的地址范围对应于在第二集成电路管芯的地址映射之内的第二地址范围；以及与所述第二多个主端口的第二主端口通信耦接的第一主电路。所述方法还包括由第一集成电路管芯的第一系统互连的系统互连主电路执行对可寻址的从电路的数据访问，数据访问经由第一系统互连、第一从电路、第一主电路及第二系统互连来执行。所述方法还可以包括由在第一系统互连上的系统互连主电路提供在第一地址范围之内的数据访问的第一地址，由第一从电路从第一系统互连中接收第一地址，将第一地址从第一地址范围转换至第二地址范围以产生所转换的地址，由第一主电路将所转换的地址提供于第二系统互连上，以及由可寻址的从电路从第二系统互连中接收所转换的地址。所述方法的特征还可以在于转换由第一主电路执行。所述方法的特征还可以在于转换由第一从电路执行。所述方法还可以包括由第一集成电路管芯的第一系统互连的系统互连主电路执行对可寻址的从电路的数据访问，数据访问经由第一系统互连、第一从电路、第一主电路及第二系统互连来执行，其中执行数据访问还包括由在第一系统互连上的系统互连主电路提供第一地址，所述第一地址是在与第一系统互连的第一多个从端口的第二从端口通信耦接的第二从电路的地址范围之内的地址，由第一从电路从第一系统互连中接收数据访问以及其中第二从电路不接收数据访问，由第一从电路提供对第一主电路的数据访问，由第一主电路提供对第二系统互连的数据访问，以及由可寻址的从电路从第二系统互连中接收数据访问。所述方法还可以包括由第一集成电路管芯的第一系统互连的系统互连主电路执行对可寻址的从电路的数据访问，数据访问经由第一系统互连、第一从电路，第一主电路和第二系统互连来执行，其中执行数据访问还包括由在第一系统互连上的系统互连主电路提供第一地址，所述第一地址是在与第一系统互连的第一多个从端口的第二从端口通信耦接的第二从电路的地址范围之内的地址，由第一从电路从第一系统互连中接收数据访问以及其中第二从电路不接收数据访问，由第一从电路提供对第一主电路的数据访问，由第一主电路提供对第二系统互连的数据访问，以及由可寻址的从电路从第二系统互连中接收数据访问。所述方法还可以包括在执行数据访问期间禁止第二处理器内核的操作。
此外，在说明书及权利要求中的词语“前面”、“后面”、“顶部”、“底部”、“之上”、“之下”等，如果存在的话，用于描述性的目的而并不一定用于描述不变的相对位置。应当理解，这样使用的词语在适当的情况下是可互换的，使得在此所描述的本发明的实施例，例如，能够在与在此所示出的或另外描述的那些取向不同的其他取向上操作。
虽然本发明在此参考具体的实施例来描述，但是各种修改和改变能够在不脱离下面的权利要求所阐述的本发明的范围的情况下进行。例如，交叉开关被指定为系统互连的一种示例，也可以使用另一种系统互连。同样，次要管芯的内核被描述为功率降低的。功率降低并不一定去除全部功率而是可以稍微小的，例如简单地停止到内核的时钟或选择性地从内核的某一部分中去除功率。还可以使用降低内核的功率消耗的其他示例。因此，说明书和附图应当被看作是说明性的而不是限制性的，并且所有此类修改意图包含于本发明的范围之内。在此参考具体的实施例所描述的任何好处、优点或问题的解决方案其被并不希望被认为是任何或所有权利要求的关键的、必需的或本质的特征或要素。
词语“耦接的”，如同在此所使用的，并不意图限定于直接的耦接或机械上的耦接。
而且，词语“一”(a)或“一个”(an)，如同在此所使用的，被定义为一个或多个。同样，诸如“至少一个”或“一个或多个”这样的引入性短语的使用在权利要求中不应当被认为暗指由不定冠词“一”(a)或“一个”(an)所引入的另一权利要求的要素将含有该引入的权利要求要素的任意特定的权利要求限定于仅含有一个这样的要素的发明，即使当相同的权利要求包括引入性短语“一个或多个”或“至少一个”和例如“一”(a)或“一个”(an)的不定冠词时也是如此。对于定冠词的使用同样如此。
除非特别规定，否则例如“第一”和“第二”这样的词语被用来任意区分此类词语所描述的要素。因而，这些词语并不一定意指此类要素的时间先后或其他优先级。

Claims (20)

1.一种信息处理系统，包括：
第一集成电路管芯，包括：
第一系统互连，所述第一系统互连包括第一多个主端口和第一多个从端口，所述第一系统互连可按照第一系统互连协议操作；
与所述第一多个主端口中的第一主端口通信耦接的第一处理器内核；
与所述第一多个从端口中的第一从端口通信耦接的存储器；以及
与所述第一多个从端口中的第二从端口通信耦接的第一从电路；以及
第二集成电路管芯，所述第二集成电路管芯包括：
第二系统互连，所述第二系统互连包括第二多个主端口和第二多个从端口，所述第二系统互连可按照所述第一系统互连协议操作；
与所述第二多个主端口中的第一主端口通信耦接的第二处理器内核；
与所述第二多个从端口中的第一从端口通信耦接的可寻址的从电路，所述可寻址的从电路具有可寻址的地址范围，所述可寻址的地址范围对应于在所述第一集成电路管芯的地址映射之内的第一地址范围，所述可寻址的地址范围对应于所述第二集成电路管芯的地址映射之内的第二地址范围；以及
与所述第二多个主端口中的第二主端口通信耦接的第一主电路；
其中所述第一从电路与所述第一主电路通信耦接以经由所述第一系统互连和所述第二系统互连通过所述第一集成电路管芯的系统互连主电路在对所述可寻址的从电路的数据访问期间提供数据。
2.根据权利要求1所述的系统，其中所述第一从电路和所述第一主电路中的至少一个包括用于将所述可寻址的从电路的地址从所述第一地址范围转换至所述第二地址范围的地址转换电路。
3.根据权利要求1所述的系统，其中所述第一主电路包括转换电路。
4.根据权利要求1所述的系统，还包括：
被配置为存储配置信息的存储器，其中所述配置信息被用来控制所述系统操作于多种模式中的一种模式下，其中：
在所述多种模式的第一模式中，对所述可寻址的从电路的数据访问由寻址所述第一地址范围的所述第一系统互连的系统互连主电路进行；以及
在第二操作模式中，对所述可寻址的从电路的数据访问由寻址所述第一集成电路管芯的所述地址映射的第三地址范围的所述第一系统互连的系统互连主电路进行。
5.根据权利要求4所述的系统，其中所述可寻址的从电路是存储器电路。
6.根据权利要求1所述的系统，还包括：
在所述第一集成电路管芯和所述第二集成电路管芯之间的配置通信通路，所述配置通信通路用于在所述第一集成电路管芯和所述第二集成电路管芯之间提供操作模式信息。
7.根据权利要求1所述的系统，其中所述可寻址的从电路是存储器电路。
8.根据权利要求1所述的系统，其中所述可寻址的从电路是外围部件电路。
9.根据权利要求1所述的系统，其中在至少一种操作模式期间，所述第二内核在对所述可寻址的从电路的数据访问期间处于低功率模式中。
10.根据权利要求1所述的系统，其中所述第一集成电路管芯的特征在于它是微控制器以及所述第二集成电路管芯的特征在于它是微控制器。
11.根据权利要求1所述的系统，其中：
所述第一集成电路管芯还包括：
与所述第一多个主端口中的第二主端口通信耦接的第二主电路，所述第二主电路与所述第一集成电路管芯的外部端子耦接，其中所述外部端子被配置为不可用的状态；
所述第二集成电路管芯还包括：
与所述第二多个从端口中的第二从端口通信耦接的第二从电路，所述第二从电路与所述第二集成电路管芯的外部端子耦接，所述第二集成电路管芯的所述外部端子被配置为不可用的状态；以及
所述第二从电路和所述第二主电路中的至少一个包括用于转换地址的地址转换电路。
12.根据权利要求1所述的系统，还包括：
被配置为存储配置信息的存储器，其中所述配置信息被用来控制所述系统操作于多种模式中的一种模式下，其中：
在所述多种模式的第一模式中，所述第一集成电路管芯作为主要的集成电路管芯来操作，而所述第二集成电路管芯作为次要的集成电路管芯来操作；以及
在所述多种模式的第二模式中，所述第二集成电路管芯作为主要的集成电路管芯来操作，而所述第一集成电路管芯作为次要的集成电路管芯来操作。
13.根据权利要求1所述的系统，其中所述第一集成电路管芯和所述第二集成电路管芯被包含于一个集成电路封装之内。
14.一种操作信息处理系统的方法，所述方法包括：
给第一集成电路管芯提供电力，所述第一集成电路管芯包括：
第一系统互连，所述第一系统互连包括第一多个主端口和第一多个从端口，所述第一系统互连可按照第一系统互连协议操作；
与所述第一多个主端口的第一主端口通信耦接的第一处理器内核；以及
与所述第一多个从端口的第一从端口通信耦接的第一从电路；
给第二集成电路管芯提供电力，所述第二集成电路管芯包括：
第二系统互连，所述第二系统互连包括第二多个主端口和第二多个从端口，所述第二系统互连可按照所述第一系统互连协议操作；
与所述第二多个主端口的第一主端口通信耦接的第二处理器内核；
与所述第二多个从端口的第一从端口通信耦接的可寻址的从电路，所述可寻址的从电路具有可寻址的地址范围，所述可寻址的地址范围对应于在所述第一集成电路管芯的地址映射之内的第一地址范围，所述可寻址的地址范围对应于在所述第二集成电路管芯的地址映射之内的第二地址范围；以及
与所述第二多个主端口的第二主端口通信耦接的第一主电路；以及
由所述第一集成电路管芯的所述第一系统互连的系统互连主电路执行对所述可寻址的从电路的数据访问，所述数据访问经由所述第一系统互连、所述第一从电路、所述第一主电路及所述第二系统互连来执行。
15.根据权利要求14所述的方法，其中执行数据访问还包括：
由在所述第一系统互连上的所述系统互连主电路提供在所述第一地址范围之内的所述数据访问的第一地址；
由所述第一从电路从所述第一系统互连中接收所述第一地址；
将所述第一地址从所述第一地址范围转换至所述第二地址范围以产生转换的地址；
由所述第一主电路在所述第二系统互连上提供所述转换的地址；以及
由所述可寻址的从电路从所述第二系统互连中接收所述转换的地址。
16.根据权利要求15所述的方法，其中所述转换由所述第一主电路执行。
17.根据权利要求15所述的方法，其中所述转换由所述第一从电路执行。
18.根据权利要求15所述的方法，还包括：
由所述第一集成电路管芯的所述第一系统互连的系统互连主电路执行对所述可寻址的从电路的数据访问，所述数据访问经由所述第一系统互连、所述第一从电路、所述第一主电路及所述第二系统互连来执行，其中执行数据访问还包括：
由在所述第一系统互连上的所述系统互连主电路提供第一地址，所述第一地址是在与所述第一系统互连的所述第一多个从端口的第二从端口通信耦接的第二从电路的地址范围之内的地址；
由所述第一从电路从所述第一系统互连中接收数据访问以及其中所述第二从电路不接收所述数据访问；
从所述第一从电路提供对所述第一主电路的所述数据访问；
由所述第一主电路提供对所述第二系统互连的所述数据访问；以及
由所述可寻址的从电路从所述第二系统互连中接收所述数据访问。
19.根据权利要求15所述的方法，还包括：
由所述第一集成电路管芯的所述第一系统互连的系统互连主电路执行对所述可寻址的从电路的数据访问，所述数据访问经由所述第一系统互连、所述第一从电路，所述第一主电路和所述第二系统互连来执行，其中执行数据访问还包括：
由在所述第一系统互连上的所述系统互连主电路提供第一地址，所述第一地址是在与所述第一系统互连的所述第一多个从端口的第二从端口通信耦接的第二从电路的地址范围之内的地址；
由所述第一从电路从所述第一系统互连中接收所述数据访问以及其中所述第二从电路不接收所述数据访问；
从所述第一从电路提供对所述第一主电路的所述数据访问；
由所述第一主电路提供对所述第二系统互连的所述数据访问；以及
由所述可寻址的从电路从所述第二系统互连中接收所述数据访问。
20.根据权利要求14所述的方法，还包括：
在执行数据访问期间禁止所述第二处理器内核的操作。
CN2009801444083A 2008-11-10 2009-10-29 用于互连集成电路的技术 Active CN102210020B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/267,725 2008-11-10
US12/267,725 US7827336B2 (en) 2008-11-10 2008-11-10 Technique for interconnecting integrated circuits
PCT/US2009/062469 WO2010053821A2 (en) 2008-11-10 2009-10-29 Technique for interconnecting integrated circuits

Publications (2)

Publication Number Publication Date
CN102210020A CN102210020A (zh) 2011-10-05
CN102210020B true CN102210020B (zh) 2013-09-11

Family

ID=42153497

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801444083A Active CN102210020B (zh) 2008-11-10 2009-10-29 用于互连集成电路的技术

Country Status (6)

Country Link
US (1) US7827336B2 (zh)
JP (1) JP5569982B2 (zh)
KR (1) KR101672064B1 (zh)
CN (1) CN102210020B (zh)
TW (1) TWI476891B (zh)
WO (1) WO2010053821A2 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8402188B2 (en) * 2008-11-10 2013-03-19 Micron Technology, Inc. Methods and systems for devices with a self-selecting bus decoder
US20100314730A1 (en) * 2009-06-16 2010-12-16 Broadcom Corporation Stacked hybrid interposer through silicon via (TSV) package
US8601306B1 (en) 2010-06-22 2013-12-03 Xilinx, Inc. Decryption of configuration data for multi-die integrated circuits
US8058897B1 (en) 2010-06-28 2011-11-15 Xilinx, Inc. Configuration of a multi-die integrated circuit
US9091727B1 (en) 2012-10-16 2015-07-28 Xilinx, Inc. Configuration and testing of multiple-die integrated circuits
US9170974B2 (en) 2013-02-25 2015-10-27 Freescale Semiconductor, Inc. Methods and systems for interconnecting host and expansion devices within system-in-package (SiP) solutions
US9176916B2 (en) 2013-02-25 2015-11-03 Freescale Semiconductor, Inc. Methods and systems for address mapping between host and expansion devices within system-in-package (SiP) solutions
US9195630B2 (en) * 2013-03-13 2015-11-24 International Business Machines Corporation Three-dimensional computer processor systems having multiple local power and cooling layers and a global interconnection structure
KR20150136075A (ko) * 2013-03-28 2015-12-04 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 공유 메모리 시스템
US9971733B1 (en) 2014-12-04 2018-05-15 Altera Corporation Scalable 2.5D interface circuitry
PL3812900T3 (pl) 2016-12-31 2024-04-08 Intel Corporation Systemy, sposoby i aparaty do obliczania heterogenicznego
US10936221B2 (en) 2017-10-24 2021-03-02 Micron Technology, Inc. Reconfigurable memory architectures
US10628354B2 (en) 2017-12-11 2020-04-21 Micron Technology, Inc. Translation system for finer grain memory architectures
US10496594B1 (en) * 2018-06-01 2019-12-03 Nxp Usa, Inc. Inter-processor communication method for access latency between system-in-package (SIP) dies
EP3637444A1 (en) * 2018-10-09 2020-04-15 Delta Electronics, Inc. Voltage regulator module
US10973127B2 (en) 2018-10-09 2021-04-06 Delta Electronics, Inc. Voltage regulator module
CN111315121B (zh) * 2018-12-12 2022-04-05 台达电子工业股份有限公司 电压调节模块
US11166373B2 (en) 2018-10-09 2021-11-02 Delta Electronics, Inc. Voltage regulator module
US11216397B2 (en) * 2019-12-23 2022-01-04 Intel Corporation Translation circuitry for an interconnection in an active interposer of a semiconductor package
JP7164267B2 (ja) * 2020-12-07 2022-11-01 インテル・コーポレーション ヘテロジニアスコンピューティングのためのシステム、方法及び装置
CN114970409A (zh) * 2022-07-27 2022-08-30 北极雄芯信息科技(西安)有限公司 基于多管芯互联的集成电路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101126953A (zh) * 2006-08-11 2008-02-20 英特尔公司 能够实现非端接操作和功率降低的接口频率调制

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6152765A (ja) * 1984-08-21 1986-03-15 Mitsubishi Electric Corp ワンチツプマイクロコンピユ−タ
JPH0619785A (ja) * 1992-03-27 1994-01-28 Matsushita Electric Ind Co Ltd 分散共有仮想メモリーとその構成方法
JP2551342B2 (ja) * 1993-07-29 1996-11-06 日本電気株式会社 デュアル マイクロプロセッサ装置
JPH09152979A (ja) * 1995-09-28 1997-06-10 Matsushita Electric Ind Co Ltd 半導体装置
US6492719B2 (en) 1999-07-30 2002-12-10 Hitachi, Ltd. Semiconductor device
US6014710A (en) * 1997-06-30 2000-01-11 Sun Microsystems, Inc. System and method for message transmission between network nodes using remote wires
US6397354B1 (en) * 1999-03-26 2002-05-28 Hewlett-Packard Company Method and apparatus for providing external access to signals that are internal to an integrated circuit chip package
DE10030994A1 (de) * 2000-06-30 2002-01-17 Infineon Technologies Ag Halbleiter-Chip
KR100994003B1 (ko) * 2001-01-31 2010-11-11 가부시키가이샤 히타치세이사쿠쇼 데이터 처리 시스템 및 데이터 프로세서
US6686768B2 (en) 2001-07-05 2004-02-03 Alan Elbert Comer Electrically-programmable interconnect architecture for easily-configurable stacked circuit arrangements
US6877114B2 (en) * 2002-02-14 2005-04-05 Delphi Technologies, Inc. On-chip instrumentation
US6717276B2 (en) * 2002-09-10 2004-04-06 Texas Instruments Incorporated Two-metal layer ball grid array and chip scale package having local interconnects used in wire-bonded and flip-chip semiconductor assembly
US7061088B2 (en) * 2002-10-08 2006-06-13 Chippac, Inc. Semiconductor stacked multi-package module having inverted second package
DE10315303B4 (de) 2003-04-02 2007-03-22 Infineon Technologies Ag Halbleiter-Bauelement-Spannungsversorgung für System mit mindestens zwei, insbesondere gestapelten, Halbleiter-Bauelementen
JP2005276033A (ja) * 2004-03-26 2005-10-06 Sony Corp マルチプロセッサモジュール
US7184264B2 (en) 2004-09-23 2007-02-27 Imation Corp. Connectable memory devices to provide expandable memory
US7412560B2 (en) * 2004-12-16 2008-08-12 Sandisk Corporation Non-volatile memory and method with multi-stream updating
US20070150663A1 (en) * 2005-12-27 2007-06-28 Abraham Mendelson Device, system and method of multi-state cache coherence scheme
US7279795B2 (en) * 2005-12-29 2007-10-09 Intel Corporation Stacked die semiconductor package
US20070239906A1 (en) * 2006-03-13 2007-10-11 Vakil Kersi H Input/output agent having multiple secondary ports

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101126953A (zh) * 2006-08-11 2008-02-20 英特尔公司 能够实现非端接操作和功率降低的接口频率调制

Also Published As

Publication number Publication date
WO2010053821A3 (en) 2010-08-12
WO2010053821A2 (en) 2010-05-14
KR20110089136A (ko) 2011-08-04
TWI476891B (zh) 2015-03-11
KR101672064B1 (ko) 2016-11-02
US7827336B2 (en) 2010-11-02
JP2012508418A (ja) 2012-04-05
JP5569982B2 (ja) 2014-08-13
US20100122001A1 (en) 2010-05-13
TW201029144A (en) 2010-08-01
CN102210020A (zh) 2011-10-05

Similar Documents

Publication Publication Date Title
CN102210020B (zh) 用于互连集成电路的技术
US20100117242A1 (en) Technique for packaging multiple integrated circuits
KR100430984B1 (ko) 반도체장치
CN108847263B (zh) 具有嵌入式内存的系统级封装内存模块
JP2019523946A (ja) 低ピンカウント広帯域幅メモリ及びメモリバス
CN115576894A (zh) 一种基于PCIE标准接口互连的chiplet芯粒及接口复用方法
US8856401B2 (en) Universal controller for peripheral devices in a computing system
TWI385779B (zh) 多層系統晶片模組結構
JP5412662B2 (ja) 低容量貫通電極を持つ３次元積層構造体コンピュータシステム
CN103869327A (zh) 一种一体化卫星导航芯片及其制造方法
KR102629195B1 (ko) 패키지 구조, 장치, 보드 카드 및 집적회로를 레이아웃하는 방법
JP3942198B2 (ja) 半導体集積回路装置
US7509594B2 (en) Method of selling integrated circuit dies for multi-chip packages
CN216902913U (zh) 芯片封装基板和封装芯片
WO2022242333A1 (zh) 具有CoWoS封装结构的晶片、晶圆、设备及其生成方法
US20240215269A1 (en) Glass substrate device with through glass cavity
JP4025372B2 (ja) 半導体装置
CN216354180U (zh) 集成电路封装结构
JP2010109111A (ja) 半導体集積回路
CN212967685U (zh) 一种新型dfn封装结构
JP5539156B2 (ja) 半導体集積回路装置
JP2006155650A (ja) 半導体集積回路装置
KR100297108B1 (ko) 엠.씨.엠 패캐이지
CN100539123C (zh) 多芯片结构及具有多芯片结构的多芯片电子装置
CN117240365A (zh) 光模块、光电芯片和电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Texas in the United States

Patentee after: NXP America Co Ltd

Address before: Texas in the United States

Patentee before: Fisical Semiconductor Inc.

CP01 Change in the name or title of a patent holder