CN102200792A - 恒压电路、比较器及使用它们的电压监视电路 - Google Patents

恒压电路、比较器及使用它们的电压监视电路 Download PDF

Info

Publication number
CN102200792A
CN102200792A CN2011101113925A CN201110111392A CN102200792A CN 102200792 A CN102200792 A CN 102200792A CN 2011101113925 A CN2011101113925 A CN 2011101113925A CN 201110111392 A CN201110111392 A CN 201110111392A CN 102200792 A CN102200792 A CN 102200792A
Authority
CN
China
Prior art keywords
voltage
mosfet
transistor
circuit
constant voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101113925A
Other languages
English (en)
Other versions
CN102200792B (zh
Inventor
大山学
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN102200792A publication Critical patent/CN102200792A/zh
Application granted granted Critical
Publication of CN102200792B publication Critical patent/CN102200792B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种具有高PSRR的恒压电路。电流源(10)生成基准电流(Iref)。第一晶体管(M1)是耗尽型MOSFET，其一端与电流源(10)连接，并且其栅极源极之间相连接。第二晶体管(M2)是增强型MOSFET，其一端与第一晶体管(M1)的另一端连接，其另一端与固定电压端子连接，并且其栅极漏极之间相连接。第三MOSFET是增强型P沟道MOSFET，其一端与电流源(10)连接，其另一端与固定电压端子连接，并且其栅极与第一晶体管(M1)和第二晶体管(M2)的连接点(N1)连接。恒压电路(100)输出与第三晶体管(M3)的栅极电压及其源极电压中的至少一个对应的电压。

Description

恒压电路、比较器及使用它们的电压监视电路
技术领域
本发明涉及一种使用MOSFET(Metal Oxide Semiconductor Field Effect Transistor)的半导体集成电路。
背景技术
半导体集成电路中，为了不受电源电压变动或温度变动影响而产生稳定的电压，使用了恒压电路(基准电压电路)。日本特许文献1、2中公开了使用MOSFET的恒压电路。图1是示出比较技术中涉及的恒压电路200的结构的电路图。恒压电路200包括在电源端子和接地端子之间顺次连接的第1晶体管M11和第2晶体管M12。第1晶体管M11是耗尽型N沟道MOSFET，其栅极源极相连接。第2晶体管M12是增强型N沟道MOSFET，其栅极源极相连接。在第1晶体管M11和第2晶体管M12的连接点N1处产生比较稳定的基准电压Vref。
现有技术文献
日本专利文献
特许文献1：特开平6-067744号公报
特许文献2：特开2002-140124号公报
特许文献3：特开平6-092203号公报
发明内容
发明所要解决的问题
但是，图1的恒压电路200中存在基准电压Vref随电源电压变动而变动的问题，也就是所谓的PSRR(电源电压变动消除比率)低的问题。
本发明是鉴于这样的问题而完成的，一个实施方式的目的之一是提供具有高PSRR的恒压电路。
解决问题采取的手段
本发明的一实施方式涉及恒压电路。恒压电路包括：恒流源，产生基准电流；耗尽型第一MOSFET(Metal Oxide Semiconductor Field Effect Transistor)，其一端与恒流源相连接，并且其栅极源极之间相连接；增强型第二MOSFET，其一端与第一MOSFET的另一端连接，另一端与固定电压端子连接，并且其栅极漏极之间相连接；以及增强型P沟道的第三MOSFET，其一端与恒流源连接，另一端与固定电压端子连接，并且其栅极与第一MOSFET和第二MOSFET的连接点相连接，所述恒流源输出与第三MOSFET的栅极电压及其源极电压中的至少一个相对应的电压。
根据该形态，能够产生不依赖电源电压变动的稳定的基准电压。
本发明另一实施方式涉及比较器，其比较第一电压和第二电压，并生成表示比较结果的输出电压。该比较器包括：差动对，分别输入第一电压和第二电压；尾(tail)电流源，向差动对提供尾电流；负载电路，连接至差动对；以及源极跟随器，包含恒流源和在恒流源的路径上设置的输出晶体管，输出晶体管的导通程度根据流过构成差动对的一个晶体管的电流而变化；恒压元件，插入在构成差动对的一个晶体管和输出晶体管的控制端子之间。
根据该形态，能够通过恒压元件减小输出晶体管的栅极电压的变化幅度，并提高响应速度。
本发明的又一个形态涉及将监视对象的电压与基准电压比较的电压监视电路。电压监视电路包括，产生基准电压的上述恒压电路，和将监视对象的电压与基准电压比较的上述比较器。
此外，即使以上构成要素的任意组合、或者将本发明的构成要素或表现形式在方法、装置、系统等之间相互置换的形态，作为本发明的实施方式也是有效的。
发明效果
根据本发明的恒压电路能够改善PSRR。
附图说明
图1是表示比较技术中涉及的恒压电路的结构的电路图。
图2的(a)、(b)是示出第一实施方式中涉及的恒压电路结构的电路图。
图3的(a)～(c)是示出恒压电路的变形例的电路图。
图4是比较技术中涉及的比较器的结构的电路图。
图5是第二实施方式中涉及的比较器的结构的电路图。
图6是表示图5的比较器的动作的时序图。
图7是表示包括恒压电路和比较器的电源电路的结构的电路图。
附图标记说明
M1 第一晶体管
M2 第二晶体管
M3 第三晶体管
M4 第四晶体管
M5 第五晶体管
M6 第六晶体管
M7 第七晶体管
10 电流源
12 恒流源
20 尾电流源
22 恒流源
24 恒压元件
M25 输出晶体管
100 恒压电路
300 比较器
302 差动放大器
304 源极跟随器
306 差动对
308 电流镜负载
具体实施方式
以下，参照附图基于优选实施方式说明本发明。对各附图中示出的同一或者同等的构成要素、部件、处理给出相同的符号，并适当省略重复的说明。而且，实施方式不是限定发明而是示例，并且实施方式中描述的全部特征或者其组合不一定是本发明的本质。
在本说明书中，所谓的“部件A与部件B连接的状态”除了部件A和部件B物理地直接地相连接的情况，还包含部件A和部件B通过不影响电气连接状态的其它部件间接地连接的情况。
同样地，所谓的“部件C设置在部件A与部件B之间的状态”除了部件A和部件C、或者部件B和部件C直接地相连接的情况，还包含通过不影响电气连接状态的其它部件间接地连接的情况。
第1实施方式
图2的(a)、(b)是示出第一实施方式涉及的恒压电路100的结构的电路图。恒压电路100包括电流源10、第一晶体管M1、第二晶体管M2和第三晶体管M3。
电流源10生成基准电流Iref。图2(a)、(b)仅仅是电流源10的结构不同。将在下文描述电流源10的结构。
第一晶体管M1是耗尽型P沟道MOSFET(Metal Oxide Semiconductor Field Effect Transistor)，其一端(源极)与电流源10连接，并且其栅极源极之间相连接。
第二晶体管M2是增强型P沟道MOSFET，其一端(源极)与第一晶体管M1的另一端(漏极)连接，其另一端(漏极)与固定电压端子(接地端子)连接。第二晶体管M2的栅极漏极之间相连接。
第三晶体管M3是增强型P沟道MOSFET，其一端(源极)与电流源10连接，其另一端(漏极)与固定电压端子(接地端子)连接。第三晶体管M3的栅极与第一晶体管M1和第二晶体管M2的连接点N1连接。
恒压电路100将节点N1、N2处产生的电压中的至少一个作为基准电压Vref输出。
(1)第三晶体管M3的栅极N1(第一晶体管M1和第二晶体管M2的连接节点)的电压Vref1
(2)第三晶体管M3的源极N2(第一晶体管M1和电流源10的连接节点)的电压Vref2
以上是恒压电路100的基本结构。
接着说明电流源10的结构。
图2(a)的电流源10包含第四晶体管M4、第七晶体管M7及恒流源12。第四晶体管M4和第七晶体管M7是P沟道MOSFET，并构成电流镜电路。第四晶体管M4复制恒流源12生成的基准电流Iref’，生成基准电流Iref。
图2(b)的电流源10包含第五晶体管M5、第六晶体管M6。第五晶体管M5是与第一晶体管M1相同导电型的耗尽型P沟道MOSFET。第六晶体管M6是与第三晶体管M3相同导电型的耗尽型P沟道MOSFET。第五晶体管M5和第六晶体管M6各自的栅极和源极分别与电源端子(Vdd)连接。
第五晶体管M5和第六晶体管M6各自的漏极共同地连接，从该共同连接的漏极输出基准电流Iref。该基准电流Iref的一部分电流IM1流入第一晶体管M1，剩余的电流IM3流入第三晶体管M3。通过设计，调整第五晶体管M5的晶体管尺寸(栅极宽W/栅极长L)，以便流过电流IM1，并通过设计，调整第六晶体管M6的晶体管尺寸，以便流过电流IM3。
图2(b)的电流源10具有结构简单、元件数目少的优点。此外电流源10的结构不限于图2(a)、(b)这些。
以上是恒压电路100的结构。接着说明其动作。
包含第一晶体管M1和第二晶体管M2的路径中流过基准电流Iref的一部分IM1。结果，连接节点N1的电位Vref1被稳定为：
Vref＝VthM2                       (1)
这里，VthM2是第二晶体管M2的栅极源极间的阈值电压。
而且，通过使第三晶体管M3中流过基准电流Iref的一部分IM3，连接节点N2的电位Vref2被稳定为：
Vref2＝Vref1+VthM3＝VthM2+VthM3   (2)
这里，VthM3是第三晶体管M3的栅极源极间的阈值电压。
根据图2(a)、(b)的恒压电路100，基准电流Iref1保持恒定时，作为基准电压Vref1、Vref2，能够稳定地得到通过各式(1)、(2)提供的值。
通过与图1的恒压电路200的对比，图2(a)、(b)的恒压电路100的优点变得明确。在图1的恒压电路200中，由于电源电压Vdd变动时，第一晶体管M11的漏极电压也变动，所以第一晶体管M1和第二晶体管M2的动作点也根据电源电压Vdd变化，因此基准电压Vref受电源电压Vdd的影响而变化。
与其相反，图2(a)、(b)的恒压电路100中，第三晶体管M3起到稳定连接节点N2的电位、也就是说第一晶体管M1的源极电压的箝位元件的作用。因此，由于即使电源电压Vdd变动，第一晶体管M1和第二晶体管M2的动作点也不变动，因此能够抑制基准电压Vref2和Vref1变动。也就是说，通过恒压电路100，与图1的恒压电路200相比能够得到较高的PSRR。
此外，最好第三晶体管M3的晶体管尺寸设计得比第一晶体管M1和第二晶体管M2大。通过使第三晶体管M3的晶体管尺寸变大，其漏源极间电压VdsM3变小。结果，即使电源电压Vdd为较低状态中，也能够确保作为第一晶体管M1的源极电压为足够高的电压。
相反地，在足够高的电源电压Vdd能够使用的情况下，考虑希望的基准电压Vref2的值，以设计第三晶体管M3的晶体管尺寸、也就是说第三晶体管M3的栅源极间阈值电压VthM3即可。
而且，恒压电路100中，全部晶体管由P沟道MOSFET构成。P沟道MOSFET和N沟道MOSFET混合的电路中，由于工艺上的偏差，P沟道MOSFET和N沟道MOSFET的特性个体上存在偏差，因此有电路动作点变化的问题。与之相对地，仅由P沟道MOSFET构成的图2(a)、(b)的恒压电路100具有这样的优点，即电路的动作点很难根据工艺偏差而变化。
而且，第五晶体管M5和第一晶体管M1的对、第六晶体管M6和第三晶体管M3的对，分别由同一导电型的晶体管构成，由此能够进一步提高基准电压Vref1、Vref2对于电源电压变动或温度变动的稳定性。
图3(a)～(c)是示出恒压电路100的变形例的电路图。图3(a)的恒压电路100a中，第一晶体管M1和第二晶体管M2由N沟道MOSFET构成，其它部分与图2的恒压电路100相同。
图3(b)的恒压电路100b中，第二晶体管M2由N沟道MOSFET构成，其它部分与图2的恒压电路100相同。
图3(c)的恒压电路100c中，第一晶体管M1由N沟道MOSFET构成，其它部分与图2(a)、(b)的恒压电路100相同。
根据图3(a)～(c)的恒压电路100a～100c，能够与图2(a)、(b)的恒压电路100相同地生成相对于电源电压Vdd和温度的变动而稳定的基准电压Vref1、Vref2。由于图3(a)～(c)的恒压电路100a～100c中混合了P沟道MOSFET或N沟道MOSFET，因此在能够使用工艺偏差小的半导体工艺的情况下是有效的。
第二实施方式
接着，说明第二实施方式涉及的比较器。
半导体集成电路中，为了比较2个电压的大小关系而使用比较器。
图4是示出比较技术涉及的比较器400的结构的电路图。比较器400包括差动放大器402和源极跟随器404。差动放大器402包括差动对406(M21、M22)、电流镜负载408(M23、M24)和尾电流源20。
源极跟随器404包含恒流源22和输出晶体管M25。晶体管M22的漏极电压输入至输出晶体管M25的栅极。
图4的比较器400存在由输出晶体管M25的栅极电容引起的、响应速度降低的问题。也就是说，输出晶体管M25的栅极电压Vg根据2个输入电压INA、INB的大小关系来控制。图4中，栅极电压Vg的最大值是电源电压Vdd和晶体管M24的漏源极间电压VdsM24的差(Vdd-VdsM24)，栅极电压Vg的最小值是尾电流源20的两端间电压Vbias与晶体管M22的漏源极间电压VdsM22的和(Vbias+VdsM22)。
因此，图4的比较器400中，需要使输出晶体管M25的栅极电压Vg在从(Vbias+VdsM22)至(Vdd-VdsM24)的范围内变化。输出晶体管M25的栅极电容大时，栅极电压Vg在从(Vbias+VdsM22)至(Vdd-VdsM24)之间迁移所需要的时间变长，比较器400的响应性降低。
第二实施方式鉴于这样的状况而完成，示例性目的之一是提供改善了响应速度的比较器。
图5是示出第二实施方式涉及的比较器300的结构的电路图。比较器300比较第一电压INA和第二电压INB，生成表示比较结果的输出电压OUT。
比较器300包括差动放大器302和源极跟随器304。差动放大器302包括：差动对306(M21、M22)，被分别输入第一电压INA、第二电压INB；尾电流源20，向差动对306提供尾电流；负载电路308，与差动对306连接；和恒压元件24。负载电路308是包含晶体管M23、M24的电流镜电路。
源极跟随器304包含恒流源22和设置在恒流源22路径上的输出晶体管M25。输出晶体管M25的栅极与负载电路308的一个晶体管M24的漏极连接。输出晶体管M25的导通程度根据构成差动对306的一个晶体管M22中流动的电流变化。
与图4的比较器400比较，图5的比较器300包括恒压元件24。恒压元件24插入在构成差动对306的一个晶体管M22的漏极和输出晶体管M25的控制端子(栅极)之间。
图4中恒压元件24是栅极源极之间相连的P沟道MOSFET。该恒压元件24两端间的电压被箝位在MOSFET的栅源极间阈值电压Vth以上。作为恒压元件24，可以取代P沟道MOSFET而使用二极管，也可以使用其它恒压元件。或者恒压元件24也可以包含串联连接的MOSFET和二极管。
以上是比较器300的结构。接着说明其动作。图6是示出图5的比较器300的动作的时序图。图6中同时以点划线示出图4的比较器400的动作。时序图的上段表示输出晶体管M25的栅极电压Vg，下段表示输出电压OUT。
为了使实施方式涉及的比较器300的优点明确，首先参照点划线说明图4的比较器400的动作。
初始状态(t＜t0)中，假设INA＜INB成立。此时电流流入晶体管M22侧，设定输出晶体管M25的栅极电压Vg的下限电平
Figure BSA00000486402100071
为了使输出晶体管M25的栅源极间电压Vgs比其阈值电压Vthp大，使输出晶体管M25导通，设定输出电压OUT为高电平(Vdd)。
在时刻t0变为INA＞INB时，电流流入晶体管M21侧，晶体管M22侧的电流减少。此时，栅极电压Vg随时间开始上升。在时刻t2输出晶体管M25的栅源极间电压Vgs比其阈值电压Vthp小时，出晶体管25关断，输出电压OUT迁移至低电平(Vgnd)。
即，在图4的比较器400中，输入电压INA和INB的关系发生变化后，经过延迟时间τ2，输出电压OUT的电平变换。
接着参照实线说明图5的比较器300的动作。
初始状态中，假设INA＜INB成立。此时电流流入晶体管M22侧，设定输出晶体管M25的栅极电压Vg的下限电平
Figure BSA00000486402100081
也就是，在INA＜INB状态的输出晶体管M25的栅极电压Vg被保持为比图4中的比较器400还高出恒压元件24两端间电压Vth的部分。
在时刻t0变为INA＞INB时，输出晶体管M25的栅极电压Vg开始上升，在经过延迟时间τ1后的时刻t1，输出晶体管M25的栅源极间电压Vgs变得比阈值电压Vthp小，输出晶体管M25关断。结果，输出电压OUT由高电平迁移至低电平。
图4的比较器400中，为了让晶体管M25由关断状态切换为导通状态，需要使栅极电压Vg变化变化量ΔVg’。与之相对地，图5的比较器300中，栅极电压Vg的变化量ΔV可以比图4的比较器400小。结果，由于输入电压INA、INB的大小关系变化，能够缩短直到输出电压OUT产生变化的延迟时间，能够提高比较器300的响应速度。
此外，实施方式中，尽管说明了差动对306是N沟道MOSFET的情况，但本发明也可以适用于具有P沟道MOSFET差动对306的比较器中。
最后，说明第一实施方式中涉及的恒压电路100和第二实施方式中涉及的比较器300优选的一个应用例。
图7是示出具有恒压电路100和比较器300的电源电路500的结构的电路图。电源电路500包含开关调节器。该电源电路500包括开关调节器502和过电流保护电路(OCP)504。开关调节器502包括控制部506、晶体管M31、M32、电感器L1和电容器C1。由于开关调节器502的结构为一般的开关调节器，所以省略对其的说明。控制部506通过使用脉宽调制或是脉频调制来控制晶体管M31、M32的开关占空比，以使输出电压Vout保持恒定。
过电流保护电路504是电压监视电路，其比较对应于电感器L1中流动的电流IL1的电压VL1和规定的阈值电压Vref，生成表示是否处于过电流状态的信号OCP。控制部506在信号OCP表示过电流状态时，停止晶体管M31、M32的开关动作。过电流保护电路504包含第一实施方式的恒压电路100和第二实施方式的比较器300。
根据以上结构，由于能够由恒压电路100生成稳定的基准电压Vref，因此能够执行正确的过电流保护。并且，使用了响应速度较快的比较器300，因此能够执行快速的过电流保护。
尽管基于实施方式使用具体的语句来说明了本发明，但是实施方式不过是用于示出本发明的原理、应用，在不超出请求保护的范围中限定的本发明的思想的范围的情况下，实施方式允许多种变形例或是配置的变化。

Claims (12)

1.一种恒压电路，其特征在于，包括：
电流源，生成基准电流；
耗尽型第一MOSFET，其一端与所述电流源相连接，并且其栅极源极之间相连接；
增强型第二MOSFET，其一端与所述第一MOSFET的另一端连接，另一端与固定电压端子连接，并且其栅极漏极之间相连接；以及
增强型P沟道第三MOSFET，其一端与所述电流源连接，另一端与所述固定电压端子连接，并且其栅极与所述第一MOSFET和所述第二MOSFET的连接点相连接，
所述恒压电路输出与所述第三MOSFET的栅极电压和其源极电压中的至少一个相应的电压。
2.如权利要求1所述的恒压电路，其特征在于，
所述第一MOSFET和所述第二MOSFET是P沟道MOSFET。
3.如权利要求1所述的恒压电路，其特征在于，
所述第一MOSFET和所述第二MOSFET是N沟道MOSFET。
4.如权利要求1所述的恒压电路，其特征在于，
所述第一MOSFET是P沟道MOSFET，所述第二MOSFET是N沟道MOSFET。
5.如权利要求1所述的恒压电路，其特征在于，
所述第一MOSFET是N沟道MOSFET，所述第二MOSFET是P沟道MOSFET。
6.如权利要求1至5中任何一项所述的恒压电路，其特征在于，所述电流源包含：
第五MOSFET，其栅极和源极与固定电压端子连接，与所述第一MOSFET为同一导电型；以及
第六MOSFET，其栅极与源极与所述固定电压端子连接，与所述第三MOSFET为同一导电型，
所述电流源从所述第五MOSFET、所述第六MOSFET的共同连接的漏极输出所述基准电流。
7.一种比较器，比较第一电压和第二电压，并生成表示比较结果的输出电压，其特征在于，包括：
差动对，分别输入所述第一电压、第二电压；
尾电流源，向所述差动对提供尾电流；
负载电路，连接至所述差动对；
源极跟随器，包含电流源和在所述电流源的路径上设置的输出晶体管，所述输出晶体管的导通的程度与流过构成所述差动对的一个晶体管的电流相对应而变化；以及
恒压元件，插入在构成所述差动对的所述一个晶体管和所述输出晶体管的控制端子之间。
8.如权利要求7所述的比较器，其特征在于，
所述恒压元件包含栅极源极相连接的MOSFET。
9.如权利要求7所述的比较器，其特征在于，
所述恒压元件包含二极管。
10.一种电压监视电路，将作为监视对象的电压与规定的基准电压比较，其特征在于，包括：
生成所述基准电压的如权利要求1～6的任意一项所述的恒压电路；和
将所述监视对象的电压与所述基准电压比较的比较器。
11.一种电压监视电路，将作为监视对象的电压与规定的基准电压比较，其特征在于，包括：
生成所述基准电压的恒压电路；以及
将所述监视对象的电压与所述基准电压比较的如权利要求7～9任意一项所述的比较器。
12.一种电压监视电路，将作为监视对象的电压与规定的基准电压比较，其特征在于，包括：
生成所述基准电压的如权利要求1～6任意一项所述的恒压电路；和
将所述监视对象电压与所述基准电压比较的如权利要求7～9任意一项所述的比较器。
CN201110111392.5A 2010-03-26 2011-03-28 恒压电路、比较器及使用它们的电压监视电路 Active CN102200792B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010073217A JP5470128B2 (ja) 2010-03-26 2010-03-26 定電圧回路、コンパレータおよびそれらを用いた電圧監視回路
JP073217/10 2010-03-26

Publications (2)

Publication Number Publication Date
CN102200792A true CN102200792A (zh) 2011-09-28
CN102200792B CN102200792B (zh) 2015-02-18

Family

ID=44655676

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110111392.5A Active CN102200792B (zh) 2010-03-26 2011-03-28 恒压电路、比较器及使用它们的电压监视电路

Country Status (3)

Country Link
US (2) US8519782B2 (zh)
JP (1) JP5470128B2 (zh)
CN (1) CN102200792B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111090296A (zh) * 2018-10-24 2020-05-01 艾普凌科有限公司 基准电压电路及电源接通复位电路
CN115167608A (zh) * 2022-08-09 2022-10-11 北京智芯微电子科技有限公司 反向电压保护电路、电压调整电路、电子装置及芯片

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5082908B2 (ja) * 2008-02-13 2012-11-28 富士通セミコンダクター株式会社 電源回路及びその過電流保護回路、並びに電子機器
JP6097582B2 (ja) * 2013-02-01 2017-03-15 ローム株式会社 定電圧源
US9632521B2 (en) * 2013-03-13 2017-04-25 Analog Devices Global Voltage generator, a method of generating a voltage and a power-up reset circuit
US9525407B2 (en) 2013-03-13 2016-12-20 Analog Devices Global Power monitoring circuit, and a power up reset generator
US9312768B2 (en) * 2014-03-31 2016-04-12 Freescale Semiconductor, Inc. Comparator for synchronous rectification and method of operation
US9544971B2 (en) * 2014-10-31 2017-01-10 Infineon Technologies Ag Single LED short detection in multichannel LED
JP6563313B2 (ja) * 2014-11-21 2019-08-21 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
US20160156261A1 (en) * 2014-11-29 2016-06-02 Semiconductor Components Industries, Llc Control circuit and method
JP7446747B2 (ja) 2019-09-06 2024-03-11 株式会社東芝 半導体回路
EP4033312B1 (en) 2020-11-25 2024-08-21 Changxin Memory Technologies, Inc. Control circuit and delay circuit
EP4033664B1 (en) * 2020-11-25 2024-01-10 Changxin Memory Technologies, Inc. Potential generation circuit, inverter, delay circuit, and logic gate circuit
US11681313B2 (en) 2020-11-25 2023-06-20 Changxin Memory Technologies, Inc. Voltage generating circuit, inverter, delay circuit, and logic gate circuit
EP4033661B1 (en) 2020-11-25 2024-01-24 Changxin Memory Technologies, Inc. Control circuit and delay circuit

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58140825A (ja) * 1982-02-16 1983-08-20 Seiko Instr & Electronics Ltd 基準電圧発生回路
US4417263A (en) * 1980-02-01 1983-11-22 Kabushiki Kaisha Daini Seikosha Semiconductor device
JPS61202519A (ja) * 1985-03-06 1986-09-08 Fujitsu Ltd コンパレ−タ回路
JP2001267896A (ja) * 2000-03-17 2001-09-28 Nec Corp 電圧比較器
CN101488362A (zh) * 2008-01-08 2009-07-22 三美电机株式会社 半导体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0667744A (ja) * 1992-08-18 1994-03-11 Fujitsu Ltd 定電圧回路
JP3304539B2 (ja) * 1993-08-31 2002-07-22 富士通株式会社 基準電圧発生回路
JP3323295B2 (ja) * 1993-09-22 2002-09-09 ローム株式会社 コンパレータ
JP3286155B2 (ja) * 1996-02-29 2002-05-27 東光株式会社 定電圧回路
JPH09326469A (ja) * 1996-06-04 1997-12-16 Seiko Instr Inc 基準電圧回路およびその設計方法
JP2001159923A (ja) * 1999-12-03 2001-06-12 Fuji Electric Co Ltd 基準電圧回路
JP2002140124A (ja) * 2000-10-30 2002-05-17 Seiko Epson Corp 基準電圧回路
US6791396B2 (en) * 2001-10-24 2004-09-14 Saifun Semiconductors Ltd. Stack element circuit
JP2003173212A (ja) * 2001-12-06 2003-06-20 Seiko Epson Corp Ｃｍｏｓ基準電圧発生回路及び電源監視回路
JP4713280B2 (ja) * 2005-08-31 2011-06-29 株式会社リコー 基準電圧発生回路及び基準電圧発生回路を使用した定電圧回路
JP4761458B2 (ja) * 2006-03-27 2011-08-31 セイコーインスツル株式会社 カスコード回路および半導体装置
JP5506594B2 (ja) * 2009-09-25 2014-05-28 セイコーインスツル株式会社 基準電圧回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4417263A (en) * 1980-02-01 1983-11-22 Kabushiki Kaisha Daini Seikosha Semiconductor device
JPS58140825A (ja) * 1982-02-16 1983-08-20 Seiko Instr & Electronics Ltd 基準電圧発生回路
JPS61202519A (ja) * 1985-03-06 1986-09-08 Fujitsu Ltd コンパレ−タ回路
JP2001267896A (ja) * 2000-03-17 2001-09-28 Nec Corp 電圧比較器
CN101488362A (zh) * 2008-01-08 2009-07-22 三美电机株式会社 半导体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
赖小峰等: "一种低延时、低功耗电压比较器", 《电子器件》, vol. 32, no. 4, 31 August 2009 (2009-08-31) *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111090296A (zh) * 2018-10-24 2020-05-01 艾普凌科有限公司 基准电压电路及电源接通复位电路
CN111090296B (zh) * 2018-10-24 2023-06-30 艾普凌科有限公司 基准电压电路及电源接通复位电路
CN115167608A (zh) * 2022-08-09 2022-10-11 北京智芯微电子科技有限公司 反向电压保护电路、电压调整电路、电子装置及芯片

Also Published As

Publication number Publication date
US20130314127A1 (en) 2013-11-28
US8519782B2 (en) 2013-08-27
JP5470128B2 (ja) 2014-04-16
JP2011204164A (ja) 2011-10-13
CN102200792B (zh) 2015-02-18
US20110234260A1 (en) 2011-09-29

Similar Documents

Publication Publication Date Title
CN102200792B (zh) 恒压电路、比较器及使用它们的电压监视电路
US7479821B2 (en) Cascode circuit and semiconductor device
US9459639B2 (en) Power supply circuit with control unit
US10281946B1 (en) Input current limit in digital input receivers
KR100241202B1 (ko) 전류미러회로
CN110134175B (zh) 基准电压电路以及半导体装置
US5936433A (en) Comparator including a transconducting inverter biased to operate in subthreshold
US20140266366A1 (en) Compensated hysteresis circuit
US8242809B2 (en) Comparator circuit
CN103440011B (zh) 具有压差补偿的线性恒流源电路
US20160187900A1 (en) Voltage regulator circuit and method for limiting inrush current
CN108233701B (zh) 一种升降压电压转换电路
JP2008152632A (ja) 基準電圧発生回路
KR20190041937A (ko) 볼티지 레귤레이터
CN105391402A (zh) 振荡器电路
JP2019004556A (ja) 電流調節回路、それを用いた電源管理回路
JP2013054535A (ja) 定電圧発生回路
US20140361835A1 (en) Current Mirror
KR101089896B1 (ko) 저전압 강하 레귤레이터
CN108362929B (zh) 双路正端电流采样模块、采样电路、开关电路及采样方法
KR100863529B1 (ko) 연산 증폭기 회로
US9793882B1 (en) Voltage clamp circuit
US11320851B1 (en) All-MOSFET voltage reference circuit with stable bias current and reduced error
US20170179812A1 (en) Soft start circuit and power supply device equipped therewith
US10571946B2 (en) Constant voltage output circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant