CN102197313A - 测试装置及电路模块 - Google Patents

Abstract

设置有彼此相对配置的第1测试基板及第2测试基板；设置在所述第1测试基板中的与所述第2测试基板对着的面上，测试被测试器件的第1测试电路；设置在第2测试基板中的与第1测试基板对着的面上，测试被测试器件的第2测试电路；通过密闭第1测试基板及第2测试基板之间的空间，将第1测试电路及第2测试电路密闭在共同的空间内，且在共同的空间填充冷却材料的密闭部。

Description

测试装置及电路模块

技术领域

本发明涉及测试装置及电路模块。

背景技术

构成电子电路的半导体器件随动作而发热。随着近几年的半导体器件的动作速度的高速化，或是电路的集成化等，半导体器件的发热量增大。其结果，在装配了多个半导体器件的测试基板中，对半导体器件进行冷却变得不可缺少。比如，在半导体测试装置中，将流体箱覆盖在装载了半导体器件等的电路元件的多层测试基板上，同时通过使流体箱中流通冷却材料来冷却测试基板上的半导体器件(参照专利文献1)。

图12表示用于冷却安装了半导体器件等的电路元件的测试基板的现有方法。

如该图所示，多层的测试基板100，用多个环氧树脂等的绝缘板102、103以玻璃纤维基材等的预浸板104贴合。在测试基板100的两面，贴装以半导体器件106为首的电路元件。同时，测试基板100，借助连接器108与其他测试基板连接。为了缓和由于半导体器件106发热的温度上升，在测试基板100上安装流体箱110，半导体器件106被填充于测试基板100和流体箱110之间的密闭空间112中的氟系液体等的冷却材料冷却。

图13，是将图12连接器108附近扩大后的图。在该图中，半导体器件106，经由在绝缘板102表层用铜箔等形成的第1线路116、贯通通孔120、在绝缘板102内层形成的第2线路118、贯通通孔121、绝缘板102的表层形成的第3线路117以及连接端子122与连接器108的端子114连接。同样，在绝缘板103的内层也形成线路119。如果线路118和线路119接近的话，在线路118和线路119之间产生串音。因此，以线路118与线路119不接近为目的，线路118及线路119不是形成在绝缘板102及绝缘板103和预浸板104之间的交界面上，而是在绝缘板102及绝缘板103内部形成。

专利文献

专利文献1：特开2002-280507号公报

发明要解决的课题

然而，如果在绝缘板102的内部形成线路118，则贯通通孔120和线路与118的交点以及贯通通孔120和预浸板104的切点之间形成短截线。如果产生短截线，则由于在贯通通孔120边部产生的反射的影响将造成信号波形失真的问题。

同时，也将引发由于失真所产生的高频成分作为噪音被放射到测试基板100外部这样的问题。特别是，如果传送的信号的频率为2GHz以上，由于短截线产生的上述问题变得显著起来。通过使用表面通孔(SVH)、内部通孔(IVH)，可以防止发生串音，同时，也消除短截线的发生。可是，如果使用SVH、IVH，则存在测试基板的成本增大的问题。

发明内容

因此，本发明的目的在于解决上述问题，提供一种测试装置及电路模块。该目的通过独立权利要求记载的特征的组合来实现。从属权利要求规定了本发明的更有利的具体例。

根据本发明的第1方式，提供一种测试装置，具有：相向配置的第1测试基板及第2测试基板；设置在所述第1测试基板中的与所述第2测试基板对着的面上，用于测试所述被测试器件的第1测试电路；设置在所述第2测试基板中与所述第1测试基板对着的面上，用于测试所述被测试器件的第2测试电路；通过密闭所述第1测试基板及所述第2测试基板之间的空间而将所述第1测试电路及所述第2测试电路密闭在共同的空间内，且在所述共通的空间内填充冷却材料的密闭部。

再者，上述的发明的概要，并非列举了本发明的必要特征的全部，这些特征群的辅助组合也构成本发明。

附图说明

【图1】是作为测试装置的实施方式之一的半导体器件测试装置1构成的一例。

【图2】是电路模块30的一部分立体图。

【图3】是电路模块30的一部分侧视图。

【图4】是电路模块30的构成的一例。

【图5】是电路模块30的侧视图。

【图6】是电路模块30的螺旋夹部放大图。

【图7】是表示电路模块30的第2实施方式的侧视图。

【图8】是表示电路模块30的第3实施方式的侧视图。

【图9】是表示电路模块30的第4实施的方式的侧视图。

【图10】是表示电路模块30的第5实施的方式的侧视图。

【图11】是表示电路模块30的第6实施的方式的侧视图。

【图12】是以前的电路模块30的侧视图。

【图13】是以前的电路模块30的放大图。

具体实施方式

以下，通过发明的实施的方式说明本发明的一个侧面。不过，以下的实施方式并非限定权利要求涉及的本发明，在实施方式中说明的特征的组合也不是全部为本发明的解决手段的必须。

图1，是作为测试装置的实施方式之一的半导体器件测试装置1构成的一个例子。半导体器件测试装置1具有处理器10、测试头15以及控制部20。处理器10具有安装了用于装载被测试器件的插座14的插座基板12。插座基板12经由第1电缆16连接测试头15。测试头15，通过功能板21及第1电缆16与处理器10连接，同时，经由背板23及第2电缆19与控制部20连接。在测试头15中装有多个电路模块30。

各个电路模块30具有安装了构成电路的半导体器件等的元件的第1测试基板32及第2测试基板34两张测试基板，通过连接器22、连接电缆26、功能板21以及第1电缆16连接处理器10。同时，电路模块30、连接器24、背板23以及第2电缆19连接控制部20。控制部20，通过第2电缆19来控制测试基板中包含的测试电路。另外，图1所示的例子中，测试头15中收容6张电路模块30，不过，可以按照处理器10内的插座14的数量增减张数。

图2，是电路模块30的连接器22周边部的立体图。图3，是图2所示的区域的侧视图。在图2及图3中，第1测试基板32及第2测试基板34，在设置了第1测试电路36及第2测试电路37的面的背面，设置背面配线60。同时，在第1测试基板32中形成贯通设置测试电路的面到设置背面配线60的面的第1通孔74。第1通孔74电连接第1测试电路36及背面配线60。在第2测试基板34中形成同样的背面配线61及第1通孔75。再者，第1测试电路36及第2测试电路37在向被测试器件输入信号，同时，测量被测试器件应答的信号。第1测试电路36及第2测试电路37可以有图形发生器、格式器、比较仪、逻辑电路。

第1测试基板32及第2测试基板34的边部，延伸到被密闭部38包围的区域外侧而形成。背面配线60及背面配线61，在第1测试基板32及第2测试基板34的背面中，从与密闭部38内侧对应的区域延伸到与密闭部38外侧对应的区域而设置。再者，在与密闭部38内侧对应的区域设置第1测试电路36及第2测试电路37，在与密闭部38外侧对应的区域设置连接器22。密闭部38由螺钉52固定在第1测试基板32及第2测试基板34上。

在第1测试基板32中，在设置了第1测试电路36的面中，密闭部38的外侧，设置与外部的电路电连接的连接端子72。同时，在第1测试基板32中形成贯通设置连接端子72的面到设置背面配线60的面的第2通孔76。第2通孔76与连接端子72和背面配线60电连接。第2测试基板34和第1测试基板32同样，事先形成连接端子73及第2通孔77，第2通孔77与连接端子73和背面配线61电连接。

在第1测试基板32及第2测试基板34边部中，第1测试基板32及第2测试基板34间被插入连接器22。连接器22的端子56及端子57，通过与在第1测试基板32及第2测试基板34设置的连接端子72及连接端子73的接触，第1测试电路36及第2测试电路37与电路模块30外部的电路电连接。

图4，是电路模块30构成的一个例子。图4(a)是相对于具有电路模块30的测试基板，从垂直方向看到的电路模块30的透视图。图4(b)，是从处理器10或从控制部20方向看的电路模块30的剖面图。图4(c)，是从测试头15的近前侧或从里侧看的电路模块30的剖面图。

如图4所示，在电路模块30中，第1测试基板32及第2测试基板34相对配置。在第1测试基板32中与第2测试基板34对着的面，设置测试被测试器件的第1测试电路36。同时，在第2测试基板34中与第1测试基板32对着的面，设置测试被测试器件的第2测试电路37。在图4的例子中，第1测试电路36，具有在第1测试基板32呈矩阵状配置的半导体器件。在第2测试电路37也同样，具有在第2测试基板34呈矩阵状配置的半导体器件。

同时，在第1测试基板32和第2测试基板34之间设置连接器22、密闭部38。密闭部38，被设置在第1测试基板32及第2测试基板34间，第1测试基板32一侧的边部及在第2测试基板34一侧的边部中具有设置了开口的筒状。

并且，电路模块30，具有被第1测试基板32和第2测试基板34夹隔的状态形成密闭部38的，填充冷却材料的冷却材料流路空间40。即，由密闭部38密闭第1测试基板32及第2测试基板34之间，以此，将第1测试电路36及第2测试电路37密闭在共同的冷却材料流路空间40上。

在密闭部38的内侧，从第1测试基板32延伸到第2测试基板34而设置，在冷却材料流路空间40设置形成被填充的冷却材料的流路的隔断39。隔断39从密闭部38水平方向(背板23平行的方向)的一面向另一面延伸到达其他面的前面。并且，从密闭部38垂直方向(背板23垂直的方向)的一边，奇数号的隔断39和偶数号的隔断39从不同的水平方向的一面交错延伸。

在每个矩阵状配置的半导体器件的配置间隔也可配置隔断39。根据这样的配置，使交错延伸形成的流路的幅度方向配置1个以上的半导体器件变为可能，形成图4(a)的箭形符号表示的冷却材料的流路。

同时，隔断39与第1测试基板32及第2测试基板34之间可以被具有后述的螺钉等部件的固定部固定。由于第1测试基板32及第2测试基板34被固定部固定在隔断39上，而防止第1测试基板32及第2测试基板34发生翘曲。再者，密闭部38及隔断39可以由金属等的导电性材料构成。

在共同的冷却材料流路空间40中填充冷却材料，如图4(a)所示，冷却材料从冷却材料流入口42向冷却材料流出口44流动。沿着由密闭部38和隔断39形成的冷却材料流路空间40，通过冷却材料在第1测试电路36和第2测试电路37之间流过，而使第1测试电路36及第2测试电路37中包含的半导体器件等的元件被冷却。

冷却材料的流通，譬如，可以通过在冷却材料流入口42及冷却材料流出口44安装冷却材料循环装置进行。冷却材料循环装置，是能够使冷却材料从冷却材料流入口42流入，从冷却材料流出口44流出的冷却材料的装置，对其构成不做特别限定。

图5，是电路模块30剖面图的放大图，表示密闭部38的固定方法。第1测试基板32和第2测试基板34面对限制第1测试电路36和第2测试电路37的冷却材料流路空间40而配置，并夹着连接器22、连接器24以及密闭部38而相对着。密闭部38由螺钉52固定于第1测试基板32及第2测试基板34。

图6，是连接第1测试基板32和密闭部38的固定部的放大图。以在密闭部38冷却材料流路空间40一侧和连接器22一侧之间不产生间隙的状态设置密闭部38和第1测试基板32间的衬垫54，成为用螺钉52将第1测试基板32、衬垫54以及密闭部38一起拧紧的构造。第2测试基板34和密闭部38的连接部也可以为同样的构造。同时，隔断39和第1测试基板32以及隔断39和第2测试基板34的连接部也可以为同样的构造。

再者，作为衬垫54可以使用导电性材料。并且，在第1测试基板32和第2测试基板34中，在与密闭部38及隔断39接触的区域可以形成铜箔等的金属箔。根据这样的构成，借助导电性的衬垫54，将第1测试基板32和第2测试基板34与密闭部38及隔断39电耦合。其结果，在第1测试电路36及第2测试电路37产生的电磁波难以泄漏到电路模块30的外部。

如上所述，在本实施方式中，由于第1测试电路36和第2测试电路3相对配置，所以背面配线60和背面配线61不接近。其结果，得以防止背面配线60和背面配线61之间的串音。并且，因为可以不在第1测试基板32及第2测试基板34的中间层形成线路，所以即使用贯通通孔连接第1测试电路36和背面配线60以及第2测试电路37和背面配线61，也将起到不产生短截线这样的效果。

图7，表示第2实施方式涉及的电路模块30构成例。第1测试基板32在形成有背面配线的面上设置覆盖背面配线的绝缘层80。在图2及图3表示的构成中，第1测试基板32的背面配线60露出表面。其结果，在背面配线上流动的电流产生的电磁波作为噪音被放射到第1测试基板32周围。

如果噪音被放射的话，则有可能使在测试头15上收容的其他电路模块30中的电路上的信号波形失真而产生数据错误。相反，如图7所示，如果形成覆盖背面配线的绝缘层80，能够降低电磁波的辐射。在绝缘层80表面，通过形成提供接地电位的接地电极层，还可以降低电磁波的辐射。

再者，绝缘层80可以覆盖第1测试基板32及第2测试基板34的全部，也可以覆盖一部分。譬如，第1测试基板32从背面配线60和第1通孔74的连接点起在一定的范围内也可以具有不形成绝缘层80的区域。通过设置不形成这样的绝缘层80的区域，使用测量仪等的探针而能够观测背面配线60上面的信号的波形。

同时，在不形成绝缘层80的区域，可以设置连接连接器22的端子56和第1测试基板32的连接端子72。第1测试电路36，通过第1通孔74、背面配线60、连接端子72、端子56以及连接器22与外部的电路连接。

第2测试电路37也通过同样的构成与外部的电路连接。譬如，第1测试电路36及第2测试电路37可以经由第1电缆16及功能板21连接处理器10。并且，连接器24的端子56，在第1测试基板32或第2测试基板34中，也可以接触装载第1测试电路36或第2测试电路37的表面。

图8，表示第3实施方式涉及的电路模块30构成例。本例的第1测试电路36，借助第1通孔、74背面配线60、第2通孔76、连接端子72、端子56以及连接器22也可以与外部的电路连接。第2测试电路37也可以根据同样的构成与外部的电路连接。

图9，表示第4实施方式涉及的电路模块30的构成例。在第1测试基板32上载置第1测试电路36。在载置第1测试电路36的电路载置层84的表面，形成与第1测试电路36的端子电连接的表面线路82，表面线路82形成微带线层。

对此，在不形成第1测试电路36的区域中，在电路载置层84上层，同样地，形成遮蔽表面线路82的接地层86。总之，表面线路82形成带状线层，带状线层从密闭部38内侧被延伸到外侧。再者，接地层86在不接触表面线路82的表面具有金属箔的介电质，金属箔被接地。

并且，表面线路82，可以经由第2通孔76连接设置在第1测试基板32的背面的连接端子72。根据这样的构成，被安装在电路载置层84上面的第1测试电路36，经由被接地层86覆盖的表面线路82、第2通孔76、连接端子72、端子56以及连接器22与外部的电路连接。再者，可以通过焊接连接来接通连接端子72和连接器22端子56。

再者，接地层86可以覆盖第1测试基板32的全面，也可以覆盖一部。譬如，在以表面线路82和第2通孔76的切点为中心的一定的区域中，也可以不设置接地层86。如果以接地层86覆盖表面线路82和第2通孔76的切点时，要想防止短截线的发生而需要使用高价的内部通孔(IVH)。因此，通过不设置接地层86使表面线路82露出，而不使用内部通孔(IVH)、表面线路82与连接端子72连接。

如果采取图9的构成，在载置第1测试电路36的电路载置层84和接地层86之间产生高低差。为了以这样的具有高低差的状态安装第1测试电路36，可以利用COB(Chip on Board)掩模技术。由于利用COB掩模技术，在生成与第1测试基板32及第2测试基板34的凹凸匹配的、具有凹凸的金属掩模之后，可以印刷锡膏。

再者，在第1测试基板32的背面的连接端子72周边的高方向的位置，在和第1测试基板32背面的其他的区域的高方向的位置之间有着高低差。由于第1测试基板32在背面具有高低差，所以第1测试基板32的背面位置和连接器22边部的位置能够大体上相等。

图10，表示有关第5实施方式的电路模块30构成例。在本例中，第1测试基板32没有第2通孔76，而在表面线路82边部形成连接端子72。连接器22的端子56，通过与连接端子72接触，第1测试电路36与外部的电路连接。

图11，表示有关第6实施方式的电路模块30构成例。在第1实施方式中，第1测试基板32和第2测试基板34是通过夹隔密闭部38形成填充冷却材料的冷却材料流路空间40的基板。

对此，在图11中的密闭部38的贯通孔断面的形状具有与第1测试基板32及第2测试基板34外形大致相同的筒状。第1测试基板32和第2测试基板34，面对限制第1测试电路36和第2测试电路37的冷却材料流路空间40，且各测试基板相对配置。并且，第1测试基板32及第2测试基板34的边部，通过填料92和螺钉94被固定在密闭部38贯通孔的内壁。根据以上构成，能够通过冷却材料冷却在第1测试基板32及第2测试基板34上设置的测试电路。

以上，通过实施方式说明了本发明，不过，以上的实施方式所记载的范围并不限定本发明的技术范围。另外，本领域技术人员明白，能够对上述实施例加以多种多样的改良和变更。根据权利要求的记载可以明确，实施了这样的变更和改良的实施方式也包含在本发明的技术范围之内。

在权利要求书、说明书和附图中表示的装置、系统、程序，以及在方法中的动作、次序、步骤和阶段等的各处理的实行顺序，只要没有特别注明“比…先”、“在…之前”等，或者只要不是后边的处理必须使用前面的处理的输出的，就可以以任意顺序实施。有关权利要求书、说明书和附图中的动作流程，为了说明上的方便，使用了“首先”、“其次”、等字样加以说明，但即使这样也不意味着以这个程序实施是必须的条件。

附图标记说明

1、半导体器件测试装置，10、处理器，12、插座基板，14、插座，15、测试头，16，19、电缆，20、控制部，21、功能板，22、连接器，23、背板，24、连接器，26、连接电缆，30、电路模块，32、第1测试基板，34、第2测试基板，36、第1测试电路，37、第2测试电路，38、密闭部，39、隔断，40、冷却材料流路空间，42、冷却材料流入口，44、冷却材料流出口，52、螺钉，54、衬垫，56、端子，57、端子，60、背面配线，61、背面配线，72、连接端子，73、连接端子，74、第1通孔，75、第1通孔，76、第2通孔，77、第2通孔，80、绝缘层，82、表面线路，84、电路载置层，86、接地层，92、填料，94、螺钉，100、测试基板，102，103、绝缘板，104、预浸板，106、半导体器件，108、连接器，110、流体箱，112、密闭空间，114、端子，116，117，118，119、线路，120，121、贯通通孔，122、连接端子。

Claims (13)

1.一种测试装置，是测试被测试器件的测试装置，其具有：

相向配置的第1测试基板及第2测试基板；

设置在所述第1测试基板中的与所述第2测试基板对着的面上，用于测试所述被测试器件的第1测试电路；

设置在所述第2测试基板中与所述第1测试基板对着的面上，用于测试所述被测试器件的第2测试电路；

通过密闭所述第1测试基板及所述第2测试基板之间的空间，将所述第1测试电路及所述第2测试电路密闭在共同的空间内，且在所述的共同的空间内填充冷却材料的密闭部。

2.根据权利要1所述的测试装置，

所述密闭部具有筒状，其设置在所述第1测试基板及所述第2测试基板之间，在所述第1测试基板侧的边部及所述第2测试基板侧的边部设置有开口；

所述第1测试基板及所述第2测试基板以夹持所述密闭部的状态而设置。

3.根据权利要求1所述的测试装置，

所述密闭部的贯通孔断面的形状具有与所述第1测试基板及所述第2测试基板的外形大致相同的筒状；

所述第1测试基板及所述第2测试基板的各自的基板边部被固定在所述贯通孔的内壁。

4.根据权利要求1或2所述的测试装置，

在所述第1测试基板及所述第2测试基板的各个测试基板上形成背面配线，其形成在所述第1测试电路及所述第2测试电路的、设置有对应的测试电路的面的背面上；

第1通孔，从设置有所述测试电路的面贯通到设置有所述背面配线的表面而形成，电连接所述测试电路及所述背面配线。

5.根据权利要求4所述的测试装置，

所述第1测试基板及所述第2测试基板的边部延伸到所述密闭部围着的区域外侧而形成；

所述背面配线，在所述背面中，从与所述密闭部内侧对应的区域延伸到与所述密闭部的外侧对应的区域而设置；

在所述测试基板上，形成有连接端子，设置在设有所述测试电路的面中所述密闭部的外侧，与外部的电路电连接；

第2通孔，从设置有所述连接端子的面贯通到设有所述背面配线的面而形成，电连接所述连接端子及所述背面配线。

6.根据权利要求5所述的测试装置，还包括，

通过在所述第1测试基板及所述第2测试基板的边部中插入所述第1测试基板及所述第2测试基板之间而与所述连接端子电连接的连接器。

7.根据权利要求5或6所述的测试装置，

在各所述测试基板的形成所述背面配线的面形成有覆盖所述背面配线的绝缘层。

8.根据权利要求7所述的测试装置，

在所述绝缘层表面形成赋予接地电位的接地电极层。

9.根据权利要求1所述的测试装置，

所述第1测试基板及所述第2测试基板的各个测试基板，包括，

电路载置层，载置所述第1测试电路及所述第2测试电路中对应的测试电路，在表面形成与所述测试电路的端子电连接的表面线路；

带状线层，在未形成有所述测试电路的区域中，在所述电路载置层的上层，以覆盖所述表面线路的状态在表面形成接地层。

10.根据权利要求9所述的测试装置，

所述带状线层，从所述密闭部内侧延伸到外侧而形成。

11.根据权利要求1至10任何一项所述的测试装置，还具有，

隔断，其在所述密闭部内侧中，从所述第1测试基板延伸到所述第2测试基板而设置，形成所述冷却材料的流路；

固定部，分别固定所述隔断以及所述第1测试基板及所述第2测试基板。

12.根据权利要求1至11任何一项所述的测试装置，还具有，

控制部，控制所述第1测试电路及所述第2测试电路的各个测试电路。

13.一种电路模块，

是输出与输入信号对应的输出信号的电路模块，包括，

彼此相对配置的第1电路基板及第2电路基板；

设置在所述第1电路基板中的与所述第2电路基板对着的面上，输出与所述输入信号对应的所述输出信号的第1动作电路；

设置在所述第2电路基板中的与所述第1电路基板对着的面上，输出与所述输入信号对应的所述输出信号的第2动作电路；

通过密闭所述第1电路基板及所述第2电路基板之间的空间，而将所述第1动作电路及所述第2动作电路密闭在共同的空间内，且在所述共同的空间内填充冷却材料的密闭部。

Images