CN102194779A - 封装结构 - Google Patents

Abstract

一种封装结构，包括一线路基板、一芯片、多个焊球、一转接中介层以及一封装胶体。线路基板具有相对的一顶面与一底面，且线路基板还具有位于底面的多个第一接点以及位于顶面的多个第二接点。芯片配置于线路基板的顶面上，并且电性连接至线路基板。所述多个焊球分别配置于部分的第二接点上，且焊球围绕芯片。转接中介层配置于芯片上，并且电性连接至线路基板，其中第一接点以及第二接点中的一个接点经由转接中介层而电性连接至第一接点以及第二接点中的另一个接点。封装胶体配置于线路基板的顶面，并且至少覆盖芯片与转接中介层。

Description

封装结构

技术领域

本发明涉及一种封装结构，且特别涉及一种堆叠式的封装结构。

背景技术

系统级封装技术(SIP)是关于将两种以上具有独立功能的芯片整合为单一封装的技术，其优势不仅在于尺寸较小，更由于每个功能芯片都可以单独开发，因此系统级封装技术具有比系统级芯片(SoC)更快的开发速度和更低的开发成本。

封装叠加(Package on Package，POP)工艺为系统级封装技术中常见的组装方法，其将不同功能芯片的封装单元相互堆叠，例如将存储器芯片封装单元堆叠于逻辑芯片封装单元上。

然而，随着工艺技术的进步，封装结构的线路集成度与复杂度日益提升。就现有POP结构而言，基于其本身的结构特性，使得线路布局的空间受到严重的限制，且信号相互干扰的问题也相当严重。另一方面，由于线路的交错，使得线路基板的层数增加，而相邻线路的信号之间也容易产生相互干扰。虽然采用多层板可以提高线路布局的余裕度，但也相对造成制作成本的负担。

发明内容

本发明提供一种封装结构，适用于封装叠加技术，并可达到简化线路布局设计，降低线路基板层数，以节省制作成本的效果。

本发明提供一种封装结构，可有效降低因线路集成度增加而造成的信号干扰。

为具体描述本发明的内容，在此提出一种封装结构，包括一线路基板、一芯片、多个焊球、一转接中介层以及一封装胶体。线路基板具有相对的一顶面与一底面，且线路基板还具有位于底面的多个第一接点以及位于顶面的多个第二接点。芯片配置于线路基板的顶面上，并且电性连接至线路基板。所述多个焊球分别配置于部分的第二接点上，且焊球围绕芯片。转接中介层配置于芯片上，并且电性连接至线路基板，其中第一接点以及第二接点中的一个接点经由转接中介层而电性连接至第一接点以及第二接点中的另一个接点。封装胶体配置于线路基板的顶面，并且至少覆盖芯片与转接中介层。

在一实施例中，线路基板还包括贯穿线路基板的一导电孔道，且第一接点中的一个经由转接中介层以及导电孔道而电性连接至第二接点中的一个。

在一实施例中，第二接点包括多个焊垫以及多个打线接垫。焊垫围绕芯片配置，焊球分别配置于焊垫上。打线接垫位于焊垫与芯片之间，且芯片以及转接中介层分别通过打线接合技术电性连接至打线接垫。

在一实施例中，封装胶体全面覆盖线路基板的顶面，并且覆盖芯片、转接中介层以及第二接点，且封装胶体暴露出每一焊球的一顶面。

在一实施例中，封装胶体具有多个开孔，所述多个开孔对应于该些焊球，以分别暴露出每一焊球。

在一实施例中，封装胶体具有一中央部分以及围绕中央部分的一外围部分。外围部分的顶面低于中央部分的顶面，且外围部分暴露出每一焊球的顶面。

在一实施例中，转接中介层包括一介电层、一第一对外接垫、一第二对外接垫以及一导电迹线。第一对外接垫配置于介电层上，并且电性连接第一接点以及第二接点中的一个。第二对外接垫配置于介电层上，并且电性连接第一接点以及第二接点中的另一个。导电迹线配置于介电层上，并且电性连接第一对外接垫以及第二对外接垫。

本发明另提出一种封装结构，包括一线路基板、一芯片、一转接中介层、多条焊线、多个焊球以及一封装胶体。线路基板具有相对的一顶面与一底面。线路基板还具有位于底面的多个第一焊垫以及位于顶面的多个打线接垫以及多个第二焊垫。线路基板更具有贯穿线路基板的一导电孔道。导电孔道连接打线接垫中的一第一打线接垫以及第一焊垫中的一个。芯片配置于线路基板的顶面上，且第二焊垫围绕芯片配置。打线接垫位于第二焊垫与芯片之间。转接中介层配置于芯片上。所述多条焊线分别电性连接芯片、转接中介层以及打线接垫。所述多个焊球分别配置于第二焊垫上，且第一焊垫中的一个依序经由导电孔道、第一打线接垫、焊线中的一第一焊线、转接中介层、所述多个焊线中的一第二焊线以及打线接垫中的一第二打线接垫，而电性连接至所述多个焊球中的一个。封装胶体配置于线路基板的顶面，并且至少覆盖芯片与转接中介层。

在一实施例中，芯片经由所述多个焊线中的一第三焊线、打线接垫中的一第三打线接垫、第一打线接垫、第一焊线、转接中介层、第二焊线以及第二打线接垫，而电性连接至该焊球。

在一实施例中，封装胶体全面覆盖线路基板的顶面，并且覆盖芯片、转接中介层、焊线、打线接垫以及第二焊垫，且封装胶体暴露出每一焊球的一顶面。

在一实施例中，封装胶体具有多个开孔，且该些开孔对应于所述多个焊球，以分别暴露出每一焊球。

在一实施例中，封装胶体具有一中央部分以及围绕中央部分的一外围部分。外围部分的顶面低于中央部分的顶面，且外围部分暴露出每一焊球的顶面。

在一实施例中，转接中介层包括一介电层、一第一对外接垫、一第二对外接垫以及一导电迹线。第一对外接垫配置于介电层上，并且电性连接第一焊线。第二对外接垫配置于介电层上，并且电性连接第二焊线。导电迹线配置于介电层上，并且电性连接第一对外接垫以及第二对外接垫。

基于上述，本发明通过在封装结构的芯片上配置转接中介层，作为线路的转介站，以简化线路布局的设计，并可进一步降低线路基板的层数，节省制作成本。同时，线路布局的弹性也得以提升，并可减少线路之间的电性干扰。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图示作详细说明如下。

附图说明

图1绘示依据本发明的一实施例的一种封装结构。

图2绘示依据本发明的一实施例的一种转接中介层。

图3绘示依据本发明的另一实施例的一种封装结构。

图4绘示依据本发明的又一实施例的一种封装结构。

附图标记说明

100、200、300：封装结构

110：线路基板

110a：线路基板的底面

110b：线路基板的顶面

112、112a：第一焊垫

114、114a、114b、114c、114d：打线接垫

116、116a：第二焊垫

118、118a：导电孔道

120：芯片

130：转接中介层

132：介电层

134、134a：第一对外接垫

136、136a：第二对外接垫

138、138a：导电迹线

140、142、144、146：焊线

160、260、360：封装胶体

262：封装胶体的中央部分

262a：封装胶体的中央部分的顶面

264a：封装胶体的外围部分的顶面

264：封装胶体的外围部分

362：封装胶体的开孔

172、172a：第一焊球

174、174a、274、374：第二焊球

274a：第二焊球的顶面

具体实施方式

图1绘示依据本发明的一实施例的一种封装结构。如图1所示，本实施例的封装结构100适用于封装叠加技术，包括线路基板110、芯片120、转接中介层130、多条焊线140、多个焊球172、174以及封装胶体160。线路基板110具有相对的底面110a与顶面110b。芯片120配置于线路基板110的顶面110b上，并且通过打线接合技术来电性连接至线路基板110。

此外，线路基板110具有位于底面110a的多个第一焊垫112以及位于顶面110b的多个打线接垫114与多个第二焊垫116，其中第二焊垫116围绕芯片120配置，且打线接垫114位于第二焊垫116与芯片120之间。线路基板110更具有贯穿线路基板110的多个导电孔道118，其中导电孔道118a用以连接打线接垫114中的第一打线接垫114a以及第一焊垫112中的一个第一焊垫112a。

转接中介层130配置于芯片120上。所述多条焊线140分别电性连接芯片120、转接中介层130以及打线接垫114。第一焊垫112以及第二焊垫116上分别配置有第一焊球172以及第二焊球174，其中第一焊球172供封装结构100对外连接之用，而第二焊球174供封装结构100与上层堆叠的元件(如芯片或其他封装结构)连接之用。此外，封装胶体160配置于线路基板110的顶面110b，并且覆盖芯片120、转接中介层130、焊线140以及打线接垫114，但不覆盖第二焊垫116以及第二焊球174。

承上述，如图1中的导电路径1所示，第一焊球172a可经由第一焊垫112a、导电孔道118a、第一打线接垫114a、第四打线接垫114d、第一焊线142、转接中介层130、第二焊线144、第二打线接垫114b以及第二焊垫116a，而电性连接至所述多个第二焊球174中的第二焊球174a。换言之，本实施例可通过转接中介层130对芯片120两侧的第一打线接垫114a以及第二打线接垫114b提供电性连接的管道，因此不须在线路基板110上额外布线，便可达成位于线路基板110的底面110a的第一焊球172a与位于线路基板110的顶面110b的第二焊球174a之间的电性连接。

为了达成上述电性连接的功能，转接中介层130上具有桥接线路，以电性连接第一打线接垫114a以及第二打线接垫114b。图2绘示依据本发明的一实施例的一种转接中介层。如图2所示，转接中介层130包括介电层132、多个第一对外接垫134、多个第二对外接垫136以及多条导电迹线138。第一对外接垫134以及第二对外接垫136分别置于介电层132上，并通过焊线140而与线路基板110上的打线接垫114电性连接。应用于前述实施例的架构，则第一对外接垫134中的第一对外接垫134a可与第一焊线142接合，而第二对外接垫136中的第二对外接垫136a可与第二焊线144接合。此外，导电迹线138配置于介电层132上，用以连接对应的第一对外接垫134以及第二对外接垫136。例如，导电迹线138中的导电迹线138a便是连接对应的第一对外接垫134a以及第二对外接垫136a。因此，第一打线接垫114a可经由第四打线接垫114d、第一焊线142、第一对外接垫134a、导电迹线138a、第二对外接垫136a以及第二焊线144，而电性连接到第二打线接垫114b。

另一方面，由于转接中介层130与线路基板110的组成类似，因此转接中介层130可以采用与线路基板110相容的工艺来制作，以节省制作成本，并可具有优选的工艺精确度，以精准定义第一对外接垫134、导电迹线138以及第二对外接垫136的位置。

请再参考图1，除了前述提到的导电路径1的外，转接中介层130还可作为其他各种不同的导电路径的转介站。举凡位于线路基板或是芯片上的任何一个接点，包括前述的第一焊垫112、打线接垫114以及第二焊垫116，都可通过转接中介层130连接到该些第一焊垫112、打线接垫114以及第二焊垫116中的另一个接点。举例而言，如图1所绘示的导电路径2，其中芯片120上的芯片接垫122可经由焊线140中的一第三焊线146、打线接垫114中的一第三打线接垫114c、第四打线接垫114d、第一焊线142、转接中介层130、第二焊线144以及第二打线接垫114b，而电性连接至位于线路基板110的顶面110b的第二焊球174a。

图3绘示依据本发明的另一实施例的一种封装结构，其中部分元件与图1所绘示的封装结构100类似，因而采用相同的元件符号。图3绘示的封装结构200与图1的封装结构100的显著差异在于：封装结构200的封装胶体260全面覆盖线路基板110的顶面110b，并且覆盖芯片120、转接中介层130、焊线140、打线接垫114以及第二焊垫116，且封装胶体260暴露出每一第二焊球274的顶面274a，以使第二焊球274可与堆叠在封装结构200上方的元件(如芯片或其他封装结构)电性连接。进一步而言，本实施例的封装胶体260包括中央部分262以及围绕中央部分262的外围部分264，其中外围部分264的顶面264a低于中央部分262的顶面262a，且外围部分264暴露出每一第二焊球274的顶面274a。制作时，先在线路基板110的顶面110b上全面形成均匀厚度的封装胶体260，再通过研磨、切割或蚀刻技术移除封装胶体的外围部分264的部分厚度以及每一第二焊球274的一部分，以形成如图3所示的结构。

图4绘示依据本发明的又一实施例的一种封装结构，其中部分元件与图3所绘示的封装结构200类似，因而采用相同的元件符号。图4绘示的封装结构300与图3的封装结构200的显著差异在于：封装结构300的封装胶体360具有均匀厚度，且封装胶体360具有对应于第二焊球374的多个开孔362，以分别暴露出每一第二焊球374。如此，封装结构300便可通过第二焊球374与上层堆叠的元件(如芯片或其他封装结构)电性连接。本实施例用以形成开孔362的方法例如是通过激光烧孔(laser ablation)技术移除开孔362内的封装胶体360，或是可通过其他可能的如化学蚀刻或是等离子体蚀刻等方法来形成开孔362。

虽然前述多个实施例的封装结构中的芯片都是采用打线接合的方式与线路基板电性连接，但实际上，本发明并不限定芯片与线路基板之间的接合方式。举凡倒装片接合或是其他现有的接合技术都可应用于本发明的封装结构中，以达成芯片与线路基板之间的电性连接。

综上所述，本发明的封装结构具有转接中介层，用以作为封装结构中各种导电路径的转介站，以连接线路基板或是芯片上的任两接点。如此，将有助于简化线路基板或芯片的线路布局，并可进一步降低线路基板的层数，节省制作成本。同时，线路基板或芯片的线路布局弹性也得以提升，并可减少线路交错时产生的信号干扰。另一方面，本发明提出的封装结构适用于封装叠加技术，其中如同前述多个实施例所述，封装胶体与线路基板上的第二焊球的结构可视实际需求而改变，以暴露出每一第二焊球的至少一部分，以使封装结构通过第二焊球与上层堆叠的如芯片或其他封装结构等元件电性连接。

虽然本发明已以实施例披露如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视所附的权利要求所界定者为准。

Claims (13)

1.一种封装结构，包括：

一线路基板，具有相对的一顶面与一底面，该线路基板还具有位于该底面的多个第一接点以及位于该顶面的多个第二接点；

一芯片，配置于该线路基板的该顶面上，并且电性连接至该线路基板；

多个焊球，分别配置于部分的该些第二接点上，且该些焊球围绕该芯片；

一转接中介层，配置于该芯片上，并且电性连接至该线路基板，其中该些第一接点以及该些第二接点中的一个接点经由该转接中介层而电性连接至该些第一接点以及该些第二接点中的另一个接点；以及

一封装胶体，配置于该线路基板的该顶面，并且至少覆盖该芯片与该转接中介层。

2.如权利要求1所述的封装结构，其中该线路基板还包括贯穿该线路基板的一导电孔道，且该些第一接点中的一个经由该转接中介层以及该导电孔道而电性连接至该些第二接点中的一个。

3.如权利要求1所述的封装结构，其中该些第二接点包括多个焊垫以及多个打线接垫，该些焊垫围绕该芯片配置，该些焊球分别配置于该些焊垫上，该些打线接垫位于该些焊垫与该芯片之间，且该芯片以及该转接中介层分别通过打线接合技术电性连接至该些打线接垫。

4.如权利要求1所述的封装结构，其中该封装胶体全面覆盖该线路基板的该顶面，并且覆盖该芯片、该转接中介层以及该些第二接点，且该封装胶体暴露出每一焊球的一顶面。

5.如权利要求4所述的封装结构，其中该封装胶体具有多个开孔，该些开孔对应于该些焊球，以分别暴露出每一焊球。

6.如权利要求4所述的封装结构，其中该封装胶体具有一中央部分以及围绕该中央部分的一外围部分，该外围部分的顶面低于该中央部分的顶面，且该外围部分暴露出每一焊球的该顶面。

7.如权利要求1所述的封装结构，其中该转接中介层包括：

一介电层；

一第一对外接垫，配置于该介电层上，并且电性连接该些第一接点以及该些第二接点中的一个；

一第二对外接垫，配置于该介电层上，并且电性连接该些第一接点以及该些第二接点中的另一个；以及

一导电迹线，配置于该介电层上，并且电性连接该第一对外接垫以及该第二对外接垫。

8.一种封装结构，包括：

一线路基板，具有相对的一顶面与一底面，该线路基板还具有位于该底面的多个第一焊垫以及位于该顶面的多个打线接垫以及多个第二焊垫，且该线路基板更具有贯穿该线路基板的一导电孔道，该导电孔道连接该些打线接垫中的一第一打线接垫以及该些第一焊垫中的一个；

一芯片，配置于该线路基板的该顶面上，该些第二焊垫围绕该芯片配置，而该些打线接垫位于该些第二焊垫与该芯片之间；

一转接中介层，配置于该芯片上；

多条焊线，分别电性连接该芯片、该转接中介层以及该些打线接垫；

多个焊球，分别配置于该些第二焊垫上，且该些第一焊垫中的一个依序经由该导电孔道、该第一打线接垫、该些焊线中的一第一焊线、该转接中介层、该些焊线中的一第二焊线以及该些打线接垫中的一第二打线接垫，而电性连接至该些焊球中的一个；以及

一封装胶体，配置于该线路基板的该顶面，并且至少覆盖该芯片与该转接中介层。

9.如权利要求8所述的封装结构，其中该芯片经由该些焊线中的一第三焊线、该些打线接垫中的一第三打线接垫、该第一打线接垫、该第一焊线、该转接中介层、该第二焊线以及该第二打线接垫，而电性连接至该焊球。

10.如权利要求8所述的封装结构，其中该封装胶体全面覆盖该线路基板的该顶面，并且覆盖该芯片、该转接中介层、该些焊线、该些打线接垫以及该些第二焊垫，且该封装胶体暴露出每一焊球的一顶面。

11.如权利要求10所述的封装结构，其中该封装胶体具有多个开孔，该些开孔对应于该些焊球，以分别暴露出每一焊球。

12.如权利要求10所述的封装结构，其中该封装胶体具有一中央部分以及围绕该中央部分的一外围部分，该外围部分的顶面低于该中央部分的顶面，且该外围部分暴露出每一焊球的该顶面。

13.如权利要求8所述的封装结构，其中该转接中介层包括：

一介电层；

一第一对外接垫，配置于该介电层上，并且电性连接该第一焊线；

一第二对外接垫，配置于该介电层上，并且电性连接该第二焊线；以及

一导电迹线，配置于该介电层上，并且电性连接该第一对外接垫以及该第二对外接垫。

Images