CN102171829A - 多层可重新配置的开关 - Google Patents

多层可重新配置的开关 Download PDF

Info

Publication number
CN102171829A
CN102171829A CN2008801313557A CN200880131355A CN102171829A CN 102171829 A CN102171829 A CN 102171829A CN 2008801313557 A CN2008801313557 A CN 2008801313557A CN 200880131355 A CN200880131355 A CN 200880131355A CN 102171829 A CN102171829 A CN 102171829A
Authority
CN
China
Prior art keywords
active region
switch
dopant
electrode
rectifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2008801313557A
Other languages
English (en)
Other versions
CN102171829B (zh
Inventor
J·杨
J·博格蒂
D·斯图尔特
R·S·威廉斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Enterprise Development LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of CN102171829A publication Critical patent/CN102171829A/zh
Application granted granted Critical
Publication of CN102171829B publication Critical patent/CN102171829B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8616—Charge trapping diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
    • H01L27/1021—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components including diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8615—Hi-lo semiconductor devices, e.g. memory devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明的实施例针对可重新配置的双端子电子开关器件（100），包括夹在两个电极（104、106）之间的化合物（102）。这些器件被配置成使得该两个电极/化合物界面区域可以是整流或导电的，这取决于在相应界面处的掺杂剂浓度，其提供了四种不同的器件工作特性。通过利用所施加的电场脉冲迫使带电荷的掺杂剂进入或退出界面区域，可以将电路元件从一种稳定操作切换为至少三种不同方式中的另一种。被构造成展现这些特性的一族器件显示出为纳米级电子器件提供新机会的性能。

Description

多层可重新配置的开关
技术领域
本发明的实施例涉及纳米级电子器件，并且特别是涉及可在交叉阵列（crossbar array）中实现的可重新配置的二极管开关。
背景技术
目前，针对设计和制造纳米级电子器件（例如纳米级存储器）进行着重要的研究和开发工作。纳米级电子装置相对于微尺度的基于光刻的电子装置具有多个优点，包括显著减小的部件尺寸（ feature size）和用于自组装的潜能以及用于其他相对廉价、非基于光刻的制造方法的潜能。然而，在纳米级电子器件的大规模商业生产以及将纳米级电子器件结合到微尺度和较大尺度的系统、器件和产品中之前，纳米级电子器件的设计和制造还存在着很多需要解决的新问题。
之前，对于纳米级交叉线（crossed-wire）器件中的切换（switching）的研究已经表明，这些器件可以被可逆地切换并且具有~103的“开启-到-关闭”电导率。这些器件已经被用于构造交叉电路（crossbar circuits）以及为制造超高密度非易失性存储器提供希望的路径。可用于制造锁存器的交叉线开关的串联连接也已经被论证，这样的锁存器是用于逻辑电路以及用于逻辑与存储器之间通信的重要部件。已经描述了可以完全由开关的交叉阵列构造或可以被构造为由开关和晶体管构成的混合结构的新逻辑系列。这些新逻辑系列具有显著增加CMOS电路的计算效率的潜能，从而实现数量级的性能改善而不用必须缩小晶体管或者甚至替换CMOS以用于一些必要时的应用。然而，仍然希望对当前制造的上述器件的性能进行改善。
发明内容
本发明的各个实施例针对可重新配置的纳米级双端子电子开关。在一个实施例中，电子开关包括第一电极、第二电极以及设置在该第一电极与第二电极之间且包括至少一种掺杂剂的活性区（active region）。可以通过将掺杂剂放置在活性区中以控制电荷载流子通过该开关的流动，从而重新配置该开关以用作正向整流器、反向整流器、分流整流器或头对头整流器（head-to-head rectifier）。
附图说明
图1A示出了根据本发明实施例配置的双端子开关。
图1B示出了与根据本发明实施例配置的四个整流器相关的隧道结的概况。
图2示出了根据本发明实施例的、与图1B中所示的四个整流器相关的电流对电压曲线图和整流器对之间的三种切换模式。
图3示出了根据本发明实施例配置的纳米线交叉阵列的等距视图。
图4示出了揭示位于根据本发明实施例配置的交叉的交叉点处的开关的纳米线交叉的等距视图。
图5A示出了根据本发明实施例的、被配置以表明氧空位在开关中所起作用的四个单独的开关的等距视图。
图5B示出了根据本发明实施例的、与图5A中所示开关相关的电流对电压曲线图。
图6示出了根据本发明实施例配置的开关的等距视图。
图7A-7C示出了根据本发明实施例的、通过分流切换（shunting switching）Pt/TiO2/Pt开关获得的实验结果。
图8A-8C表示了根据本发明实施例的、通过打开切换（opening switching）Pt/TiO2/Pt开关获得的实验结果。
图9A-9C表示了根据本发明实施例的通过反转切换（inverting switching）Pt/TiO2/Pt开关获得的实验结果。
具体实施方式
本发明的各个实施例针对纳米级双端子电子开关，其是非易失性的，并且将可重新配置的二极管整流状态与忆阻切换（memristive switching）相组合。根据本发明实施例配置的开关包括夹在两个电极之间的活性区。活性区和电极之间的两个界面是肖特基接触。活性区是二极管，其可以通过在活性区两端施加适当幅度和极性的电场而被切换到四个不同整流状态中的一个。该电场改变了界面处的肖特基接触以具有类欧姆势垒（Ohmic-like barriers）和/或类肖特基势垒（Schottky-like barriers），从而使得活性区能够被配置并且使得开关用作如下四种整流器中的一种：正向整流器、反向整流器、分流整流器和头对头整流器。活性区保持在某特定整流状态，只要施加到开关的工作电压不超过用于切换活性区的整流状态的电场的幅度。
具体说明按如下方式来加以组织。在第一小节中提供了对双端子电子激励开关的说明。在第二小节中提供了对切换开关的整流状态的说明。在第三小节中提供了可用于制造开关的各种材料。在第四小节中提供了实现交叉阵列中的开关。最后，在第五小节中描述了由铂电极和TiO2活性区构成的开关。
I．双端子电子激励开关
图1A示出了根据本发明实施例配置的双端子开关100。该开关100由三层构成：夹在第一电极104和第二电极106中间的活性区102。该第一电极104连接到电压源108，而第二电极连接到地110。活性区102是包括掺杂剂的二极管。施加适当幅度和极性的电场改变掺杂剂的位置。结果，可以使得活性区102用作如下四种不同类型的整流器中的一种：正向整流器、反向整流器、头对头整流器和分流整流器。
活性区102由主活性区或层以及次活性区或层构成。主活性区包括下述材料的薄膜，该材料是电子地半导电的或标称电子地绝缘的，并且还可以是弱离子导电体。该主活性材料能够传递和寄宿（hosting）充当掺杂剂的离子，从而控制通过开关100的电子的流动。基本的工作模式是在活性区102两端施加适当幅度和极性的电场。当电场（也称为“漂移场”）的幅度超过用于使得主材料中的掺杂剂能够运动的某阈值时，掺杂剂可以通过离子传递漂移进或漂移出主材料。离子种类是从那些充当主材料的电掺杂剂中特别选择的，并且从而改变主活性材料的整流状态。例如，可以将整流器从低导电性（即无掺杂的半导体或绝缘体——开关“断开（off）”配置）变为高导电性（掺杂以提供较高的导电性——开关“接通（on）”配置）或从高导电性变为低导电性（开关“接通”到开关“断开”）。此外，主活性材料和掺杂剂被选择为使得掺杂剂可以漂移进或漂移出该主活性材料，但不是太容易做到以便确保活性区102在合理的时间段（在室温下也许是许多年）内保持在特定的整流状态。这就保证了活性区102是非易失的。换句话说，该活性区102是忆阻性的（memristive）（即记忆电阻的），并且在漂移场被移除后保持其整流状态。施加具有足够大幅度的漂移场使得电子流和掺杂剂二者均漂移（drift），而施加具有比漂移场更低的相对电压幅度的偏压导致微小的（neglible）掺杂剂漂移，该微小的掺杂剂漂移使得开关能够保持其整流状态。
另一方面，次活性材料包括薄膜，该薄膜是用于主活性材料的掺杂剂的源。这些掺杂剂可以是杂质原子诸如氢或其他一些阳离子，诸如碱金属或过渡金属，其充当主活性材料的电子施主（donors）。可替代地，掺杂剂可以是阴离子空位，其在主活性材料中被充电，并因此也是用于晶格（lattice）的电子施主。也可以驱使阴离子进入到主活性材料中，其将变为电子受体（electon acceptor）或空穴施主。
主活性材料可以是纳米晶、纳米孔或非晶形的。在这类型纳米结构材料中的掺杂剂的迁移率远高于在体型晶体材料中，因为通过晶界、孔隙或通过非晶形材料中的局部结构缺陷都可以发生扩散。此外，由于主活性材料膜较薄，所以掺杂剂扩散进或扩散出膜的区域以实质上改变膜的导电性所需的时间量相对较快。例如，扩散过程所需的时间随着传送（convered）距离的平方而变化，所以扩散1纳米的时间是扩散1微米的时间的百万分之一。
活性区102的主活性材料和次活性材料在两侧通过金属电极104和106接触，或者电极之一可以由半导体材料构成而另一电极由金属构成。当活性区102由半导体材料构成时，金属电极与活性区102之间的接触耗尽活性区102的自由电荷载流子。因此，活性区102具有这样的净电荷，该净电荷取决于掺杂剂的特性（indentity），其在电子施主的情形下为正，而在电子受体的情形下为负。以纳米级构造材料的事实改变了电极/半导体肖特基和欧姆势垒的传统描述，并且因此结构和电子特性不在长距离上被平均，通过此发展了金属-半导体接触的理论。因此，无掺杂的电极/活性区电子地对接类似肖特基势垒，并被称为“类肖特基势垒”，而掺杂的电极/半导体电子地对接类似欧姆势垒，并被称为“类欧姆势垒”。
通过主活性材料的电子传导是经由量子机械隧穿类欧姆势垒。当半导体材料具有低掺杂浓度或基本是固有的时，隧道结是类肖特基势垒，其高并且宽。因此，通过切换材料102的导电性较低，并且器件100处于“断开”状态。当大量掺杂剂被注入到半导体中时，该隧道结是类欧姆势垒，且掺杂剂的电势（potential）减小（dimish）了隧道结的宽度并且可能还有高度，其导致导电性增加，并且器件100处于“接通”状态。
四个整流器中的每个整流器具有不同的掺杂剂布置。当掺杂剂位于电极/活性区界面处或其附近时，该界面具有类欧姆势垒。因此，电荷载流子可以很容易地隧穿该类欧姆势垒进入活性区102中以及从活性区102中出来。另一方面，在电极/活性区界面处或其附近的活性区102的无掺杂部分具有类肖特基势垒，其太高或太宽以至于不允许大部分电荷载流子隧穿该活性区102。图1B示出了与根据本发明实施例的四个整流器中的每个相关的类肖特基势垒和类欧姆势垒的相对位置。正向整流器112和反向整流器113具有位于相对界面处的类欧姆势垒和类肖特基势垒。头对头整流器114的特征在于使掺杂剂分布在活性区102内，在两个界面处都留下类肖特基势垒。另一方面，分流整流器115的特征在于使掺杂剂位于两个界面处或其附近，在两个界面处都产生类欧姆势垒。
通过在活性区102两端施加适当幅度和极性的电场可以实现从一个整流器到另一个的切换。该电场迫使掺杂剂漂移进或漂移出电极/活性区界面区域，从而改变该器件100的整流状态。例如如图1B中所示，可以使用适当的电场迫使位于分流整流器115的界面附近的掺杂剂移动到界面之一，从而将该分流整流器115变为正向整流器112或反向整流器113。下面参照图2更详细地描述与四个整流器中的每一个相关的电流对电压（I-V）特性曲线以及从一个整流器到另一个的切换。
如果将活性区102连接到金属或半导体电极的界面之一是非共价键合的，则实质上提高了带电种类（charged species）扩散到主活性材料中以及从主活性材料扩散出来的能力。这种界面可以由材料中的空隙产生，或者其可以是包含不与电极、主活性材料或两者形成共价键的材料的界面的结果。该非共价键合界面降低了主活性材料中的掺杂剂漂移所需的原子重排的激活能量。该界面基本上是非常薄的绝缘体，并且非常小地增加了开关的总串联电阻。
主活性材料的一个潜在有用的特性是，它可以是弱离子导体。弱离子导体的定义取决于开关100被设计用于的应用。晶格中的掺杂剂的迁移率μd和扩散常数D彼此成正比，如由爱因斯坦关系式所表征的：
D=μdkT
其中k是波尔兹曼常数，而T是绝对温度。从而，如果晶格中的掺杂剂的迁移率μd较高，那么扩散常数D也较高。通常，希望开关100的活性区102在某时间量内保持特定的整流状态，该时间量可以是从几分之一秒到几年的范围，这取决于应用。因此，希望扩散常数D足够低以确保期望的稳定性水平，以便避免经由电离掺杂剂扩散而不是通过有意地采用适当的电压来设置活性区102的状态来使得活性区102从一个整流器非故意地转为另一整流器。因此，弱离子导体是这样的，其中掺杂剂迁移率μd和扩散常数D足够小以便在理想条件下、在需要的时候确保活性区102的稳定性或非易失性。另一方面，强离子导体将具有相对更大的掺杂剂迁移率并且相对于扩散是不稳定的。
II．开关的非易失性忆阻切换
活性区102是非易失的和可重新配置的，并且其采用忆阻切换来表现出二极管整流状态。图2示出了根据本发明实施例的、在整流器对之间切换的三种模式和活性区102的四个整流器201-204的示意性概况。除了这四个整流器201-204之外，图2还包括电路图205-208和与四个整流器201-204中的每个相关联的I-V特性图210-213。如图2中所示，开关100的四个整流器201-204中的每个表示掺杂剂的不同分布分配（profile distribution），并因此具有表示在每个图210-213中的不同的相关I-V特性。电极/活性区接触在重掺杂情况下典型地为类欧姆，而在低掺杂情况下为整流或为类肖特基。因而，界面处的掺杂剂浓度决定了电性能以及因此的通过开关100的电子传递。在图2中，四个不同的整流器201-204分别被标识为正向整流器、反向整流器、分流整流器和头对头整流器。这些整流器中的每个整流器的整流状态特性取决于掺杂剂在活性区102内的分布。
I-V特性曲线图210-213揭示了开关100对于不同的电压极性和幅度的响应。特别地，图210揭示了当开关100被配置为正向整流器201时，对于超过电压214的正极性电压而言，电流从第一电极104流向第二电极，而对于负极性电压而言电阻较大。图211揭示了当开关100被配置为反向整流器202时，对于超过电压215的负极性电压而言，电流从第二电极106流向第一电极104，而对于正极性电压而言电阻较大。图212揭示了当开关100被配置为分流整流器203时，对于具有超过电压216和217的幅度的正和负极性电压而言，电流基本上未受干扰地流过开关100。最后，图213揭示了当开关100被配置为头对头整流器204时，对于在电压218和219之间的正和负极性电压而言，开关100的电阻较高。要注意的是，图210-213仅示出了工作电压范围。换句话说，图210-213中所表示的施加到整流器201-204的电压幅度并未大到足以使整流器变为不同的整流器或破坏开关100。
在适当的漂移场下掺杂剂是移动的，因为活性区102可能仅有几纳米厚。由于在漂移场下掺杂剂的漂移而导致的掺杂剂分布（profile）的重新配置导致在四个整流器之间的电切换。如图2中所示，分流（shunting）是正向整流器201和分流整流器203之间的切换。在该切换中，界面220被高度掺杂并且在电偏压期间保持具有很小变化的类欧姆。第一电极104上的具有适当极性和幅度的偏压将掺杂剂的一部分吸引到界面222，将该器件从正向整流器201切换为分流整流器203。具有相反极性和近似相同的幅度的偏压将分流整流器203切换回正向整流器201。当然，反向整流器202和分流整流器203之间的切换也属于这种类型的切换，如对角线箭头224所指示的。
打开（opening）是在反向整流器202与头对头整流器204之间的切换。在这种情况下，无掺杂界面220保持不变，并且仅对掺杂界面222进行切换。无掺杂界面包含极少的掺杂剂并且保持整流而不是类欧姆。在第一电极104上的适当极性和幅度的偏压迫使掺杂剂离开界面222，并将反向整流器202切换为头对头整流器204，并且反之亦然。在正向整流器201与背对背整流器204之间的切换也是打开。
正向整流器201与反向整流器202之间的反转涉及同时对电极104和106施加相反极性的偏压。例如，通过对电极104和106施加相反极性的偏压以迫使掺杂剂离开界面220以及同时将掺杂剂吸引到界面222来实现从正向整流器201到反向整流器202的切换。通过对电极104和106施加相反极性的偏压以迫使掺杂剂离开界面222以及同时将掺杂剂吸引到界面220来实现从反向整流器202到正向整流器201的切换。因此，跨越活性区102的掺杂剂分布（profile）被基本上反转，而整流方向也是如此，其导致反向整流器与正向整流器之间的切换。
III．活性区材料
电极104和106可以由铂、金、银、铜或任何其他适当的金属、金属化合物（例如一些钙钛矿，诸如BaTiO3和Ba1-xLaxTiO3）或半导体构成。活性区102的主和次活性材料可以是过渡和稀土金属的氧化物、硫化物、硒化物、氮化物、磷化物、砷化物、氯化物和溴化物，其中存在或者不存在碱土金属。此外，还有这些化合物与彼此的各种合金，其可以具有宽范围的合成物，如果它们在彼此中互溶的话。此外，活性区102可以由混合化合物（mixed compounds）构成，其中存在与一些数量的负电性元素相组合的两种或更多金属原子。掺杂剂可以是阴离子空位或掺杂在活性区102中的不同化合价元素。一种材料组合是无掺杂和化学计算的（stoichiometric）、并因此是良好的绝缘体的主活性材料与相同或相关的母材料（parent material）的次源/宿（sink）相组合，所述相同或相关的母材料包含大浓度的阴离子空位或可以在适当偏压的应用下漂移进入主材料中的其他掺杂剂。
活性区102可以由氧化物构成，所述氧化物包含至少一个氧原子（O）和至少一个其他元素。特别地，活性区102可以由二氧化钛（TiO2）、氧化锆（ZrO2）和二氧化铪（HfO2）构成。这些材料与硅（Si）集成电路技术相兼容，因为它们不会在Si中形成掺杂。活性区102的其他实施例包括这些氧化物两两地或者与存在的全部三种元素Ti、Zr和Hf的合金。例如，活性区102可以由TixZryHfzO2构成，其中x+y+z=1。相关的化合物包括钛酸盐、锆酸盐和铪酸盐。例如，钛酸盐包括ATiO3，其中A表示二价元素锶（Sr）、钡（Ba）、钙（Ca）、镁（Mg）、锌（Zn）和镉（Cd）中的一个。一般地，活性区102可以由ABO3构成，其中A表示二价元素，而B表示Ti、Zr和Hf。活性区102还可以由这些各种化合物的合金（例如CaaSrbBacTixZryHfzO3，其中a+b+c=1且x+y+z=1）构成。还有具有不同化合价的过渡和稀土金属的各种各样的其他氧化物，其既可以单独使用也可以用作更复杂的化合物。在每种情况下，移动的掺杂剂可以是氧空位或掺杂到活性区102中的异价元素（aliovalent element）。该氧空位有效地充当具有一个浅能级和一个深能级的掺杂剂。因为即使在TiO2-x中的大约0.1%的氧空位的相对较小的非化学计量性近似等于5×1019 掺杂剂/ cm3，调节的氧空位分布（modulating oxygen vacancy profiles）对于电子传递具有较强的影响。
在其他实施例中，活性区102可以是具有一些离子键特征的过渡金属的硫化物或硒化物，该硫化物和硒化物基本上与上述氧化物相似。
在其他实施例中，活性区102可以是半导电氮化物或半导电卤化物。例如，半导电氮化物包括AlN、GaN、ScN、YN、LaN、稀土氮化物以及这些化合物的合金和更复杂的混合金属氮化物，而半导电卤化物包括CuCl、CuBr和AgCl。活性区102可以是各种过渡和稀土金属的磷化物或砷化物。在所有这些化合物中，移动的掺杂剂可以是阴离子空位或异价元素。
可以使用各种掺杂剂，并且掺杂剂选自包含氢、碱和碱土阳离子、过渡金属阳离子、稀土阳离子、氧阴离子或空位、硫族化物阴离子或空位、氮阴离子或空位、磷族化物阴离子或空位或者卤化物阴离子或空位的组。
表：构成化合物材料的掺杂、无掺杂和移动掺杂剂的示例列表
Figure 819088DEST_PATH_IMAGE002
在其他实施例中，活性区102还可以由各种各样的半导体材料（包括直接和间接半导体的各种组合）构成。直接半导体的特征在于，价电子带（valence band）最大值和传导带最小值出现在相同的波数（wavenumber）。相反，间接半导体的特征在于，价电子带最大值和传导带最小值出现在不同波数。间接和直接半导体可以是元素半导体和化合物半导体。间接元素半导体包括Si和锗（Ge），而化合物半导体包括III-V材料，其中罗马数字III和V表示元素周期表的IIIa和Va列中的元素。化合物半导体可以由列IIIa的元素（例如铝（Al）、镓（Ga）和铟（In））与列Va的元素（例如氮（N）、磷（P）、砷（As）和锑（Sb））组合来构成。化合物半导体还可以根据III和V元素的相对量来进一步分类。例如，二元半导体化合物包括具有经验式GaAs、InP、InAs和GaP的半导体；三元化合物半导体包括具有经验式GaAsyP1-y的半导体，其中y在从大于0到小于1的范围；而四元化合物半导体包括具有经验式InxGa1-xAsyP1-y的半导体，其中x和y二者独立地在从大于0到小于1的范围。其他类型的适当的化合物半导体包括II-VI材料，其中II和VI表示周期表的IIb和VIa列中的元素。例如，CdSe、ZnSe、ZnS和ZnO是示例性二元II-VI化合物半导体的经验式。
掺杂剂可以是p型杂质，其是将被称为“空穴”的空电子能级（electronic energy level）引入活性区102的电子带隙的原子。这些杂质还称为“电子受体”。掺杂剂可以是n型杂质，其是将被填充的电子能级引入活性区102的电子带隙的原子。这些杂质被称为“电子施主”。例如，硼（B）、Al和Ga是将空电子能级引入Si的价电子带附近的p型杂质；而P、As和Sb是将被填充的电子能级引入Si的传导带附近的n型杂质。在III-V化合物半导体中，列VI杂质代替位于III-V晶格中的列V并用作n型杂质，而列II杂质代替III-V晶格中的列III原子以形成p型杂质。活性区102的中度掺杂可以具有超过大约1015杂质/cm3的杂质浓度，而活性区102的更重度掺杂可以具有超过大约1019杂质/cm3的杂质浓度。
IV．纳米线实现方式
开关100可以在纳米线交叉阵列的纳米线交叉点处实现。图3示出了根据本发明实施例配置的纳米线交叉阵列300的等距视图。该交叉阵列300由被第二层近似平行的纳米线304覆盖的第一层近似平行的纳米线302构成。第二层纳米线304在方向上大致垂直于第一层纳米线302，虽然所述层之间的方位角可以变化。该两层纳米线形成晶格或交叉，第二层304中的每条纳米线覆盖第一层302的所有纳米线、并且在纳米线交叉点处与第一层302的每条纳米线进行紧密接触，所述纳米线交叉点表示两条纳米线之间的最紧密接触。
虽然图3中的单个纳米线被显示为具有矩形截面，但是纳米线也可以具有正方形、圆形、椭圆形或更复杂的截面。纳米线还可以具有许多不同的宽度或直径以及高宽比或离心率。术语“纳米线交叉”可以指具有一层或多层除纳米线之外的次微尺度线（sub-microscale wire）、微尺度线、或具有更大尺寸的线的交叉。
所述层可以通过机械纳米压印技术来制造。可替换地，纳米线可以被化学地合成，并且可以在包括Langmuir-Blodgett工艺的一个或多个处理步骤中被沉积为近似平行的纳米线的层。也可以采用用于制造纳米线的其他替代技术。从而，可以通过多种相对简单的工艺中的任一种来制造如图3中所示的包括第一和第二层的两层纳米线交叉。可以由金属和半导体物质、由这些类型物质的组合以及由其他类型的物质来化学地合成许多不同类型的导电和半导电的纳米线。纳米线交叉可以通过各种不同方法连接到微尺度地址线引线或其他电子引线，以便将纳米线结合到电路中。在纳米线交叉点处，纳米级电子元件（诸如电阻器）和其他常见的基本电子元件可以被制造成使两个交叠的纳米线互相连接。通过开关连接的任意两条纳米线被称为“交叉结（crossbar junction）”。
图4示出了纳米线交叉400的等距视图，其揭示了根据本发明实施例的、设置在第一层近似平行的纳米线404与第二层近似平行的纳米线406之间的中间层402。层402由子层408和410构成。分别地，子层408可以由无掺杂材料构成，而子层410可以由掺杂材料构成。如在小节III中所述的那样选择包括层402和掺杂剂的材料以在每个纳米线交叉点处形成开关412-415。纳米线可以由半导体材料的适当金属构成并且用作电极。例如，子层408可以由TiO2构成，相对更薄的子层410可以由TiO2-x构成，其中子层410中的氧空位是掺杂剂，并且纳米线可以由Pt构成。开关414由第一层404中的纳米线416、第二层406中的纳米线417和纳米线416与417之间的层402内的区域418形成。开关412-415中的每一个可以被分别操作以产生上面参照图2所述的正向、反向、分流和头对头整流器。
V．示例
TiO2中的氧空位用作n型掺杂剂，其将宽带隙的氧化物变换为用作导电掺杂半导体的材料。如上面参照图2所述，开关100的两个界面处的掺杂剂浓度在配置开关100以用作四种整流器之一时起着关键作用。图5A示出了根据本发明实施例的、被配置以表明氧空位在调节界面的特性中所起作用的四个单独开关501-504的等距视图。依次调节氧空位控制通过交叉结的电子流。图5的切换元件501-504包括由二氧化钛层514垂直分隔的Pt第一电极505-508和Pt第二电极509-512。第一电极对505-506和507-508被分隔开近似1mm，而第二电极对510-511和509-512也被分隔开近似1mm。二氧化钛层514是双层，其包括具有很少氧空位的大约4nm厚的薄TiO2层516和具有更多氧空位的大约120nm厚的较厚TiO2-x层518。该TiO2-x层是具有通过Hall测量得到的大约1019cm-3的载体浓度的n型半导体，而TiO2层是几乎化学计算的。
任一对电极505-512形成开关，可以从其获得I-V曲线，如图5B中所示。I-V曲线520对应于第二电极510和511，并揭示了在Pt/TiO2-x界面处的两个类欧姆势垒。电极510与511之间的电阻较低这一事实表明该体型氧化物（bulk oxide）是导电的。相反，I-V曲线522对应于两个第一电极505和506之间的电子传输，并且其是对称和非线性的，揭示了在Pt/TiO2界面处的两个类肖特基势垒。I-V曲线522的电流比I-V曲线520的电流更低表示它是类肖特基界面，其支配通过该开关的电子传输，因为对于这两种情况而言，体型电阻（bulk resistance）基本上相同。整流I-V曲线524对应于电极506和510并且与下述事实一致，所述事实为：对应的器件在Pt/TiO2界面处具有类肖特基势垒而在Pt/TiO2-x界面处具有类欧姆势垒。关于为什么第一和第二电极506和510之间的电流水平低于第一电极505和506的电流水平的一种解释是由于前一种情况下的有效结合面区域更小。图5B中的插图526是对数级I-V数据，其示出在第一和第二电极506和510之间形成的开关的可逆切换性能。
开关的初始电阻状态（即氧空位分布）在很大程度上决定了开关的整流状态。在实践中，可以通过操纵活性区的结构和/或制造条件（例如沉积气体种类、退火环境、在界面处插入纯金属（例如Ti））来控制该氧空位分布。以下说明提供了表明在真实开关中实现所有三种类型切换的结果。
附有以下实验结果的电路模型包括忆阻器（memristors）。术语“忆阻器”是“记忆电阻器”的简称。忆阻器是一类无源的双端子电路元件，其保持电压和电流的时间积分之间的功能关系。这使得电阻根据器件的忆阻功能而变化。特别设计的忆阻器提供对于切换电流有用的可控电阻。忆阻器是所谓“忆阻系统”中的一种特殊情况，其是一类可用于某些凭经验观察的现象（诸如神经元激发）的数学模型。忆阻器的定义仅仅基于基本电路变量，类似于电阻器、电容器和电感器。与那些更常见的元件不同，可以通过各种随时间变化的函数中的任一个函数来描述必需的非线性忆阻器。结果，忆阻器不属于线性的与时间无关的电路模型。线性的非时变忆阻器仅仅是常规的电阻器。
忆阻器在形式上被定义为双端子元件，其中端子之间的磁通量Φm是已经过器件的电荷量q的函数。每个忆阻器由其忆阻函数来表征，该函数描述了随着电荷的通量的电荷相关变化率，如下所示：
基于法拉第的感应定律（磁通量Φm是电压的时间积分，且电荷q是电流的时间积分），忆阻可以被表示为：
Figure 563926DEST_PATH_IMAGE004
从而，该忆阻仅仅是电荷相关的电阻。当M(q)恒定时，该忆阻简化为欧姆定律R=V/I。当M(q)不恒定时，该公式不等价（equivalent），因为q和M(q)随时间变化。针对作为时间的函数的电压求解给出：
Figure DEST_PATH_IMAGE005
这个公式揭示了：忆阻定义了电流和电压之间的线性关系，只要电荷不变。然而，非零电流意味着瞬时变化的电荷。交流电可以通过引入可测量的电压而没有净电荷移动来揭示电路工作中的线性相关，只要q的最大变化不引起M的变化。而且，当没有电流施加时忆阻器是静止的。当I(t)和V(t)为0时，M(t)是恒定的。这是存储效应的本质。
图6示出了用于获得下面参照图7-9描述的实验结果的代表性开关600的一般表示的等距视图，并且其被提供作为描述图7-9中呈现的结果时的参考。如图6中所示，开关600包括设置在Pt第一电极604和Pt第二电极606的交错点之间的TiO2活性区602。该开关600被制造成在第一界面608和第二界面610处具有不对称的氧空位浓度。在执行电测量时，第二电极606接地。
图7-9呈现了针对由开关600所表示的Pt/TiO2/Pt开关，对应于根据本发明实施例的分流、打开和反转切换的实验结果。在图7-9中，回路（诸如图7A中的回路700）表示负的和正的切换电压扫描。在每次切换电压扫描后，进行检验I-V以测量该器件在切换后的整流状态。
图7A-7C表示通过分流切换（shunting switching）根据本发明实施例的大约50×50 nm2的Pt/TiO2/Pt开关获得的实验结果。第一界面608具有比第二界面610更少的氧空位，其在切换期间保持类欧姆。活性部分是第一界面608，其掌控开关600的电子传递。在图7A中，施加到第一电极604的大约1.4V的正偏压701驱动氧空位从第一界面608到第二界面610，并且将该器件切换为“断开”。处于“断开”状态的开关600由整流I-V曲线702（图7A中）来表征。施加到第一电极608的大约-1.8V的负偏压703将氧空位吸引到第一界面608，在第一界面608处分流该整流器，并且将该器件切换为由I-V曲线704表征的更高导电状态。取决于偏压的长度和幅度，该器件实际上可以被切换到由I-V曲线705-707表示的多个“接通”状态和由I-V曲线708-710表示的多个“断开”状态。与前两个“接通”负电压扫描相比，后两个“接通”扫描实际上将该器件切换到由图7A中的I-V曲线709和710表示的更小导电性的“接通”状态。
图7B示出了表示根据本发明实施例的、在分流切换期间开关的切换性能的电路图。在图7B的电路图中，整流器712与忆阻器714并联，其极性由一端的横线来指示。施加到忆阻器714的具有该横线的一端的正偏压将忆阻器714切换为“接通”，分流该整流器712。相反的偏压将忆阻器714切换为“断开”，恢复整流器712。发现“接通/断开”电导率对于微尺度和纳米级器件二者而言均为大约103，而纳米级器件可以在是微尺度器件的电流水平的大约1/100的电流水平下工作。
图7C示出了对应于根据本发明实施例的分流切换的I-V曲线图。I-V曲线716对应于“断开”状态下的切换，而I-V曲线718对应于“接通”状态下的切换。
图8A-8C表示通过对根据本发明实施例的大约5×5 μm2的Pt/TiO2/Pt开关进行打开切换而获得的实验结果。图8A示出了打开切换的结果图。两个界面608和610具有不对称的掺杂剂分布。更大阻性的第一界面608（在沉积顶部电极之前暴露到空气中以进一步氧化）在切换期间保持类肖特基或整流，而活性部分是第二界面610。从第一电极604到第二电极606的大约-8V的负偏压801驱动带正电荷的氧空位离开第二界面610并且将该器件切换为“断开”。I-V曲线802-804揭示出该“断开”状态是阻性的（resistive）。在“断开”扫描曲线808-810中存在具有逆时针方向的小回路805-807，这反映了在第二界面610的较大“断开”切换期间对于第一界面608进行微小的“接通”切换。大约5V的相反偏压811将第二界面610切换为类欧姆势垒，并且仅通过整流第一界面608来限制该器件的电传递，针对“接通”状态生成整流I-V曲线812和813。
图8B示出了表示根据本发明实施例的、在打开切换期间开关的切换性能的电路图。用于该打开切换的等效电路与用于分流切换的等效电路相似，除了以串联方式增加了一个内部整流器，其好像是用于为每个交叉交叉点存储单元增加二极管的有效手段，以便限制存储器架构中的串扰。此外，针对这种类型的器件而言，工作功率较低。基于用来切换图4B中的微尺度器件的10-6A电流和在该器件中观察到的可伸缩性（scalability），可以针对纳米级器件期望10-9A的电流水平。这种类型的切换还显示出较高的可再现性。
图8C示出了对应于根据本发明实施例的打开切换的I-V曲线图。图8C中示出了“接通”和“断开”状态二者的对数级I-V曲线，其显示出了大约103的电导率。I-V曲线814对应于“接通”状态，而I-V曲线816对应于“断开”状态。
图9A-9C表示通过对根据本发明实施例的大约50×50nm2的Pt/TiO2/Pt开关进行反转切换而获得的实验结果。图9A示出了反转切换的结果图。氧空位在活性区602内的分布是对称的，并且在两个界面608和610处的氧空位变化几乎同时发生只是方向相反。当大约4V的正偏压901被施加到第一电极604时，氧空位被驱动离开第一界面608并被吸引到第二界面610，这导致在第二界面610处的氧空位比第一界面608处的氧空位更多。该开关被切换到具有如通过检验I-V曲线902和904所示的特定整流方向的整流状态。施加大约-4V的负偏压905逆转跨越活性区602的氧空位分布，并将该开关切换到具有相反整流方向的阻性状态（resistive state），其由I-V曲线906和908表示。
图9B示出了表示根据本发明实施例的、在反转切换期间的开关的切换性能的电路图。该电路图揭示出可以通过包括两个串联的头对头分流开关来实现反转切换，如图7B中所示。
图9C示出了对应于根据本发明实施例的反转切换的I-V曲线图。I-V曲线910和912分别表示正向和反向整流状态。
氧空位是用于上述三种切换类型的概念说明的唯一的掺杂剂。然而，原则上，可以将具有不同特性（诸如迁移率、电荷和扩散率）的其他掺杂剂（例如C和N）引入至该系统以在内部构建非对称器件。仅一种掺杂剂（像氧空位）就能够足以用于反转切换，因为该器件是对称和均等的（equal），但是对于这种类型的切换而言，需要在两个界面处有相反的变化。对于打开和分流切换，一个界面被大量地减少以用于分流或者被氧化以便打开，从而使在切换期间在该界面处的变化最小化。在不变的界面处，一种比氧空位更少移动的不同掺杂剂将甚至更好地达到该目的。
出于解释目的的前述说明使用了特定的术语来提供对于本发明的透彻理解。然而，本领域技术人员将会清楚的是，不要求特定的细节以便实现本发明。给出前述对本发明特定实施例的说明是为了示例和说明性的目的。它们并不旨在穷举本发明或将本发明限制到所公开的准确形式。显而易见的，根据上述教导可以做出许多修改和变体。实施例被示出和说明以便最佳地解释本发明的原理及其实际应用，从而使得本领域技术人员能够采用各种适合于特定的预期应用的修改来最佳地利用本发明和各个实施例。意图是本发明的范围通过后述权利要求及其等价物来加以限定。

Claims (15)

1. 一种电子开关（100），包括：
第一电极（104）；
第二电极（106）；和
设置在所述第一电极与第二电极之间且包括至少一种掺杂剂的活性区（102），其中能够通过将所述至少一种掺杂剂放置在所述活性区中以控制通过开关的电荷载流子的流动来重新配置所述开关以用作正向整流器（112）、反向整流器（113）、头对头整流器（114）或分流整流器（115）。
2. 如权利要求1所述的开关，其中所述活性区（102）还包括：
至少一个主活性区，其包括至少一种材料，所述材料用于传递掺杂剂，其控制通过所述开关的电荷载流子的流动；和
次活性区，其包括用于为所述至少一个主活性区提供掺杂剂的源/宿的至少一种材料。
3. 如权利要求2所述的开关，其中所述主活性区还包括是电子半导电的、标称电子绝缘的、或弱离子导电的材料。
4. 如权利要求2所述的开关，其中所述至少一个主活性区还包括具有导电性的膜，其能够根据经由漂移被注入到所述至少一个主活性区中或从所述至少一个主活性区出来的掺杂剂，从相对低的导电性可逆地变为相对高的导电性。
5. 如权利要求2所述的开关，其中所述次活性区的至少一种掺杂剂被选择为将所述至少一个主活性区的导电性从相对低的导电性变为相对高的导电性，或者从相对高的导电性变为相对低的导电性。
6. 如权利要求5所述的开关，其中所述掺杂剂选自包括下述项的组：离子化间隙的或替代式杂质原子、阳离子施主种类、阴离子空位、和阴离子受体种类。
7. 如权利要求6所述的开关，其中所述掺杂剂选自包括下述的组：氢、碱和碱土阳离子、过渡金属阳离子、稀土阳离子、氧阴离子或空位、硫族化物阴离子或空位、氮阴离子或空位、磷族化物阴离子或空位、或者卤化物阴离子或空位。
8. 如权利要求1所述的开关，其中用于主活性区的所述至少一种材料和用于次活性区的材料选自由下述项组成的组：
（1）过渡金属、稀土金属和碱土金属的氧化物、硫化物、硒化物、氮化物、磷酸盐、砷化物和溴化物；
（2）来自列表（1）的类似化合物与彼此的合金；和
（3）混合的化合物，其中有与至少一种负电性元素相组合的至少两种不同的金属原子。
9. 如权利要求8所述的开关，其中用于主活性区的所述至少一种材料和用于次活性区的材料选自包括下述项的组：钛酸盐、锆酸盐、铪酸盐、这三种氧化物的两两合金或所存在的所有三种一起的合金、以及ABO3型化合物，其中A表示至少一种二价元素，而B表示钛、锆、和铪中的至少之一。
10. 如权利要求8所述的开关，其中用于主活性区的所述至少一种材料和用于次活性区的材料选自下述列表：
TiO2/TiO2-x；
ZrO2/ZrO2-x；
HfO2/HfO2-x；
SrTiO2/SrTiO2-x；
GaN/GaN1-x；
CuCl/CuCl1-x；和
GaN/GaN:S。
11. 如权利要求1所述的开关，其中两个电极都是金属、金属化合物，或者所述电极之一是金属而所述电极中的另一个是半导体。
12. 如权利要求1所述的开关，其中将掺杂剂放置在活性区内还包括：施加适当幅度和极性的电压，其使得掺杂剂漂移进活性层的特定区域中或从活性层的特定区域漂移离开。
13. 如权利要求1所述的开关，其中将掺杂剂放置在电极/活性区界面附近使得所述界面为类欧姆，而将掺杂剂放置为离开电极/活性区界面使得所述界面为类肖特基。
14. 一种纳米线交叉（300，400），包括：
第一层（302，404）的基本平行的纳米线；
第二层（304，406）基本平行的纳米线，其覆盖所述第一层的纳米线；以及
至少一个纳米线交叉点（412-415），其形成根据权利要求1配置的电子开关。
15. 如权利要求14所述的交叉，其中第一层（505，506）中的任两条纳米线形成根据权利要求1配置的电子开关，以及第二层（510，511）中的任两条纳米线形成根据权利要求1配置的电子开关。
CN200880131355.7A 2008-07-31 2008-07-31 多层可重新配置的开关 Expired - Fee Related CN102171829B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2008/009246 WO2010014064A1 (en) 2008-07-31 2008-07-31 Multi-layer reconfigurable switches

Publications (2)

Publication Number Publication Date
CN102171829A true CN102171829A (zh) 2011-08-31
CN102171829B CN102171829B (zh) 2014-01-15

Family

ID=41610599

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880131355.7A Expired - Fee Related CN102171829B (zh) 2008-07-31 2008-07-31 多层可重新配置的开关

Country Status (6)

Country Link
US (1) US20110121359A1 (zh)
EP (1) EP2311094B1 (zh)
JP (1) JP5475776B2 (zh)
KR (1) KR101438468B1 (zh)
CN (1) CN102171829B (zh)
WO (1) WO2010014064A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103915564A (zh) * 2012-12-28 2014-07-09 爱思开海力士有限公司 可变电阻存储器件
CN104934534A (zh) * 2015-05-19 2015-09-23 中国科学院宁波材料技术与工程研究所 一种生物神经突触仿生电子器件及其制备方法
CN106299114A (zh) * 2016-09-09 2017-01-04 中国科学院宁波材料技术与工程研究所 一种忆阻器
CN110168761A (zh) * 2017-01-13 2019-08-23 国际商业机器公司 基于忆阻器件过渡金属氧化物的碱性掺杂的忆阻器件
CN110165048A (zh) * 2014-12-09 2019-08-23 塞姆特里克斯内存有限公司 具有掺杂的缓冲区的过渡金属氧化物电阻开关式器件
CN110192277A (zh) * 2016-12-09 2019-08-30 诺基亚美国公司 可重构集成电路和操作原理
CN112998720A (zh) * 2021-01-29 2021-06-22 广东技术师范大学 一种智能预警可穿戴心率监测电路及其控制方法

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
PE20110598A1 (es) * 2008-10-02 2011-08-31 Respivert Ltd Inhibidores de las enzimas de proteina cinasa activadas por mitogeno p38
US8780606B2 (en) * 2008-12-23 2014-07-15 Hewlett-Packard Development Company, L.P. Memristive device having a porous dopant diffusion element
US8891283B2 (en) * 2009-01-05 2014-11-18 Hewlett-Packard Development Company, L.P. Memristive device based on current modulation by trapped charges
WO2010080079A1 (en) * 2009-01-06 2010-07-15 Hewlett-Packard Development Company, L.P. Memristor devices configured to control bubble formation
WO2010085226A1 (en) * 2009-01-26 2010-07-29 Hewlett-Packard Development Company, L.P. Using alloy electrodes to dope memristors
US8270200B2 (en) * 2009-07-30 2012-09-18 Hewlett-Packard Development Company, L.P. Nanoscale three-terminal switching device
US8063395B2 (en) * 2009-09-30 2011-11-22 Hewlett-Packard Development Company, L.P. Memristor amorphous metal alloy electrodes
JP5604844B2 (ja) * 2009-10-02 2014-10-15 日本電気株式会社 記憶装置、及び記憶装置の動作方法
US8249838B2 (en) * 2009-11-17 2012-08-21 The United States Of America As Represented By The Secretary Of The Air Force Method and apparatus for modeling memristor devices
US8879300B2 (en) 2010-04-22 2014-11-04 Hewlett-Packard Development Company, L.P. Switchable two-terminal devices with diffusion/drift species
EP2612357A4 (en) * 2010-08-30 2015-03-04 Hewlett Packard Development Co MULTILAYER MEMORY MATRIX
US9184382B2 (en) * 2010-10-28 2015-11-10 Hewlett-Packard Development Company, L.P. Memristive devices with layered junctions and methods for fabricating the same
FR2969382B1 (fr) * 2010-12-17 2022-11-18 Centre Nat Rech Scient Élément memristif et mémoire électronique basée sur de tels éléments
CN102346190A (zh) * 2011-01-24 2012-02-08 中国人民解放军第三军医大学 用于检测生物标本中的过氧化物还原酶ⅳ的双抗夹心elisa试剂盒及其方法与运用
US8848337B2 (en) * 2011-02-01 2014-09-30 John R. Koza Signal processing devices having one or more memristors
CN102222688A (zh) * 2011-05-05 2011-10-19 湖南师范大学 一种双向可控整流阻变存储器
US8659929B2 (en) * 2011-06-30 2014-02-25 Crossbar, Inc. Amorphous silicon RRAM with non-linear device and operation
KR101537433B1 (ko) * 2011-08-24 2015-07-17 한양대학교 산학협력단 멤리스터 소자 및 이의 제조방법
US8872246B1 (en) 2012-01-26 2014-10-28 Sandia Corporation Memristor using a transition metal nitride insulator
CN102610752A (zh) * 2012-03-23 2012-07-25 清华大学深圳研究生院 三维无模浆料直写成型制造忆阻器的方法及忆阻器
JP6007701B2 (ja) * 2012-09-21 2016-10-12 富士通株式会社 抵抗変化型メモリ及びその駆動方法
KR20140042986A (ko) * 2012-09-28 2014-04-08 삼성전자주식회사 단위 셀이 단일 소자로 구성된 메모리 소자 및 그 제조방법
KR101457812B1 (ko) * 2013-08-19 2014-11-05 포항공과대학교 산학협력단 양방향 스위칭 특성을 갖는 2-단자 스위칭 소자, 이의 제조방법 및 이를 포함하는 저항성 메모리 소자 크로스-포인트 어레이
US9685954B2 (en) * 2014-03-09 2017-06-20 Technion Research & Development Foundation Ltd. Pure memristive logic gate
CN104124960B (zh) * 2014-06-20 2018-02-23 华中科技大学 一种非易失性布尔逻辑运算电路及其操作方法
WO2016072964A1 (en) * 2014-11-03 2016-05-12 Hewlett Packard Enterprise Development Lp Device with multiple resistance switches with different switching characteristics
WO2016085470A1 (en) * 2014-11-25 2016-06-02 Hewlett-Packard Development Company, L.P. Bi-polar memristor
US10026477B2 (en) 2015-01-28 2018-07-17 Hewlett Packard Enterprise Development Lp Selector relaxation time reduction
US9735357B2 (en) 2015-02-03 2017-08-15 Crossbar, Inc. Resistive memory cell with intrinsic current control
US9379321B1 (en) 2015-03-20 2016-06-28 Intel Corporation Chalcogenide glass composition and chalcogenide switch devices
US10840442B2 (en) 2015-05-22 2020-11-17 Crossbar, Inc. Non-stoichiometric resistive switching memory device and fabrication methods
KR20170113453A (ko) * 2016-03-31 2017-10-12 성균관대학교산학협력단 층상 유무기 복합 페로브스카이트를 이용한 멤리스터
KR102059556B1 (ko) * 2016-03-31 2019-12-26 성균관대학교산학협력단 Pb-free 유무기 복합 페로브스카이트를 이용한 멤리스터
JP6296464B2 (ja) * 2016-12-27 2018-03-20 国立研究開発法人物質・材料研究機構 多機能電気伝導素子の使用方法
US10305484B2 (en) * 2017-09-08 2019-05-28 Board Of Regents, The University Of Texas System Memristor-based dividers using memristors-as-drivers (MAD) gates
US10318242B2 (en) 2017-09-08 2019-06-11 Board Of Regents, The University Of Texas System Memristor-based multipliers using memristors-as-drivers (MAD) gates

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004022904A (ja) * 2002-06-18 2004-01-22 Japan Science & Technology Corp 磁気抵抗ランダムアクセスメモリー装置
US6727525B1 (en) * 1999-07-03 2004-04-27 Robert Bosch Gmbh Diode comprising a metal semiconductor contact and a method for the production thereof
WO2006044324A2 (en) * 2004-10-12 2006-04-27 Guy Silver Em rectifying antenna suitable for use in conjunction with a natural breakdown device
JP2007184382A (ja) * 2006-01-06 2007-07-19 National Institute Of Advanced Industrial & Technology 整流ダイオード
CN101375422A (zh) * 2005-12-14 2009-02-25 克里萨研究有限公司 用于将热能转换成电能的装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3503264A1 (de) * 1985-01-31 1986-08-07 Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V., 3400 Göttingen Verfahren zur aenderung der lokalen, atomaren zusammensetzung von festkoerpern, insbesondere halbleitern
DE102004056973A1 (de) 2004-11-25 2006-06-01 Infineon Technologies Ag Herstellungsverfahren mit selbstjustierter Anordnung von Festkörperelektrolyt-Speicherzellen minimaler Strukturgröße
KR20060088939A (ko) * 2005-02-02 2006-08-07 삼성전자주식회사 광 네트워크에서의 광채널 할당시스템 및 그 방법
US8766224B2 (en) * 2006-10-03 2014-07-01 Hewlett-Packard Development Company, L.P. Electrically actuated switch

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6727525B1 (en) * 1999-07-03 2004-04-27 Robert Bosch Gmbh Diode comprising a metal semiconductor contact and a method for the production thereof
JP2004022904A (ja) * 2002-06-18 2004-01-22 Japan Science & Technology Corp 磁気抵抗ランダムアクセスメモリー装置
WO2006044324A2 (en) * 2004-10-12 2006-04-27 Guy Silver Em rectifying antenna suitable for use in conjunction with a natural breakdown device
CN101375422A (zh) * 2005-12-14 2009-02-25 克里萨研究有限公司 用于将热能转换成电能的装置
JP2007184382A (ja) * 2006-01-06 2007-07-19 National Institute Of Advanced Industrial & Technology 整流ダイオード

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103915564A (zh) * 2012-12-28 2014-07-09 爱思开海力士有限公司 可变电阻存储器件
CN103915564B (zh) * 2012-12-28 2018-10-09 爱思开海力士有限公司 可变电阻存储器件
CN110165048A (zh) * 2014-12-09 2019-08-23 塞姆特里克斯内存有限公司 具有掺杂的缓冲区的过渡金属氧化物电阻开关式器件
CN110165048B (zh) * 2014-12-09 2022-11-01 塞姆特里克斯内存有限公司 具有掺杂的缓冲区的过渡金属氧化物电阻开关式器件
CN104934534A (zh) * 2015-05-19 2015-09-23 中国科学院宁波材料技术与工程研究所 一种生物神经突触仿生电子器件及其制备方法
CN106299114A (zh) * 2016-09-09 2017-01-04 中国科学院宁波材料技术与工程研究所 一种忆阻器
CN110192277A (zh) * 2016-12-09 2019-08-30 诺基亚美国公司 可重构集成电路和操作原理
US11580285B2 (en) 2016-12-09 2023-02-14 Nokia Of America Corporation Reconfigurable integrated circuit and operating principle
CN110168761A (zh) * 2017-01-13 2019-08-23 国际商业机器公司 基于忆阻器件过渡金属氧化物的碱性掺杂的忆阻器件
CN112998720A (zh) * 2021-01-29 2021-06-22 广东技术师范大学 一种智能预警可穿戴心率监测电路及其控制方法

Also Published As

Publication number Publication date
US20110121359A1 (en) 2011-05-26
EP2311094A4 (en) 2013-02-13
EP2311094B1 (en) 2014-01-01
KR20110034036A (ko) 2011-04-04
KR101438468B1 (ko) 2014-09-05
WO2010014064A1 (en) 2010-02-04
JP5475776B2 (ja) 2014-04-16
CN102171829B (zh) 2014-01-15
JP2011529636A (ja) 2011-12-08
EP2311094A1 (en) 2011-04-20

Similar Documents

Publication Publication Date Title
CN102171829B (zh) 多层可重新配置的开关
CN101548403B (zh) 电动开关
US8455852B2 (en) Controlled placement of dopants in memristor active regions
US9000411B2 (en) Memristor devices configured to control bubble formation
CN101681911B (zh) 关联电子存储器
KR100919430B1 (ko) 불휘발성 메모리 소자
CN104040746B (zh) 存储器单元与电阻切换层的合成
US8878342B2 (en) Using alloy electrodes to dope memristors
CN102986048A (zh) 具有电阻开关层以及侧向布置的存储单元
CN102272899B (zh) 电致动器件和控制电致动器件中的掺杂剂的形成的方法
US8879300B2 (en) Switchable two-terminal devices with diffusion/drift species
JP2008523590A (ja) ナノスケールワイヤベースのデータ格納装置
TWI523290B (zh) 具非對稱電極之憶阻器
JP2010512018A (ja) メモリ素子およびその製造方法
CN106960856B (zh) 开关器件及包括其的电阻式随机存取存储器
CN102365750B (zh) 具有本征二极管的可切换结
US10084015B2 (en) Resistive memory element employing electron density modulation and structural relaxation
JP2016127209A (ja) ペロブスカイト酸化物薄膜の作製方法およびこれを利用したメモリ素子
Hsu et al. Interface-engineered resistive switching in Ag/SrTiO 3/Nd 0.7 Ca 0.3 MnO 3/YBa 2 Cu 3 O 7 heterostructures

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20170120

Address after: American Texas

Patentee after: HEWLETT PACKARD ENTERPRISE DEVELOPMENT LP

Address before: American Texas

Patentee before: Hewlett Packard Development Co.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140115

Termination date: 20170731