CN102169265B - 画素结构的制作方法及修补方法与修补后的画素结构 - Google Patents
画素结构的制作方法及修补方法与修补后的画素结构 Download PDFInfo
- Publication number
- CN102169265B CN102169265B CN201110064650.9A CN201110064650A CN102169265B CN 102169265 B CN102169265 B CN 102169265B CN 201110064650 A CN201110064650 A CN 201110064650A CN 102169265 B CN102169265 B CN 102169265B
- Authority
- CN
- China
- Prior art keywords
- block
- drain block
- contact window
- image element
- element structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Abstract
本发明涉及一种画素结构的修补方法。画素结构包括一主动组件、一保护层及一画素电极。主动组件包括一闸极、一闸绝缘层、一半导体层及一金属层。半导体层具有一通道区及一暴露出部分闸绝缘层的开口。金属层的一源极区块与一第二汲极区块位于通道区的两侧上,而金属层的源极区块与一第一汲极区块位于开口的两侧上。画素电极透过保护层的一第一接触窗口与第一汲极区块电性连接。修补方法包括:形成一贯穿画素电极与保护层且暴露出部分第二汲极区块的第二接触窗口;以及形成一导电层于第二接触窗口内,画素电极透过导电层与第二汲极区块电性连接。
Description
技术领域
本发明是有关于一种修补方法、修补后的结构以及画素结构的制作方法,且特别是有关于一种画素结构的修补方法、修补后的画素结构以及一种使用较少光罩的画素结构的制作方法。
背景技术
液晶显示器主要由薄膜晶体管数组基板、彩色滤光数组基板和液晶层所构成,其中薄膜晶体管数组基板是由多个数组排列的画素结构所构成。一般来说,画素结构的制作方法包括下述步骤。首先,在一基板上形成一闸极。接着,在基板上形成一闸绝缘层以覆盖闸极。然后,在闸绝缘层上形成一半导体通道层。之后,于半导体通道层上方形成一源极以及一汲极。接着,在基板上形成一保护层以覆盖半导体通道层、源极以及汲极。然后,在保护层上制作一接触窗口。之后,于保护层上形成一画素电极,此画素电极是部分填入接触窗口中而与汲极电性连接。如此,画素结构的制作便大致完成。
如上所述,习知的画素结构的制作主要是藉由第一光罩形成闸极,第二光罩形成半导体通道层,第三光罩形成源极及汲极,第四光罩形成接触窗口,而第五光罩形成画素电极。因此,习知的画素结构的制作是采用五道光罩的制程,因此制作步骤较多,制作时间较长。当制作步骤较繁复时,画素结构产生缺陷的机会较高,生产良率也较低。然而,随着薄膜晶体管液晶显示器朝大尺寸制作的发展趋势,薄膜晶体管数组基板的制作将会面临许多的问题与挑战,例如良率降低以及产能下降等等。因此若是能减少画素结构的光罩数,即降低薄膜晶体管组件制作的曝光制程次数,即可以减少制造时间、增加产能,进而降低制造成本且亦可提高制作良率。
目前业界已提出多种方法,以降低光罩的数目。其中一种方式是使用半调式光罩(half tone mask, HTM)或灰调式光罩(gray tone mask, GTM),来达到减少光罩数目的目的。此方法主要是以一个半调式或灰调式光罩当做两个光罩来使用,在半调曝光与显影后,蚀刻出闸极区,再接着继续蚀刻出源极与汲极区。但是,使用半调式或灰调式光罩时在光阻受到光学曝光的控制较为不易,因此所制作出的画素结构易有短路或点瑕疵(dot defect)的问题。然而,若直接报废丢弃这些有瑕疵的液晶显示面板,将会使得制造成本大幅增加。一般来说,只依赖改善制程技术来实现零瑕疵率是非常困难的,因此画素结构的瑕疵修补技术变得相当地重要。注:公开号:CN101013240A是最接近的现有技术文件。
发明内容
本发明的一目的是提供一种画素结构的修补方法,用以修补有瑕疵的画素结构,以提高产品的良率。
本发明的另一目的是提供一种修补后的画素结构,其是利用上述的修补方式所形成的画素结构。
本发明的再一目的是提供一种画素结构的制作方法,可以减少所使用的光罩数且具有较佳的产品可靠度。
本发明提出一种画素结构的修补方法,其适于修补一画素结构。画素结构配置于一基板,且画素结构包括一主动组件、一保护层以及一画素电极。主动组件包括一闸极、一闸绝缘层、一半导体层以及一金属层。闸极配置于基板上。闸绝缘层位于半导体层与闸极之间。半导体层具有一通道区以及一暴露出部分闸绝缘层的开口。金属层具有一第一汲极区块、一第二汲极区块以及一源极区块。源极区块与第二汲极区块位于通道区的两侧上。源极区块位于第一汲极区块与第二汲极区块之间。源极区块与第一汲极区块位于开口的两侧上。保护层覆盖主动组件并与被开口所暴露出的部分闸绝缘层直接接触。保护层具有一第一接触窗口。画素电极配置于保护层上且透过第一接触窗口与第一汲极区块电性连接。修补方法包括:形成一贯穿画素电极与保护层的第二接触窗口,其中第二接触窗口暴露出部分第二汲极区块;以及形成一导电层于第二接触窗口内,画素电极透过导电层与第二汲极区块电性连接。
在本发明的一实施例中,上述的形成第二接触窗口的方法包括雷射切除制程。
在本发明的一实施例中,上述的形成导电层的方法包括局部化学气相沉积(chemical vapor deposition, CVD)成膜法。
在本发明的一实施例中,上述的导电层的材质包括钨。
在本发明的一实施例中,上述的形成导电层的方法包括透过一熔接步骤熔接第二汲极区块。
在本发明的一实施例中,上述的熔接步骤包括一雷射熔接制程(laser welding)。
本发明还提出一种修补后的画素结构,其包括一主动组件、一保护层、一画素电极以及一导电层。主动组件配置于一基板上,其包括一闸极、一闸绝缘层、一半导体层以及一金属层。闸极位于基板上。闸绝缘层配置于基板上且覆盖闸极。半导体层配置于闸绝缘层上,且具有一通道区以及一暴露出部分闸绝缘层的开口。金属层配置于半导体层上,且具有一第一汲极区块、一第二汲极区块以及一源极区块。源极区块与第二汲极区块位于通道区的两侧上。源极区块位于第一汲极区块与第二汲极区块之间,且源极区块与第一汲极区块位于开口的两侧上。保护层覆盖主动组件并与被开口所暴露出的部分闸绝缘层直接接触。保护层具有一第一接触窗口。画素电极配置于保护层上,且具有一贯穿画素电极与保护层的第二接触窗口。画素电极透过第一接触窗口与第一汲极区块电性连接,而第二接触窗口暴露出部分第二汲极区块。导电层配置于第二接触窗口内,且画素电极透过导电层与第二汲极区块电性连接。
在本发明的一实施例中,上述的导电层的材质包括钨。
在本发明的一实施例中,上述的导电层的材质与第二汲极区块的材质相同。
本发明另提出一种画素结构的制作方法,其包括下述步骤。依序形成一闸极、一闸绝缘层、一半导体层以及一金属层于一基板上。形成一光阻层于金属层上。以一灰阶光罩对光阻层进行曝光,其中灰阶光罩具有一透光区、一半透光区以及一遮光区,其中透光区位于半透光区与遮光区之间。对曝光后的光阻层进行一显影,以形成一图案化光阻层,其中图案化光阻层具有一暴露出部分金属层的贯口以及一盲孔。以图案化光阻层为一蚀刻罩幕,移除贯口所暴露出的部分金属层及其下方的部分半导体层,以及移除部分对应于盲孔下方的金属层及其下方的部分半导体层,而于半导体层上形成一暴露出部分闸绝缘层的开口以及一通道区,且将金属层划分为一第一汲极区块、一第二汲极区块以及一源极区块。源极区块与第二汲极区块位于通道区的两侧上。源极区块位于第一汲极区块与第二汲极区块之间,且源极区块与第一汲极区块位于开口的两侧上。移除图案化光阻层。形成一保护层于基板上,其中保护层具有一第一接触窗口,且保护层覆盖金属层并与被开口所部分闸绝缘层直接接触。形成一画素电极于保护层上,其中画素电极透过第一接触窗口与第一汲极区块电性连接。形成一贯穿画素电极与保护层的第二接触窗口,其中第二接触窗口暴露出部分第二汲极区块。形成一导电层于第二接触窗口内,画素电极透过导电层与第二汲极区块电性连接。
基于上述,由于本发明是采用灰阶光罩制作出具有第一汲极区块、第二汲极区块以及源极区块的金属层,因此当对光阻过度曝光而导致半导体层具有暴露出闸绝缘层的开口,而导致第一汲极区块失去功能时,可以透过形成第二接触窗口以使导电层电性连接画素电极与第二汲极区块的方式来修补画素结构。如此一来,可将原本需要报废的画素结构经过修补重新再利用。所以,本发明可以的画素结构的修补方法可提高生产的良率以及降低整体的制造成本,而修补后的画素结构具有较佳的可靠度。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合所附图式作详细说明如下。
附图说明
图1A至图1K为本发明的一实施例的一种画素结构的制作方法的剖面示意图。
【主要组件符号说明】
10:基板
20:光阻层
20a:图案化光阻层
22:贯孔
24:盲孔
30:灰阶光罩
32:透光区
34:半透光区
36:遮光区
100:画素结构
100a:修补后的画素结构
110:主动组件
112:闸极
114:闸绝缘层
116:半导体层
116a:通道层
118:金属层
118a:第一汲极区块
118b:第二汲极区块
118c:源极区块
120:保护层
130:画素电极
140:导电层
C1:第一接触窗口
C2:第二接触窗口
S:开口。
具体实施方式
图1A至图1K为本发明的一实施例的一种画素结构的制作方法的剖面示意图。请先参考图1A,本实施例的画素结构的制作方法包括以下步骤。首先,依序形成一闸极112、一闸绝缘层114、一半导体层116以及一金属层118于一基板10上。其中,基板10例如是一玻璃基板、一可挠性基板或其它适当材质的基板。
形成闸极112的方法例如是先沈积一层导电层(未绘示),之后再以微影以及蚀刻程序图案化所述导电层,以形成闸极112。闸绝缘层114的材质例如是氧化硅或氮化硅或其迭层,而形成闸绝缘层114的方法例如是化学气相沈积法(chemical vapor deposition, CVD)。半导体层116的材质例如是非晶硅或多晶硅。基于导电性的考虑,闸极112以及金属层118一般是使用金属材料。然而,本发明不限于此,于其它实施例中,闸极112以及金属层118亦可以使用其它导电材料,例如是合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物或是金属材料与其它导材料的堆栈层。
接着,请再参考图1A,形成一光阻层20于金属层118上,其中光阻层20覆盖部分金属层118。
接着,请参考图1B,以一灰阶光罩30对光阻层20进行曝光,其中灰阶光罩30具有一透光区32、一半透光区34以及一遮光区36,其中透光区32位于半透光区34与遮光区36之间。
接着,请再参考图1B,对曝光后的光阻层20进行一显影,以形成一图案化光阻层20a,其中由于制成差异而导致过度曝光,因而造成图案化光阻层20a具有一暴露出部分金属层118的贯口22以及一盲孔24。其中,正常的曝光值是在46 mJ/cm2至54 mJ/cm2 ,而异常曝光的曝光值是在54 mJ/cm2至62 mJ/cm2之间。
接着,请依序参考图1C与图1D,以图案化光阻层20a为一蚀刻罩幕,移除贯口22所暴露出的部分金属层118及其下方的部分半导体层116,而于半导体层116上形成一暴露出部分闸绝缘层114的开口S。于此,此开口S为一断路瑕疵(open defect)。此外,移除贯口22所暴露出的部分金属层118及其下方的部分半导体层116的方法例如是蚀刻制程。
接着,请依序参考图1E与图1F,以图案化光阻层20a为一蚀刻罩幕,移除部分对应于盲孔24下方的金属层118及其下方的部分半导体层116,而于半导体层116上形成一通道区116a。其中,移除部分对应于盲孔24下方的金属层118及其下方的部分半导体层116的方法例如是蚀刻制程。此时,蚀刻制程以将金属层118划分为一第一汲极区块118a、一第二汲极区块118b以及一源极区块118c。其中,源极区块118c与第二汲极区块118b位于通道区116a的两侧上,而源极区块118c位于第一汲极区块118a与第二汲极区块118b之间,且源极区块118c与第一汲极区块118a位于开口S的两侧上。
接着,请参考图1G,移除图案化光阻层20a,而暴露出第一汲极区块118a、第二汲极区块118b以及源极区块118c。
然后,请参考图1H,形成一保护层120于基板10上,其中保护层120具有一第一接触窗口C1,且保护层120覆盖金属层118并与被开口S所部分闸绝缘层114直接接触。
之后,请参考图1I,形成一画素电极130于保护层120上,其中画素电极130透过第一接触窗口C1与第一汲极区块118a电性连接。至此,已大致完成画素结构100的制作。
由于本实施例的光阻层20因过度曝光的关系,而造成后续制程时,半导体层140产生一断路瑕疵(open defect),意即暴露出部分闸绝缘层114的开口116a。如此一来,画素结构100会因为此开口S而产生亮点。针对上述的断路瑕疵,下文将说明如何利用本发明的修补方法,来对具有断路瑕疵的画素结构100进行修补。
接着,请参考图1J,形成一贯穿画素电极130与保护层120的第二接触窗口C2,其中第二接触窗口C2暴露出部分第二汲极区块118b。在本实施例中,形成第二接触窗口C1的方法例如是雷射切除制程。
最后,请参考图1K,形成一导电层140于第二接触窗口C2内,其中画素电极130透过导电层140与第二汲极区块118b电性连接。在本实施例中,导电层140的材质例如是钨,且形成导电层140的方法局部化学气相沉积(CVD)成膜法。于此必须说明的是,本发明并不限定形成导电层140与第二接触窗口C2的方法,于其它实施例中,形成导电层140与第二接触窗口C2的方法亦可透过雷射熔接制程(laser welding),以同时形成第二接触窗口C2以及熔接部分第二汲极区块118b来作为导电层140。也就是说,于其它实施例中,导电层140的材质与第二汲极区块118b的材质实质上相同。至此,已完成对具有断路瑕疵的画素结构100的修补,而形成一修补后的画素结构100a。
结构上,请再参考图1K,修补后的画素结构100a包括闸极112、闸绝缘层114、半导体层116、金属层118、保护层120、画素电极130以及导电层140,其中闸极112、闸绝缘层114、半导体层116以及金属层118构成一主动组件110,且此主动组件110配置于基板10上。详细来说,闸极112位于基板10上,闸绝缘层114配置于基板10上且覆盖闸极112。半导体层116配置于闸绝缘层114上,且具有通道区116a以及暴露出部分闸绝缘层114的开口S。金属层118配置于半导体层116上,且具有第一汲极区块118a、第二汲极区块118b以及源极区块118c。源极区块118c与第二汲极区块118b位于通道区116a的两侧上。源极区块118c位于第一汲极区块118a与第二汲极区块118b之间,且源极区块118c与第一汲极区块118a位于开口S的两侧上。保护层120覆盖主动组件110并与被开口S所暴露出的部分闸绝缘层114直接接触,其中保护层120具有第一接触窗口C1。画素电极130配置于保护层120上,且具有贯穿画素电极130与保护层120的第二接触窗口C2。画素电极130透过第一接触窗口C1与第一汲极区块118a电性连接,而第二接触窗口C2暴露出部分第二汲极区块118b。导电层140配置于第二接触窗口C2内,且画素电极130透过导电层140与第二汲极区块118b电性连接。
简言之,本实施例是透过形成贯穿画素电极130与保护层120以暴露出部分第二汲极区块118b的第二接触窗口C2,并于第二接触窗口C2内形成导电层140以使画素电极130与第二汲极区块118b电性连接的方式,来修补具有断路瑕疵的画素结构100。此修补方式除了可以将原本需要报废的画素结构100经过修补后形成修补后的画素结构100a而重新再利用,亦可提高画素结构100a的生产的良率并降低整体的制造成本。再者,由于本实施例是采用四道光罩的方式来制作画素结构100,因此于制程上相对于五道光罩制程,本实施例可使用较少的光罩数,以降低制造成本与制程时间。
综上所述,由于本发明是采用灰阶光罩制作出具有第一汲极区块、第二汲极区块以及源极区块的金属层,因此当对光阻过度曝光而导致半导体层具有暴露出闸绝缘层的开口,而导致第一汲极区块失去功能时,可以透过形成第二接触窗口以使导电层电性连接画素电极与第二汲极区块的方式来修补画素结构。如此一来,可将原本需要报废的画素结构经过修补重新再利用。所以,本发明可以的画素结构的修补方法提高生产的良率以及降低整体的制造成本,而修补后的画素结构具有较佳的可靠度。此外,由于本发明采用灰阶光罩来制作画素结构,因此可减少光罩的使用数,以提升制程良率。
虽然本发明已以实施例揭露如上,然其并非用以限定本发明,任何所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,故本发明的保护范围当视后附的申请专利范围所界定者为准。
Claims (10)
1.一种画素结构的修补方法,适于修补一画素结构,该画素结构配置于一基板,且该画素结构包括一主动组件、一保护层以及一画素电极,该主动组件包括一闸极、一闸绝缘层、一半导体层以及一金属层,其中该闸极配置于该基板上,该闸绝缘层位于该半导体层与该闸极之间,该半导体层具有一通道区以及一暴露出部分该闸绝缘层的开口,该金属层具有一第一汲极区块、一第二汲极区块以及一源极区块,该源极区块与该第二汲极区块位于该通道区的两侧上,该源极区块位于该第一汲极区块与该第二汲极区块之间,且该源极区块与该第一汲极区块位于该开口的两侧上,该保护层覆盖该主动组件并与被该开口所暴露出的部分该闸绝缘层直接接触,该保护层具有一第一接触窗口,该画素电极配置于该保护层上且透过该第一接触窗口与该第一汲极区块电性连接,其特征在于,该修补方法包括:
形成一贯穿该画素电极与该保护层的第二接触窗口,其中该第二接触窗口暴露出部分该第二汲极区块;以及
形成一导电层于该第二接触窗口内,该画素电极透过该导电层与该第二汲极区块电性连接。
2. 根据权利要求1所述的画素结构的修补方法,其特征在于:形成所述的第二接触窗口的方法包括雷射切除制程。
3. 根据权利要求1所述的画素结构的修补方法,其特征在于:形成所述的导电层的方法包括局部化学气相沉积成膜法。
4. 根据权利要求3所述的画素结构的修补方法,其特征在于:所述导电层的材质包括钨。
5. 根据权利要求1所述画素结构的修补方法,其特征在于:形成所述导电层的方法包括透过一熔接步骤熔接该第二汲极区块。
6. 根据权利要求5所述的画素结构的修补方法,其特征在于:所述熔接步骤包括一雷射熔接制程。
7. 一种修补后的画素结构,包括:
一主动组件、一保护层、一画素电极以及一导电层;所述的主动组件配置于一基板上,包括:
一闸极,位于该基板上;
一闸绝缘层,配置于该基板上且覆盖该闸极;
一半导体层,配置于该闸绝缘层上,且具有一通道区以及一暴露出部分该闸绝缘层的开口;以及
一金属层,配置于该半导体层上,且具有一第一汲极区块、一第二汲极区块以及一源极区块,其中该源极区块与该第二汲极区块位于该通道区的两侧上,该源极区块位于该第一汲极区块与该第二汲极区块之间,且该源极区块与该第一汲极区块位于该开口的两侧上;其特征在于:
所述的保护层覆盖该主动组件并与被该开口所暴露出的部分该闸绝缘层直接接触,该保护层具有一第一接触窗口;
所述的画素电极配置于该保护层上,一第二接触窗口,该第二接触窗口贯穿该画素电极与该保护层,其中该画素电极透过该第一接触窗口与该第一汲极区块电性连接,而该第二接触窗口暴露出部分该第二汲极区块;以及
所述的导电层配置于该第二接触窗口内,且该画素电极透过该导电层与该第二汲极区块电性连接。
8.根据权利要求7所述的修补后的画素结构,其特征在于:所述导电层的材质包括钨。
9. 根据权利要求7所述的修补后的画素结构,其特征在于:所述导电层的材质与该第二汲极区块的材质相同。
10. 一种画素结构的制作方法,包括:
依序形成一闸极、一闸绝缘层、一半导体层以及一金属层于一基板上;
形成一光阻层于该金属层上;其特征在于:
以一灰阶光罩对该光阻层进行曝光,其中该灰阶光罩具有一透光区、一半透光区以及一遮光区,其中该透光区位于该半透光区与该遮光区之间;
对曝光后的该光阻层进行一显影,以形成一图案化光阻层,其中该图案化光阻层具有一暴露出部分该金属层的贯口以及一盲孔;
以该图案化光阻层为一蚀刻罩幕,移除该贯口所暴露出的部分该金属层及其下方的部分该半导体层,以及移除部分对应于该盲孔下方的该金属层及其下方的部分该半导体层,而于该半导体层上形成一暴露出部分该闸绝缘层的开口以及一通道区,且将该金属层划分为一第一汲极区块、一第二汲极区块以及一源极区块,其中该源极区块与该第二汲极区块位于该通道区的两侧上,该源极区块位于该第一汲极区块与该第二汲极区块之间,且该源极区块与该第一汲极区块位于该开口的两侧上;
移除该图案化光阻层;
形成一保护层于该基板上,其中该保护层具有一第一接触窗口,且该保护层覆盖该金属层并与被该开口所暴露的部分该闸绝缘层直接接触;
形成一画素电极于该保护层上,其中该画素电极透过该第一接触窗口与该第一汲极区块电性连接;
形成一贯穿该画素电极与该保护层的第二接触窗口,其中该第二接触窗口暴露出部分该第二汲极区块;以及
形成一导电层于该第二接触窗口内,该画素电极透过该导电层与该第二汲极区块电性连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110064650.9A CN102169265B (zh) | 2011-03-17 | 2011-03-17 | 画素结构的制作方法及修补方法与修补后的画素结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110064650.9A CN102169265B (zh) | 2011-03-17 | 2011-03-17 | 画素结构的制作方法及修补方法与修补后的画素结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102169265A CN102169265A (zh) | 2011-08-31 |
CN102169265B true CN102169265B (zh) | 2014-02-19 |
Family
ID=44490479
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110064650.9A Expired - Fee Related CN102169265B (zh) | 2011-03-17 | 2011-03-17 | 画素结构的制作方法及修补方法与修补后的画素结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102169265B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110568678B (zh) * | 2019-09-26 | 2021-01-01 | 深圳市华星光电技术有限公司 | 显示面板 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20070059254A (ko) * | 2005-12-06 | 2007-06-12 | 삼성전자주식회사 | 표시 기판의 제조 방법 |
JP2007310180A (ja) * | 2006-05-19 | 2007-11-29 | Mitsubishi Electric Corp | 液晶表示装置及びその欠陥画素修復方法 |
CN100549791C (zh) * | 2007-01-31 | 2009-10-14 | 友达光电股份有限公司 | 阵列基板的制作方法 |
TW200910600A (en) * | 2007-08-24 | 2009-03-01 | Au Optronics Corp | TFT array substrate |
-
2011
- 2011-03-17 CN CN201110064650.9A patent/CN102169265B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN102169265A (zh) | 2011-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8023054B2 (en) | Flat panel display and fabricating method thereof | |
CN100363825C (zh) | 阵列基板及其制造方法 | |
US8384837B2 (en) | Array substrate of liquid crystal display device and repair method thereof | |
CN104218019B (zh) | 薄膜晶体管阵列基板及其制造方法 | |
CN100454561C (zh) | 薄膜晶体管阵列基板及其制造方法、修复方法 | |
CN102569307B (zh) | 薄膜晶体管基板及其制造方法 | |
US20140002757A1 (en) | Liquid crystal display device | |
US20230337507A1 (en) | Display substrate, preparation method thereof and display device | |
CN105405852B (zh) | 阵列基板及其制造方法、显示装置 | |
JPH1062818A (ja) | 液晶表示装置の製造方法 | |
CN101170085A (zh) | 薄膜晶体管阵列基板及其制作方法 | |
JPH095786A (ja) | Tftアレイ基板並びにこれを用いた液晶表示装置およびtftアレイ基板の製造方法 | |
CN102169265B (zh) | 画素结构的制作方法及修补方法与修补后的画素结构 | |
US5466620A (en) | Method for fabricating a liquid crystal display device | |
US20170271379A1 (en) | Array substrate for display apparatus, display apparatus, method for producing array substrate for display apparatus, and method for producing display apparatus | |
CN103700627A (zh) | 一种阵列基板的制作方法 | |
CN108198819B (zh) | 一种阵列基板及其制备方法 | |
JP2009151098A (ja) | 平面表示装置、アレイ基板及びその製造方法 | |
US7767476B2 (en) | Manufacturing method of array substrate and manufacturing method of liquid crystal display device using the same | |
CN106981456B (zh) | Tft基板的制作方法 | |
CN102651344B (zh) | 共通线结构与显示面板及其制作方法 | |
CN104658970A (zh) | 一种制造阵列基板上过孔的方法 | |
CN103000581B (zh) | 一种薄膜晶体管阵列基板的制作方法 | |
JPH095785A (ja) | Tftアレイ基板並びにこれを用いた液晶表示装置およびtftアレイ基板の製造方法 | |
TWI450006B (zh) | 畫素結構的製作方法及修補方法與修補後的畫素結構 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140219 Termination date: 20170317 |
|
CF01 | Termination of patent right due to non-payment of annual fee |