CN100549791C

CN100549791C - 阵列基板的制作方法

Info

Publication number: CN100549791C
Application number: CNB2007100063509A
Authority: CN
Inventors: 董畯豪; 吴姿湄
Original assignee: AU Optronics Corp
Current assignee: AU Optronics Corp
Priority date: 2007-01-31
Filing date: 2007-01-31
Publication date: 2009-10-14
Anticipated expiration: 2027-01-31
Also published as: CN101013240A

Abstract

一种平面显示器用基板的制作方法，主要利用四道光刻蚀刻制造工艺以制作薄膜晶体管液晶显示器用的基板。通过半调掩模的使用，本发明方法可于第三道光刻蚀刻制造工艺中完成薄膜晶体管的制作，并且定义出基板的像素区，因此本发明可避免传统五道掩模所产生的对位偏差与寄生电容等问题，不仅可节省成本亦能提升产能。再者，于本发明薄膜晶体管的基板中，可通过半调掩模于第二道光刻蚀刻制造工艺定义出半导体层通道区，使后续透明电极层、源极与漏极的制作可采用湿式蚀刻进行，以有效减少半导体层通道区蚀刻不均的问题。

Description

阵列基板的制作方法

【技术领域】

本发明关于一种平面显示器用基板的制作方法，尤指一种适用于薄膜晶体管液晶显示器用基板的制作方法。

【背景技术】

液晶显示装置相较于传统的映像管监视器，具有低耗电量、体积小及无辐射的优点。然而，薄膜晶体管液晶显示器(TFT-LCD)的价格昂贵，尤其是在液晶显示器薄膜晶体管阵列的光刻蚀刻制造工艺上，因为无法有效地将所需掩模数降低，以致无法降低制作成本。

习知技术常采用六道或五道掩模制造工艺制作薄膜晶体管阵列基板，其制作流程大致如下：第一道掩模制造工艺可用来定义第一金属层，以形成扫描线以及薄膜晶体管的栅极等构件；第二道掩模制造工艺可定义出薄膜晶体管的通道层以及欧姆接触层；第三道掩模制造工艺可用来定义出第二金属层，以形成数据线以及薄膜晶体管的源极/漏极等构件；第四道掩模制造工艺可用来将保护层图案化；第五道掩模制造工艺可用来将透明导电层图案化，而形成像素电极。

由于薄膜晶体管的传统制作过程冗长且复杂，不仅成本昂贵，且容易引发制造工艺缺陷问题，例如：对位偏差、额外的寄生电容产生、以及通道区蚀刻不均等。随着薄膜晶体管液晶显示器朝大尺寸制作的发展趋势，薄膜晶体管基板的制作将会面临更多的问题，例如良率降低以及产能下降等。因此，如何减少薄膜晶体管制造工艺掩模道数以简化制造工艺，已成为薄膜晶体管阵列基板制作发展的重要课题。

所以，目前亟需一种液晶显示器用基板的制作方法，不但需要简化光刻蚀刻的制造工艺步骤以降低制造工艺困难度，还需改善习知的对位偏差、寄生电容产生与通道区蚀刻不均等缺失，以达到提高产能与良率的双重效果。

【发明内容】

本发明有关于一种阵列基板的制作方法，主要可利用四道光刻蚀刻制造工艺以制作薄膜晶体管液晶显示器用的基板，其中本发明是于第三道光刻蚀刻制造工艺中利用一次的光刻蚀刻制造工艺，同时形成数种不同厚度的光阻图样，而可简化制造工艺步骤，完成薄膜晶体管的制作以及定义出基板的像素区，以达到减少掩模数目的目的。

藉此，本发明阵列基板的制作方法可避免传统五道掩模制作的基板所产生的对位偏差与寄生电容等问题，不仅可节省成本，且能提高生产效率。

本发明提供一种阵列基板的制作方法，其包含的步骤有：(a)提供一基板；(b)形成一图案化的第一金属层于该基板表面；(c)依序形成一第一绝缘层与一半导体层，覆盖于该基板上，并覆盖第一金属层，并利用光刻蚀刻制造工艺对该半导体层图案化，以形成多个晶体管开关区，同时，利用该光刻蚀刻制造工艺，蚀刻至每一该晶体管开关区的半导体层，以形成一通道区；(d)依序形成一透明导电层、与一第二金属层，覆盖于基板上；(e)形成一光阻于该第二金属层表面，并且一次曝光显影，使该光阻具有至少两种以上的厚度；以及(f)蚀刻未被该光阻遮蔽的该第二金属层、未被该光阻遮蔽的该透明导电层、与该光阻，以于每一该晶体管开关区形成一源极与一漏极；其中该等晶体管开关区包括该第二金属层，该源极与该漏极彼此不电性连接。

本发明还提供一种阵列基板的制作方法，其包含的步骤有：(a)提供一基板；(b)形成一图案化的第一金属层于该基板表面；(c)依序形成一第一绝缘层与一半导体层，覆盖于该基板上，并覆盖第一金属层，并利用光刻蚀刻制造工艺对该半导体层图案化，以形成多个晶体管开关区；(d)依序形成一透明导电层、与一第二金属层，覆盖于基板上；(e)形成一光阻于该第二金属层表面，并且一次曝光显影，使该光阻具有至少两种以上的厚度；以及(f)蚀刻未被该光阻遮蔽的该第二金属层、未被该光阻遮蔽的该透明导电层、与该光阻，以于每一该晶体管开关区形成一源极与一漏极，同时，利用该蚀刻以蚀刻至每一该晶体管开关区暴露出半导体层，以形成一通道区；其中该等晶体管开关区包括该第二金属层，该源极与该漏极彼此不电性连接。

为了保护基板表面形成的薄膜晶体管不受环境氧化或后续制造工艺影响，本发明液晶显示器用基板的制作方法可更包含一步骤(g)：形成一图案化的第二绝缘层于晶体管开关区表面与第一绝缘层表面。

本发明阵列基板的制作方法除了可于基板表面制作薄膜晶体管之外，还可视制造工艺需求于基板表面制作端子区、电容区、扫描线、数据线、以及像素区，以提供一完整的薄膜晶体管液晶显示器用基板。

因此，本发明制作方法的步骤(g)除了形成一用以保护薄膜晶体管的第二绝缘层，较佳还可选择性地于基板表面定义出端子区。于本发明一较佳具体实施例中，本发明步骤(g)可更包括：形成一第二绝缘层于晶体管开关区表面与第一绝缘层表面，并且再利用光刻蚀刻对第二绝缘层与第一绝缘层图案化，以暴露出部分第一金属层。其中，暴露的部分第一金属层可作为基板表面的端子区。

本发明步骤(b)所形成的图案化第一金属层可包括每一晶体管开关区用的一栅极、以及多条扫描线(scan line)。再者，本发明制作方法的步骤(c)除了可形成晶体管开关区，较佳还可选择性地于基板表面定义出多个电容区、以及多个导线区，其中电容区、导线区、与晶体管开关区三者形成的区域皆不重叠。在此本发明所述的导线区较佳可作为数据线(data line)区。

本发明步骤(f)蚀刻完成后所暴露出的透明导电层可位于晶体管开关区以外、或晶体管开关区的第二金属层以外，且其暴露区域可作为基板表面的像素区，故本发明可于第三道光刻蚀刻制造工艺中完成薄膜晶体管的制作，还可定义出基板表面的像素区。

此外，本发明制作薄膜晶体管的半导体层通道区的顺序无限制，较佳可于步骤(c)的蚀刻步骤形成、或于步骤(f)的蚀刻步骤形成，更佳可于步骤(c)的蚀刻步骤形成。其中，步骤(c)的光刻蚀刻可为本发明第二道光刻蚀刻制造工艺，步骤(f)的蚀刻步骤可为本发明第三道光刻蚀刻制造工艺，且形成半导体层通道区所适用的掩模可采用一半调(half-tone)掩模、复调(multi-tone)掩模、或灰阶(gray-tone)掩模进行曝光显影，其较佳为半调掩模。

本发明薄膜晶体管的半导体通道区蚀刻后所形成的厚度无限制，较佳可为至

范围内，且最佳可为

至

此外，本发明所使用的半调掩模对于紫外光的穿透率可约为25％至65％，较佳可约为40％至50％。

故，本发明可选择性地利用一半调掩模，于第二道光刻蚀刻制造工艺中定义出薄膜晶体管的半导体层通道区，使后续透明电极层、源极与漏极的制作可采用湿式蚀刻进行，以有效地改善半导体通道区蚀刻不均的问题，而避免基板缺陷，如颜色不均(mura)现象的产生。

于一较佳具体实施例中，本发明步骤(c)形成晶体管开关区时，是利用光刻蚀刻以蚀刻至每一晶体管开关区的半导体层，而于每一晶体管开关区内形成一通道区。于另一较佳具体实施例中，本发明步骤(f)蚀刻光阻、第二金属层、与透明导电层时，蚀刻至每一晶体管开关区的半导体层，以于每一晶体管开关区内形成一通道区。

再者，本发明制作方法所形成的薄膜晶体管的结构无限制，较佳为源极与漏极彼此不电性连接。一较佳具体实施例中，本发明所制作每一薄膜晶体管的源极与漏极可各自含有第二金属层。又一较佳具体实施例中，本发明所制作每一薄膜晶体管的源极含有第二金属层，且漏极是以透明导电层作为电极用。

于本发明制作方法中，任一步骤所采用的蚀刻可为干式蚀刻、或湿式蚀刻，其中步骤(f)的蚀刻较佳可采用一湿式蚀刻，以提高薄膜晶体管中半导体层的蚀刻选择比，而减少半导体层的通道区蚀刻不均的问题。

本发明步骤(c)所形成的晶体管开关区可包含第一金属层，以作为晶体管开关区的栅极用。且，本发明步骤(c)形成半导体层之后，可更形成一欧姆接触层于半导体层表面，使半导体层与薄膜晶体管的上层元件形成良好的欧姆接触，以提升薄膜晶体管的电性品质。其中，本发明欧姆接触层的材料不限，可为任一习用薄膜晶体管所适用的欧姆接触层材料，较佳可为N⁺非晶硅材料。

本发明形成半导体层、绝缘层、第一金属层、或第二金属层的步骤可为任一习用的制造工艺，较佳可利用物理气相沉积，例如离子化金属等离子体的物理气相沉积(IMP-PVD)；化学气相沉积，例如等离子体辅助化学气相沉积及热化学气相沉积；蒸镀，例如金属蒸镀；溅镀，例如长抛溅镀及准直溅镀；或电镀，例如湿式制造工艺的无电电镀、有电电镀。

此外，本发明阵列基板制作方法所适用的平面显示基板无限制，较佳可为一硅基板、一玻璃基板、或一塑胶基板，更佳可为一适用于主动矩阵驱动型的平面显示基板，例如但不限于：未掺杂的硅玻璃、磷掺杂玻璃、硼-磷掺杂玻璃、钠钙玻璃、硼硅酸盐玻璃、硼硅酸钠盐玻璃、碱金属的硼硅酸盐玻璃、硅酸铝盐玻璃、铝硼硅酸盐玻璃、碱土金属的铝硼硅酸盐玻璃、或其组合。

于本发明所制作的薄膜晶体管中，本发明第一绝缘层与第二绝缘层所适用的材料可为任一种可绝缘材料，较佳可为有机材质、无机材质、或其组合，更佳可为氮化硅(SiN_x)、氧化硅、氮化硅、氢氧化硅、或其组合。其中，本发明所提及的第二绝缘层可为一保护层、一平坦层、或其组合的多层结构。

另外，本发明半导体层材料无限制，较佳可为非晶硅材料、或多晶硅材料。

本发明透明电极层材料可为任一种透明且可导电材料，较佳可为氧化铟锡(ITO)、氧化铟锌(IZO)、或氧化铟锡锌(ITZO)。

本发明透明电极层选用的材料可搭配第二金属层材料，以避免两者材料化学电位差异过大，而防止化学反应产生。

于本发明所制作的薄膜晶体管中，本发明第一金属层所使用的材料无限制，较佳可为铝合金、铬合金、钼金属、或其合金，以作为薄膜晶体管的栅极用。本发明第二金属层所使用的材料无限制，较佳可为铝、钨、铬、铜、钛、氮化钛、钼金属、或其合金，以作为薄膜晶体管的源极与漏极用。其中，第一金属层与第二金属层可为单层或多层结构。

本发明可提供一种阵列基板的制作方法，主要是利用四道光刻蚀刻制造工艺制作具有薄膜晶体管的面板，以有效缩短制造工艺时间并降低生产成本。

【附图说明】

图1A为本发明一较佳实施例的液晶显示器用基板的俯视图。

图1B为本发明一较佳实施例的液晶显示器用基板的元件示意图。

图2(a)至图2(e)是本发明一较佳实施例的液晶显示器用基板的制作流程图，其中本图示的剖面范围为图1A所示I至I’剖面线。

图3(a)至图3(e)是本发明一较佳实施例的液晶显示器用基板的制作流程图，其中本图示的剖面范围为图1A所示I至I’剖面线。

图4(a)至图4(e)是本发明一较佳实施例的液晶显示器用基板的制作流程图，其中本图示的剖面范围为图1A所示I至I’剖面线。

【具体实施方式】

实施例一

请参阅图1A与图1B。图1A为本发明一较佳实施例的液晶显示器用基板的俯视图，经由本发明方法所制作出的液晶显示器用基板，除包括有像素区13、电容区14、端子区15之外，其他元件皆被一绝缘层所覆盖。为了方便各元件结构的说明，可由图1B的示意图表示，其他元件更包括扫描线区10、数据线区11、晶体管开关区12、以及共同导线(common line)区16等。其中，本例液晶显示器用基板的制作流程参照图2(a)至图2(e)所示。

于本例中，图2(a)至图2(e)制作流程图的剖面范围为图1A所示I至I’的剖面。

如图2(a)所示，首先提供一透明玻璃基板21，于基板21表面形成一第一金属层22，并且进行第一道光刻蚀刻制造工艺以完成栅极层图案。其中，第一金属层22被定义为晶体管开关区12用的一栅极、以及一扫描线10。且，第一金属层所使用的材料并无限制，较佳可为铝、钨、铬、铜、钛、氮化钛(TiNx)、钼金属、或其合金，且其结构不限于单层，还可为多层结构(图未示)。于本例中，第一金属层22为一钼金属的单层结构。

接着，如图2(b)所示，依序沉积一第一绝缘层23、一半导体层24、与一欧姆接触层25于第一金属层22与基板21的表面。并且进行第二道光刻蚀刻制造工艺，以于基板21表面定义出数据线区11、晶体管开关区12、与辅助电容区14(图2b未绘示)。

于本例第二道光刻蚀刻制造工艺中，使用一半调掩模进行曝光显影，可在形成晶体管开关区时，同时于每一晶体管开关区12定义出半导体层24的通道区。由于本例薄膜晶体管的通道区已先于第二道光刻蚀刻制造工艺中形成，故后续透明电极层、源极与漏极的制作可采用湿式蚀刻进行，以有效地改善传统五道掩模制造工艺中通道区蚀刻不均的问题。其中，本例第二道光刻蚀刻制造工艺配合一干式蚀刻。

此外，本例第二道光刻蚀刻制造工艺中，掩模的穿透率约为45％，并且薄膜晶体管的半导体通道区蚀刻后所形成的厚度约为

本例可通过半调掩模以决定第一绝缘层23蚀刻成形后的厚度，如此可用以调整辅助电容区14的电容值大小。

本例中每一晶体管开关区12皆以第一金属层22作为栅极用。其中，本例绝缘层23是为一氮化硅(SiNx)材料，半导体层24是为一非晶硅(α-Si，amorphous silicon)材料，且欧姆接触层25是为一N⁺非晶硅材料。此外，欧姆接触层25可使半导体层24与上层薄膜晶体管元件层的间形成良好的欧姆接触，以提升本发明薄膜晶体管的电性及效能。

如图2(c)所示，依序沉积一透明导电层26(如氧化铟锌、氧化铟锡、或氧化铟锡锌)，以及一第二金属层27(如铝金属材)于数据线区11、每一晶体管开关区12表面、与第一绝缘层22表面。随后，进行第三道光刻蚀刻制造工艺，以完成薄膜晶体管的制作，形成数据线11，并且定义出基板21的像素区13。

于本例第三道光刻蚀刻制造工艺中，先涂布一光阻29于第二金属层27表面，再利用一次曝光显影制造工艺，使该光阻29形成不同的厚度，其中所使用的掩模为半调(half tone)掩模。接着，进行湿式蚀刻，移除未被光阻29遮蔽的第二金属层27、透明导电层26、欧姆接触层25、以及部分的半导体层24。将蚀刻程度控制停止于半导体层24位置，以于每一晶体管开关区12内形成一通道区。

再对光阻29进行灰化法(O₂ ashing)，以移除像素区13表面的光阻29。随即，于像素区13表面的第二金属层27进行湿式蚀刻，以于基板的像素区13暴露出透明导电层26，即获得一如图2(d)的基板结构。

本例中每一晶体管开关区12的源极与漏极各包含有第二金属层27，且源极与漏极彼此不电性连接。

最后，如图2(e)所示，沉积一第二绝缘层28于晶体管开关区12表面与第一绝缘层23表面，以保护完成的薄膜晶体管，并且利用第四道光刻蚀刻制造工艺对第二绝缘层28与第一绝缘层23图案化，以暴露出部分第一金属层22。其中，本例第一金属层22所暴露的区域是作为基板表面的端子区15用。本实施例所制作完成的液晶显示器用基板的剖面结构即如图2(e)所示。

实施例二

本实施例薄膜晶体管液晶显示器用基板的制作方法是为四道光刻蚀刻制造工艺，除了半调掩模的使用略有不同之外，大致皆相似于实施例一所示的内容。

图3(a)至图3(e)为本实施例的液晶显示器用基板的制作流程图，且流程图的剖面范围为图1A所示I至I’的剖面。

如实施例一的步骤，请参见图3(a)，同样于一透明玻璃基板21表面形成一第一金属层22，并且进行第一道光刻蚀刻制造工艺以完成栅极层图案。

接着，如图3(b)所示，利用第二道光刻蚀刻制造工艺，于基板21表面定义出数据线区11、晶体管开关区12、与辅助电容区14(图3b未绘示)。本例的第二道光刻蚀刻制造工艺是使用一般掩模，数据线故于此步骤中并未定义出每一晶体管开关区12的通道区、或半导体层通道区。

于本例第三道光刻蚀刻制造工艺中，如图3(c)所示，先涂布一光阻层39于第二金属层27表面，再利用一次曝光显影，使光阻层39具有不同的厚度，本例所使用的掩模为一半调掩模。接着，进行湿式蚀刻，移除未被光阻39遮蔽的第二金属层27、透明导电层26、欧姆接触层25、以及部分的半导体层24。将蚀刻程度控制停止于半导体层24位置，以于每一晶体管开关区12内形成一通道区。

接着，对光阻39进行灰化法，以移除残余的光阻39。随即，于像素区13的表面，对第二金属层27进行湿式蚀刻，以于暴露出基板21的像素区13的透明导电层26，即获得一如图3(d)的基板结构。

本实施例第四道光刻蚀刻制造工艺同实施例一所述内容。利用第四道光刻蚀刻制造工艺对第二绝缘层28与第一绝缘层23图案化，以暴露出部分第一金属层22，作为基板表面的端子区15，本实施例完成后的基板剖面结构如图3(e)所示。

实施例三

本实施例所示薄膜晶体管液晶显示器用基板的制作方法，除了半调掩模的使用略有不同而使薄膜晶体管结构不同之外，其他步骤与实施例一所示的方法相同。

图4(a)至图4(e)为本实施例的液晶显示器用基板的制作流程图。其中，本实施例液晶显示器用基板的制作流程皆相同于实施例一所述内容，仅于第三道光刻蚀刻制造工艺后形成的光阻49图案有所不同，其余制造工艺条件请参照实施例一。

请参阅图4(c)所示，于本例第三道光刻蚀刻制造工艺中，先沉积一光阻49于第二金属层27表面，再利用一次曝光显影，同样为半调掩模，使光阻49具有数种不同的厚度。接着，依实施例一所述的步骤进行湿式蚀刻，以移除未被光阻49遮蔽的第二金属层27、透明导电层26、欧姆接触层25、以及部分的半导体层24。并将蚀刻程度控制停止于半导体层24位置，以于每一晶体管开关区12内形成一通道区。

同样以灰化法移除残余的光阻49。此外，于本例中，基板21上像素区13的第二金属层27同时被移除，以暴露出透明导电层26，使本例的基板结构如图4(d)所示。本例完成的薄膜晶体管，其漏极可利用此裸露出的透明导电层46作为电极用。

接着利用相同于实施例一所述的第四道光刻蚀刻制造工艺，完成绝缘层的图案化，并暴露出部分第一金属层22，作为基板表面的端子区15。本例制作完成的液晶显示器用基板为图4(e)所示的剖面结构。

综上所述，本发明液晶显示器用基板的制作方法可利用第一道掩模定义出所需的栅极及金属导线图案，再以第二道掩模曝出所需的晶体管开关区图案。随后，沉积透明电极和第二层金属，并且利用第三道掩模定义出漏极、源极、金属导线、与像素区(如上述实施例的半调掩模)。最后，沉积一层保护层，并利用第四道掩模曝出基板表面的端子区，即完成本发明液晶显示器用基板的制作。

因此，本发明液晶显示器用基板的四道掩模制造工艺不仅可减少制造工艺时间以提升生产效率，并且可避免传统五道掩模制作的基板所产生的对位偏差与寄生电容等问题。

上述实施例仅为了方便说明而举例而已，本发明所主张的权利范围自应以申请专利范围所述为准，而非仅限于上述实施例。

Claims

1.一种阵列基板的制作方法，包括以下步骤：

(a)提供一基板；

(b)形成一图案化的第一金属层于该基板表面；

(c)依序形成一第一绝缘层与一半导体层，覆盖于该基板上，并覆盖第一金属层，并利用光刻蚀刻制造工艺对该半导体层图案化，以形成多个晶体管开关区，同时，利用该光刻蚀刻制造工艺，蚀刻至每一该晶体管开关区的半导体层，以形成一通道区；

(d)依序形成一透明导电层与一第二金属层，覆盖于基板上；

(e)形成一光阻于该第二金属层表面，并且一次曝光显影，使该光阻具有至少两种以上的厚度；以及

(f)蚀刻未被该光阻遮蔽的该第二金属层、未被该光阻遮蔽的该透明导电层、与该光阻，以于每一该晶体管开关区形成一源极与一漏极，同时在步骤(c)中的通道区的所在位置处，利用该蚀刻以蚀刻至每一该晶体管开关区暴露出半导体层；

其中每一该晶体管开关区包括该第二金属层，该源极与该漏极彼此不电性连接。

2.根据权利要求1所述的方法，其特征在于，另包括步骤(g)：形成一图案化的第二绝缘层于每一该晶体管开关区表面与该第一绝缘层表面。

3.根据权利要求1所述的方法，其特征在于，步骤(f)包括暴露部分该透明导电层。

4.根据权利要求3所述的方法，其特征在于，该透明导电层所暴露的区域位于每一该晶体管开关区以外、或每一该晶体管开关区的该第二金属层以外。

5.根据权利要求3所述的方法，其特征在于，该部分透明导电层所暴露的区域为该基板的像素区。

6.根据权利要求1所述的方法，其特征在于，该光刻蚀刻制造工艺使用一半调掩模进行曝光显影。

7.根据权利要求1所述的方法，其特征在于，每一该晶体管开关区的该源极与该漏极各包含该第二金属层，且彼此不电性连接。

8.根据权利要求1所述的方法，其特征在于，每一该晶体管开关区的该漏极不包含该第二金属层。

9.根据权利要求1所述的方法，其特征在于，步骤(c)所形成的每一该晶体管开关区包含该第一金属层。

10.根据权利要求1所述的方法，其特征在于，步骤(c)包含：形成晶体管开关区时，同时形成多个电容区、以及多个导线区，其中电容区、导线区、与晶体管开关区三者区域不重叠。

11.根据权利要求10所述的方法，其特征在于，该导线区为数据线区。

12.根据权利要求1所述的方法，其特征在于，步骤(b)所形成的该图案化第一金属层包括每一该晶体管开关区用的一栅极、以及多条扫描线。

13.根据权利要求2所述的方法，其特征在于，步骤(g)包括：形成一第二绝缘层于每一该晶体管开关区表面与该第一绝缘层表面；以及利用光刻蚀刻制造工艺对该第二绝缘层与该第一绝缘层图案化，以暴露出部分该第一金属层。

14.根据权利要求13所述的方法，其特征在于，该暴露的部分第一金属层为该基板表面的端子区。

15.根据权利要求1所述的方法，其特征在于，步骤(f)的该蚀刻利用一湿式蚀刻。

16.根据权利要求1所述的方法，其特征在于，步骤(c)形成该半导体层之后，更包含形成一欧姆接触层于该半导体层表面。