CN208848908U - 一种阵列基板及显示面板 - Google Patents

一种阵列基板及显示面板 Download PDF

Info

Publication number
CN208848908U
CN208848908U CN201821501613.3U CN201821501613U CN208848908U CN 208848908 U CN208848908 U CN 208848908U CN 201821501613 U CN201821501613 U CN 201821501613U CN 208848908 U CN208848908 U CN 208848908U
Authority
CN
China
Prior art keywords
metal layer
grid
source electrode
overlapping
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201821501613.3U
Other languages
English (en)
Inventor
黄北洲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Original Assignee
HKC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd filed Critical HKC Co Ltd
Priority to CN201821501613.3U priority Critical patent/CN208848908U/zh
Priority to US16/319,476 priority patent/US11735639B2/en
Priority to PCT/CN2018/112864 priority patent/WO2020052019A1/zh
Application granted granted Critical
Publication of CN208848908U publication Critical patent/CN208848908U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L2029/42388—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor characterised by the shape of the insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

本实用新型公开了一种阵列基板及显示面板。阵列基板包括：基底；第一金属层，设置在基底上；绝缘层，设置在第一金属层上；半导体层，设置在绝缘层上；第二金属层，设置在半导体层上；所述第一金属层与第二金属层之间存在重叠区域；所述第一金属层与第二金属层重叠区域的面积小于第一金属层与第二金属层非重叠区域的面积。第一金属层与第二金属层重叠区域的面积小于第一金属层与第二金属层非重叠区域的面积，重叠区域面积减小，第一金属层与第二金属层之间产生的寄生电容减小，有利于显示面板的高分辨及开口率，提升显示面板的显示品质。

Description

一种阵列基板及显示面板
技术领域
本方案涉及显示技术领域，更具体的说，涉及一种阵列基板及显示面板。
背景技术
多媒体社会的急速进步，多半受惠于半导体元件或显示装置的飞跃性进步。就显示器而言，具有高画质、空间利用效率佳、低消耗功率、无辐射等优越特性的薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display，TFT-LCD)已逐渐成为市场的主流。
薄膜晶体管显示器主要由阵列基板(Thin Film Transistor Array，TFT Array)、彩色滤光基板(Color Filter)和液晶层(Liquid Crystal Layer)所构成，其中阵列基板是由多个阵列排列的薄膜晶体管(Thin Film Transistor，TFT)以及与每一个薄膜晶体管对应配置的像素电极(Pixel Electrode)所组成，而薄膜晶体管用来作为液晶显示单元的开关元件。
目前阵列基板主要采用的是底栅结构(Bottom Gate TFT)，薄膜晶体管(TFT)寄生电容相对较大，不利于显示面板的高分辨及开口率，影响显示面板的显示品质。
实用新型内容
有鉴于现有技术的上述缺陷，本实用新型所要解决的技术问题是提供一种寄生电容较小的阵列基板及显示面板。
为实现上述目的，本实用新型提供了一种阵列基板，所述阵列基板包括：
基底；
第一金属层，设置在基底上；
绝缘层，设置在第一金属层上；
半导体层，设置在绝缘层上；
第二金属层，设置在半导体层上；
所述第一金属层与第二金属层之间存在重叠区域；
所述第一金属层与第二金属层重叠区域的面积小于第一金属层与第二金属层非重叠区域的面积。
可选的，所述第一金属层包括栅极，设置在基底上，所述第二金属层包括源极、漏极，所述源极设置在半导体层的一侧上，所述漏极设置在半导体层的另一侧上；
所述栅极与源极之间存在重叠区域，栅极与漏极之间存在重叠区域；
所述源极与栅极重叠区域的面积小于源极与栅极非重叠区域的面积，所述漏极与栅极重叠区域面积小于漏极与栅极非重叠区域的面积。
本方案中，源极、漏极与栅极的重叠区域面积较大，薄膜晶体管(TFT)寄生电容相对较大，不利于显示面板的高分辨及开口率，影响显示面板的显示品质。栅极位于源极和漏极之下，源极与栅极重叠区域的面积小于源极与栅极非重叠区域的面积，漏极与栅极重叠区域面积小于漏极与栅极非重叠区域的面积，重叠区域面积减小，栅极与源极、漏极之间产生的寄生电容减小，有利于显示面板的高分辨及开口率，提升显示面板的显示品质。
可选的，所述源极与栅极重叠区域长度为L1，所述源极与栅极非重叠区域的长度为L2；所述漏极与栅极重叠区域长度为L3，所述漏极与栅极非重叠区域长度为L4；所述L1小于L2，所述L3小于L4。
本方案中，源极与栅极重叠区域长度小于源极与栅极非重叠区域的长度，漏极与栅极重叠区域长度小于漏极与栅极非重叠区域的长度。栅极与源极、漏极重叠区域面积减小，栅极与源极、漏极之间产生的寄生电容减小，有利于显示面板的高分辨及开口率，提升显示面板的显示品质。
可选的，所述L1和L3的数值范围为0.5μm至3μm。
本方案中，L1和L3的数值范围为0.5μm至3μm，该数值范围可以保证黄光对位精度，栅极与源极、漏极重叠区域长度既不会过长，寄生电容小，又不会过短，重叠区域长度充足，栅极与源极、漏极重叠区域之间的半导体层充，源极和漏极导通效果好。
可选的，所述L1是L2的四份之一至三分之二；所述L3是L4的四份之一至三分之二。
本方案中，L1是L2的四份之一至三分之二，L3是L4的四份之一至三分之二，栅极与源极、漏极重叠区域长度既不会过长，寄生电容小，又不会过短，重叠区域长度充足，栅极与源极、漏极重叠区域之间的半导体层充分，源极和漏极导通效果好。
可选的，所述栅极与源极重叠区域宽度为W1，所述源极的宽度为W2；所述栅极与漏极重叠区域宽度为W3，所述漏极宽度为W4；所述W1小于W2，所述W3小于W4。
本方案中，栅极与源极重叠区域宽度小于栅极与源极非重叠区域的宽度，栅极与漏极重叠区域宽度小于栅极与漏极非重叠区域的宽度，栅极与源极、漏极重叠区域面积减小，栅极与源极、漏极之间产生的寄生电容减小，有利于显示面板的高分辨及开口率，提升显示面板的显示品质。
可选的，所述栅极与源极重叠区域的厚度为D1，所述栅极与漏极重叠区域的厚度为D2，所述栅极与源极、漏极非重叠区域的厚度为D3；所述D1和D2小于D3。
本方案中，栅极与源极重叠区域的厚度和栅极与漏极重叠区域的厚度小于栅极与源极、漏极非重叠区域的厚度，栅极和源极、漏极重叠区域之间的距离增大，寄生电容可以进一步减少，有利于显示面板的高分辨及开口率，提升显示面板的显示品质。
可选的，所述源极上与栅极重叠区域的厚度为H1，所述源极上与栅极非重叠区域的厚度为H2；所述漏极上与栅极重叠区域的厚度为H3，所述漏极上与栅极非重叠区域的厚度为H4；所述H1大于H2，所述H3大于H4。
本方案中，源极上与栅极重叠区域的厚度小于与栅极非重叠区域的厚度，漏极上与栅极重叠区域的厚度小于与栅极非重叠区域的厚度，栅极和源极、漏极重叠区域之间的距离增大，寄生电容可以进一步减少，有利于显示面板的高分辨及开口率，提升显示面板的显示品质。
可选的，所述D1是D2的三分之一至三分之二，所述D3是D2的三分之一至三分之二。
本方案中，D1是D2的三分之一至三分之二，D3是D2的三分之一至三分之二，栅极上与源极、漏极重叠区域的厚度适当，既可以增加重叠区域之间距离，寄生电容可以进一步减少，有利于显示面板的高分辨及开口率，提升显示面板的显示品质；又能保证重叠区域不容易因为过薄而断裂或者损坏，保证半导体层正常导通。
可选的，所述W1是W2的三分之一至三分之二，所述W3是W4的三分之一至三分之二。
本方案中，H1是H2的三分之一至三分之二，H3是H4的三分之一至三分之二，源极上、漏极上与栅极重叠区域的厚度适当，既可以增加重叠区域之间距离，寄生电容可以进一步减少，有利于显示面板的高分辨及开口率，提升显示面板的显示品质；又能保证重叠区域不容易因为过薄而断裂或者损坏，保证半导体层正常导通。
本实用新型的另一目的在于提供一种显示面板，所述显示面板包括阵列基板，所述阵列基板包括：
基底；
第一金属层，设置在基底上；
绝缘层，设置在第一金属层上；
半导体层，设置在绝缘层上；
第二金属层，设置在半导体层上；
所述第一金属层与第二金属层之间存在重叠区域；
所述第一金属层与第二金属层重叠区域的面积小于第一金属层与第二金属层非重叠区域的面积。
显示面板的阵列基板主要采用的是底栅结构(Bottom Gate TFT)，这种结构的阵列基板，第一金属层与第二金属层的重叠区域面积较大，薄膜晶体管(TFT)寄生电容相对较大，不利于显示面板的高分辨及开口率，影响显示面板的显示品质。本申请中，第一金属层位于第二金属层之下，一金属层与第二金属层重叠区域的面积小于第一金属层与第二金属层非重叠区域的面积，重叠区域面积减小，第一金属层与第二金属层之间产生的寄生电容减小，有利于显示面板的高分辨及开口率，提升显示面板的显示品质。
本实用新型的又一目的在于提供一种阵列基板的制作方法，包括基底上形成第一金属层、绝缘层、半导体层、第二金属层、钝化层、ITO层的步骤；
其中，在形成第一金属层以及形成第二金属层的步骤中，使得在第一金属层与第二金属层重叠区域的面积小于第一金属层与第二金属层非重叠区域的面积。
本方法可以使得第一金属层与第二金属层重叠区域的面积小于第一金属层与第二金属层非重叠区域的面积，重叠区域面积减小，第一金属层与第二金属层之间产生的寄生电容减小，有利于显示面板的高分辨及开口率，提升显示面板的显示品质。
发明人研究发现，阵列基板主要采用的是底栅结构(Bottom Gate TFT)，这种结构的阵列基板，第一金属层与第二金属层的重叠区域面积较大，薄膜晶体管(TFT)寄生电容相对较大，不利于显示面板的高分辨及开口率，影响显示面板的显示品质。本申请中，第一金属层位于第二金属层之下，第一金属层与第二金属层重叠区域的面积小于第一金属层与第二金属层非重叠区域的面积，重叠区域面积减小，第一金属层与第二金属层之间产生的寄生电容减小，有利于显示面板的高分辨及开口率，提升显示面板的显示品质。
附图说明
所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1是本实用新型一种未公开的阵列基板剖面示意图；
图2是本实用新型另一种阵列基板剖面示意图；
图3是本实用新型一种阵列基板俯视示意图；
图4是本实用新型另一种阵列基板剖面示意图。
其中，10、阵列基板；11、基底；12、第一金属层；121、栅极；13、绝缘层；14、半导体层；15、第二金属层；151、源极；152、漏极。
具体实施方式
这里所公开的具体结构和功能细节仅仅是代表性的，并且是用于描述本实用新型的示例性实施例的目的。但是本实用新型可以通过许多替换形式来具体实现，并且不应当被解释成仅仅受限于这里所阐述的实施例。
在本实用新型的描述中，需要理解的是，术语“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本实用新型的描述中，除非另有说明，“多个”的含义是两个或两个以上。另外，术语“包括”及其任何变形，意图在于覆盖不排他的包含。
在本实用新型的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。
这里所使用的术语仅仅是为了描述具体实施例而不意图限制示例性实施例。除非上下文明确地另有所指，否则这里所使用的单数形式“一个”、“一项”还意图包括复数。还应当理解的是，这里所使用的术语“包括”和/或“包含”规定所陈述的特征、整数、步骤、操作、单元和/或组件的存在，而不排除存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。
下面结合附图和较佳的实施例对本实用新型作进一步说明。
如图1至图4所示，本实用新型实施例公布了一种阵列基板，所述阵列基板包括：
基底；
第一金属层，设置在基底上；
绝缘层，设置在第一金属层上；
半导体层，设置在绝缘层上；
第二金属层，设置在半导体层上；
所述第一金属层与第二金属层之间存在重叠区域；
所述第一金属层与第二金属层重叠区域的面积小于第一金属层与第二金属层非重叠区域的面积。
阵列基板主要采用的是底栅结构(Bottom Gate TFT)，这种结构的阵列基板，第一金属层与第二金属层的重叠区域面积较大，薄膜晶体管(TFT)寄生电容相对较大，不利于显示面板的高分辨及开口率，影响显示面板的显示品质。本申请中，第一金属层位于第二金属层之下，一金属层与第二金属层重叠区域的面积小于第一金属层与第二金属层非重叠区域的面积，重叠区域面积减小，第一金属层与第二金属层之间产生的寄生电容减小，有利于显示面板的高分辨及开口率，提升显示面板的显示品质。
本实施例可选的，所述第一金属层包括栅极，设置在基底上，所述第二金属层包括源极、漏极，所述源极设置在半导体层的一侧上，所述漏极设置在半导体层的另一侧上；
所述栅极与源极之间存在重叠区域，栅极与漏极之间存在重叠区域；
所述源极与栅极重叠区域的面积小于源极与栅极非重叠区域的面积，所述漏极与栅极重叠区域面积小于漏极与栅极非重叠区域的面积。
本方案中，源极、漏极与栅极的重叠区域面积较大，薄膜晶体管(TFT)寄生电容相对较大，不利于显示面板的高分辨及开口率，影响显示面板的显示品质。栅极位于源极和漏极之下，源极与栅极重叠区域的面积小于源极与栅极非重叠区域的面积，漏极与栅极重叠区域面积小于漏极与栅极非重叠区域的面积，重叠区域面积减小，栅极与源极、漏极之间产生的寄生电容减小，有利于显示面板的高分辨及开口率，提升显示面板的显示品质。
本实施例可选的，所述源极与栅极重叠区域长度为L1，所述源极与栅极非重叠区域的长度为L2；所述漏极与栅极重叠区域长度为L3，所述漏极与栅极非重叠区域长度为L4；所述L1小于L2，所述L3小于L4。
源极与栅极重叠区域长度小于源极与栅极非重叠区域的长度，漏极与栅极重叠区域长度小于漏极与栅极非重叠区域的长度。栅极与源极、漏极重叠区域面积减小，栅极与源极、漏极之间产生的寄生电容减小，有利于显示面板的高分辨及开口率，提升显示面板的显示品质。
本实施例可选的，所述L1和L3的数值范围为0.5μm至3μm。
L1和L3的数值范围为0.5μm至3μm，例如该数值范围，L1和L3的数值范围为0.5μm、1μm、2μm或3μm时，可以保证黄光对位精度，栅极与源极、漏极重叠区域长度既不会过长，寄生电容小，又不会过短，重叠区域长度充足，栅极与源极、漏极重叠区域之间的半导体层充，源极和漏极导通效果好。
本实施例可选的，所述L1是L2的四份之一至三分之二；所述L3是L4的四份之一至三分之二。
本方案中，L1是L2的四份之一至三分之二，L3是L4的四份之一至三分之二，例如为四份之一、三分之一、二分之一、三分之二时，栅极与源极、漏极重叠区域长度既不会过长，寄生电容小，又不会过短，重叠区域长度充足，栅极与源极、漏极重叠区域之间的半导体层充分，源极和漏极导通效果好。
本实施例可选的，所述栅极与源极重叠区域宽度为W1，所述源极的宽度为W2；所述栅极与漏极重叠区域宽度为W3，所述漏极宽度为W4；所述W1小于W2，所述W3小于W4。
本方案中，栅极与源极重叠区域宽度小于栅极与源极非重叠区域的宽度，栅极与漏极重叠区域宽度小于栅极与漏极非重叠区域的宽度，栅极与源极、漏极重叠区域面积减小，栅极与源极、漏极之间产生的寄生电容减小，有利于显示面板的高分辨及开口率，提升显示面板的显示品质。
本实施例可选的，所述栅极与源极重叠区域的厚度为D1，所述栅极与漏极重叠区域的厚度为D2，所述栅极与源极、漏极非重叠区域的厚度为D3；所述D1和D2小于D3。
栅极与源极重叠区域的厚度和栅极与漏极重叠区域的厚度小于栅极与源极、漏极非重叠区域的厚度，栅极和源极、漏极重叠区域之间的距离增大，寄生电容可以进一步减少，有利于显示面板的高分辨及开口率，提升显示面板的显示品质。
本实施例可选的，所述源极上与栅极重叠区域的厚度为H1，所述源极上与栅极非重叠区域的厚度为H2；所述漏极上与栅极重叠区域的厚度为H3，所述漏极上与栅极非重叠区域的厚度为H4；所述H1大于H2，所述H3大于H4。
源极上与栅极重叠区域的厚度小于与栅极非重叠区域的厚度，漏极上与栅极重叠区域的厚度小于与栅极非重叠区域的厚度，栅极和源极、漏极重叠区域之间的距离增大，寄生电容可以进一步减少，有利于显示面板的高分辨及开口率，提升显示面板的显示品质。
本实施例可选的，所述D1是D2的三分之一至三分之二，所述D3是D2的三分之一至三分之二。
D1是D2的三分之一至三分之二，例如为三分之一、二分之一、三分之二时；D3是D2的三分之一至三分之二，例如为三分之一、二分之一、三分之二时，栅极上与源极、漏极重叠区域的厚度适当，既可以增加重叠区域之间距离，寄生电容可以进一步减少，有利于显示面板的高分辨及开口率，提升显示面板的显示品质；又能保证重叠区域不容易因为过薄而断裂或者损坏，保证半导体层正常导通。
本实施例可选的，所述H1是H2的三分之一至三分之二，所述H3是H4的三分之一至三分之二。
本方案中，H1是H2的三分之一至三分之二，例如为三分之一、二分之一、三分之二时；H3是H4的三分之一至三分之二，例如为三分之一、二分之一、三分之二时，源极上、漏极上与栅极重叠区域的厚度适当，既可以增加重叠区域之间距离，寄生电容可以进一步减少，有利于显示面板的高分辨及开口率，提升显示面板的显示品质；又能保证重叠区域不容易因为过薄而断裂或者损坏，保证半导体层正常导通。
作为本实用新型的另一实施例，参考图1至图4所示，公开了一种显示面板，所述显示面板包括阵列基板，所述阵列基板包括：
基底；
第一金属层，设置在基底上；
绝缘层，设置在第一金属层上；
半导体层，设置在绝缘层上；
第二金属层，设置在半导体层上；
所述第一金属层与第二金属层之间存在重叠区域；
所述第一金属层与第二金属层重叠区域的面积小于第一金属层与第二金属层非重叠区域的面积。
显示面板的阵列基板主要采用的是底栅结构(Bottom Gate TFT)，这种结构的阵列基板，第一金属层与第二金属层的重叠区域面积较大，薄膜晶体管(TFT)寄生电容相对较大，不利于显示面板的高分辨及开口率，影响显示面板的显示品质。本申请中，第一金属层位于第二金属层之下，一金属层与第二金属层重叠区域的面积小于第一金属层与第二金属层非重叠区域的面积，重叠区域面积减小，第一金属层与第二金属层之间产生的寄生电容减小，有利于显示面板的高分辨及开口率，提升显示面板的显示品质。
作为本实用新型的另一实施例，公开了一种阵列基板的制作方法，包括基底上形成第一金属层、绝缘层、半导体层、第二金属层、钝化层、ITO层的步骤；
其中，在形成第一金属层以及形成第二金属层的步骤中，使得在第一金属层与第二金属层重叠区域的面积小于第一金属层与第二金属层非重叠区域的面积。
本方法可以使得第一金属层与第二金属层重叠区域的面积小于第一金属层与第二金属层非重叠区域的面积，重叠区域面积减小，第一金属层与第二金属层之间产生的寄生电容减小，有利于显示面板的高分辨及开口率，提升显示面板的显示品质。
本实用新型的面板可以是TN面板(全称为Twisted Nematic，即扭曲向列型面板)、IPS面板(In-PaneSwitcing，平面转换)、VA面板(Multi-domain Vertica Aignment，多象限垂直配向技术)，当然，也可以是其他类型的面板，适用即可。
以上内容是结合具体的优选实施方式对本实用新型所作的进一步详细说明，不能认定本实用新型的具体实施只局限于这些说明。对于本实用新型所属技术领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本实用新型的保护范围。

Claims (10)

1.一种阵列基板，其特征在于，所述阵列基板包括：
基底；
第一金属层，设置在基底上；
绝缘层，设置在第一金属层上；
半导体层，设置在绝缘层上；
第二金属层，设置在半导体层上；
所述第一金属层与第二金属层之间存在重叠区域；
所述第一金属层与第二金属层重叠区域的面积小于第一金属层与第二金属层非重叠区域的面积。
2.如权利要求1所述的一种阵列基板，其特征在于，所述第一金属层包括栅极，设置在基底上，所述第二金属层包括源极、漏极，所述源极设置在半导体层的一侧上，所述漏极设置在半导体层的另一侧上；
所述栅极与源极之间存在重叠区域，栅极与漏极之间存在重叠区域；
所述源极与栅极重叠区域的面积小于源极与栅极非重叠区域的面积，所述漏极与栅极重叠区域面积小于漏极与栅极非重叠区域的面积。
3.如权利要求2所述的一种阵列基板，其特征在于，所述源极与栅极重叠区域长度小于所述源极与栅极非重叠区域的长度；所述漏极与栅极重叠区域长度小于所述漏极与栅极非重叠区域长度。
4.如权利要求3所述的一种阵列基板，其特征在于，所述源极与栅极重叠区域长度为0.5μm至3μm；所述漏极与栅极重叠区域长度的数值范围为0.5μm至3μm。
5.如权利要求3所述的一种阵列基板，其特征在于，所述源极与栅极重叠区域长度是所述源极与栅极非重叠区域的长度的四份之一至三分之二；所述漏极与栅极重叠区域长度是所述漏极与栅极非重叠区域长度的四份之一至三分之二。
6.如权利要求2所述的一种阵列基板，其特征在于，所述栅极与源极重叠区域宽度小于所述源极的宽度；所述栅极与漏极重叠区域宽度小于所述漏极宽度。
7.如权利要求3所述的一种阵列基板，其特征在于，所述栅极与源极重叠区域的厚度和所述栅极与漏极重叠区域的厚度是所述栅极与源极、漏极非重叠区域厚度的三分之一至三分之二。
8.如权利要求3所述的一种阵列基板，其特征在于，所述源极上与栅极重叠区域的厚度大于所述源极上与栅极非重叠区域的厚度；所述漏极上与栅极重叠区域的厚度大于所述漏极上与栅极非重叠区域的厚度。
9.如权利要求8所述的一种阵列基板，其特征在于，所述源极上与栅极重叠区域的厚度是所述源极上与栅极非重叠区域的厚度的三分之一至三分之二，所述漏极上与栅极重叠区域的厚度是所述漏极上与栅极非重叠区域的厚度的三分之一至三分之二。
10.一种显示面板，其特征在于，所述显示面板包括如权利要求1至9任意一项所述的阵列基板。
CN201821501613.3U 2018-09-13 2018-09-13 一种阵列基板及显示面板 Active CN208848908U (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201821501613.3U CN208848908U (zh) 2018-09-13 2018-09-13 一种阵列基板及显示面板
US16/319,476 US11735639B2 (en) 2018-09-13 2018-10-31 Array substrate and display panel
PCT/CN2018/112864 WO2020052019A1 (zh) 2018-09-13 2018-10-31 一种阵列基板及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201821501613.3U CN208848908U (zh) 2018-09-13 2018-09-13 一种阵列基板及显示面板

Publications (1)

Publication Number Publication Date
CN208848908U true CN208848908U (zh) 2019-05-10

Family

ID=66372903

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201821501613.3U Active CN208848908U (zh) 2018-09-13 2018-09-13 一种阵列基板及显示面板

Country Status (3)

Country Link
US (1) US11735639B2 (zh)
CN (1) CN208848908U (zh)
WO (1) WO2020052019A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114442391A (zh) * 2022-02-17 2022-05-06 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板
CN114815415A (zh) * 2022-04-11 2022-07-29 Tcl华星光电技术有限公司 显示面板及显示装置
CN114974157A (zh) * 2022-04-07 2022-08-30 Tcl华星光电技术有限公司 显示面板及显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022053971A1 (en) 2020-09-09 2022-03-17 Ecole Polytechnique Federale De Lausanne (Epfl) Measurement device or biochip including an optical microcavity

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CN100549791C (zh) 2007-01-31 2009-10-14 友达光电股份有限公司 阵列基板的制作方法
CN103094353B (zh) * 2013-01-23 2016-06-29 深圳市华星光电技术有限公司 一种薄膜晶体管结构、液晶显示装置及一种制造方法
CN103943631A (zh) * 2013-12-26 2014-07-23 上海天马微电子有限公司 一种薄膜晶体管阵列基板及其制备方法、液晶显示器
CN104966696B (zh) * 2015-05-06 2017-11-28 深圳市华星光电技术有限公司 Tft基板的制作方法及其结构
CN105702683B (zh) * 2016-02-01 2019-12-13 重庆京东方光电科技有限公司 一种薄膜晶体管及其制备方法、阵列基板及显示装置
CN105589276A (zh) * 2016-03-14 2016-05-18 深圳市华星光电技术有限公司 阵列基板、液晶显示面板及液晶显示装置
CN107799570A (zh) * 2017-10-09 2018-03-13 深圳市华星光电半导体显示技术有限公司 顶栅自对准金属氧化物半导体tft及其制作方法
KR102553881B1 (ko) * 2018-06-01 2023-07-07 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 이를 포함하는 박막 트랜지스터 표시판 및 전자 장치
US20200166792A1 (en) * 2018-11-26 2020-05-28 HKC Corporation Limited Array substrate, manufacturing method of the array substrate, and display device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114442391A (zh) * 2022-02-17 2022-05-06 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板
WO2023155261A1 (zh) * 2022-02-17 2023-08-24 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板
CN114442391B (zh) * 2022-02-17 2024-02-06 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板
CN114974157A (zh) * 2022-04-07 2022-08-30 Tcl华星光电技术有限公司 显示面板及显示装置
CN114974157B (zh) * 2022-04-07 2024-03-08 Tcl华星光电技术有限公司 显示面板及显示装置
CN114815415A (zh) * 2022-04-11 2022-07-29 Tcl华星光电技术有限公司 显示面板及显示装置

Also Published As

Publication number Publication date
US20210336023A1 (en) 2021-10-28
WO2020052019A1 (zh) 2020-03-19
US11735639B2 (en) 2023-08-22

Similar Documents

Publication Publication Date Title
CN208848908U (zh) 一种阵列基板及显示面板
CN103018991B (zh) 一种阵列基板及其制造方法、显示装置
WO2016206449A1 (zh) 显示面板和显示装置
US10217773B2 (en) Array substrate and fabrication method thereof, display panel and fabrication method thereof
CN102890368A (zh) 液晶显示装置
US20150370105A1 (en) Liquid crystal display including light blocking member overlapping spacer
WO2017113996A1 (zh) 显示基板和显示装置
CN203930287U (zh) 一种阵列基板及显示装置
US20070182901A1 (en) Multi-domain liquid crystal display
CN102629606A (zh) 阵列基板及其制备方法和显示装置
US20140353690A1 (en) Array substrate and manufacturing method thereof, and display device
JP2017044915A (ja) 液晶表示装置
US20170336666A1 (en) Display device
US20130155353A1 (en) LCD Panel and Manufacturing Method Thereof
CN103412447A (zh) 一种液晶显示面板和显示装置
CN109239998A (zh) 一种显示面板和显示面板的制程
CN109239991A (zh) 一种显示面板的制程和显示面板
US20160282682A1 (en) Liquid crystal display device
US10180592B2 (en) Liquid crystal display
WO2020073385A1 (zh) 一种显示面板及显示装置
JP2014525053A (ja) 液晶パネル、ｔｆｔアレイ基板及びその製造方法
WO2023000971A1 (zh) 阵列基板及其制备方法、显示组件及显示装置
EP3680711A1 (en) Array substrate, liquid crystal display panel and display device
US8619226B2 (en) Pixel structure of fringe field switching mode LCD
KR20020088271A (ko) 횡전계방식 액정표시장치용 어레이기판과 그 제조방법

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant