CN102142424A - 具有能够防止热扩散的电熔丝的半导体集成电路 - Google Patents

具有能够防止热扩散的电熔丝的半导体集成电路 Download PDF

Info

Publication number
CN102142424A
CN102142424A CN2010102375460A CN201010237546A CN102142424A CN 102142424 A CN102142424 A CN 102142424A CN 2010102375460 A CN2010102375460 A CN 2010102375460A CN 201010237546 A CN201010237546 A CN 201010237546A CN 102142424 A CN102142424 A CN 102142424A
Authority
CN
China
Prior art keywords
interconnection structure
radiating pattern
time
integrated circuit
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102375460A
Other languages
English (en)
Other versions
CN102142424B (zh
Inventor
尹英熙
崔俊基
辛尚勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN102142424A publication Critical patent/CN102142424A/zh
Application granted granted Critical
Publication of CN102142424B publication Critical patent/CN102142424B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Fuses (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明提供一种半导体集成电路。半导体集成电路包括：一对互连结构；熔丝，所述熔丝与一对互连结构相连接；以及一个或更多个散热图案，所述一个或更多个散热图案与一对互连结构相连接，并位于熔丝周围。

Description

具有能够防止热扩散的电熔丝的半导体集成电路
相关申请的交叉引用
本申请要求于2010年1月29日向韩国知识产权局提交的申请号为10-2010-0008693的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明的各个实施例总体上涉及半导体集成电路(IC)，更具体而言，涉及半导体IC的电熔丝结构。
背景技术
半导体IC包括熔丝，用以修复错误单元、储存芯片标识(ID)以及提供各种模式信号。
这样的熔丝可以是激光熔断型或电熔断型。
在辐射激光束时，由激光束熔断的熔丝可能会影响相邻的熔丝线。因此，熔丝需要与熔丝线之间间隔预定的或更大的距离。这样可能会降低高集成半导体电路中的布图效率。
在电熔断型熔丝中，当在熔丝连线上施加编程电流时，熔丝连线因电迁移(EM)效应和焦耳加热(Joule Heating)而熔断。这种电熔断型熔丝还可以在封装级之后使用，被称为电熔丝。
图1是现有的电熔丝的断裂状态的示意立体图。参见图1，电熔丝F与上导电层M1和下导电层M2相连接，且借助流经上导电层M1和下导电层M2之间的编程电流而断裂。
当电熔丝F断裂时，电熔丝F的断裂部分的温度可以升高至几千度。当达到这样的高温时，会向外部辐射大量的高温热量10。
所辐射的高温热量传递至相邻的元件而使在与熔丝相邻的位置处形成的半导体器件的特性发生改变。
发明内容
本发明的一个方面提供一种半导体集成电路，包括：一对互连结构；熔丝，所述熔丝与一对互连结构相连接；以及一个或更多个散热图案，所述一个或更多个散热图案与一对互连结构相连接并位于熔丝周围。
本发明的另一个方面提供一种半导体集成电路，包括：第一下互连结构，所述第一下互连结构具有预定的面积；第二下互连结构，所述第二下互连结构位于与第一下互连结构大致相同的平面上，并与第一下互连结构间隔预定的距离；第一上互连结构，所述第一上互连结构被配置为与第一下互连结构相重叠；第二上互连结构，所述第二上互连结构位于与第一上互连结构大致相同的平面上，与第一上互连结构间隔预定的距离，并被配置为与第二下互连结构相重叠；熔丝，所述熔丝与第一下互连结构和第二上互连结构相连接；第一组散热路径，所述第一组散热路径与第一下互连结构和第一上互连结构相连接，并位于熔丝周围；以及第二组散热路径，所述第二组散热路径与第二下互连结构和第二上互连结构相连接，并位于熔丝周围。
附图说明
包含于此并构成说明书一部分的附图表示与发明一致的各个实施例，并连同说明书一起用于解释本发明的原理。
图1是现有的电熔丝的熔断的状态的示意立体图；
图2是根据发明的一个实施例的电熔丝结构的等效电路图；
图3是根据发明的一个实施例的电熔丝结构的平面图；
图4是沿图3的Ⅳ-Ⅳ’线截取的电熔丝结构的立体图；
图5是根据本发明一个实施例的电熔丝结构的平面图。
具体实施方式
参考以下结合附图而描述的实施例，本发明的优点和特点及其实现方法将变得明了。然而，本发明并不局限于以下所描述的示例性实施例，而是可以用各种不同的形式来实现。因此，提供示例性实施例是使本领域的技术人员能够全面地理解本发明的教导，并能够完整地告知本发明的范围，而示例性实施例只是由所附权利要求的范围来限定。在整个说明书中，相同的元件使用相同的附图标记。
图2为根据本发明的一个实施例的熔丝结构100。根据实施例的熔丝结构100包括与编程电压源Vp和驱动晶体管T相连接的电熔丝120。
多个散热路径130围绕电熔丝120。散热路径130的每一个也可以与编程电压源Vp和驱动晶体管T相连接。
驱动晶体管T与电熔丝120和接地端子Vss相连接，并由修复信号S驱动。
当修复信号S被激活时，驱动晶体管T导通并向电熔丝120施加大量的电流。于是电熔丝120借助由电流产生的热量而断裂。
然后，围绕电熔丝120的多个散热路径130缓解由电熔丝120断裂所产生的热量，并随后以降低的温度将余热向外部释放。
图3是电熔丝结构100的详图。
参见图3，电熔丝120可以与连接到驱动晶体管T的下互连结构110电连接，以及与连接到编程电压源Vp的上互连结构140电连接至。另外，图4表示沿图3的线Ⅳ-Ⅳ’截取的电熔丝结构的立体图。
根据实施例，结合图3和图4，下互连结构110可以划分为位于大致相同的平面上的第一下互连结构110a和第二下互连结构110b。第一下互连结构110a和第二下互连结构110b彼此间隔预定的距离。此外，第一下互连结构110a和第二下互连结构110b大致为矩形形状。第一下互连结构110a可以包括突出部分，第二下互连结构110b可以包括容纳突出部分的凹陷部分。
上互连结构140面对下互连结构110并分隔开预定的距离。在上互连结构140与下互连结构110之间可以插入绝缘层。上互连结构140可以划分为位于大致相同的平面的第一上互连结构140a和第二上互连结构140b。第一上互连结构140a和第二上互连结构140b可以分别与第一下互连结构110a和第二下互连结构110b相重叠。特别的是，第二上互连结构140b与第一下互连结构110a的突出部分相重叠。此外，第一上互连结构140a与第二上互连结构140b也分隔开预定的距离。
上互连结构和下互连结构之间的间距可以用作热量释放路径，并可以选择性地增加下互连结构的电流密度。以下将对此进行详细描述。
电熔丝120与第一下互连结构110a的突出部分和第二上互连结构140b电连接。举例来说，电熔丝120可以被形成为接触插塞状。
同时，在下互连结构110与上互连结构140之间且在电熔丝120周围设置多个散热路径130。
多个散热路径130可以划分为与第一下互连结构110a和第一上互连结构140a相连接的第一组散热路径130_1，以及与第二下互连结构110b和第二上互连结构140b相连接的第二组散热路径130_2。
第一组散热路径130_1包括与第一下互连结构110a和第一上互连结构140a电连接的多个散热图案。构成第一组散热路径130_1的多个散热图案可以划分为主散热图案130a和次散热图案130b。主散热图案130a使热量的移动距离增长以减少整体的散热量；次散热图案130b位于主散热图案130a周围。
主散热图案130a至少弯曲一次，以在有限的区域内将热量传递路径增长。此外，每个主散热图案130a的一端与电熔丝120相邻地设置。每个主散热图案130a的另一端面对第一下互连结构110a和第一上互连结构140a的边缘，并与电熔丝120间隔开。相应地，在电熔丝120断裂时所产生的高温热量经由尽可能长的路径来传递，随后以降低的温度向外部释放。可以提供一个或更多个主散热图案130a。根据实施例，第一组散热路径130_1可以包括一对对称的主散热图案130a。然而，主散热图案130a的结构并不局限于该实施例，主散热图案130a可以弯曲为各种形式。
多个次散热图案130b可以例如在主散热图案130a周围被设置为条状。次散热图案130b可以再次缓解由主散热图案130a散出的热量，并随后将热量向外部释放。次散热图案130b并不局限于条状，而是可以形成为各种其它形状。次散热图案130b可以引起由高温热量的碰撞或热量传递路径的伸长而导致的降温。
第二组散热路径130_2也可以包括与第二下互连结构110b和第二上互连结构140b电连接的多个散热图案。构成第二组散热路径130_2的多个散热图案可以划分为主散热图案130a以及次散热图案130b和130c。主散热图案130a使从电熔丝120产生的热量的移动距离增长，以减少整体的散热量；次散热图案130b和130c位于主散热图案130a周围。
第二组散热路径130_2的主散热图案130a可以起到与第一组散热路径1301中形成的主散热图案130a相同的作用，且可以是对称的。
第二组散热路径130_2的次散热图案130b和130c被配置为将由主散热图案130a散出的热量向外部释放，如同第一组散热路径130_1的次散热图案130b一样。第二下互连结构110b的凹陷部分中的次散热图案130c由于第二下互连结构110b的结构上的原因而比次散热图案130b短。
因为电流集中在电熔丝120上，故第一下互连结构110a和第二下互连结构110b可以被配置为具有比上互连结构140a和140b高的电阻值。由于这种结构，可以保证低的电流密度。在此实施例中，与第一下互连结构110a相比，在第二下互连结构110b处设置有更多数量的散热图案。这种配置实质上增加了与电熔丝120直接连接的第一下互连结构110a的电阻值。
当预定量的电流施加至以上述形式配置的半导体设备中的熔丝120上时，在电熔丝120的中心产生高温热量，从而使电熔丝120断裂。
电熔丝120断裂时产生的高温热量与位于电熔丝120周围的多个散热图案130a至130c相碰撞，其温度首次被降低。然后，当热量沿着散热图案130a至130c的路径流动时，温度再次被降低。因此，当热量向外部释放时，温度变得足够低而使得其对外部没有影响。相应地，可以减少由熔丝断裂而导致的对相邻单元的热负荷。
参见图5，第一组散热路径130_1和第二组散热路径130_2还可以包括环状散热图案135。环状散热图案135位于第一下互连结构110a、第一上互连结构140a、第二下互连结构110b和第二上互连结构140b的边缘。环状散热图案135也使由主散热图案130a和/或次散热图案130b和130c所释放的余热循环。于是，热量以降低的温度释放。
此时，根据第一下互连结构110a、第一上互连结构140a、第二下互连结构110b和第二上互连结构140b的尺寸，以及环状散热图案135的线宽，可以将第一组散热路径130_1和第二组散热路径130_2中的一些主散热图案130a和次散热图案130b去除。
环状散热图案135的加入可进一步降低由断裂的熔丝产生的热量的温度，可以防止相邻元件的特性变化。
根据本发明的实施例，各种散热图案被形成为与熔丝相似的接触结构。熔丝断裂时产生的热量的温度相应地借助与散热图案或其路径的碰撞而降低。当向外部释放热量时，温度很低而不会对外部造成影响。因此，减少了对相邻单元的热负荷。
此外，可以调整散热图案的密度以提高下互连结构处的电流密度。由此，可提高熔丝断裂效率。
虽然以上描述了某些实施例，但本领域的技术人员应明白的是，所描述的实施例仅是做为例子而已。相应地，本文描述的器件和方法并不应局限于所描述的实施例。确切的说，本文描述的设备应仅由所附权利要求并结合以上描述和附图来限制。

Claims (17)

1.一种半导体集成电路，包括：
一对互连结构；
熔丝，所述熔丝与所述一对互连结构相连接；以及
一个或更多个散热图案，所述一个或更多个散热图案与所述一对互连结构相连接，并位于所述熔丝周围。
2.如权利要求1所述的半导体集成电路，其中，所述一个或更多个散热图案包括：
主散热图案，所述主散热图案的一端与所述熔丝相邻地设置，且另一端面对所述一对互连结构中的一个的边缘。
3.如权利要求2所述的半导体集成电路，其中，所述主散热图案具有至少弯曲了一次的部分。
4.如权利要求2所述的半导体集成电路，其中，所述一个或更多个散热图案还包括位于所述主散热图案周围的至少一个次散热图案。
5.如权利要求4所述的半导体集成电路，其中，所述至少一个次散热图案为条状。
6.如权利要求1所述的半导体集成电路，其中，所述一个或更多个散热图案中的至少一个包括围绕所述一对互连结构的边缘的环状散热图案。
7.如权利要求1所述的半导体集成电路，其中，所述一对互连结构中的一个包括第一互连结构单元和第二互连结构单元，所述第一互连结构单元具有突出部分，所述第二互连结构单元与所述第一互连结构单元间隔预定距离并具有容纳所述突出部分的凹陷部分。
8.如权利要求6所述的半导体集成电路，其中，所述熔丝与所述第一互连结构单元的所述突出部分相接触。
9.如权利要求1所述的半导体集成电路，其中，所述一对互连结构中的一个与编程电压源相连接，而另一个与接地端子相连接。
10.一种半导体集成电路，包括：
第一下互连结构，所述第一下互连结构具有预定的面积；
第二下互连结构，所述第二下互连结构位于与所述第一下互连结构大致相同的平面上，并与所述第一下互连结构间隔预定的距离；
第一上互连结构，所述第一上互连结构被配置为与所述第一下互连结构相重叠；
第二上互连结构，所述第二上互连结构位于与所述第一上互连结构大致相同的平面上，与所述第一上互连结构间隔预定的距离，并被配置为与所述第二下互连结构相重叠；
熔丝，所述熔丝与所述第一下互连结构和所述第二上互连结构相连接；
第一组散热路径，所述第一组散热路径与所述第一下互连结构和所述第一上互连结构相连接，并位于所述熔丝周围；以及
第二组散热路径，所述第二组散热路径与所述第二下互连结构和所述第二上互连结构相连接，并位于所述熔丝周围。
11.如权利要求10所述的半导体集成电路，其中，所述第一组散热路径和所述第二组散热路径分别包括多个散热图案，且构成所述第一组散热路径的多个散热图案的数量小于构成所述第二组散热路径的多个散热图案的数量。
12.如权利要求10所述的半导体集成电路，其中，所述第一组散热路径和第二组散热路径中的至少一个包括：
主散热图案，所述主散热图案的一端与所述熔丝相邻地设置，而另一端与所述互连结构的边缘相邻地设置，且所述主散热图案具有至少一个弯曲部分；以及
至少一个次散热图案，所述至少一个次散热图案位于所述主散热图案周围。
13.如权利要求12所述的半导体集成电路，其中，所述次散热图案具有条状结构。
14.如权利要求10所述的半导体集成电路，其中，所述第一下互连结构具有向所述第二下互连结构突出的突出部分，且所述第二下互连结构具有容纳所述突出部分的凹陷部分。
15.如权利要求14所述的半导体集成电路，其中，所述熔丝与所述第一下互连结构的所述突出部分相接触。
16.如权利要求10所述的半导体集成电路，其中，所述第一组散热路径还包括围绕所述第一上互连结构和所述第一下互连结构的边缘的环状图案。
17.如权利要求10所述的半导体集成电路，其中，所述第二组散热路径还包括围绕所述第二上互连结构和所述第二下互连结构的边缘的环状图案。
CN201010237546.0A 2010-01-29 2010-07-27 具有能够防止热扩散的电熔丝的半导体集成电路 Expired - Fee Related CN102142424B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100008693A KR101113187B1 (ko) 2010-01-29 2010-01-29 열 확산을 방지할 수 있는 전기적 퓨즈를 구비하는 반도체 집적 회로
KR10-2010-0008693 2010-01-29

Publications (2)

Publication Number Publication Date
CN102142424A true CN102142424A (zh) 2011-08-03
CN102142424B CN102142424B (zh) 2015-03-18

Family

ID=44340877

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010237546.0A Expired - Fee Related CN102142424B (zh) 2010-01-29 2010-07-27 具有能够防止热扩散的电熔丝的半导体集成电路

Country Status (3)

Country Link
US (1) US8232619B2 (zh)
KR (1) KR101113187B1 (zh)
CN (1) CN102142424B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104576601A (zh) * 2013-10-10 2015-04-29 中芯国际集成电路制造(上海)有限公司 一种金属熔丝结构

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102573736B1 (ko) 2016-09-19 2023-09-04 에스케이하이닉스 주식회사 퓨즈 구조체 및 그것의 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577831A (zh) * 2003-06-26 2005-02-09 恩益禧电子股份有限公司 半导体器件
CN1581479A (zh) * 2003-08-07 2005-02-16 恩益禧电子股份有限公司 半导体器件
CN1716591A (zh) * 2004-06-29 2006-01-04 松下电器产业株式会社 半导体器件及其制造方法
US20080186788A1 (en) * 2007-02-02 2008-08-07 Infineon Technologies Ag Electrical fuse and associated methods

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121074A (en) 1998-11-05 2000-09-19 Siemens Aktiengesellschaft Fuse layout for improved fuse blow process window
KR100317533B1 (ko) 1999-11-10 2001-12-24 윤종용 반도체 집적회로 장치에서의 레이저 퓨즈박스의 구조 및그에 따른 제조 방법
JP2002270692A (ja) 2001-03-14 2002-09-20 Toshiba Corp 半導体装置
US6803301B2 (en) 2002-06-19 2004-10-12 Infineon Technologies Richmond, Lp Fuse configuration with modified capacitor border layout for a semiconductor storage device
KR100513304B1 (ko) * 2002-12-10 2005-09-07 삼성전자주식회사 반도체 기억장치의 퓨즈 박스및 그 제조방법
JP5537137B2 (ja) * 2009-12-10 2014-07-02 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP5581520B2 (ja) * 2010-04-08 2014-09-03 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR20110123504A (ko) * 2010-05-07 2011-11-15 주식회사 하이닉스반도체 크기 가변형 반도체 칩 및 이를 포함하는 웨이퍼 및 이를 이용한 반도체 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577831A (zh) * 2003-06-26 2005-02-09 恩益禧电子股份有限公司 半导体器件
CN1581479A (zh) * 2003-08-07 2005-02-16 恩益禧电子股份有限公司 半导体器件
CN1716591A (zh) * 2004-06-29 2006-01-04 松下电器产业株式会社 半导体器件及其制造方法
US20080186788A1 (en) * 2007-02-02 2008-08-07 Infineon Technologies Ag Electrical fuse and associated methods

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104576601A (zh) * 2013-10-10 2015-04-29 中芯国际集成电路制造(上海)有限公司 一种金属熔丝结构
CN104576601B (zh) * 2013-10-10 2018-04-13 中芯国际集成电路制造(上海)有限公司 一种金属熔丝结构

Also Published As

Publication number Publication date
KR101113187B1 (ko) 2012-02-15
US20110186961A1 (en) 2011-08-04
US8232619B2 (en) 2012-07-31
KR20110088945A (ko) 2011-08-04
CN102142424B (zh) 2015-03-18

Similar Documents

Publication Publication Date Title
US7880266B2 (en) Four-terminal antifuse structure having integrated heating elements for a programmable circuit
US7732892B2 (en) Fuse structures and integrated circuit devices
US7701035B2 (en) Laser fuse structures for high power applications
US10193129B2 (en) Parallel battery module
TWI260773B (en) Protection circuit located under fuse window
KR100871697B1 (ko) 열발산 구조를 포함하는 전기 퓨즈
CN102142424B (zh) 具有能够防止热扩散的电熔丝的半导体集成电路
US8291357B2 (en) On-chip identification circuit incorporating pairs of conductors, each having an essentially random chance of being shorted together as a result of process variations
JP2006511930A (ja) 電子式自動車制御装置用のプリント回路基板
US7176551B2 (en) Fuse structure for a semiconductor device
JP2016009840A (ja) 半導体装置、半導体装置のリペア方法、及び半導体装置の製造方法
JP2010016062A (ja) 半導体装置
CN109087906B (zh) 电连接装置
JP2008016707A (ja) 半導体装置及びその検査方法
JP2012513078A (ja) 半導体チップのパッケージおよびこの製造方法
KR101096235B1 (ko) 반도체 장치의 전기적 퓨즈
JP7149886B2 (ja) 半導体装置
TWI722640B (zh) 積體電路與靜電放電保護方法
CN104979356A (zh) 半导体结构及切断其中存储单元区块连接的方法
JPH11297837A (ja) 半導体装置
CN104752396B (zh) 电熔丝结构
US10770420B2 (en) Semiconductor device
KR20110114047A (ko) 반도체 장치
KR101119137B1 (ko) 고집적 반도체 장치를 위한 퓨즈 구조
KR101139485B1 (ko) 반도체소자의 퓨즈 및 그 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150318

Termination date: 20160727

CF01 Termination of patent right due to non-payment of annual fee