CN102110667A - 一种进行圆片级电互连与引出的装置及其加工方法 - Google Patents

一种进行圆片级电互连与引出的装置及其加工方法 Download PDF

Info

Publication number
CN102110667A
CN102110667A CN2010106030021A CN201010603002A CN102110667A CN 102110667 A CN102110667 A CN 102110667A CN 2010106030021 A CN2010106030021 A CN 2010106030021A CN 201010603002 A CN201010603002 A CN 201010603002A CN 102110667 A CN102110667 A CN 102110667A
Authority
CN
China
Prior art keywords
substrate
chip
microelectronic
wafer
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010106030021A
Other languages
English (en)
Other versions
CN102110667B (zh
Inventor
王珍
王磊
唐洁影
黄庆安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southeast University
Original Assignee
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southeast University filed Critical Southeast University
Priority to CN2010106030021A priority Critical patent/CN102110667B/zh
Publication of CN102110667A publication Critical patent/CN102110667A/zh
Application granted granted Critical
Publication of CN102110667B publication Critical patent/CN102110667B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种进行圆片级电互连与引出的装置及其加工方法，所述装置包括硅圆片和基板，在硅圆片上加工有一个以上带斜坡边缘的微电子芯片、隔离槽和连接梁，所述隔离槽为微电子芯片之间的镂空部位，硅圆片上的其他实体部位为外围框架，微电子芯片通过连接梁与外围框架相连接；硅圆片固定在基板上；微电子芯片上设置有芯片焊盘，基板上设置有基板焊盘，基板焊盘位于基板与隔离槽相对应的位置处，芯片焊盘和基板焊盘通过圆片级PI和铜互连工艺连接形成电互连和电引出。本发明提供的装置，加工简单，无须专门制作；本发明提供加工方法，简单易行，由于标准的圆片级PI与铜互连工艺已经相当成熟，实现容易，并能够达到高可靠性的要求。

Description

一种进行圆片级电互连与引出的装置及其加工方法
技术领域
本发明涉及微电子机械，尤其涉及一种通过微机系统(简称MEMS)加工技术制造的具有斜倒角的芯片装置，以及实现该芯片装置的高可靠性电互连和引出的加工方法。
背景技术
引线键合就是用非常细小的线把芯片上焊盘和引线框架(或者基板)连接起来的过程。引线键合是微电子封装中一种非常关键的工艺，引线键合质量的好坏直接关系到整个器件的性能和可靠性，引线键合技术也直接影响到封装的总厚度。
传统引线键合的缺点在于线弧高度比较高，一般在150～250um之间。线弧高度是引线键合的一个重要的指标，线弧高度和引线键合参数、引线性能、引线框架的设计都有关系。为了实现在更小的封装体积内提高封装密度，实现更多的功能，就需要控制引线键合的线弧高度。在自动引线键合技术中，半导体器件键合点脱落是最常见的失效模式。这种失效模式用常规筛选和测试很难剔除，只有在强烈振动下才可能暴露出来，因此对半导体器件的可靠性危害极大。此外，引线键合还会存在键合位置不当、键合丝损伤、键合丝长尾、键合丝颈部损伤、键合变形过大或过小、金属化表面有擦伤、键合引线与管芯夹角太小、残留的键丝头在管芯上或管壳内等影响器件可靠性的问题。
PI与铜互连技术的优点在于，其解决了标准CSP工艺中钝化层开口过大或过小以及金属焊盘过小的问题。一般用PI与铜互连技术来实现芯片表面的电互连，通常用于表面为平面的圆片上，并未应用到芯片与基板之间的互连。
发明内容
发明目的：为了克服现有技术中存在的不足，本发明提供一种具有斜倒角的芯片装置及其加工方法，该装置结构简单、实现方法容易，并能够达到高可靠性的要求，能够克服传统引线键合线弧高度过高、键合点易脱落及键合导致的芯片面积增大等缺陷。
技术方案：为实现上述目的，本发明采用的技术方案为：
一种进行圆片级电互连与引出的装置，包括硅圆片和基板，在硅圆片上加工有一个以上带斜坡边缘的微电子芯片、隔离槽和连接梁，所述隔离槽为微电子芯片之间的镂空部位，硅圆片上的微电子芯片、隔离槽和连接梁以外的其他实体部位为外围框架，微电子芯片通过连接梁与外围框架相连接；所述硅圆片固定在基板上；所述微电子芯片上设置有芯片焊盘，所述基板上设置有基板焊盘，所述基板焊盘位于基板与隔离槽相对应的位置处，所述芯片焊盘和基板焊盘通过圆片级PI和铜互连工艺连接形成电互连和电引出。所述连接梁主要用于固定和连接微电子芯片与外围框架。
每一个微电子芯片优选通过四个连接梁与外围框架相连接。
上述进行圆片级电互连与引出的装置的一种加工方法，具体包括如下步骤：
(a1)在衬底硅圆片上制作一个以上微电子芯片，利用标准光刻和硅的各向异性腐蚀的方法刻蚀出微电子芯片的斜坡面、隔离槽和连接梁，硅圆片上的微电子芯片、隔离槽和连接梁以外的其他实体部位为外围框架；在微电子芯片上制作芯片焊盘；
(a2)制作基板以及基板焊盘，使基板焊盘位于基板上与隔离槽相对应的位置处；
(a3)将硅圆片与基板进行键合；
(a4)通过圆片级PI与铜互连工艺，在芯片焊盘和基板焊盘之间形成电互连和电引出，具体包括如下步骤：
(a41)在微电子芯片表面涂覆一层PI层后，图形化PI层；
(a42)在PI外侧溅射两层UMB(Ti/Cu)后，图形化UBM；
(a43)在UBM外侧镀铜层，实现微电子芯片与基板的电互连；
(a5)对电互连结构的区域进行划片，形成具有带斜坡边缘的微电子芯片装置。
上述加工方法中，使用的基板优选为玻璃基板或者硅基板。
上述进行圆片级电互连与引出的装置的另一种加工方法，具体包括如下步骤：
(b1)在衬底硅圆片上制作一个以上微电子芯片，利用标准光刻和硅的各向异性腐蚀的方法刻蚀出微电子芯片的斜坡面、隔离槽和连接梁，硅圆片上的微电子芯片、隔离槽和连接梁以外的其他实体部位为外围框架；在微电子芯片上制作芯片焊盘；
(b2)制作基板以及基板焊盘，使基板焊盘位于基板上与隔离槽相对应的位置处；
(b3)将硅圆片粘到基板上；
(b4)通过圆片级PI与铜互连工艺，在芯片焊盘和基板焊盘之间形成电互连和电引出，具体包括如下步骤：
(b41)在微电子芯片表面涂覆一层PI层后，图形化PI层；
(b42)在PI外侧溅射两层UMB(Ti/Cu)后，图形化UBM；
(b43)在UBM外侧镀铜层，实现微电子芯片与基板的电互连；
(b5)对电互连结构的区域进行划片，形成具有带斜坡边缘的微电子芯片装置。
上述加工方法中，使用的基板优选为陶瓷基板或者PCB板。
有益效果：本发明提供的一种具有斜倒角的芯片装置，在加工微电子器件结构的同时可以一起加工，无须专门制作；与传统微电子器件的制作过程类似，仅需增加形成斜坡形状的微电子芯片边缘以及位于微电子芯片与外围框架之间的连接梁的步骤；本发明提供的实现高可靠性电互连和引出的方法，简单易行，铜互连线一端连接在芯片上，另一端连接在要安装芯片的基板上；由于标准的圆片级PI与铜互连工艺已经相当成熟，所以实现起来非常容易，并能够达到高可靠性的要求。
附图说明
图1为本发明装置的俯视结构示意图；
图2为本发明装置的正视方向的剖面结构示意图；
图3为本发明方法的工艺流程图。
具体实施方式
下面结合附图对本发明作更进一步的说明。
如图1、图2所示为一种进行圆片级电互连与引出的装置，包括硅圆片1和基板4，在硅圆片1上加工有一个以上带斜坡边缘的微电子芯片2、隔离槽和连接梁，所述隔离槽为微电子芯片2之间的镂空部位，硅圆片1上的微电子芯片2、隔离槽和连接梁以外的其他实体部位为外围框架8，微电子芯片2通过连接梁与外围框架8相连接；所述硅圆片1固定在基板4上；所述微电子芯片2上设置有芯片焊盘52，所述基板4上设置有基板焊盘51，所述基板焊盘51位于基板4与隔离槽相对应的位置处，所述芯片焊盘52和基板焊盘51通过圆片级PI和铜互连工艺连接形成电互连和电引出。所述连接梁主要用于固定和连接微电子芯片2与外围框架8，每一个微电子芯片通过四个连接梁(连接梁31、连接梁32、连接梁33和连接梁34)与外围框架8相连接。
图3所示为上述装置的加工方法的工艺流程图，包括如下步骤：
①准备衬底硅圆片1，在该衬底硅圆片1上制作微电子芯片2及芯片焊盘52；
②利用标准光刻和硅的各向异性腐蚀的方法刻蚀出微电子芯片2的斜坡面、隔离槽和连接梁(连接梁31、连接梁32、连接梁33和连接梁34)，硅圆片1上的微电子芯片2、隔离槽和连接梁以外的其他实体部位为外围框架8；在微电子芯片上制作芯片焊盘52；
③设计基板4以及基板焊盘51，使基板焊盘51位于基板4上与隔离槽相对应的位置处；
④将硅圆片1与基板4进行键合，或者将硅圆片1粘到基板4上；
⑤在微电子芯片2表面涂覆一层PI层6；
⑥图形化PI层6；
⑦溅射两层UBM(Ti/Cu)；
⑧图形化UBM；
⑨镀Cu层7，实现微电子芯片2与基板4的电互连；
⑩对包含上述电互连结构的区域进行划片，形成具有带斜坡边缘的微电子芯片装置。
以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (6)

1.一种进行圆片级电互连与引出的装置，其特征在于：所述装置包括硅圆片(1)和基板(4)，在硅圆片(1)上加工有一个以上带斜坡边缘的微电子芯片(2)、隔离槽和连接梁，所述隔离槽为微电子芯片(2)之间的镂空部位，硅圆片(1)上的微电子芯片(2)、隔离槽和连接梁以外的其他实体部位为外围框架(8)，微电子芯片(2)通过连接梁与外围框架(8)相连接；所述硅圆片(1)固定在基板(4)上；所述微电子芯片(2)上设置有芯片焊盘(52)，所述基板(4)上设置有基板焊盘(51)，所述基板焊盘(51)位于基板(4)与隔离槽相对应的位置处，所述芯片焊盘(52)和基板焊盘(51)通过圆片级PI和铜互连工艺连接形成电互连和电引出。
2.根据权利要求1所述的进行圆片级电互连与引出的装置，其特征在于：每一个微电子芯片(2)通过四个连接梁与外围框架(8)相连接。
3.根据权利要求1所述的进行圆片级电互连与引出的装置的加工方法，其特征在于：所述加工方法包括如下步骤：
(a1)在衬底硅圆片(1)上制作一个以上微电子芯片(2)，利用标准光刻和硅的各向异性腐蚀的方法刻蚀出微电子芯片(2)的斜坡面、隔离槽和连接梁，硅圆片(1)上的微电子芯片(2)、隔离槽和连接梁以外的其他实体部位为外围框架(8)；在微电子芯片(2)上制作芯片焊盘(52)；
(a2)制作基板(4)以及基板焊盘(51)，使基板焊盘(51)位于基板(4)上与隔离槽相对应的位置处；
(a3)将硅圆片(1)与基板(4)进行键合；
(a4)通过圆片级PI与铜互连工艺，在芯片焊盘(52)和基板焊盘(51)之间形成电互连和电引出，具体包括如下步骤：
(a41)在微电子芯片(2)表面涂覆一层PI层(6)后，图形化PI层(6)；
(a42)在PI外侧溅射两层UMB后，图形化UBM；
(a43)在UBM外侧镀铜层(7)，实现微电子芯片(2)与基板(4)的电互连；
(a5)对电互连结构的区域进行划片，形成具有带斜坡边缘的微电子芯片装置。
4.根据权利要求3所述的进行圆片级电互连与引出的装置的加工方法，其特征在于：所述基板(4)为玻璃基板或者硅基板。
5.根据权利要求1所述的进行圆片级电互连与引出的装置的加工方法，其特征在于：所述加工方法包括如下步骤：
(b1)在衬底硅圆片(1)上制作一个以上微电子芯片(2)，利用标准光刻和硅的各向异性腐蚀的方法刻蚀出微电子芯片(2)的斜坡面、隔离槽和连接梁，硅圆片(1)上的微电子芯片(2)、隔离槽和连接梁以外的其他实体部位为外围框架(8)；在微电子芯片(2)上制作芯片焊盘(52)；
(b2)制作基板(4)以及基板焊盘(51)，使基板焊盘(51)位于基板(4)上与隔离槽相对应的位置处；
(b3)将硅圆片(1)粘到基板(4)上；
(b4)通过圆片级PI与铜互连工艺，在芯片焊盘(52)和基板焊盘(51)之间形成电互连和电引出，具体包括如下步骤：
(b41)在微电子芯片(2)表面涂覆一层PI层(6)后，图形化PI层(6)；
(b42)在PI外侧溅射两层UMB后，图形化UBM；
(b43)在UBM外侧镀铜层(7)，实现微电子芯片(2)与基板(4)的电互连；
(b5)对电互连结构的区域进行划片，形成具有带斜坡边缘的微电子芯片装置。
6.根据权利要求5所述的具有斜倒角的芯片装置的加工方法，其特征在于：所述基板(4)为陶瓷基板或者PCB板。
CN2010106030021A 2010-12-23 2010-12-23 一种进行圆片级电互连与引出的装置及其加工方法 Expired - Fee Related CN102110667B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010106030021A CN102110667B (zh) 2010-12-23 2010-12-23 一种进行圆片级电互连与引出的装置及其加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010106030021A CN102110667B (zh) 2010-12-23 2010-12-23 一种进行圆片级电互连与引出的装置及其加工方法

Publications (2)

Publication Number Publication Date
CN102110667A true CN102110667A (zh) 2011-06-29
CN102110667B CN102110667B (zh) 2012-05-23

Family

ID=44174781

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010106030021A Expired - Fee Related CN102110667B (zh) 2010-12-23 2010-12-23 一种进行圆片级电互连与引出的装置及其加工方法

Country Status (1)

Country Link
CN (1) CN102110667B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109461715A (zh) * 2018-09-29 2019-03-12 南京中感微电子有限公司 一种多管芯封装体

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6660624B2 (en) * 2002-02-14 2003-12-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method for reducing fluorine induced defects on a bonding pad surface
JP2004146557A (ja) * 2002-10-24 2004-05-20 Toshiba Corp 半導体素子、半導体装置及びそれらの製造方法
CN1913149A (zh) * 2005-05-11 2007-02-14 英飞凌科技股份公司 包括叠层芯片的半导体器件生产方法及对应的半导体器件
CN101241864A (zh) * 2007-02-09 2008-08-13 矽品精密工业股份有限公司 感测式半导体封装件及其制法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6660624B2 (en) * 2002-02-14 2003-12-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method for reducing fluorine induced defects on a bonding pad surface
JP2004146557A (ja) * 2002-10-24 2004-05-20 Toshiba Corp 半導体素子、半導体装置及びそれらの製造方法
CN1913149A (zh) * 2005-05-11 2007-02-14 英飞凌科技股份公司 包括叠层芯片的半导体器件生产方法及对应的半导体器件
CN101241864A (zh) * 2007-02-09 2008-08-13 矽品精密工业股份有限公司 感测式半导体封装件及其制法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109461715A (zh) * 2018-09-29 2019-03-12 南京中感微电子有限公司 一种多管芯封装体

Also Published As

Publication number Publication date
CN102110667B (zh) 2012-05-23

Similar Documents

Publication Publication Date Title
JP6395600B2 (ja) 撮像装置の製造方法および半導体装置の製造方法
TWI485814B (zh) 半導體裝置及其製造方法
KR100455404B1 (ko) 반도체장치 및 그 제조방법
TWI517274B (zh) 晶圓級半導體封裝件之製法及其晶圓級封裝基板之製法
CN106206625B (zh) 一种芯片尺寸等级的感测芯片封装体及其制造方法
TW201436138A (zh) 封裝結構及成形封裝結構之方法
JP6147250B2 (ja) 撮像装置の製造方法および半導体装置の製造方法
JP2010034403A (ja) 配線基板及び電子部品装置
JPWO2013179766A1 (ja) 撮像装置、半導体装置および撮像ユニット
JPWO2013179764A1 (ja) 撮像装置の製造方法および半導体装置の製造方法
CN106373971A (zh) 晶片尺寸等级的感测晶片封装体及其制造方法
JP2013004865A5 (zh)
TWI578471B (zh) 半導體元件及其製造方法
TWI502691B (zh) 導電結構及其形成方法
JP3904496B2 (ja) 半導体装置の製造方法
TWI419284B (zh) 晶片之凸塊結構及凸塊結構之製造方法
CN102110667B (zh) 一种进行圆片级电互连与引出的装置及其加工方法
JP2006229112A (ja) 半導体装置およびその製造方法
CN211088241U (zh) 提高底部金属与焊垫辨识度的半导体结构
CN104362105A (zh) 一种铜柱凸点结构的封装工艺
CN103165543B (zh) 半导体元件及其制造方法与封装构造
CN117038579A (zh) 一种高可靠性芯片封装方法及封装结构
JP2010199625A (ja) 半導体装置及びその製造方法
JP2009158908A (ja) 半導体装置及びその製造方法
JPS5815251A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120523

Termination date: 20171223