CN102075201A - 包括电感电容槽路滤波器的接收器及其方法 - Google Patents
包括电感电容槽路滤波器的接收器及其方法 Download PDFInfo
- Publication number
- CN102075201A CN102075201A CN2010105173278A CN201010517327A CN102075201A CN 102075201 A CN102075201 A CN 102075201A CN 2010105173278 A CN2010105173278 A CN 2010105173278A CN 201010517327 A CN201010517327 A CN 201010517327A CN 102075201 A CN102075201 A CN 102075201A
- Authority
- CN
- China
- Prior art keywords
- frequency
- signal
- output
- calibration
- receiver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
- H03F3/45188—Non-folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/12—Frequency selective two-port networks using amplifiers with feedback
- H03H11/1291—Current or voltage controlled filters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45704—Indexing scheme relating to differential amplifiers the LC comprising one or more parallel resonance circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/12—Frequency selective two-port networks using amplifiers with feedback
- H03H11/1213—Frequency selective two-port networks using amplifiers with feedback using transistor amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Circuits Of Receivers In General (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Amplifiers (AREA)
Abstract
提供一种接收器。该接收器包括:差分放大器,放大输入到输入端的差分输入信号,并且通过输出端输出差分输出信号;以及振荡器,其连接到所述差分放大器的输出端。所述差分放大器和所述振荡器响应于使能信号而交替地操作。
Description
技术领域
本发明构思的实施例涉及接收器,更具体地,涉及包括对PVT变化不敏感的LC槽路滤波器的RF接收器。
背景技术
在射频(RF)接收器中,滤波器可能对过程(P)、电压(V)、或温度(T)的变化敏感,并且可能发生来自所需频率属性或特性的非期望的变化。因此,需要一种对过程、电压或温度的变化不太敏感的接收器。
发明内容
本发明一般概念提供包括对过程、电压或温度的变化不敏感的LC(电感电容)槽路(tank)滤波器的接收器及其操作方法。
本发明一般概念的示例性实施例关注于一种接收器,包括:差分放大器,放大从输入端输入的差分输入信号,并且通过输出端输出差分输出信号;以及振荡器,其连接到所述差分放大器的输出端。所述差分放大器和所述振荡器响应于使能信号而交替地操作。
根据实施例,所述接收器进一步包括:码生成器,用于将从所述输出端之一输出的信号的第一频率与从锁相环输出的信号的第二频率彼此相比较,并且调节校准码;以及LC槽路滤波器,其连接到所述输入端,并且响应于所述校准码调节所述差分输入信号的每个频率。
根据实施例,所述码生成器将通过将第一频率除以M得到的第一分频与通过将第二频率除以(N*L)得到的第二分频相比较,并且调节所述校准码。
当所述差在第三频率的K周期内时,所述码生成器输出校准终止信号,并且所述振荡器响应于根据所述校准终止信号变成非激活的使能信号而被禁用。
所述接收器进一步包括:第一下混频器,其响应于校准终止信号而使能,并且输出与差分输出信号的每个频率和同相差分信号的每个频率之间的差对应的第一中间频率信号;以及第二下混频器,其响应于校准终止信号而使能,并且输出与差分输出信号的每个频率和正交相位差分信号的每个频率之间的差对应的第二中间频率信号。
根据实施例,所述接收器进一步包括:LC槽路滤波器,其连接到输出端,并且响应于校准码调节差分输出信号的每个频率;以及码生成器,将从输出端之一输出且由所述LC槽路滤波器调节的第一频率与从PLL输出的信号的第二频率相比较。所述振荡器使用负电导来生成振荡信号。
本发明一般概念的示例性实施例关注于一种包括LC槽路滤波器的接收器的操作方法,包括:使用从振荡器输出并且由所述LC槽路滤波器确定的第一频率和从锁相环输出的第二频率来生成校准码;以及根据所述校准码调节所述LC槽路滤波器的电容。
附图说明
通过下面结合附图对实施例的描述,本发明构思的这些和/或其它方面将变得显而易见且更容易理解,其中:
图1示出根据本发明示例性实施例的接收器的框图;
图2示出图1中图示的RF放大器的电路图;
图3示出图1中图示的LC槽路的电路图;
图4示出用于控制图1中图示的接收器的操作的控制信号的波形图;
图5示出图1中图示的码生成器的电路图;以及
图6是示出图1中图示的接收器的操作的流程图。
具体实施方式
现在将详细参照本发明一般概念的实施例,其范例在附图中示出。
图1示出根据本发明示例性实施例的接收器的框图。参考图1,接收器10包括低噪声滤波器(LNA)12、第一LC滤波器14、RF放大器16、第二LC滤波器18和码生成器32。图1的接收器10可以是全球定位系统(GPS)接收器的RF前端的一部分。
根据实施例,接收器10可以包括第一LC滤波器14和第二LC滤波器18中的至少一个。第一LC滤波器14和第二LC滤波器18可以分别称作LC调谐滤波器或LC槽路滤波器。
LNA 12放大通过天线(未示出)和预选滤波器输入的信号,并且输出经放大的信号RF inp和RF inn。预选滤波器可以实现为带通滤波器。
第一LC滤波器14的总电容可以根据从码生成器32输出的校准码Cal_code来调节或校准。这里,校准码Cal_code可以包括多个位。例如,第一LC滤波器14的截止频率可以根据校准码Cal_code来调节。
当第一LC滤波器14或第二LC滤波器18被实现为象图3一样时,第一滤波器14的电容和第二LC滤波器18的电容可以根据从码生成器32输出的校准码Cal_code来调节。
作为范例,第一LC滤波器14或第二LC滤波器18可以包括电感器L、与电感器L并联的多个电容器C0、2C0、4C0和8C0以及多个开关。多个开关中的每一个可以根据组成4位校准码Cal_code的每一位的电平来接通/断开。可以使用第一LC滤波器14作为LNA 12的输出负载。借助校准码Cal_code,不论过程、电压和温度中的至少一个如何改变(或变化),第一LC滤波器14或第二LC滤波器18都可以操作。
图2示出图1中图示的RF放大器的电路图。参考图1和图2,RF放大器16可以响应于从锁定检测器30输出的锁定信号PLL_LOCK开始校准操作,并且响应于从码生成器32输出的校准终止信号Cal_END执行正常放大操作。即,在校准操作期间第一LC滤波器14或第二LC滤波器18的LC校准是借助从码生成器32输出的校准码Cal_code来执行。根据实施例,第一LC滤波器14或第二LC滤波器18的电容和电感中的至少一个可以通过校准码Cal_code来调节。
可以执行校准操作或正常放大操作的RF放大器16包括差分放大器40、振荡器70和使能信号生成器90。差分放大器40可以包括电感器42、电容器堆(bank)44、多个晶体管50、52、54和56、第一开关58以及第一电流源60。这里,将第一开关58实现为NMOS晶体管,然而其不限于此。
可以将电容器堆44实现为可变电容器。根据实施例,电容器堆44的总电容可以响应于至少一个控制信号来调节。多个晶体管50和52的每个栅极接地。
在完成对每个LC槽路滤波器14和18的LC校准之后的正常放大操作期间,即,当图4中图示的补码(complementary)使能信号Cal_ENB为高电平时,差分放大器40可以放大输出到输入端54和56的差分输入信号RFinp和RF inn之间的差,并且通过输出端46和48输出差分输出信号RF outp和RF outn。
在校准操作期间操作的振荡器70包括多个交叉耦接的晶体管72和74、第二开关78以及第二电流源80。这里,图示将第二开关78实现为NMOS晶体管,然而其不限于此。
在校准操作期间,即,当图4中图示的使能信号Cal_EN为高电平时,与差分放大器40的输出端46和48连接的振荡器70将振荡信号输出到输出端46和48。振荡信号可以用于确定每个LC槽路滤波器14和18的电容器堆的电容。
根据实施例,振荡器70可以使用具有负电导的多个交叉耦接的晶体管72和74来生成振荡信号。在校准操作期间,使能信号生成器90响应于从锁定检测器30输出的锁定信号PLL_LOCK生成具有高电平的使能信号Cal_EN。从而,振荡器70响应于具有高电平的使能信号Cal_EN而使能,并且差分放大器70响应于具有低电平的反码使能信号Cal_ENB而被禁用。这里,使能信号Cal_EN和补码使能信号Cal_ENB是互补信号或差分信号。
在正常放大操作期间,使能信号生成器90响应于从码生成器32输出的校准终止信号Cal_END生成具有低电平的使能信号Cal_EN。这里,振荡器70响应于具有低电平的使能信号Cal_EN而被禁用,并且差分放大器40响应于具有高电平的补码使能信号Cal_ENB而使能。即,振荡器70仅在校准操作期间操作,差分放大器40仅在正常放大操作期间操作。根据实施例,接收器10可以相继地执行初始化操作、校准操作和正常放大操作。
第二LC滤波器18可以连接到RF放大器16的输出端,并且响应于校准码Cal_code调节从RF放大器16输出的差分输出信号的每个频率。即,RF放大器16的差分输出信号的每个频率由第二LC滤波器18来确定。
在校准操作期间,码生成器32将从RF放大器16的输出端之一输出并由第二LC滤波器18调节的第一频率Fcal与从PLL 28输出的信号的第二频率FL0进行比较,并且将与比较结果对应的校准码Cal_code输出到第一LC滤波器14和第二LC滤波器18中的至少一个。
码生成器32在校准操作期间可以减小或增加校准码Cal_code,直到第一频率Fcal与第二频率FL0一致,或者第一频率Fcal与第二频率FL0之间的差在特定范围之内。根据实施例,当将第一频率Fcal的上升沿与第二频率FL0的上升沿对准或同步时,第一频率Fcal的下降沿和第二频率FL0的下降沿可以是要比较的对象。
根据实施例,码生成器32可以将通过将第一频率Fcal除以M(M是自然数,例如64)得到的第一分频与通过将第二频率FL0除以(N*L)得到的第二分频相比较,并且输出根据比较的结果增加或减小的校准码Cal_code。例如,N和L是自然数,例如,N可以是4,而L可以是16。根据实施例,第一分频的周期和第二分频的周期可以是要比较的对象。另外,码生成器32可以基于通过将第二频率FL0除以N得到的第三频率FDET来计算第一分频(例如第一分频的周期)与第二分频(例如第二分频的周期)之间的差,并且根据计算结果增加或减小校准码Cal_code。
作为范例,当所述差在第三频率FDET的K周期内时,码生成器32可以在确定第一频率Fcal与第二频率FL0彼此一致之后将校准终止信号Cal_END输出到RF放大器16。这里,K是自然数。因此,RF放大器16的使能信号生成器90响应于校准终止信号Cal_END生成具有低电平的使能信号Cal_EN和具有高电平的补码使能信号Cal_ENB。这里,振荡器70被禁用,且差分放大器40被使能。从而,接收器10可以执行正常放大操作。在正常放大操作期间,RF放大器16放大LNA 12的输出信号RF inp和RF inn或第一LC槽路滤波器14的输出信号,并且将经放大的信号RF outp和RFoutn发送到频率转换器20和22。
PLL 28输出具有第二频率FL0的信号,其具有与外部信号的频率Fref的相位同步的相位。当第二频率FL0的相位与外部信号的频率Fref的相位同步时,锁定检测器30生成具有高电平的锁定信号PLL_LOCK。
图1示出将锁定检测器30与PLL 28分离,然而,可以将锁定检测器30实现在PLL 28中。
频率转换器20和22中的每一个可以基于从本机振荡器输出的信号L0_IP、L0_IN、L0_QP和L0_QN的每个频率,变换由RF放大器16放大的信号的每个频率、或第二LC槽路滤波器18的输出信号的每个频率。频率转换器20和22中的每一个可以响应于具有高电平的校准终止信号Cal_END执行频率变换操作。即,频率转换器20和22中的每一个在校准操作期间被禁用,而且在正常放大操作期间被使能。
可以实现为下混频器的第一频率转换器20可以基于从本机振荡器输出的同相差分信号L0_IP和L0_IN的每个频率,将由RF放大器16放大的信号的每个频率、或第二LC槽路滤波器18的输出信号的每个频率变换为中间频率。第一跨阻抗放大器24可以放大第一频率转换器20的输出信号,并且输出经放大的信号IF-loutp和IF-loutn。经放大的信号IF-loutp和IF-loutn是差分信号或互补信号。
另外,可以实现为下混频器的第二频率转换器22可以基于从本机振荡器输出的正交相位差分信号L0_QP和L0_QN的每个频率,将由RF放大器16放大的信号的每个频率、或第二LC槽路滤波器18的输出信号的每个频率变换为中间频率。第二跨阻抗放大器26可以放大第二频率转换器22的输出信号,并且输出经放大的信号IF-Qoutp和IF-Qoutn。经放大的信号IF-Qoutp和IF-Qoutn是差分信号或互补信号。
图5示出图1中图示的码生成器的电路图。参考图5,码生成器32包括分频块100、分频器块、比较块114、逻辑电路块和二进制搜索块124。
分频块100可以分别将第一频率Fcal和第二频率FL0分频,并且输出各自具有分频的输出信号。分频块100包括:第一分频器102,用于将第一频率Fcal除以M;第二分频器104,用于将第二频率FL0除以N;和第三分频器106,用于将由第二分频器104分频的第三频率FDET除以L。
由于当在码生成器32中将第一频率Fcal与第二频率FL0直接进行比较时可能发生错误,因此码生成器32降低要比较的频率,并且比较降低后的频率以便防止那样的错误生成或发生。
分频器块包括多个分频器108-1、108-2、110-1、110-2、112-1和112-2。每个分频器108-1、108-2、110-1、110-2、112-1和112-2通过将由第一分频器102分频的频率和由第三分频器106分频的频率进行分频,输出每个分频fra、fva、frb、fvb、frc和fvc。
比较块114包括多个比较器114-1、114-2和114-3。第一比较器114-1根据第三频率FDET将从分频器108-1输出的分频fra与从分频器108-2输出的分频fva相比较,并且根据比较结果输出第一向上信号up1和第一向下信号dn1。作为范例,当从分频器108-1输出的分频fra领先从分频器108-2输出的分频fva时,第一比较器114-1可以输出第一向上信号up1,当分频fra落后分频fva时,第一比较器114-1可以输出第一向下信号dn1。当然,根据实施例可以发生相反的情况。
当第一频率Fcal与第二频率FL0一致时,即,分频fra与分频fva之间的差在某一范围之内时,第一比较器114-1可以输出具有高电平的第一向上信号up1和具有高电平的第一向下信号dn1。
第二比较器114-2根据第三频率FDET将从分频器110-1输出的分频frb与从分频器110-2输出的分频fvb相比较,并且根据比较结果输出第二向上信号up2和第二向下信号dn2。作为范例,当从分频器110-1输出的分频frb领先从分频器110-2输出的分频fvb时,第二比较器114-2可以输出第二向上信号up2,当分频frb落后分频fvb时,第二比较器114-2可以输出第二向下信号dn2。当然,根据实施例可以发生相反的情况。
当第一频率Fcal与第二频率FL0一致时,即,分频frb与分频fvb之间的差在某一范围之内时,第二比较器114-2可以输出具有高电平的第二向上信号up2和具有高电平的第二向下信号dn2。第三比较器114-3将从分频器112-1输出的分频frc与从分频器1120-2输出的分频fvc相比较,并且根据比较结果输出第三向上信号up3和第三向下信号dn3。作为范例,当从分频器112-1输出的分频frc领先从分频器112-2输出的分频fvc时,第三比较器114-3可以输出第三向上信号up2,当分频frc落后分频fvc时,第三比较器114-3可以输出第三向下信号dn3。
当第一频率Fcal与第二频率FL0一致时,即,分频frc与分频fvc之间的差在某一范围之内时,第三比较器114-3可以输出具有高电平的第三向上信号up3和具有高电平的第三向下信号dn3。
本发明中,领先或落后可以意味着,在两个要比较的频率当中,一个频率的周期短于或长于另一个频率的周期。另外,比较频率可以意味着在比较时间点处比较每个频率的周期。
每个向上信号up1、up2和up3可被用作用于增加校准码Cal_code的控制信号,每个向下信号dn1、dn2和dn3可被用作用于减小校准码Cal_code的控制信号。根据实施例,其可以按相反的方式实现。
逻辑电路块可以包括用于生成校准终止信号Cal_END的第一逻辑电路块、和用于控制二进制搜索块124的操作的第二逻辑电路块。
第一逻辑电路块包括多个AND门116-1、116-2和116-2以及第一OR门120。当从多个AND门116-1、116-2和116-2中的至少一个输出的信号是高电平时,第一OR门120输出具有高电平的校准终止信号Cal_END。第二逻辑电路块包括多个OR门118-1、118-2和118-2以及第二OR门122。
二进制搜索块124可以响应于第二OR门122的输出信号执行二进制搜索,并且根据执行的结果增加或减小校准码Cal_code。
图6是示出图1中图示的接收器的操作的流程图。参考图1到图6,当在校准操作期间PLL 28处于锁定状态时(S10),锁定检测器30生成具有高电平的锁定检测信号PLL_LOCK。从而,RF放大器16的使能信号生成器90响应于具有高电平的锁定检测信号PLL_LOCK而输出使能信号Cal_EN。从而,振荡器70生成振荡信号。码生成器32将由第二LC槽路滤波器18确定的第一频率Fcal与从PLL28输出的第二频率FL0相比较。码生成器32改变或调节校准码Cal_code,直到第一频率Fcal等于第二频率FL0,或者通过将第一频率Fcal除以M得到的第一分频与通过将第二频率FL0除以(N*L)得到的第二分频之间的差到达或落在第三频率FDET的K周期内(S20)。
当第一频率Fcal等于第二频率FL0、或者第一分频与第二分频之间的差在第三频率FDET的K周期内时,码生成器32生成具有高电平的校准终止信号Cal_END(S30)。从而,使能信号生成器90响应于具有高电平的校准终止码Cal_END生成具有低电平的使能信号。从而,振荡器70的操作停止,并且差分放大器70的放大操作开始。从而,RF放大器16的差分放大器40执行正常放大操作(S40)。
如上所述,不论过程(P)、电压(V)或温度(T)如何变化,本发明的接收器10都可以保持恒定的Q因子。在根据本发明实施例的包括LC槽路滤波器的接收器中,不论PVT如何变化,使用码生成器可以保持LC槽路滤波器的特性。
尽管已经示出并描述了本发明一般概念的一些实施例,但是本领域技术人员将会理解,可以在这些实施例中进行变化而不背离其范围在所附权利要求书及其等价物中限定的本发明构思的原理和精神。
对相关申请的交叉引用
本申请要求于2009年11月19日向韩国特许厅提交的韩国专利申请No.10-2009-0112256的优先权,通过引用将其公开整体合并于此。
Claims (14)
1.一种接收器,包括:
差分放大器,放大输入到输入端的差分输入信号,并且通过输出端输出差分输出信号;以及
振荡器,其连接到所述差分放大器的输出端,
其中所述差分放大器和所述振荡器响应于使能信号而交替地操作。
2.如权利要求1所述的接收器,进一步包括:
码生成器,用于通过将从所述输出端之一输出的信号的第一频率与从锁相环输出的信号的第二频率相比较调节校准码;以及
LC槽路滤波器,其连接到所述输入端,并且响应于所述校准码调节所述差分输入信号的每个频率。
3.如权利要求2所述的接收器,其中所述码生成器将通过将第一频率除以M得到的第一分频与通过将第二频率除以(N*L)得到的第二分频相比较,并且根据该比较结果调节所述校准码。
4.如权利要求3所述的接收器,其中所述码生成器基于通过将第二频率除以N得到的第三频率来计算第一分频与第二分频之间的差,并且根据该计算结果调节所述校准码。
5.如权利要求4所述的接收器,其中,当所述差在第三频率的K周期内时,所述码生成器输出校准终止信号,并且所述振荡器响应于根据所述校准终止信号变成非激活的使能信号而被禁用。
6.如权利要求5所述的接收器,进一步包括:
第一下混频器,其响应于校准终止信号而使能,并且输出与差分输出信号的每个频率和同相差分信号的每个频率之间的差对应的第一中间频率信号;以及
第二下混频器,其响应于校准终止信号而使能,并且输出与差分输出信号的每个频率和正交相位差分信号的每个频率之间的差对应的第二中间频率信号。
7.如权利要求1所述的接收器,进一步包括:
LC槽路滤波器,其连接到输出端,并且响应于校准码调节差分输出信号的每个频率;以及
码生成器,将从输出端之一输出且由所述LC槽路滤波器调节的第一频率与从锁相环输出的信号的第二频率相比较,并且根据该比较结果调节所述校准码。
8.如权利要求7所述的接收器,其中所述码生成器基于通过将第二频率除以N得到的第三频率来计算第一分频与第二分频之间的差,并且根据该计算结果调节所述校准码。
9.如权利要求8所述的接收器,其中,当所述差在第三频率的K周期内时,所述码生成器输出校准终止信号,并且所述振荡器响应于根据所述校准终止信号变成非激活的使能信号而被禁用。
10.如权利要求9所述的接收器,进一步包括:
第一下混频器,其响应于校准终止信号而使能,并且输出与所述LC槽路滤波器的输出信号的每个频率和同相差分信号的每个频率之间的差对应的第一中间频率信号;以及
第二下混频器,其响应于校准终止信号而使能,并且输出与所述LC槽路滤波器的输出信号的每个频率和正交相位差分信号的每个频率之间的差对应的第二中间频率信号。
11.如权利要求1所述的接收器,其中所述振荡器使用负电导生成振荡信号。
12.一种用于操作包括LC槽路滤波器的接收器的方法,包括:
使用从振荡器输出并且由所述LC槽路滤波器确定的第一频率、以及从锁相环输出的第二频率来生成校准码;以及
根据所述校准码调节所述LC槽路滤波器的电容。
13.如权利要求12所述的方法,其中所述生成校准码的步骤包括:
生成通过将第一频率除以M而得到的第一分频;
生成通过将第二频率除以N而得到的第二分频;
生成通过将第三频率除以L而得到的第三分频;以及
基于第二分频计算第一分频与第三分频之间的差,并且当所计算的差在第二频率的K周期内时输出校准终止信号,
其中所述振荡器响应于所述校准终止信号而被禁用。
14.如权利要求13所述的方法,进一步包括:
使用响应于所述校准终止信号而使能的差分放大器来放大差分输入信号;以及
使用响应于所述校准终止信号而使能的频率转换器来转换所述差分放大器的输出信号的每个频率。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090112256A KR101578512B1 (ko) | 2009-11-19 | 2009-11-19 | Lc 탱크 필터를 포함하는 수신기 |
KR112256/09 | 2009-11-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102075201A true CN102075201A (zh) | 2011-05-25 |
CN102075201B CN102075201B (zh) | 2015-05-20 |
Family
ID=44010885
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010517327.8A Active CN102075201B (zh) | 2009-11-19 | 2010-10-19 | 包括电感电容槽路滤波器的接收器及其方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8368477B2 (zh) |
JP (1) | JP5777087B2 (zh) |
KR (1) | KR101578512B1 (zh) |
CN (1) | CN102075201B (zh) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8494474B1 (en) * | 2010-11-29 | 2013-07-23 | The United States Of America As Represented By The Secretary Of The Navy | Dual band diode mixer for RF data receiver |
JP2013211814A (ja) * | 2012-03-30 | 2013-10-10 | Sony Corp | 信号処理装置および方法、並びに、通信装置 |
US9813033B2 (en) * | 2014-09-05 | 2017-11-07 | Innophase Inc. | System and method for inductor isolation |
US9673829B1 (en) | 2015-12-02 | 2017-06-06 | Innophase, Inc. | Wideband polar receiver architecture and signal processing methods |
US10199997B2 (en) * | 2016-06-09 | 2019-02-05 | Qualcomm Incorporated | Source-degenerated amplification stage with rail-to-rail output swing |
US10263568B2 (en) * | 2017-02-23 | 2019-04-16 | Avaga Technologies International Sales PTE. Limited | Radio frequency feedback power amplifiers |
US10122397B2 (en) | 2017-03-28 | 2018-11-06 | Innophase, Inc. | Polar receiver system and method for Bluetooth communications |
US10503122B2 (en) | 2017-04-14 | 2019-12-10 | Innophase, Inc. | Time to digital converter with increased range and sensitivity |
KR102029893B1 (ko) | 2018-01-30 | 2019-10-08 | 미르텍알앤디 주식회사 | 포토마스크 이송장치를 구비한 포토마스크 세정장치 |
KR102011272B1 (ko) | 2018-01-30 | 2019-08-14 | 미르텍알앤디 주식회사 | 포토마스크 고정부가 구비된 포토마스크 세정장치 |
US10622959B2 (en) | 2018-09-07 | 2020-04-14 | Innophase Inc. | Multi-stage LNA with reduced mutual coupling |
US11095296B2 (en) | 2018-09-07 | 2021-08-17 | Innophase, Inc. | Phase modulator having fractional sample interval timing skew for frequency control input |
US10840921B2 (en) | 2018-09-07 | 2020-11-17 | Innophase Inc. | Frequency control word linearization for an oscillator |
KR102188935B1 (ko) | 2018-10-01 | 2020-12-09 | 미르텍알앤디 주식회사 | 포토마스크 양면 세정장치용 브러시장치 |
KR102095233B1 (ko) | 2018-10-01 | 2020-04-23 | 미르텍알앤디 주식회사 | 포토마스크 양면 세정장치 |
WO2020146408A1 (en) | 2019-01-07 | 2020-07-16 | Innophase, Inc. | Using a multi-tone signal to tune a multi-stage low-noise amplifier |
US10728851B1 (en) | 2019-01-07 | 2020-07-28 | Innophase Inc. | System and method for low-power wireless beacon monitor |
TW202333466A (zh) * | 2022-01-21 | 2023-08-16 | 加拿大商芯凱科技國際控股有限合夥公司 | 用於混合電容器及電感器之數位隔離器架構 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1856932A (zh) * | 2003-12-22 | 2006-11-01 | 韩国电子通信研究院 | 压控数字模拟振荡器和使用该振荡器的频率合成器 |
CN1941611A (zh) * | 2005-09-29 | 2007-04-04 | 阿尔特拉公司 | 压控振荡器电路和方法 |
US7343146B2 (en) * | 2004-08-13 | 2008-03-11 | Nokia Corporation | Single chip LNA and VCO having similar resonant circuit topology and using same calibration signal to compensate for process variations |
US20080238495A1 (en) * | 2007-03-22 | 2008-10-02 | Kabushiki Kaisha Toshiba | Frequency synthesizer and wireless communication device utilizing the same |
CN101421927A (zh) * | 2005-09-08 | 2009-04-29 | 摩托罗拉公司 | 射频合成器以及含有该合成器的发射机或接收机 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5802450A (en) | 1996-04-19 | 1998-09-01 | Ericsson Inc. | Transmit sequencing |
US6591091B1 (en) * | 1998-11-12 | 2003-07-08 | Broadcom Corporation | System and method for coarse/fine PLL adjustment |
KR100652899B1 (ko) | 2003-12-26 | 2006-12-06 | 한국전자통신연구원 | 직접 변환 rf 프론트-앤드 송수신기 및 그 구성요소들 |
JP2008079155A (ja) | 2006-09-22 | 2008-04-03 | Sony Corp | オフセット補償装置並びに無線通信装置 |
JP4730840B2 (ja) | 2006-11-15 | 2011-07-20 | ルネサスエレクトロニクス株式会社 | 通信用半導体集積回路およびそれを用いた無線通信端末装置 |
US8022778B2 (en) | 2009-10-10 | 2011-09-20 | Texas Instruments Incorporated | Low phase noise frequency synthesizer |
-
2009
- 2009-11-19 KR KR1020090112256A patent/KR101578512B1/ko active IP Right Grant
-
2010
- 2010-07-27 US US12/844,551 patent/US8368477B2/en active Active
- 2010-10-19 CN CN201010517327.8A patent/CN102075201B/zh active Active
- 2010-11-18 JP JP2010257988A patent/JP5777087B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1856932A (zh) * | 2003-12-22 | 2006-11-01 | 韩国电子通信研究院 | 压控数字模拟振荡器和使用该振荡器的频率合成器 |
US7343146B2 (en) * | 2004-08-13 | 2008-03-11 | Nokia Corporation | Single chip LNA and VCO having similar resonant circuit topology and using same calibration signal to compensate for process variations |
CN101421927A (zh) * | 2005-09-08 | 2009-04-29 | 摩托罗拉公司 | 射频合成器以及含有该合成器的发射机或接收机 |
CN1941611A (zh) * | 2005-09-29 | 2007-04-04 | 阿尔特拉公司 | 压控振荡器电路和方法 |
US20080238495A1 (en) * | 2007-03-22 | 2008-10-02 | Kabushiki Kaisha Toshiba | Frequency synthesizer and wireless communication device utilizing the same |
Also Published As
Publication number | Publication date |
---|---|
KR20110055301A (ko) | 2011-05-25 |
JP2011109669A (ja) | 2011-06-02 |
KR101578512B1 (ko) | 2015-12-18 |
US20110115566A1 (en) | 2011-05-19 |
US8368477B2 (en) | 2013-02-05 |
JP5777087B2 (ja) | 2015-09-09 |
CN102075201B (zh) | 2015-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102075201B (zh) | 包括电感电容槽路滤波器的接收器及其方法 | |
US9660655B2 (en) | Ultra low phase noise frequency synthesizer | |
JP4636106B2 (ja) | Pll回路およびそのic | |
US7917117B2 (en) | Auto-tuning amplifier | |
JP2013532455A (ja) | ローノイズブロック(lnb)ダウンコンバージョン回路およびチップ、lnbダウンコンバージョン回路および方法 | |
CN101001083B (zh) | 具有适应性带宽的锁相环 | |
US6917252B1 (en) | Fully integrated automatically-tuned RF and IF active bandpass filters | |
CN103236841A (zh) | 基于周期比较的开关式鉴频鉴相器及数字锁相环 | |
US8447259B2 (en) | Mode-switching low-noise amplifier and wide-band RF receiver | |
US9929699B2 (en) | Power amplifier circuit | |
CN101326714A (zh) | 滤波器的截止频率调整电路 | |
CN116366055A (zh) | 锁相环和射频通信装置 | |
CN1652462B (zh) | 电视调谐器以及处理一接收射频信号的方法 | |
EP2242178A1 (en) | Digital phase shifting for imparting a target delay on an input signal to generate an output signal | |
EP2319173B1 (en) | Phase-detector for detecting phase difference of pi/2n | |
KR100696411B1 (ko) | 싱글칩 cmos 송신기/수신기 및 그의 사용방법 | |
Chen et al. | A 5GHz 0.18-μm CMOS technology PLL with a symmetry PFD | |
EP1977526B1 (en) | A method of reducing d.c. offset | |
EP1175010B1 (en) | High frequency oscillator | |
Jung et al. | Fast Locking Dual Band PLL for NB-IoT with QPSK Modulation | |
CN109802673A (zh) | 一种带频移的频率锁定环 | |
Lee et al. | 52-GHz Millimetre-Wave PLL Synthesizer | |
Lin et al. | Research on Self-biased PLL Technique for High Speed SERDES Chips | |
Jianhui et al. | Study of CMOS voltage controlled oscillator design | |
Aryanfar et al. | A 32GHz delay locked loop with a full rate sub-psec phase detector in 40nm CMOS |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |