JP2008079155A - オフセット補償装置並びに無線通信装置 - Google Patents

Abstract

【課題】無線通信端末用ＲＦフロントエンド部の周波数変換回路部及びその前段の利得可変増幅回路で発生するＤＣオフセット電圧をキャンセルする。
【解決手段】周波数変換回路及びその前段の可変利得増幅回路の各入力にＤＣオフセット電圧補償回路をそれぞれ配設する。まず、可変利得増幅回路を最小利得に設定し、周波数変換回路出力でのキャリアリークが最小になるように、周波数変換回路の入力のＤＣオフセット電圧補償回路を調整し、次いで、可変利得増幅回路を最大利得に設定し、周波数変換回路出力でのキャリアリークが最小になるように、可変利得増幅回路の入力のＤＣオフセット電圧補償回路を調整する。
【選択図】 図１

Description

本発明は、例えば移動体無線通信端末のＲＦフロントエンド部分において周波数変換を行なう際に発生するＤＣオフセット電圧を補償するためのオフセット補償装置並びに無線通信装置に係り、特に、ダイレクト・コンバージョン方式により周波数変換を行なう際に発生するＤＣオフセット電圧を補償するためのオフセット補償装置並びに無線通信装置に関する。

さらに詳しくは、本発明は、送信系において周波数変換回路の入力に発生するＤＣオフセット電圧を除去するオフセット補償装置並びに無線通信装置に係り、特に、パワー・コントロールを行なう送信系において直流接続される可変利得増幅回路を前段に備えた周波数変換回路の入力に発生するＤＣオフセット電圧を除去するオフセット補償装置並びに無線通信装置に関する。

携帯電話機や無線ＬＡＮなど、移動体通信技術が広範に普及している。移動体通信端末のＲＦフロントエンドは、通常、アナログ・ベースバンド信号を周波数変換器（直交変調器）によりＲＦ帯域にアップコンバートし、バンドパス・フィルタにより帯域制限を掛けた後、さらに可変利得増幅回路により送信電力を増幅するというのが一般的な構成である。また、最近の無線通信機では、ベースバンド信号をアップコンバートする周波数変換器として、ローカル周波数ｆ_LOにキャリア周波数を用いて直接周波数変換を行なうというダイレクト・コンバージョン方式が採用されている。例えば、Ｗ−ＣＤＭＡ方式の携帯無線端末において、ダイレクト・コンバージョン方式が広く用いられている。

ダイレクト・コンバージョン方式によれば、ＩＦ（Ｉｎｔｅｒｍｅｄｉａｔｅ Ｆｒｅｑｕｅｎｃｙ：中間周波数）フィルタを用いないため、小型化に適するとともに、原理的にスプリアス周波数を発生させないことから、送・受信機の設計性に優れる。しかしながら、受信系でのダイレクト・コンバージョン方式においては、キャリア周波数とローカル周波数が等しくなるため、ローカル信号の自己ミキシングにより、出力に直流成分すなわちＤＣオフセット電圧が発生するという問題が指摘されている（例えば、非特許文献１を参照のこと）。

ローカル信号の自己ミキシングは、図１６に示すように、受信機本体からアンテナに向かって漏れ出したローカル信号の一部がアンテナで反射して再び受信機に戻り、ミキサにおいてローカル信号自身と乗算されることによって生じる。あるいは、ローカル信号の一部がアンテナを通じて外部に放出された後、その反射波がアンテナで受信されてローカル信号とミキシングされることもある。

また、ＤＣオフセット電圧が直交変調器の入力に発生する場合、その出力には不要やキャリア周波数成分が発生する。受信系の場合には、ベースバンド段でチャネル選択フィルタにより不要キャリア周波数成分を除去することができるので、大きな問題にはならない。これに対し、送信系では、ＤＣオフセットは、変調度ＥＶＭ（Ｅｒｒｏｒ Ｖｅｃｔｏｒ Ｍａｇｎｉｔｕｄｅ）を劣化させるキャリアリークとして問題になる。

そこで、直交変調器入力の差動間にＤＣ電圧をデジタル的に切り替える機能を設け、直交変調器及びその前段の回路で発生するＤＣオフセット電圧をキャンセルする手法が一般的に用いられている。例えば、図１７に示す従来例では、ミキサ回路のトランスコンダクタンス段に流れるバイアス電流を電流切り替え形のＤＡＣで調整することにより、等価的にＤＣオフセット電圧をキャンセルする方法を用いている（例えば、非特許文献２を参照のこと）。

また、ミキサのＤＣオフセットを検出し、検出されたＤＣオフセットを校正するＤＣ電圧をミキサの上記入力信号に加算する送信回路について提案がなされている（例えば、特許文献１を参照のこと）。

ここで、直交変調器のキャリアリーク・レベルは、ＤＣオフセット電圧レベルと入力変調波信号のＣＷ換算レベルの比と考えることができる。例えば、Ｉ及びＱパスを考慮して、次式よりキャリアリーク・レベルを求めることができる。

但し、上式（１）において、ＣＬＲはＣａｒｒｉｅｒ Ｌｅａｋａｇｅ Ｒａｔｉｏ（キャリアリーク対信号比、以下、ＣＬＲとする）、ＤＣ＿ＩはＩ側の変調器入力での等価ＤＣオフセット電圧レベル、ＤＣ＿ＱはＱ側の変調器入力での等価ＤＣオフセット電圧レベル、Ｖ_{in_amp}はＩ側及びＱ側それぞれの変調波信号入力レベルのＣＷ換算値の振幅を表している。

上式（１）から分るように、キャリアリーク・レベルを下げておくためには、キャンセル後のＤＣオフセット電圧レベルを小さく抑える、若しくは、入力変調信号のレベルを大きく保つ必要があることが分かる。前者に関しては、キャリブレーション回路の可変範囲、制御ＤＡＣのビット数、回路のばらつきなどの制約で決まるもので、ＤＣ＿Ｉ、ＤＣ＿Ｑはそれぞれ１ｍＶ程度が無難なところであろう。そこで、−３５ｄＢｃのＣＬＲを確保しようとするならば、上式（１）より、５００ｍＶ_pp相当の変調波信号入力が必要となる。おおよそ、この程度の設計でダイレクト・コンバージョン方式を用いた送信系が従来例として実現されていると考えられる。

ところで、第３世代モバイル通信の国際標準ＩＭＴ−２０００で規定されている無線インタフェース規格の１つとして、Ｗ−ＣＤＭＡ（広帯域符号分割多元接続）方式が知られている。この種の通信システムでは、同一の周波数帯域を複数の通信者が共有することから、基地局の遠くの移動局から届く低電力の送信信号が、近くの移動局から届く高電力の送信信号に埋没するという遠近問題が生じる。この問題は、基地局のみならず移動局にも生じ得る。このため、移動局及び基地局からの送信電力を調整する「パワー・コントロール」が不可欠である。

例えば、送信電力のクローズドループ制御が適用される場合には、基地局及び移動局の双方において、受信信号に含まれるＴＰＣ（Ｔｒａｎｓｆｅｒ Ｐｏｗｅｒ Ｃｏｎｔｒｏｌ：送信電力制御）ビットに基づいて送信電力制御が行なわれる。例えば、基地局側で希望波の受信信号障害波電力比を測定し、ブロックエラーレートＢＥＲから求めた目標信号・障害波出力比と受信信号障害波出力比を対比することで電力の増減の判断を行ない、基地局側から移動局への信号の送信フレームにＴＰＣビットを定義して送ることで、電力の上昇・下降を可能にし、基地局近傍の移動局からの送信電力を低下させる送信電力制御装置について提案がなされている（例えば、特許文献２を参照のこと）。

このように送信パワー・コントロールが要求される通信システムでは、送信機側には９０ｄＢ近い可変レンジを持つ利得増幅が必要とされる。ところが、１つの可変利得増幅回路での可変レンジは３０ｄＢ程度となることから、３段構成の増幅回路を用いる必要がある。また、高周波でのアイソレーションが困難なことや、上述したキャリアリークの問題から、図１７に示すように直交変調器の出力すなわちＲＦ段に３段構成の可変利得増幅器を配設し、直交変調器入力での信号レベルは一定に保ち、直交変調器後の回路ブロックに９０ｄＢ近い可変利得を持たせて、このパワー・コントロールを行なうことができる。

一方、近年の低消費電力化への要求から、複数段の可変利得増幅をすべて直交変調器後のＲＦ段で行なうのではなく、少なくとも一部を直交変調器前のベースバンド段（以下、ＢＢ段）で済ませる構成が望まれている。何故ならば、低周波数領域では寄生容量の影響が小さく、高抵抗を使用することができ、可変利得増幅回路もＲＦ段で構成するよりもＢＢ段で設計する方が低消費電力で実現できるからである。

しかしながら、直交変調器前のＢＢ段に少なくとも一部の可変利得増幅器を配置し、可変利得増幅器入力にＤＣオフセットが発生すると、利得を切り替える度に直交変調器入力でのＤＣオフセット成分も変化してしまうことから、、変調度が低下するという問題が発生してしまう。これに対し、直交変調後の高周波数領域では、交流結合により比較的容易にＤＣオフセットを除去することができる。このため、図１８に示したように、直交変調器後に３段構成の可変利得増幅器を配設して、消費電力を犠牲としながら、キャリアリークの問題を回避しながらパワー・コントロールを行なうことが一般的となっている。

特開２００６−２２９６６９号公報 ＷＯ９７／５０１９７ Ａｎｕｊ Ｂａｔｒａ，"０３２６７ｒ１Ｐ８０２−１５＿ＴＧ３ａ−Ｍｕｌｔｉ−ｂａｎｄ−ＯＦＤＭ−ＣＦＰ−Ｐｒｅｓｅｎｔａｔｉｏｎ．ｐｐｔ"，ｐｐ．１７，Ｊｕｌｙ２００３． Ｇ．Ｂｒｅｎａ ｅｔ．ａｌ．著"Ｃａｒｒｉｅｒ Ｌｅａｋａｇｅ Ｓｕｐｐｒｅｓｓｉｏｎ ｉｎ Ｄｉｒｅｃｔ−Ｃｏｎｖｅｒｓｉｏｎ ＷＣＤＭＡ Ｔｒａｎｓｍｉｔｔｅｒｓ"（ＩＳＳＣＣ２００３ Ｄｉｇｅｓｔ）

本発明の目的は、パワー・コントロールを行なう送信系において周波数変換回路の入力に発生するＤＣオフセット電圧を好適に除去することができる、優れたオフセット補償装置並びに無線通信装置を提供することにある。

本発明のさらなる目的は、パワー・コントロールを行なう送信系において、少なくとも一部の可変利得増幅を周波数変換前のベースバンド段で行なって低消費電力化を図る回路構成を備えるとともに、利得を切り替える度に変化するＤＣオフセット電圧を好適に除去することができる、優れたオフセット補償装置並びに無線通信装置を提供することにある。

本発明は、上記課題を参酌してなされたものであり、直流接続される可変利得増幅回路を前段に備えた周波数変換回路に適用され、前記周波数変換回路の入力に発生するＤＣオフセット電圧を補償するためのオフセット補償装置であって、
前記可変利得増幅回路の入力におけるＤＣオフセット電圧を補償する第１のＤＣオフセット電圧補償手段と、
前記周波数変換回路の入力におけるＤＣオフセット電圧を補償する第２のＤＣオフセット電圧補償手段と、
前記第１のＤＣオフセット電圧補償手段を調整した際の設定を保持する第１の調整設定保持手段と、
前記第２のＤＣオフセット電圧補償手段を調整した際の設定を保持する第２の調整設定保持手段と、
前記可変利得増幅回路の利得がほぼ最小となる条件において、前記周波数変換器の出力でのキャリアリーク・レベルが最小となるように前記第２のＤＣオフセット電圧補償回路を調整し、該調整した際の設定を前記第２の調整設定保持手段に保持した後、前記可変利得増幅回路の利得がほぼ最大となる条件において、前記周波数変換回路の出力でのキャリアリーク・レベルが最小となるように前記第１のＤＣオフセット電圧補償手段を調整し、該調整した際の設定を前記第１の調整設定保持手段に保持する調整制御手段と、
を具備することを特徴とするオフセット補償装置である。

Ｗ−ＣＤＭＡ方式の携帯無線端末では、アナログ・ベースバンド信号からＲＦ帯域にアップコンバートする際にダイレクト・コンバージョン方式が広く用いられている。この場合、回路に用いるトランジスタ、抵抗素子のミスマッチ等によりＤＣオフセットが発生し、キャリアリークの原因となって変調度を劣化させるという問題がある。

一方、Ｗ−ＣＤＭＡ方式などの通信システムでは、送信パワー・コントロールを実現するために、送信機には９０ｄＢ近い可変レンジを持つ利得増幅が要求される。この場合、１つの可変利得増幅回路での可変レンジは３０ｄＢ程度となることから、３段構成の増幅回路を用いなければならない。

ここで、可変利得増幅回路をＲＦ段ではなくＢＢ段で設計する方が低消費電力で実現できることから、複数段の可変利得増幅の少なくとも一部を直交変調器前のＢＢ段で済ませる構成が望ましいと考えられる。しかしながら、利得を切り替える度に直交変調器入力でのＤＣオフセット成分が変化することから、直交変調器前に利得可変機能を持たせるとキャリアリークにより変調度が低下するという問題が生じる。このため、複数段の可変利得増幅をすべて直交変調器後のＲＦ段で行ない、キャリアリークの問題を回避しながらパワー・コントロールを行なうことが一般的であり、消費電力を犠牲にしているのが実情である。

これに対し、本発明では、前記可変利得増幅回路の入力におけるＤＣオフセット電圧を補償する第１のＤＣオフセット電圧補償手段と、前記周波数変換回路の入力におけるＤＣオフセット電圧を補償する第２のＤＣオフセット電圧補償手段を備え、調整制御手段がこれらＤＣオフセット電圧補償手段を調整するための手順を制御するとともに、前記第１のＤＣオフセット電圧補償手段を調整した際の設定を第１の調整設定保持手段に保持し、前記第２のＤＣオフセット電圧補償手段を調整した際の設定を第２の調整設定保持手段に保持するように構成されている。

調整制御手段は、まず、可変利得増幅回路の利得が最小となる設定において、周波数変換回路出力でのキャリアリークが最小になるように、周波数変換回路の入力に位置する第２のＤＣオフセット電圧補償回路を調整する。すなわち、ＢＢ段の可変利得増幅回路の入力段の影響を除去して、その出力段において周波数変換回路入力で発生するＤＣオフセット成分の調整を行なう。そして、調整が行なわれた設定内容は、第２の設定保持手段に保持される。

次いで、調整制御手段は、ＢＢ段の可変利得増幅回路の利得が最大となる設定において、周波数変換回路出力でのキャリアリークが最小になるように、可変利得増幅回路の入力に位置する第１のＤＣオフセット電圧補償回路を調整する。すなわち、ＢＢ段の可変利得増幅回路の入力段の影響を考慮しながら、ＤＣオフセットの調整を行なう。そして、第１の設定保持手段に設定が保持される。

このように、本発明によれば、可変利得増幅回路の利得を最小にしてその入力段の影響を除去して、周波数変換回路入力で発生するＤＣオフセット電圧の調整を行なった後に、可変利得増幅回路の利得を最大にしてその入力段の影響を考慮しながらＤＣオフセット電圧の調整を行なうので、２箇所に設置したＤＣオフセット電圧の調整を独立して制御することができる。よって、可変利得増幅回路をＢＢ段に配設することにより低消費電力化を図ることができるとともに、キャリアリークの問題を回避することができる。

ここで、前記第１及び第２の調整設定手段は、一度保持した設定内容を、当該装置の電源電圧をオフした後も保持する記憶機能を備えていても良い。このような場合、ＤＣオフセット電圧補償手段による調整作業回数を削減することができる。また、前記第１及び第２の調整設定手段に対して、一度保持した設定内容を、当該装置の電源電圧をオフした後も保持するタイミングを指示する記憶トリガ信号供給手段をさらに備えていてもよい。前記第１及び第２のＤＣオフセット電圧補償手段の試調整を行なう機会を設けて、最終的な設定と判断したときに記憶とリガ信号を供給することで、最適な設定を記憶することができる。

また、前記調整制御手段に対して前記第１及び第２のＤＣオフセット電圧補償手段の調整タイミングを供給して、調整期間を通知する調整タイミング信号供給手段をさらに備えていてもよい。例えば、周波数変換回路の出力段において発生するＤＣオフセット電圧に経時変化があるような場合には、調整タイミング信号を用いて、再調整作業を適宜行なうようにすれば、最適なキャリアリーク特性を継続的に得ることができる。

また、本発明に係るオフセット補償装置は、前記周波数変換回路の出力におけるキャリアリークを検出するキャリアリーク検出手段と、前記キャリアリーク検出手段が検出したキャリアリークをキャリア周波数と等価な周波数であるローカル信号でダウン・コンバートする第２の周波数変換回路と、該ダウン・コンバートされたＤＣ電圧を検出するＤＣ電圧レベル検出手段をさらに備えていても良い。このような場合、第１並びに第２のＤＣオフセット電圧補償手段の調整を行なう際に、ＤＣ電圧レベル検出手段でモニタするＤＣ電圧の大小関係を指標として調整することができ、調整作業の手間が大幅に改善される。

また、本発明に係るオフセット補償装置は、前記ＤＣ電圧レベル検出手段により検出されたＤＣ電圧を保存するＤＣ電圧レベル保存手段と、前記ＤＣ電圧レベル保存手段に保存されている以前のＤＣ電圧レベルと、前記ＤＣ電圧レベル検出手段により新たに検出されたＤＣ電圧レベルとを比較するＤＣ電圧レベル比較手段と、前記ＤＣ電圧レベル比較手段による比較結果に基づいて極性を判定し、該判定結果を前記調整制御手段に供給する極性判定手段をさらに備えていても良い。このような場合、第１並びに第２のＤＣオフセット電圧補償手段の調整を開始してから極性の反転が判定されるまで調整作業を継続すればよく、キャリアリーク特性を最適設定に調整するための手順を自動化することが可能となる。また、調整タイミング信号供給手段をさらに備えることにより、ＤＣオフセット電圧に経時変化があっても、調整タイミング信号を用いて、再調整作業を適宜行ない、最適なキャリアリーク特性を継続的に得ることができる。

また、上述したようなオフセット補償装置は、直流接続される可変利得増幅回路を前段に備えた周波数変換回路だけでなく、直流接続される可変利得増幅回路を前段に備えた直交変調器に対しても同様に適用することができる。

本発明に係るオフセット補償装置は、例えば、Ｗ−ＣＤＭＡ方式などの送信パワー・コントロールを必要とする無線通信装置の送信系に適用することができる。この種の送信機には９０ｄＢ近い可変レンジを持つ利得増幅が要求され、１つの可変利得増幅回路での可変レンジは３０ｄＢ程度となることから、３段構成の増幅回路を用いなければならない。

したがって、ベースバンド信号をアップコンバートする直交変調器の入力側すなわちＢＢ段に少なくとも１つの可変利得増幅回路を直流接続し、残りの可変利得増幅回路を直交変調器の出力側すなわちＲＦ段に交流接続することにより、低消費電力化を図る。そして、上述したように、ＢＢ段の可変利得増幅回路の入力におけるＤＣオフセット電圧を補償する第１のＤＣオフセット電圧補償手段と、前記周波数変換回路の入力におけるＤＣオフセット電圧を補償する第２のＤＣオフセット電圧補償手段を備え、調整制御手段がこれらＤＣオフセット電圧補償手段を調整するための適切な手順を制御することによって、最適なキャリアリーク特性を得ることができる。

本発明によれば、パワー・コントロールを行なう送信系において周波数変換回路の入力発生するＤＣオフセット電圧を好適に除去することができる、優れたオフセット補償装置並びに無線通信装置を提供することができる。

また、本発明によれば、パワー・コントロールを行なう送信系において、少なくとも一部の可変利得増幅を周波数変換前のベースバンド段で行なって低消費電力化を図る回路構成を備えるとともに、利得を切り替える度に変化する周波数変換回路入力でのＤＣオフセット電圧を好適に除去することができる、優れたオフセット補償装置並びに無線通信装置を提供することができる。

本発明によれば、直交変調器及びその前段の可変利得増幅回路の各入力にＤＣオフセット電圧補償回路がそれぞれ配設され、まず、可変利得増幅回路を最小利得に設定して周波数変換回路出力でのキャリアリークが最小になるように周波数変換回路の入力のＤＣオフセット電圧補償回路を調整し、次いで、可変利得増幅回路を最大利得に設定して周波数変換回路出力でのキャリアリークが最小になるように可変利得増幅回路の入力のＤＣオフセット電圧補償回路を調整するという、特定の調整手順を実施することにより、利得を切り替える度に変化するＤＣオフセット電圧を好適に除去することができる。したがって、多段構成となる可変利得増幅回路の少なくとも一部をＢＢ段に配置して、低消費電力化を図ることができる。

本発明のさらに他の目的、特徴や利点は、後述する本発明の実施形態や添付する図面に基づくより詳細な説明によって明らかになるであろう。

以下、図面を参照しながら本発明の実施形態について詳解する。

Ｗ−ＣＤＭＡ方式などの通信システムでは、送信パワー・コントロールが要求されており、送信機は９０ｄＢ程度の可変レンジの利得増幅を実現するためには複数段の可変増幅回路を用いる必要がある。可変利得増幅回路をＲＦ段ではなくＢＢ段で設計する方が低消費電力で実現できることから、複数段の可変利得増幅の少なくとも一部を直交変調器前のＢＢ段で済ませる構成が望ましい。

ここで、９０ｄＢの要求可変範囲のうち、３分の１に相当する３０ｄＢの可変範囲をＢＢ段で行なう際のキャリアリークの問題について考察してみる。

まず、ＤＣオフセット電圧補償回路を直交変調器の入力側に設け、ＤＣオフセット電圧をキャンセルした後の直交変調器入力での換算ＤＣオフセット電圧はＩ、Ｑそれぞれ１ｍＶ固定であると仮定する。

利得が最大となる場合には、５００ｍＶ_ppの変調波信号レベルが得られるので、−３５ｄＢのＣＬＲが得られる。ところが、ＢＢ段の可変増幅回路の利得を絞った場合（すなわち、最小出力時）には、直交変調器入力での変調波信号レベルは１５．８ｍＶ_ppとなり、ＣＬＲは３０ｄＢ劣化し、−５ｄＢとなる。通常、最小出力時の変調度は、最大出力時と同等の値を要求される訳ではなく、最小出力時はキャリアリークが−２０ｄＢ程度得られていれば問題ないと思料される。よって、制御ＤＡＣのビット数を増やすなどの対応で、ＤＣオフセット電圧補償回路の分解能を改善可能と考えられる。最小出力時に−２０ｄＢのＣＬＲを得るために要求されるＤＣオフセット電圧をキャンセルした後の変調器入力での換算ＤＣオフセット電圧は、０．５ｍＶ程度となる。この場合、最大出力時には−５０ｄＢ程度のＣＬＲが得られることになる。

但し、以上の説明は、ＤＣオフセット電圧をキャンセルした後の変調器入力での換算ＤＣオフセット電圧が一定の場合に限り成立し、直交変調器入力でのＤＣオフセット電圧が変化する場合には成立しないことを留意しなければならない。例えば、最大出力時に、直交変調器出力でのキャリアリークのレベルが最小になるようにＤＣオフセット電圧補償回路を調整した場合、直交変調器入力で発生する等価ＤＣオフセット電圧とＢＢ段の可変利得増幅回路で発生するＤＣオフセット電圧成分を加算したものがキャンセルされている。一方、この状態でＢＢ段の可変利得増幅回路の利得を絞っていくと、ＢＢ段入力で発生するＤＣオフセット電圧成分の影響は、直交変調器入力では絞った利得分だけ小さくなり、最適に調整したつもりのキャリアリーク・レベルが絞った利得分以上に劣化するという問題が生じる。すなわち、ＢＢ段の可変利得増幅回路の利得を切り替える度に、直交変調器入力に含まれるＤＣオフセット電圧成分が変化し、これがキャリアリークの原因となる。

次に、直交変調器入力ではなく、ＢＢ段の可変利得増幅回路入力のみでＤＣオフセット電圧キャンセルを行なう構成について説明する。直交変調器で発生するＤＣオフセット電圧成分をＢＢ段可変利得増幅回路入力に換算する場合、ＢＢ段可変利得増幅回路の持つ利得で割る操作が加わるので、最小出力と最大出力時のキャンセルすべきＤＣオフセット電圧レベルが大きく変化することが容易に推測される。つまり、この構成でのＤＣオフセット電圧キャンセルも事実上難しいことが分かる。

要するに、ＢＢ段の可変利得増幅回路の利得を切り替える度に、直交変調器入力に含まれるＤＣオフセット電圧成分が変化し、これがキャリアリークの原因となる。ＤＣオフセット電圧補償回路を直交変調器入力に設ける場合には、ＤＣオフセット電圧をキャンセルした後の変調器入力での換算ＤＣオフセット電圧が一定となるという条件下でしかＤＣオフセット電圧キャンセルを実現することはできない。また、ＢＢ段の可変利得増幅回路のみでＤＣオフセット電圧キャンセルを行なう場合には、最小出力と最大出力時のキャンセルすべきＤＣオフセット電圧レベルが大きく変化することから、ＤＣオフセット電圧キャンセルは困難である。

そこで、本発明では、無線通信装置などが９０ｄＢの要求可変範囲のうち３分の１に相当する３０ｄＢの可変範囲を周波数変調前のＢＢ段で行なう構成、すなわち、周波数変換回路及びその前段に可変利得増幅回路を直流接続する構成をとる場合において、周波数変換回路の入力及び可変利得増幅回路の入力の少なくとも２箇所に独立制御可能なＤＣオフセット電圧補償回路を備えるとともに、各々のＤＣオフセット電圧補償回路にそれぞれ調整後の設定を保持する手段を搭載するようにしている。

そして、各々のＤＣオフセット電圧補償回路の調整は、以下の２つの手順により実行される。

まず、可変利得増幅回路の利得が最小となる設定において、周波数変換回路出力でのキャリアリークが最小になるように、周波数変換回路の入力に位置する第２のＤＣオフセット電圧補償回路を調整する。すなわち、ＢＢ段の可変利得増幅回路の入力段の影響を除去して、その出力段において周波数変換回路入力で発生するＤＣオフセット成分の調整を行なう。このとき調整が行なわれた設定内容は、第２の設定保持手段に保持される。

次いで、ＢＢ段の可変利得増幅回路の利得が最大となる設定において、周波数変換回路出力でのキャリアリークが最小になるように、可変利得増幅回路の入力に位置する第１のＤＣオフセット電圧補償回路を調整する。すなわち、ＢＢ段の可変利得増幅回路の入力段の影響を考慮しながら、ＤＣオフセットの調整を行なう。このとき調整が行なわれた設定内容は、第１の設定保持手段に設定が保持される。

このように、本発明によれば、周波数変換回路及びその前段に可変利得増幅回路を直流接続する構成をとる場合において、可変利得増幅回路の利得を最小にしてその入力段の影響を除去してＤＣオフセット電圧の調整を行なった後に、可変利得増幅回路の利得を最大にしてその入力段の影響を考慮しながらＤＣオフセット電圧の調整を行なうので、２箇所に設置したＤＣオフセット電圧の調整を独立して制御することができる。よって、可変利得増幅回路をＢＢ段に配設することにより低消費電力化を図ることができるとともに、キャリアリークの問題を回避することができる。

図１には、本発明の一実施形態に係る周波数変換回路及びその前段に直流接続された可変利得増幅回路の構成を示している。図示の回路は、例えば無線通信装置の送信系のＲＦフロントエンド部に相当する。

図示の回路構成は、例えば、Ｗ−ＣＤＭＡ方式の携帯無線端末の送信機において、アナログ・ベースバンド信号をＲＦ信号に周波数変調するために適用することができる。Ｗ−ＣＤＭＡ方式などの送信パワー・コントロールが不可欠となる通信システムに適用される場合、９０ｄＢ近い可変レンジを持つ利得増幅が必要とされ、図示したＢＢ段に配置された可変利得増幅回路の他に、例えば周波数変換回路の出力側すなわちＲＦ段にも２個の図示しない可変利得増幅回路が配設される。

同図に示すように、周波数変換回路１０１の前段に利得可変機能を持つ可変利得増幅回路１０２が直流接続されている。可変利得増幅回路１０２の入力に第１のＤＣオフセット電圧補償回路１０３を備えるとともに、周波数変換回路１０１の入力に第２のＤＣオフセット電圧補償回路１０４を備えている。さらに、第１のＤＣオフセット電圧補償回路１０３は調整の設定を保持するための手段である第1の調整設定保持手段１０５を持ち、第２のＤＣオフセット電圧補償回路１０４は調整の設定を保持するための手段である第２の調整設定保持手段１０６を持つ。

第１のＤＣオフセット電圧補償回路１０３及び第２のＤＣオフセット電圧補償回路１０４の調整手順として、調整制御手段１０７は、まず、可変利得増幅回路１０２の利得が最小になるように制御し、周波数変換回路１０１の出力でのキャリアリーク・レベルが最小になるように第２のＤＣオフセット電圧補償回路１０４を調整する。すなわち、ＢＢ段の可変利得増幅回路１０２の入力段の影響を除去して、周波数変換回路１０１の入力でのＤＣオフセット電圧の調整を行なう。そして、第２の調整設定保持手段１０６に設定を保持する作業を行なう。

次いで、調整制御手段１０７は、可変利得増幅回路１０２の利得が最大になるように制御し、周波数変換回路１０１の出力でのキャリアリーク・レベルが最小になるように第１のＤＣオフセット電圧補償回路１０３を調整する。すなわち、ＢＢ段の可変利得増幅回路１０２の入力段の影響を考慮しながら、周波数変換回路１０１の入力に換算されたＤＣオフセット電圧の調整を行なうことに相当する。そして、第１の調整設定保持手段１０５に設定を保持するよう制御を行なう。

このような調整手順を通して得られるキャリアリーク・レベルの算出方法について説明する。

まず、最小出力、すなわち可変利得増幅回路１０２の利得が最小のときは、第１のＤＣオフセット電圧補償回路１０３の調整分解能をＤＣ＿ＬＳＢ＿１、第２のＤＣオフセット電圧補償回路１０４の調整分解能をＤＣ＿ＬＳＢ＿２、可変利得増幅回路１０２入力の信号振幅をＶ_{in_amp}、可変利得増幅回路１０２の利得をＧ_minとすると、下式（２）によってキャリアリーク・レベルを計算することができる。

次いで、最大出力、すなわち可変利得増幅回路の利得が最大のときは、可変利得増幅回路１０２の利得をＧ_maxとすると、下式（３）によってキャリアリーク・レベルを計算することができる。

よって、要求されるキャリアリーク対信号比ＣＬＲ_Gmin及びＣＬＲ_Gmaxから、必要となるＤＣオフセット電圧レベルＤＣ＿ＬＳＢ＿１及びＤＣ＿ＬＳＢ＿２を満たすよう、第１のＤＣオフセット電圧補償回路１０３及び第２のＤＣオフセット電圧補償回路１０４を設計すればよい。

例えば、可変利得増幅回路１０２の最小利得Ｇ_minが−３０ｄＢ、その最大利得Ｇ_maxが０ｄＢ、変調波信号入力レベルのＣＷ換算値の振幅Ｖ_{in_amp}が０．２５Ｖ（＝５００ｍＶ_pp）という条件の下で、ＣＬＲ_Gmin＜−２０ｄＢ、ＣＬＲ_Gmax＜−４０ｄＢを満たすためには、ＤＣ＿ＬＳＢ＿１として１．２５ｍＶ以下、ＤＣ＿ＬＳＢ＿２として０．５ｍＶ以下の調整分解能をそれぞれ持つ第１のＤＣオフセット電圧補償回路１０３及び第２のＤＣオフセット電圧補償回路１０４を用意できればよいことが分かる。

但し、上式（２）及び（３）が成立するためには、まず、最小出力すなわち可変利得増幅回路１０２の利得が最小となるときに第２のＤＣオフセット電圧補償回路１０４を調整し、次いで、最大出力すなわち可変利得増幅回路１０２の利得が最大となるときに第１のＤＣオフセット電圧補償回路１０３を調整するという手順を持つことが重要である。調整制御手段１０７は、このような調整手順を実施するように制御する。

ここで、上述とは逆の調整手順、すなわち、まず可変利得増幅回路１０２の利得を最大にした最大出力時に、第１のＤＣオフセット電圧補償回路１０３を調整し、次いで可変利得増幅回路１０２の利得を最小にした最小出力時に第２のＤＣオフセット電圧補償回路１０４を調整するという手順で調整される場合について考えてみる。第２のＤＣオフセット電圧補償回路１０４が調整される前の周波数変換回路１０１の入力でのＤＣオフセット電圧をＤＣ＿ｍｉｘとすると、第１のＤＣオフセット電圧補償回路１０３は、可変利得増幅回路１０２入力でのＤＣオフセット電圧及びＤＣ＿ｍｉｘの可変利得増幅回路１０２入力での入力換算レベルを同時にキャンセルすることになる。次いで、可変利得増幅回路１０２の利得を最小にした最小出力時に第２のＤＣオフセット電圧補償回路１０４を調整した場合、ＤＣ＿ｍｉｘはＤＣ＿ＬＳＢ＿２に変化してしまう。このため、既に調整を行なった第１のＤＣオフセット電圧補償回路１０３の設定は最適点から大きくずれてしまうことになる。つまり、再度、可変利得増幅回路１０２の利得を最大にした場合、所望のキャリアリーク特性が得られないことになる。

以上から、図１に示したＲＦフロントエンド部の回路構成において、調整制御手段１０７においてＤＣオフセット電圧を調整する手順の重要性が理解できよう。まず、可変利得増幅回路１０２の利得が最小になるように制御し、周波数変換回路１０１の出力でのキャリアリーク・レベルが最小になるように第２のＤＣオフセット電圧補償回路１０４を調整する。そして、第２の調整設定保持手段１０６に設定を保持する作業を行なう。次いで、可変利得増幅回路１０２の利得が最大になるように制御し、周波数変換回路１０１の出力でのキャリアリーク・レベルが最小になるように第１のＤＣオフセット電圧補償回路１０３を調整し、第１の調整設定保持手段１０５に設定を保持するよう制御を行なう。

図１に示した回路構成によれば、可変利得増幅回路及び周波数変換回路部の低消費電力化を図るとともに、キャリアリークの問題を回避することが可能である。

図２には、本発明の他の実施形態に係る周波数変換回路及びその前段に用いる可変利得増幅回路の構成を示している。調整制御手段１１０による調整手順に従って得られた第１のＤＣオフセット電圧補償回路１０３の設定、及び第２のＤＣオフセット電圧補償回路１０４の設定を不揮発的に保持するように構成されていることが図１に示した回路構成との主な相違点である。

図示の回路構成では、第１のＤＣオフセット電圧補償回路１０３及び第２のＤＣオフセット電圧補償回路１０４の調整後の設定をそれぞれ保存する手段として、第１の記憶機能付き調整設定保持手段１０８及び第２の記憶機能付き調整設定保持手段１０９を備えている。

これら第１の記憶機能付き調整設定保持手段１０８及び第２の記憶機能付き調整設定保持手段１０９は、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｃａｂｌｅ ＆ Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）などの不揮発メモリを代表とする記憶可能な手段で構成することができ、一度調整した内容は意図的に再調整を行なうまでの期間、電源をオフしても保持しておくことが可能である。したがって、図２に示した回路構成によれば、ＤＣオフセット電圧補償回路の調整作業回数を削減することができる。

図３には、本発明のさらに他の実施形態に係る周波数変換回路及びその前段に用いる可変利得増幅回路の構成を示している。第１のＤＣオフセット電圧補償回路１０３及び第２のＤＣオフセット電圧補償回路１０４の調整、並びに、第１の調整設定保持手段１０５及び第２の調整設定保持手段１０６への保持を行なうタイミングを指示する手段として、調整タイミング信号供給手段１１２を備えていることが、図１に示した回路構成との主な相違点である。

使用方法や制御方法によって、各ＤＣオフセット電圧補償の設定が時間的に変化するような用途には、動作時に最適な状態を維持できるように、この調整タイミング信号供給手段１１２からの調整タイミング信号を用いた再調整の作業を調整制御手段１１１に追加することができる。したがって、図３に示した回路構成によれば、発生するＤＣオフセット電圧に経時変化があるような場合に、調整タイミング信号を用いて適宜再調整を行ない、最適なキャリアリーク特性を得ることができる。

図４には、本発明のさらに他の実施形態に係る周波数変換回路及びその前段に用いる可変利得増幅回路の構成を示している。周波数変調した後の段においてキャリアリーク・レベルに対応するＤＣ電圧レベルをモニタしてＤＣオフセット電圧の補償を行なうようにしたことが、図１に示した回路構成との主な相違点である。

図示の回路構成では、キャリアリーク検出手段１１３と、ダウン・コンバータ１１４と、ローパス・フィルタ１１５と、ＤＣ電圧レベル検出手段１１６をさらに備えている。ダウン・コンバータ１１４は、検出したキャリアリーク成分をキャリア周波数と等価な周波数であるローカル信号でダウン・コンバートし、キャリアリーク・レベルに対応するＤＣレベルへの変換を行なう。ローパス・フィルタ１１５は、ダウン・コンバータ１１４の出力で発生する高調波成分を低減する目的で設けられている。そして、ＤＣ電圧レベル検出手段１１６のＤＣレベルが小さくなるようにモニタしながら、第１のＤＣオフセット電圧補償回路１０３及び第２のＤＣオフセット電圧補償回路１０４を調整する。すなわち、ＤＣオフセット電圧補償回路１０３、１０４の調整の際に、モニタするＤＣオフセット電圧の大小関係を指標にして調整作業を行なうので、正確に調整することができるとともに、調整作業が簡素化され手間が大幅に改善する。

図５には、本発明のさらに他の実施形態に係る周波数変換回路及びその前段に用いる可変利得増幅回路の構成を示している。図示の回路構成では、ＤＣ電圧レベル保存手段１１８と、ＤＣ電圧レベル比較手段１１９と、極性判定手段１２０をさらに備え、ＤＣオフセット電圧の調整開始から最適設定に調整するための手順を自動化するように構成されていることが、図４に示した回路構成との主な相違点である。

調整制御手段１１７は、例えば、各ＤＣオフセット電圧補償回路１０３、１０４の制御を５ビットで行なうとすると、“０００００”から“１１１１１”をカウント・アップ、あるいは、“１１１１１”から“０００００”までカウント・ダウンするよう制御を行なう。

各制御ビット状態において検出されたＤＣレベルは、ＤＣ電圧レベル比較手段１１９で比較された後、ＤＣ電圧レベル電圧保存手段１１８に上書きする形で保存される。これにより、各制御ビット状態の前・後のＤＣ電圧レベルの比較が可能となる。この比較の結果から極性判定手段１２０で極性の判定を行ない、極性が変ったと判断した時点で調整制御手段１１７に信号を送る。調整制御手段１１７は、その信号に基づき、カウント・アップ、あるいは、カウント・ダウンの動作を止め、その制御ビット状態を各調整設定保持手段１０５、１０６に保存するよう制御を行なう。

極性判定手段１２０での極性が変化する点で最適な調整が行なわれることは、次のことから明らかである。周波数変換回路１０１の入力での換算ＤＣオフセット電圧が０ｍＶの場合がキャリアリークのない理想状態である。つまり、キャリアリークが発生するのは、“正”あるいは“負”の極性を持つ有限な値のＤＣオフセット電圧を持つ場合であり、このＤＣオフセット電圧をＤＣオフセット補償回路１０３、１０４で順次調整してキャンセルしていくと、キャリアリークが完全にキャンセルされる状態の前後で、ＤＣ電圧レベル検出手段１１６の極性は反転する筈である。

そこで、極性が反転する点で調整を止めることにより、キャリアリークが完全にキャンセルされる状態に非常に近い設定で調整を行なうことができる。これにより、調整制御手段１１７が、制御ビットのカウント・アップあるいはカウント・ダウンを開始した後、自動で調整を行なうことができる。

図６には、本発明のさらに他の実施形態に係る周波数変換回路及びその前段に用いる可変利得増幅回路の構成を示している。図示の回路構成では、調整タイミング信号供給手段１２２をさらに備え、調整タイミング信号を用いて調整制御手段１２１に調整期間を通知し、その期間内に自動で第１のＤＣオフセット電圧補償回路１０３及び第２のＤＣオフセット電圧補償回路１０４の調整を行なうように構成されていることが、図５に示した回路構成との主な相違点である。

調整制御手段１２１は、調整タイミング信号供給手段１２２から送られてくる調整タイミング信号を用いて、調整のための制御ビットのカウント・アップ、あるいはカウント・ダウンを開始し、各ＤＣオフセット電圧補償回路１０３、１０４の自動調整を行なう。

これにより、発生するＤＣオフセット電圧に経時変化があるような場合には、調整タイミング信号を適宜用いて自動で再調整を行ない、最適なキャリアリーク特性を得ることができる。また、例えば電源投入時にＤＣオフセット補償期間を設け、この期間中に制御タイミング信号を送ることにより、電源投入の度に、各ＤＣオフセット電圧補償回路１０３、１０４が最適な状態に調整されることになる。

図７には、本発明のさらに他の実施形態に係る周波数変換回路及びその前段に用いる可変利得増幅回路の構成を示している。図示の回路構成では、電源電圧をオフにした後もＤＣオフセット電圧補償回路１０３、１０４の設定内容を第１及び第２の記憶機能付き調整設定保持手段１０８、１０９に不揮発的に保持するが、記憶トリガ信号供給手段１２４をさらに備えて試調整を行なう機会を設けるように構成されていることが、図２に示した回路構成との主な相違点である。

第１の記憶機能付き調整設定保持手段１０８及び第２の記憶機能付き調整設定保持手段１０９への書き込みが１度しか許されないとする。このような場合、第１のＤＣオフセット電圧補償回路１０３及び第２のＤＣオフセット電圧補償回路１０４を調整した後、第１のＤＣオフセット電圧補償回路１０３及び第２のＤＣオフセット電圧補償回路１０４の試調整を行なう。そして、調整結果が最適であることを確認した後、記憶トリガ信号供給手段１２４からのトリガ信号を使って、第１の記憶機能付き調整設定保持手段１０８及び第２の記憶機能付き調整設定保持手段１０９への書き込みを行なうことで、確実な調整作業が可能となる。

各ＤＣオフセット電圧補償回路１０３、１０４には試調整を行なう機会が与えられるが、最終的な設定と判断した際にのみ、記憶トリガ信号供給手段１２４から記憶トリガ信号を供給して、最適な設定内容を各記憶機能付き調整設定保持手段１０８、１０９に記憶させることができる。このような試調整作業は、例えば製品出荷前の工場などで行なうことができる。

図８には、本発明の一実施形態に係る直交変調器及びその前段に用いる可変利得増幅回路の構成を示している。

同図に示すように、Ｉ軸信号用周波数変換回路２０１の前段に利得可変機能を持つＩ軸信号用可変利得増幅回路２０７が配設されるとともに、Ｑ信号用周波数変換回路２０２の前段に利得可変機能を持つＱ信号用可変利得増幅回路２０８が配設されている。そして、Ｉ信号用周波数変換回路２０１、Ｑ信号用周波数変換回路２０２、局部発振器２０３、２分周回路２０４、及び加算回路２０５で直交変調器２０６が構成されている。

Ｉ信号用可変利得増幅回路２０７及びＱ信号用可変利得増幅回路２０８の入力に第１のＤＣオフセット電圧補償回路２０９を備えるとともに、Ｉ信号用周波数変換回路２０１及びＱ信号用周波数変換回路２０２の入力に第２のＤＣオフセット電圧補償回路２１０を備えている。さらに、第１のＤＣオフセット電圧補償回路２０９は、調整の設定を保持するための手段である第１の調整設定保持手段２１１を備え、第２のＤＣオフセット電圧補償回路２１０は、調整の設定を保持するための手段である第２の調整設定保持手段２１２を備えている。

図示の実施形態では、第１のＤＣオフセット電圧補償回路２０９及び第２のＤＣオフセット電圧補償回路２１０の調整手順として、調整制御手段２１３は、まず、Ｉ信号用可変利得増幅回路２０７及びＱ信号用可変利得増幅回路２０８の利得を最小になるように制御し、直交変調器２０６の出力でのキャリアリーク・レベルが最小になるように第２のＤＣオフセット電圧補償回路２１０のＩ側の調整を行なう。続いて、直交変調器２０６の出力でのキャリアリーク・レベルが最小になるように第２のＤＣオフセット電圧補償回路２１０のＱ側の調整を行なう。すなわち、ＢＢ段の可変利得増幅回路２０７、２０８の入力段の影響を除去して、直交変調器２０６の入力に発生するＤＣオフセット電圧の調整を行なう。そして、第２の調整設定保持手段２１２にこれらの設定を保持する作業を行なう。

次いで、調整制御手段２１３は、Ｉ信号用可変利得増幅回路２０７及びＱ信号用可変利得増幅回路２０８の利得を最大になるように制御し、直交変調器２０６の出力でのキャリアリーク・レベルが最小になるように第１のＤＣオフセット電圧補償回路２０９のＩ側の調整を行なう。続いて、直交変調器２０６の出力でのキャリアリーク・レベルが最小になるように第１のＤＣオフセット電圧補償回路２０９のＱ側の調整を行なう。すなわち、ＢＢ段の可変利得増幅回路２０７、２０８の入力段の影響を考慮しながら、直交変調器２０６の入力に換算されたＤＣオフセット電圧の調整を行なうことに相当する。そして、第１の調整設定保持手段２１１に設定を保持するよう制御を行なう。

このような調整手順を通して得られるキャリアリーク・レベルの算出方法について説明する。

まず、最小出力、すなわちＩ信号用可変利得増幅回路２０７及びＱ信号用可変利得増幅回路２０８の利得が最小のときは、第２のＤＣオフセット電圧補償回路２１０のＩ側及びＱ側の調整分解能をそれぞれＤＣ＿ＬＳＢ＿Ｉ２、ＤＣ＿ＬＳＢ＿Ｑ２、Ｉ信号用可変利得増幅回路２０７及びＱ信号用可変利得増幅回路２０８の入力の信号振幅をＶ_{in_amp}、Ｉ信号用可変利得増幅回路２０７及びＱ信号用可変利得増幅回路２０８の最小利得をＧ_minとすると、下式（４）よりキャリアリーク・レベルを計算することができる。

但し、上式（４）において、ＤＣ＿ＬＳＢ＿１及びＤＣ＿ＬＳＢ＿２はそれぞれ下式の通りとする。

次いで、最大出力、すなわちＩ信号用可変利得増幅回路２０７及びＱ信号用可変利得増幅回路２０８の利得が最大のときは、第１のＤＣオフセット電圧補償回路２０９のＩ側及びＱ側の調整分解能をそれぞれＤＣ＿ＬＳＢ＿Ｉ１、ＤＣ＿ＬＳＢ＿Ｑ１、Ｉ信号用可変利得増幅回路２０７及びＱ信号用可変利得増幅回路２０８の利得をＧ_maxとすると、下式（７）によってキャリアリーク・レベルを計算することができる。

よって、要求されるキャリアリーク対信号比ＣＬＲ_Gmin及びＣＬＲ_Gmaxから、必要となるＤＣ＿ＬＳＢ＿１、ＤＣ＿ＬＳＢ＿２を満たすよう、第１のＤＣオフセット電圧補償回路２０９及び第２のＤＣオフセット電圧補償回路２１０を設計すれば良い。

例えば、Ｉ信号用可変利得増幅回路２０７及びＱ信号用可変利得増幅回路２０８の最小利得Ｇ_minが−３０ｄＢ、Ｉ信号用可変利得増幅回路２０７及びＱ信号用可変利得増幅回路２０８の最大利得Ｇ_maxが０ｄＢ、変調波信号入力レベルのＣＷ換算値の振幅Ｖ_{in_amp}が０．２５Ｖ（＝５００ｍＶ_pp）という条件下で、ＣＬＲ_Gmin＜−２０ｄＢ、ＣＬＲ_Gmax＜−４０ｄＢを満たすためには、ＤＣ＿ＬＳＢ＿１として１．７５ｍＶ以下、ＤＣ＿ＬＳＢ＿２として０．７ｍＶ以下の調整分解能を持つ第１のＤＣオフセット電圧補償回路２０９及び第２のＤＣオフセット電圧補償回路２１０を用意できれば良いことが分かる。

但し、上式（４）及び（７）式が成立するためには、調整制御手段２１３が、まず、最小出力すなわちＩ信号用可変利得増幅回路２０７及びＱ信号用可変利得増幅回路２０８の利得が最小となるときに第２のＤＣオフセット電圧補償回路２１０が調整され、次いで、最大出力すなわちＩ信号用可変利得増幅回路２０７及びＱ信号用可変利得増幅回路２０８の利得が最大のときに第１のＤＣオフセット電圧補償回路２０９が調整される手順を持つことが重要である（図１に示した実施形態と同様）。

図８に示した回路構成によれば、可変利得増幅回路及び直行変調器部の低消費電力化を図るとともに、キャリアリークの問題を回避することが可能である。

図９には、本発明の他の実施形態に係る直交変調器及びその前段に用いる可変利得増幅回路の構成を示している。調整制御手段２１６による調整手順に従って得られた第１のＤＣオフセット電圧補償回路２０９の設定、及び第２のＤＣオフセット電圧補償回路２１０の設定を不揮発的に保持するように構成されていることが図８に示した回路構成との主な相違点である。

図示の回路構成では、第１のＤＣオフセット電圧補償回路２０９及び第２のＤＣオフセット電圧補償回路２１０の調整後の設定を保存する手段として、第１の記憶機能付き調整設定保持手段２１４及び第２の記憶機能付き調整設定保持手段２１５を備えている。

これら第１の記憶機能付き調整設定保持手段２１４及び第２の記憶機能付き調整設定保持手段２１５は、不揮発メモリを代表とする電源をオフしても記憶可能な手段で構成され、一度調整した内容は意図的に再調整を行なうまでの期間、保持しておくことが可能である。したがって、図９に示した回路構成によれば、ＤＣオフセット電圧補償回路の調整作業回数を削減することができる。

図１０には、本発明のさらに他の実施形態に係る直交変調器及びその前段に用いる可変利得増幅回路の構成を示している。第１のＤＣオフセット電圧補償回路２０９及び第２のＤＣオフセット電圧補償回路２１０の調整、並びに、第１の調整設定保持手段２１１及び第２の調整設定保持手段２１２への保持を行なうタイミングを指示する手段として、調整タイミング信号供給手段２１８を備えていることが、図８に示した回路構成との主な相違点である。

使用方法や制御方法によって、各ＤＣオフセット電圧補償の設定が時間的に変化するような用途には、動作時に最適な状態を維持できるように、この調整タイミング信号供給手段２１８を用いた再調整の作業を調整制御手段２１７に追加することができる。したがって、図１０に示した回路構成によれば、発生するＤＣオフセット電圧に経時変化があるような場合に、調整タイミング信号を用いて適宜再調整を行ない、最適なキャリアリーク特性を得ることができる。

図１１には、本発明のさらに他の実施形態に係る直交変調器及びその前段に用いる可変利得増幅回路の構成を示している。ベースバンド信号を直交変調した後の段においてキャリアリーク・レベルに対応するＤＣ電圧レベルをモニタしてＤＣオフセット電圧の補償を行なうようにしたことが、図８に示した回路構成との主な相違点である。

図示の回路構成では、キャリアリーク検出手段２２０と、ダウン・コンバータ２２１と、ローパス・フィルタ２２２と、ＤＣ電圧レベル検出手段２２３と、２分周回路２１９をさらに備えている。ダウン・コンバータ２２１は、検出したキャリアリーク成分をキャリア周波数と等価な周波数であるローカル信号でダウン・コンバートし、キャリアリーク・レベルに対応するＤＣレベルへの変換を行なう。ローパス・フィルタ２２２は、ダウン・コンバータ２２１の出力で発生する高調波成分を低減する目的で設けられている。そして、ＤＣ電圧レベル検出手段２２３のＤＣレベルが小さくなるようにモニタしながら、第１のＤＣオフセット電圧補償回路２０９及び第２のＤＣオフセット電圧補償回路２１０を調整することができる。すなわち、ＤＣオフセット電圧補償回路２０９、２１０の調整の際に、モニタするＤＣオフセット電圧の大小関係を指標にして調整作業を行なうので、正確に調整することができるとともに、調整作業が簡素化され手間が大幅に改善する。

図１２には、本発明のさらに他の実施形態に係る直交変調器及びその前段に用いる可変利得増幅回路の構成を示している。図示の回路構成では、ＤＣ電圧レベル保存手段２２５と、ＤＣ電圧レベル比較手段２２６と、極性判定手段２２７をさらに備え、ＤＣオフセット電圧の調整開始から最適設定に調整するための手順を自動化するように構成されていることが、図１１に示した回路構成との主な相違点である。

調整制御手段２２４は、例えば、各ＤＣオフセット電圧補償回路２０９、２１０の制御を５ビットで行なうとすると、“０００００”から“１１１１１”をカウント・アップ、あるいは、“１１１１１”から“０００００”までカウント・ダウンするよう制御を行なう。

各制御ビット状態において検出されたＤＣレベルは、ＤＣ電圧レベル比較手段２２６で比較された後、ＤＣ電圧レベル電圧保存手段２２５に上書きする形で保存される。これにより、各制御ビット状態の前・後のＤＣ電圧レベルの比較が可能となる。この比較の結果から極性判定手段２２７で極性の判定を行ない、極性が変ったと判断した時点で調整制御手段２２４に信号を送る。調整制御手段２２４は、その信号に基づき、カウント・アップあるいはカウント・ダウンの動作を止め、その制御ビット状態を各調整設定保持手段２１１、２１２に保存するよう制御を行なう。

極性判定手段１２０での極性が変化する点で調整を止めることにより、キャリアリークが完全にキャンセルされる状態に非常に近い設定で調整を行なうことができるのは、図５に示した回路構成の場合と同様である。これにより、調整制御手段２２４が、制御ビットのカウント・アップあるいはカウント・ダウンを開始した後、自動で調整を行なうことができる。

図１３には、本発明のさらに他の実施形態に係る直交変調器及びその前段に用いる可変利得増幅回路の構成を示している。図示の回路構成では、調整タイミング信号供給手段２２９をさらに備え、調整タイミング信号を用いて調整制御手段２２８に調整期間を通知し、調整制御手段２２８はその期間内に自動で各ＤＣオフセット電圧補償回路２０９、２１０の自動調整を行なうように構成されていることが、図１２に示した回路構成との主な相違点である。

調整制御手段２２８は、調整タイミング信号供給手段２２９から送られてくる調整タイミング信号を用いて、調整のための制御ビットのカウント・アップあるいはカウント・ダウンを開始し、各ＤＣオフセット電圧補償回路２０９、２１０の自動調整を行なう。

これにより、発生するＤＣオフセット電圧に経時変化があるような場合には、調整タイミング信号を適宜用いて自動で再調整を行ない、最適なキャリアリーク特性を継続的に得ることができる。また、例えば、電源投入時にＤＣオフセット補償期間を設け、この期間中に制御タイミング信号を送ることにより、電源投入の度に、各ＤＣオフセット電圧補償回路２０９、２１０が最適な状態に調整されることになる。

図１４には、本発明のさらに他の実施形態に係る直交変調器及びその前段に用いる可変利得増幅回路の構成を示している。図示の回路構成では、記憶トリガ信号供給手段２３１をさらに備え、電源電圧をオフにした後もＤＣオフセット電圧補償回路の設定内容を不揮発的に保持するとともに、試調整を行なう機会を設けるように構成されていることが、図９に示した回路構成との主な相違点である。

第１のＤＣオフセット電圧補償回路２０９及び第２のＤＣオフセット電圧補償回路２１０を調整した後、第１の記憶機能付き調整設定保持手段２１５及び第２の記憶機能付き調整設定保持手段２１６への書き込みが１度しか許されないとする。このような場合、第１のＤＣオフセット電圧補償回路２０９及び第２のＤＣオフセット電圧補償回路２１０の試調整を行なう。そして、調整結果が最適であることを確認した後、記憶トリガ信号供給手段２３１からのトリガ信号を使って、第１の記憶機能付き調整設定保持手段２１５及び第２の記憶機能付き調整設定保持手段２１６への書き込みを行なうことで、確実な調整作業が可能となる。

各ＤＣオフセット電圧補償回路２０９、２１０には試調整を行なう機会が与えられるが、最終的な設定と判断した際にのみ、記憶トリガ信号供給手段２３１から記憶トリガ信号を供給して、最適な設定内容を各記憶機能付き調整設定保持手段２１５、２１６に記憶させることができる。

図１５には、図８〜図１４のいずれかに示した直交変調器及びその前段に直流接続する可変利得増幅回路を用いて構成される無線通信装置の構成例を示している。

［背景技術］の欄でも説明したように、送信パワー・コントロールが要求される通信システムでは、送信機側には９０ｄＢ近い可変レンジを持つ利得増幅が必要とされ、例えば３段以上の可変利得増幅回路が必要となる。従来は、可変利得増幅回路を直交変調器の前段に配置すると、可変利得増幅回路の入力に発生するＤＣオフセット電圧が、利得を切り替える度に直交変調器入力でのＤＣオフセット成分を変化させてしまうことから、変調度が低下してしまうという問題があった。

これに対し、図８〜図１４にそれぞれ示した直交変調器及びその前段に用いる可変利得増幅回路によれば、直交変調器及びその前段の可変利得増幅回路の各入力にＤＣオフセット電圧補償回路がそれぞれ配設されている。そして、まず可変利得増幅回路を最小利得に設定して直交変調器出力でのキャリアリークが最小になるように直交変調器の入力のＤＣオフセット電圧補償回路を調整し、次いで、可変利得増幅回路を最大利得に設定して直交変調器出力でのキャリアリークが最小になるように可変利得増幅回路の入力のＤＣオフセット電圧補償回路を調整するという、特定の調整手順を実施することにより、利得を切り替える度に変化するＤＣオフセット電圧を好適に除去することができる。言い換えれば、多段構成となる可変利得増幅回路の少なくとも一部をＢＢ段に配置して、低消費電力化を図ることができる。

なお、その他の送受信機構成自体は一般的なものでよいので、ここでは詳細な説明を省略する。

以上、特定の実施形態を参照しながら、本発明について詳解してきた。しかしながら、本発明の要旨を逸脱しない範囲で当業者が該実施形態の修正や代用を成し得ることは自明である。

本明細書では、Ｗ−ＣＤＭＡなどの送信パワー・コントロールが必要となる無線通信装置に適用した実施形態を中心に説明してきたが、本発明の要旨はこれに限定されるものではない。送信パワー・コントロールが必要とされるＷ−ＣＤＭＡ以外の通信システムで動作する無線通信装置や、送信パワー・コントロールを必要としないその他の通信システムに利用される無線通信装置、あるいはデータ信号の周波数変換と可変利得増幅をともに行なうさまざまな電気電子機器に対しても、同様に本発明を適用することができる。

要するに、例示という形態で本発明を開示してきたのであり、本明細書の記載内容を限定的に解釈するべきではない。本発明の要旨を判断するためには、特許請求の範囲を参酌すべきである。

図１は、本発明の一実施形態に係る周波数変換回路及びその前段に用いる可変利得増幅回路の構成を示した図である。 図２は、本発明の他の実施形態に係る周波数変換回路及びその前段に用いる可変利得増幅回路の構成を示した図である。 図３は、本発明の他の実施形態に係る周波数変換回路及びその前段に用いる可変利得増幅回路の構成を示した図である。 図４は、本発明の他の実施形態に係る周波数変換回路及びその前段に用いる可変利得増幅回路の構成を示した図である。 図５は、本発明の他の実施形態に係る周波数変換回路及びその前段に用いる可変利得増幅回路の構成を示した図である。 図６は、本発明の他の実施形態に係る周波数変換回路及びその前段に用いる可変利得増幅回路の構成を示した図である。 図７は、本発明の他の実施形態に係る周波数変換回路及びその前段に用いる可変利得増幅回路の構成を示した図である。 図８は、本発明の一実施形態に係る直交変調器及びその前段に用いる可変利得増幅回路の構成を示した図である。 図９は、本発明の他の実施形態に係る直交変調器及びその前段に用いる可変利得増幅回路の構成を示した図である。 図１０は、本発明の他の実施形態に係る直交変調器及びその前段に用いる可変利得増幅回路の構成を示した図である。 図１１は、本発明の他の実施形態に係る直交変調器及びその前段に用いる可変利得増幅回路の構成を示した図である。 図１２は、本発明の他の実施形態に係る直交変調器及びその前段に用いる可変利得増幅回路の構成を示した図である。 図１３は、本発明の他の実施形態に係る直交変調器及びその前段に用いる可変利得増幅回路の構成を示した図である。 図１４は、本発明の他の実施形態に係る直交変調器及びその前段に用いる可変利得増幅回路の構成を示した図である。 図１５は、図８〜図１４のいずれかに示した直交変調器及びその前段に用いる可変利得増幅回路を用いて構成される無線通信装置の構成例を示した図である。 図１６は、ローカル信号の自己ミキシングが発生する様子を示した図である。 図１７は、ミキサ回路のトランスコンダクタンス段に流れるバイアス電流を電流切り替え形のＤＡＣで調整して等価的にＤＣオフセット電圧をキャンセルする回路構成例（従来技術）を示した図である。 図１８は、直交変調器後に３段構成の可変利得増幅器を配設した送信機構成例を示した図である。

符号の説明

１０１…周波数変換回路
１０２…可変利得増幅回路
１０３…第１のＤＣオフセット電圧補償回路
１０４…第２のＤＣオフセット電圧補償回路
１０５…第１の調整設定保持手段
１０６…第２の調整設定保持手段
１０７、１１０、１１１、１１７、１２１、１２３…調整制御手段
１０８…第１の記憶機能付き調整設定保持手段
１０９…第２の記憶機能付き調整設定保持手段
１１２、１２２…調整タイミング信号供給手段
１１３…キャリアリーク検出手段
１１４…ダウン・コンバータ
１１５…ローパス・フィルタ
１１６…ＤＣ電圧レベル検出手段
１１８…ＤＣ電圧レベル保存手段
１１９…ＤＣ電圧レベル比較手段
１２０…極性判定手段
１２４…記憶トリガ信号供給手段
２０１…Ｉ軸信号用周波数変換回路
２０２…Ｑ軸信号用周波数変換回路
２０３…局部発振器
２０４…２分周回路
２０５…加算回路
２０６…直交変調器
２０７…Ｉ軸信号用可変利得増幅回路
２０８…Ｑ軸信号用可変利得増幅回路
２０９…第１のＤＣオフセット電圧補償回路
２１０…第２のＤＣオフセット電圧補償回路
２１１…第１の調整設定保持手段
２１２…第２の調整設定保持手段
２１３、２１６、２１７、２２４、２２８、２３０…調整制御手段
２１４…第１の記憶機能付き調整設定保持手段
２１５…第２の記憶機能付き調整設定保持手段
２１８…調整タイミング信号供給手段
２１９…２分周回路
２２０…キャリアリーク検出手段
２２１…ダウン・コンバータ
２２２…ローパス・フィルタ
２２３…ＤＣ電圧レベル検出手段
２２５…ＤＣ電圧レベル保存手段
２２６…ＤＣ電圧レベル比較手段
２２７…極性判定手段
２２９…調整タイミング信号供給手段
２３１…記憶トリガ信号供給手段

Claims (15)

1. 直流接続される可変利得増幅回路を前段に備えた周波数変換回路に適用され、前記周波数変換回路の入力に発生するＤＣオフセット電圧を補償するためのオフセット補償装置であって、
   前記可変利得増幅回路の入力におけるＤＣオフセット電圧を補償する第１のＤＣオフセット電圧補償手段と、
   前記周波数変換回路の入力におけるＤＣオフセット電圧を補償する第２のＤＣオフセット電圧補償手段と、
   前記第１のＤＣオフセット電圧補償手段を調整した際の設定を保持する第１の調整設定保持手段と、
   前記第２のＤＣオフセット電圧補償手段を調整した際の設定を保持する第２の調整設定保持手段と、
   前記可変利得増幅回路の利得がほぼ最小となる条件において、前記周波数変換器の出力でのキャリアリーク・レベルが最小となるように前記第２のＤＣオフセット電圧補償回路を調整し、該調整した際の設定を前記第２の調整設定保持手段に保持した後、前記可変利得増幅回路の利得がほぼ最大となる条件において、前記周波数変換回路の出力でのキャリアリーク・レベルが最小となるように前記第１のＤＣオフセット電圧補償手段を調整し、該調整した際の設定を前記第１の調整設定保持手段に保持する調整制御手段と、
   を具備することを特徴とするオフセット補償装置。
2. 前記第１及び第２の調整設定手段は、一度保持した設定内容を、当該装置の電源電圧をオフした後も保持する記憶機能を備えている、
   ことを特徴とする請求項１に記載のオフセット補償装置。
3. 前記調整制御手段に対して前記第１及び第２のＤＣオフセット電圧補償手段の調整タイミングを供給する調整タイミング信号供給手段をさらに備える、
   ことを特徴とする請求項１に記載のオフセット補償装置。
4. 前記周波数変換回路の出力におけるキャリアリークを検出するキャリアリーク検出手段と、
   前記キャリアリーク検出手段が検出したキャリアリークをキャリア周波数と等価な周波数であるローカル信号でダウン・コンバートする第２の周波数変換回路と、
   該ダウン・コンバートされたＤＣ電圧を検出するＤＣ電圧レベル検出手段と、
   をさらに備えることを特徴とする請求項１に記載のオフセット補償装置。
5. 前記ＤＣ電圧レベル検出手段により検出されたＤＣ電圧を保存するＤＣ電圧レベル保存手段と、
   前記ＤＣ電圧レベル保存手段に保存されている以前のＤＣ電圧レベルと、前記ＤＣ電圧レベル検出手段により新たに検出されたＤＣ電圧レベルとを比較するＤＣ電圧レベル比較手段と、
   前記ＤＣ電圧レベル比較手段による比較結果に基づいて極性を判定し、該判定結果を前記調整制御手段に供給する極性判定手段と、
   をさらに備えることを特徴とする請求項４に記載のオフセット補償装置。
6. 前記調整制御手段に対して前記第１及び第２のＤＣオフセット電圧補償手段の調整タイミングを供給する調整タイミング信号供給手段をさらに備える、
   ことを特徴とする請求項５に記載のオフセット補償装置。
7. 前記第１及び第２の調整設定手段に対して、一度保持した設定内容を、当該装置の電源電圧をオフした後も保持するタイミングを指示する記憶トリガ信号供給手段をさらに備える、
   ことを特徴とする請求項２に記載のオフセット補償装置。
8. 直流接続される可変利得増幅回路を前段に備えた直交変調器に適用され、前記直交変調器の入力に発生するＤＣオフセット電圧を補償するためのオフセット補償装置であって、
   前記可変利得増幅回路の入力におけるＤＣオフセット電圧を補償する第１のＤＣオフセット電圧補償手段と、
   前記直交変調器の入力におけるＤＣオフセット電圧を補償する第２のＤＣオフセット電圧補償手段と、
   前記第１のＤＣオフセット電圧補償手段を調整した際の設定を保持する第１の調整設定保持手段と、
   前記第２のＤＣオフセット電圧補償手段を調整した際の設定を保持する第２の調整設定保持手段と、
   前記可変利得増幅回路の利得がほぼ最小となる条件において、前記直交変調器の出力でのキャリアリーク・レベルが最小となるように前記第２のＤＣオフセット電圧補償回路を調整し、該調整した際の設定を前記第２の調整設定保持手段に保持した後、前記可変利得増幅回路の利得がほぼ最大となる条件において、前記直交変調器の出力でのキャリアリーク・レベルが最小となるように前記第１のＤＣオフセット電圧補償手段を調整し、該調整した際の設定を前記第１の調整設定保持手段に保持する調整制御手段と、
   を具備することを特徴とするオフセット補償装置。
9. 前記第１及び第２の調整設定手段は、一度保持した設定内容を、当該装置の電源電圧をオフした後も保持する記憶機能を備えている、
   ことを特徴とする請求項８に記載のオフセット補償装置。
10. 前記調整制御手段に対して前記第１及び第２のＤＣオフセット電圧補償手段の調整タイミングを供給する調整タイミング信号供給手段をさらに備える、
    ことを特徴とする請求項８に記載のオフセット補償装置。
11. 前記直交変調器の出力におけるキャリアリークを検出するキャリアリーク検出手段と、
    前記キャリアリーク検出手段が検出したキャリアリークをキャリア周波数と等価な周波数であるローカル信号でダウン・コンバートする周波数変換回路と、
    該ダウン・コンバートされたＤＣ電圧を検出するＤＣ電圧レベル検出手段と、
    をさらに備えることを特徴とする請求項１に記載のオフセット補償装置。
12. 前記ＤＣ電圧レベル検出手段により検出されたＤＣ電圧を保存するＤＣ電圧レベル保存手段と、
    前記ＤＣ電圧レベル保存手段に保存されている以前のＤＣ電圧レベルと、前記ＤＣ電圧レベル検出手段により新たに検出されたＤＣ電圧レベルとを比較するＤＣ電圧レベル比較手段と、
    前記ＤＣ電圧レベル比較手段による比較結果に基づいて極性を判定し、該判定結果を前記調整制御手段に供給する極性判定手段と、
    をさらに備えることを特徴とする請求項１１に記載のオフセット補償装置。
13. 前記調整制御手段に対して前記第１及び第２のＤＣオフセット電圧補償手段の調整タイミングを供給する調整タイミング信号供給手段をさらに備える、
    ことを特徴とする請求項１２に記載のオフセット補償装置。
14. 前記第１及び第２の調整設定手段に対して、一度保持した設定内容を、当該装置の電源電圧をオフした後も保持するタイミングを指示する記憶トリガ信号供給手段をさらに備える、
    ことを特徴とする請求項９に記載のオフセット補償装置。
15. 少なくとも送信系において、
    ベースバンド信号をアップコンバートする直交変調器と、
    前記直交変調器の入力側に直流接続されるベースバンド段の可変利得増幅回路と、
    前記直交変調器の出力側に交流接続されるＲＦ段の可変利得増幅回路と、
    前記ベースバンド段の可変利得増幅回路の入力におけるＤＣオフセット電圧を補償する第１のＤＣオフセット電圧補償手段と、
    前記直交変調器の入力におけるＤＣオフセット電圧を補償する第２のＤＣオフセット電圧補償手段と、
    前記第１のＤＣオフセット電圧補償手段を調整した際の設定を保持する第１の調整設定保持手段と、
    前記第２のＤＣオフセット電圧補償手段を調整した際の設定を保持する第２の調整設定保持手段と、
    前記ベースバンド段の可変利得増幅回路の利得がほぼ最小となる条件において、前記直交変調器の出力でのキャリアリーク・レベルが最小となるように前記第２のＤＣオフセット電圧補償回路を調整し、該調整した際の設定を前記第２の調整設定保持手段に保持した後、前記ベースバンド段の可変利得増幅回路の利得がほぼ最大となる条件において、前記直交変調器の出力でのキャリアリーク・レベルが最小となるように前記第１のＤＣオフセット電圧補償手段を調整し、該調整した際の設定を前記第１の調整設定保持手段に保持する調整制御手段と、
    を具備することを特徴とする無線通信装置。
    

Images