KR20110055301A - Ｌｃ 탱크 필터를 포함하는 수신기 및 이의 동작 방법 - Google Patents

Ｌｃ 탱크 필터를 포함하는 수신기 및 이의 동작 방법 Download PDF

Info

Publication number
KR20110055301A
KR20110055301A KR1020090112256A KR20090112256A KR20110055301A KR 20110055301 A KR20110055301 A KR 20110055301A KR 1020090112256 A KR1020090112256 A KR 1020090112256A KR 20090112256 A KR20090112256 A KR 20090112256A KR 20110055301 A KR20110055301 A KR 20110055301A
Authority
KR
South Korea
Prior art keywords
frequency
output
signals
code
adjustment
Prior art date
Application number
KR1020090112256A
Other languages
English (en)
Other versions
KR101578512B1 (ko
Inventor
문현원
유화열
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090112256A priority Critical patent/KR101578512B1/ko
Priority to US12/844,551 priority patent/US8368477B2/en
Priority to CN201010517327.8A priority patent/CN102075201B/zh
Priority to JP2010257988A priority patent/JP5777087B2/ja
Publication of KR20110055301A publication Critical patent/KR20110055301A/ko
Application granted granted Critical
Publication of KR101578512B1 publication Critical patent/KR101578512B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45188—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/12—Frequency selective two-port networks using amplifiers with feedback
    • H03H11/1291—Current or voltage controlled filters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45704—Indexing scheme relating to differential amplifiers the LC comprising one or more parallel resonance circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/12—Frequency selective two-port networks using amplifiers with feedback
    • H03H11/1213—Frequency selective two-port networks using amplifiers with feedback using transistor amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Circuits Of Receivers In General (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Amplifiers (AREA)

Abstract

수신기가 제공된다. 상기 수신기는 입력 단자들로 입력되는 차동 입력 신호들을 증폭하고 출력 단자들을 통하여 차동 출력 신호들을 출력하기 위한 차동 증폭기와, 상기 차동 증폭기의 상기 출력 단자들에 접속된 오실레이터를 포함하며, 상기 차동 증폭기와 상기 오실레이터는 인에이블 신호에 응답하여 양자택일적으로 동작한다.
수신기, LC 탱크 필터, 주파수 조정

Description

ＬＣ 탱크 필터를 포함하는 수신기 및 이의 동작 방법{Receiver including LC tank filter and method thereof}
본 발명의 개념에 따른 실시 예는 수신기에 관한 것으로, 특히 PVT 변환에 둔감한 LC 탱크 필터를 포함하는 RF 수신기에 관한 것이다.
RF (radio frequency) 수신기에서, 필터는 공정(process), 전압(voltage), 또는 온도(temperature)의 변화에 민감하게 변화하기 때문에 원하는 주파수 특성을 얻을 수 없는 경우가 있다. 이에 따라 공정, 전압, 또는 온도의 변화에 둔감한 필터를 포함하는 수신기가 요구된다.
본 발명이 이루고자 하는 기술적인 과제는 공정, 전압, 또는 온도의 변화에 둔감한 LC 필터 탱크를 포함하는 수신기와 상기 수신기의 동작 방법을 제공하는 것이다.
본 발명의 실시 예에 따른 수신기는 입력 단자들로 입력되는 차동 입력 신호 들을 증폭하고 출력 단자들을 통하여 차동 출력 신호들을 출력하기 위한 차동 증폭기; 및 상기 차동 증폭기의 상기 출력 단자들에 접속된 오실레이터를 포함한다.
상기 차동 증폭기와 상기 오실레이터는 인에이블 신호에 응답하여 양자택일적으로 동작한다.
실시 예에 따라 상기 수신기는 상기 출력 단자들 중에서 어느 하나로부터 출력된 신호의 제1주파수와 PLL로부터 출력된 신호의 제2주파수를 서로 비교하여 조정 코드를 조절하기 위한 코드 발생기와, 상기 입력 단자들에 접속되고 상기 조정 코드에 응답하여 상기 차동 입력 신호들 각각의 주파수를 조절하기 위한 LC 탱크 필터를 더 포함한다.
상기 코드 발생기는 상기 제1주파수를 M-분주한 제1분주 주파수와 상기 제2주파수를 (N*L)-분주한 제2주파수를 서로 비교하고 비교 결과에 따라 상기 조정 코드를 조절한다.
상기 코드 발생기는 상기 제2주파수를 N-분주한 제3주파수에 기초하여 상기 제1분주 주파수와 상기 제2분주 주파수의 차이를 계산하고 계산 결과에 따라 상기 조정 코드를 조절한다.
상기 코드 발생기는 상기 차이가 상기 제3주파수의 K-주기 이내일 때 조정 종료 신호를 출력하고, 상기 오실레이터는 상기 조정 종료 신호에 따라 비활성화되는 상기 인에이블 신호에 응답하여 디스에이블된다.
상기 수신기는 상기 조정 종료 신호에 응답하여 인에이블되고, 상기 차동 출력 신호들 각각의 주파수와 동 위상(in-phase) 차동 신호들 각각의 주파수의 차이 들에 상응하는 제1중간 주파수 신호들을 출력하기 위한 제1다운-믹서와, 상기 조정 종료 신호에 응답하여 인에이블되고, 상기 차동 출력 신호들 각각의 주파수와 직교 위상 차동 신호들 각각의 주파수의 차이들에 상응하는 제2중간 주파수 신호들을 출력하기 위한 제2다운 믹서를 더 포함한다.
실시 예에 따라 상기 수신기는 상기 출력 단자들에 접속되고 조정 코드에 응답하여 상기 차동 출력 신호들 각각의 주파수를 조절하기 위한 LC-탱크 필터와, 상기 출력 단자들 중에서 어느 하나로부터 출력되고 상기 LC-탱크 필터에 의하여 조정된 제1주파수와 PLL로부터 출력된 신호의 제2주파수를 서로 비교하여 상기 조정 코드를 조절하기 위한 코드 발생기를 더 포함한다.
상기 오실레이터는 네가티브 컨덕턴스를 이용하여 오실레이션 신호를 생성한다.
본 발명의 실시 예에 따른 LC 탱크 필터를 포함하는 수신기의 동작 방법은 오실레이터로부터 출력되고 상기 LC 탱크 필터에 의하여 결정된 제1주파수와 PLL로부터 출력된 제2주파수를 이용하여 조정 코드를 생성하는 단계; 및 상기 조정 코드에 따라 상기 LC 탱크 필터의 커패시턴스를 조절하는 단계를 포함한다.
본 발명의 실시 예에 따른 LC 탱크 필터를 포함하는 수신기에서 코드 발생기를 이용함으로써 상기 LC 탱크 필터의 특성을 PVT 변화에 무관하게 유지할 수 있는 효과가 있다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니된다.
본 발명의 개념에 따른 실시 예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정 실시 예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1 및/또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접 속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다.
도 1은 본 발명의 실시 예에 따른 수신기의 블록 도를 나타낸다.
도 1을 참조하면, 수신기(10)는 LNA(low noise filter; 12), 제1LC 필터 (14), RF 증폭기(16), 제2LC 필터(18), 및 코드 발생기(32)를 포함한다. 도 1에 도시된 수신기(10)는 GPS(Global Positioning System) 수신기의 RF 프로트 앤드(RF front end)의 일부일 수 있다.
실시 예에 따라, 수신기(10)는 제1LC 필터(14)와 제2 LC 필터(18) 중에서 적어도 하나를 포함할 수 있다. 제1LC 필터(14)와 제2LC 필터(18) 각각은 LC-조절 필터(LC tuned filter) 또는 LC 탱크 필터(LC tank filter)라고도 불릴 수 있다.
LNA(12)는 안테나(미도시)와 전치 선택 필터(pre-select filter; 미도시)를 통하여 입력된 신호들을 증폭하고 증폭된 신호들(RF inp와 RF inn)을 출력한다. 상기 전치 선택 필터는 밴드 패스 필터(band pass filter)로 구현될 수 있다.
제1LC 필터(14)의 총 커패시턴스는 코드 발생기(32)로부터 출력된 조정 코드 (calibration code; Cal_code)에 따라 조절될 수 있다. 이때 조정 코드(Cal_code)는 복수의 비트들을 포함할 수 있다. 예컨대, 제1LC 필터(14)의 차단 주파수 (cutoff frequency)는 조정 코드(Cal_code)에 따라 조절될 수 있다.
제1LC 필터(14) 또는 제2LC 필터(18)가 도 3과 같이 구현되는 경우, 제1LC 필터(14)의 커패시컨스와 제2LC 필터(18)의 커패시턴스는 코드 발생기(32)로부터 출력된 조정 코드(Cal_code)에 따라 조절될 수 있다.
예컨대, 제1LC 필터(14) 또는 제2LC 필터(18)는 인덕터(L), 인덕터(L)에 병렬로 접속된 복수의 커패시터들(C0, 2C0, 4C0, 및 8C0), 및 복수의 스위치들을 포함 할 수 있다. 상기 복수의 스위치들 각각은 4-비트 조정 코드(Cal_code)를 구성하는 각 비트의 레벨에 따라 온/오프될 수 있다. 제1LC 필터(14)는 LNA(12)의 출력 부하 (output load)로서 사용될 수 있다. 조정 코드(Cal_code)에 의하여 제1LC 필터(14) 또는 제2LC 필터(18)는 공정, 전압, 또는 온도 중에서 적어도 하나의 변화에 무관하게 동작할 수 있다.
도 2는 도 1에 도시된 RF 증폭기의 회로도를 나타낸다.
도 1과 도 2를 참조하면, RF 증폭기(16)는 락 검출기(30)로부터 출력된 락 신호(PLL_LOCK)에 응답하여 조정 동작(calibration operation)을 시작할 수 있고 코드 발생기(32)로부터 출력된 조정 종료 신호(Cal_END)에 응답하여 정상 증폭 동작을 수행할 수 있다.
즉, 조정 동작 시 제1LC 필터(14) 또는 제2LC 필터(18)의 LC 조정(LC calibration)은 코드 발생기(32)로부터 출력된 조정 코드(Cal_code)에 의하여 수행된다. 실시 예에 따라 제1LC 필터(14) 또는 제2LC 필터(18)의 커패시턴스 또는 인덕턴스 중에서 적어도 하나는 조정 코드(Cal_code)에 조절될 수 있다.
조정 동작 또는 정상 증폭 동작을 수행할 수 있는 RF 증폭기(16)는 차동 증폭기(40), 오실레이터(70), 및 인에이블 신호 발생기(90)를 포함한다.
차동 증폭기(40)는 인덕터(42), 커패시터 뱅크(44), 복수의 트랜지스터들 (50, 52, 54, 및 56), 제1스위치(58), 및 제1전류 원(60)을 포함할 수 있다. 여기서 제1스위치(58)는 NMOS 트랜지스터로 구현되는 것을 가정하나 이에 한정되는 것을 아니다.
커패시터 뱅크(44)는 가변 커패시터로 구현될 수 있다. 실시 예에 따라, 커패시터 뱅크(44)의 총 커패시턴스는 적어도 하나의 제어 신호에 응답하여 조절될 수 있다.
복수의 트랜지스터들(50과 52) 각각의 게이트는 접지에 접속된다.
각 LC 탱크 필터(14와 18)에 대한 LC 조정이 종료된 후 정상 증폭 동작 시, 즉 도 4에 도시된 상보 인에이블 신호(Cal_ENB)가 하이 레벨일 때, 차동 증폭기 (40)는 입력 단자들(54와 56)로 입력되는 차동 입력 신호들(RF inp와 RF Inn)의 차이를 증폭하고 출력 단자들(46과 48)을 통하여 차동 출력 신호들(RF outp와 RF outn)을 출력할 수 있다.
조정 동작 시 동작하는 오실레이터(70)는 크로스-접속된 복수의 트랜지스터들(72와 74), 제2스위치(78), 및 제2전류 원(80)을 포함한다. 여기서 제2스위치 (78)는 NMOS 트랜지스터로 구현되는 것을 가정하나 이에 한정되는 것은 아니다.
조정 동작 시, 즉 도 4에 도시된 인에이블 신호(Cal_EN)가 하이 레벨일 때, 차동 증폭기(40)의 출력 단자들(46과 48)에 접속된 오실레이터(70)는 오실레이션 신호들을 출력 단자들(46과 48)로 출력한다. 상기 오실레이션 신호는 각 LC 탱크 필터(14와 18)의 커패시터 뱅크의 커패시턴스를 결정하기 위하여 사용될 수 있다.
실시 예에 따라 오실레이터(70)는 네가티브 컨덕턴스를 갖는 크로스-접속된 복수의 트랜지스터들(72와 74)을 이용하여 오실레이션 신호를 발생할 수 있다.
조정 동작 시, 인에이블 신호 발생기(90)는 락 검출기(30)로부터 출력된 락 신호(PLL_LOCK)에 응답하여 하이 레벨을 갖는 인에이블 신호(Cal_EN)를 발생한다.
따라서, 오실레이터(70)는 하이 레벨을 갖는 인에이블 신호(Cal_EN)에 응답하여 인에이블되고, 차동 증폭기(40)는 로우 레벨을 갖는 상보 인에이블 신호 (Cal_ENB)에 응답하여 디스에이블된다. 여기서, 인에이블 신호(Cal_EN)와 상보 인에이블 신호(Cal_ENB)는 상보적인 신호들 또는 차동 신호들이다.
정상 증폭 동작 시, 인에이블 신호 발생기(90)는 코드 발생기(32)로부터 출력된 조정 종료 신호(Cal_END)에 응답하여 로우 레벨을 갖는 인에이블 신호 (Cal_EN)를 발생한다.
따라서, 오실레이터(70)는 로우 레벨을 갖는 인에이블 신호(Cal_EN)에 응답하여 디스에이블되고, 차동 증폭기(40)는 하이 레벨을 갖는 상보 인에이블 신호 (Cal_ENB)에 응답하여 인에이블된다.
즉, 조정 동작 시에는 오실레이터(70)만 동작하고, 정상 증폭 동작 시에는 차동 증폭기(40)만 동작한다. 실시 예에 따라, 수신기(10)는 초기화 동작, 조정 동작, 및 정상 증폭 동작을 순차적으로 수행할 수 있다.
제2LC 필터(18)는 RF 증폭기(16)의 출력 단자들에 접속되고 조정 코드 (Cal_code)에 응답하여 RF 증폭기(16)로부터 출력된 차동 출력 신호들 각각의 주파수를 조절할 수 있다. 즉, RF 증폭기(16)의 차동 출력 신호들 각각의 주파수는 제2 LC필터(18)에 의하여 결정된다.
조정 동작 시, 코드 발생기(32)는 RF 증폭기(16)의 출력 단자들 중에서 어느 하나로부터 출력되고 제2LC 필터(18)에 의하여 조절된 제1주파수(Fcal)와 PLL(28) 로부터 출력된 신호의 제2주파수(FLO)를 서로 비교하고 비교 결과에 상응하는 조정 코드(Cal_code)를 제1LC 필터(14)와 제2LC 필터(18) 중에서 적어도 어느 하나로 출력한다.
조정 동작 시 코드 발생기(32)는 제1주파수(Fcal)와 제2주파수(FLO)가 서로 일치하거나 또는 제1주파수(Fcal)와 제2주파수(FLO)의 차이가 일정 범위 내에 존재할 때까지 조정 코드(Cal_code)를 감소시키거나 또는 증가시킬 수 있다. 실시 예에 따라, 제1주파수(Fcal)의 상승 에지와 제2주파수(FLO)의 상승 에지를 일치 또는 동기시킬 때, 제1주파수(Fcal)의 하강 에지와 제2주파수(FLO)의 하강 에지가 비교의 대상이 될 수 있다.
실시 예에 따라, 코드 발생기(32)는 제1주파수(Fcal)를 M(M은 자연수, 예컨대 M=64)-분주한 제1분주 주파수와 제2주파수(FLO)를 (N*L)-분주한 제2분주 주파수를 서로 비교하고 비교 결과에 따라 증가하거나 또는 감소하는 조정 코드(Cal_code)를 출력할 수 있다. 예컨대, N과 L은 자연수이고, N은 4이고 L은 16일 수 있다. 실시 예에 따라 비교의 대상은 상기 제1분주 주파수의 주기와 상기 제2분주 주파수의 주기일 수 있다.
또한, 코드 발생기(32)는 제2주파수(FLO)를 N-분주한 제3주파수(FDET)에 기초하여 상기 제1분주 주파수(예컨대, 상기 제1분주 주파수의 주기)와 상기 제2분주 주파수(예컨대, 상기 제2분주 주파수의 주기)의 차이를 계산하고 계산 결과에 따라 조정 코드(Cal_code)를 증가시키거나 감소시킬 수 있다.
예컨대, 코드 발생기(32)는 상기 차이가 제3주파수(FDET)의 K-주기 이내일 때 제1주파수(Fcal)와 제2주파수(FLO)가 서로 일치한다고 판단하고 조정 종료 신호 (Cal_END)를 RF 증폭기(16)로 출력할 수 있다. 여기서, K는 자연수이다.
따라서, RF 증폭기(16)의 인에이블 신호 발생기(90)는 조정 종료 신호 (Cal_END)에 응답하여 로우 레벨을 갖는 인에이블 신호(Cal_EN)를 발생하고 하이 레벨을 갖는 상보 인에이블 신호(Cal_ENB)를 발생한다.
이때, 오실레이터(70)를 디스에이블시키고 차동 증폭기(40)는 인에이블된다. 따라서, 수신기(10)는 정상 증폭 동작을 수행할 수 있다. 정상 증폭 동작 시, RF 증폭기(16)는 LNA(12)의 출력 신호들(RFinp와 RFinn) 또는 제1LC 탱크 필터(14)의 출력 신호들을 증폭하고 증폭된 신호들(RFoutp와 RFoutn)을 주파수 변환기들(20과 22)로 전송한다.
PLL(28)은 외부 신호의 주파수(Fref)의 위상에 동기된 위상을 갖는 제2주파수(FLO)를 갖는 신호를 출력한다. 락 검출기(30)는 제2주파수(FLO)의 위상이 외부 신호의 주파수 (Fref)의 위상에 동기될 때 하이 레벨을 갖는 락 신호(PLL_LOCK)를 생성한다.
도 1에서는 락 검출기(30)가 PLL(28)로부터 분리된 것으로 도시되었으나 실시 예에 따라 락 검출기(30)는 PLL(28) 내부에 구현될 수 있다.
주파수 변환기들(20과 22) 각각은 국부 발진기로부터 출력된 신호들(LO_IP, LO_IN, LO_QP, 및 LO_QN) 각각의 주파수에 기초하여 RF 증폭기(16)에 의하여 증폭된 신호들 각각의 주파수 또는 제2LC 탱크 필터(18)의 출력 신호들 각각의 주파수를 변환할 수 있다.
주파수 변환기들(20과 22) 각각은 하이 레벨을 갖는 보정 종료 신호 (Cal_END)에 응답하여 주파수 변환 동작을 수행할 수 있다. 즉, 조정 동작 시 주파수 변환기들(20과 22) 각각은 디스에이블되고 정상 증폭 동작 시 주파수 변환기들(20과 22) 각각은 인에이블된다.
다운 믹서(down mixer)로 구현될 수 있는 제1주파수 변환기(20)는 국부 발진기로부터 출력된 동 위상(in-phase) 차동 신호들(LO_IP와 LO_IN) 각각의 주파수에 기초하여 RF 증폭기(16)에 의하여 증폭된 신호들 각각의 주파수 또는 제2LC 탱크 필터(18)의 출력 신호들 각각의 주파수를 중간 주파수(Intermediate Frequency)로 변환할 수 있다. 제1트랜스임피이던스 증폭기(24)는 제1주파수 변환기(20)의 출력 신호들을 증폭하여 증폭된 신호들(IF-Ioutp와 IF-Ioutn)을 출력할 수 있다. 증폭된 신호들(IF-Ioutp와 IF-Ioutn)은 차동 신호들 또는 상보적인 신호들이다.
또한, 다운 믹서로 구현될 수 있는 제2주파수 변환기(22)는 국부 발진기로부터 출력된 직교 위상(quadurature phase) 차동 신호들(LO_QP와 LO_QN) 각각의 주파수에 기초하여 RF 증폭기(16)에 의하여 증폭된 신호들 각각의 주파수 또는 제2LC 탱크 필터(18)의 출력 신호들 각각의 주파수를 중간 주파수(Intermediate Frequency)로 변환할 수 있다. 제2트랜스임피이던스 증폭기(26)는 제2주파수 변환기(22)의 출력 신호들을 증폭하여 증폭된 신호들(IF-Qoutp와 IF-Qoutn)을 출력할 수 있다. 증폭된 신호들(IF-Qoutp와 IF-Qoutn)은 차동 신호들 또는 상보적인 신호들이다.
도 5는 도 1에 도시된 코드 발생기의 회로도를 나타낸다.
도 5를 참조하면, 코드 발생기(32)는 주파수 분주 블록(100), 디바이더 블록, 비교 블록(114), 논리 회로 블록, 및 이진 서치 블록(124)을 포함한다.
주파수 분주 블록(100)은 제1주파수(Fcal)와 제2주파수(FLO) 각각을 분주하여 각각이 분주된 주파수를 갖는 신호들을 출력할 수 있다.
주파수 분주 블록(100)은 제1주파수(Fcal)를 M-분주하기 위한 제1분주기 (102), 제2주파수(FLO)를 N-분주하기 위한 제2분주기(104), 및 제2분주기(104)에 의하여 분주된 제3주파수(FDET)를 L-분주하기 위한 제3분주기(106)를 포함한다.
코드 발생기(32)에서 제1주파수(Fcal)와 제2주파수(FLO)를 직접 비교할 경우 에러가 발생할 수 있기 때문에 이러한 에러 발생을 방지하기 위하여 코드 발생기 (32)는 비교되는 주파수들을 낮추고 낮아진 주파수들을 비교한다.
디바이더 블록은 복수의 디바이더들(108-1, 108-2, 110-1, 110-2, 112-1, 및 112-2)를 포함한다. 각각의 디바이더(108-1, 108-2, 110-1, 110-2, 112-1, 및 112-2)는 제1분주기(102)에 의하여 분주된 주파수와 제3분주기(106)에 의하여 분주된 주파수를 분주하여 각각의 분주 주파수(fra, fva, frb, fvb, frc, 및 fvc)를 출력한다.
비교 블록(114)은 복수의 비교기들(114-1. 114-2, 및 114-3)을 포함한다.
제1비교기(114-1)는 제3주파수(FDET)에 따라 디바이더(108-1)로부터 출력된 분주 주파수(fra)와 디바이더(108-2)로부터 출력된 분주 주파수(fva)를 비교하고 비교 결과에 따라 제1-업 신호(up1)와 제1-다운 신호(dn1)를 출력한다.
예컨대, 제1비교기(114-1)는 디바이더(108-1)로부터 출력된 분주 주파수 (fra)가 디바이더(108-2)로부터 출력된 분주 주파수(fva)보다 빠른 경우, 제1-업 신호(up1)를 출력할 수 있고 분주 주파수(fra)가 분주 주파수(fva)보다 느린 경우 제1-다운 신호(dn1)를 출력할 수 있다. 물론, 실시 예에 따라 그 반대일 수 있다.
제1주파수(Fcal)와 제2주파수(FLO)가 서로 일치하는 범위 내에 있을 때, 즉, 분주 주파수(fra)와 분주 주파수(fva)의 차이가 일정 범위 내에 있을 때, 제1비교기(114-1)는 하이 레벨을 갖는 제1-업 신호(up1)와 하이 레벨을 갖는 제1-다운 신호(dn1)를 출력할 수 있다.
제2비교기(114-2)는 제3주파수(FDET)에 따라 디바이더(110-1)로부터 출력된 분주 주파수(frb)와 디바이더(110-2)로부터 출력된 분주 주파수(fvb)를 비교하고 비교 결과에 따라 제2-업 신호(up2)와 제2-다운 신호(dn2)를 출력한다.
예컨대, 제2비교기(114-2)는 디바이더(110-1)로부터 출력된 분주 주파수 (frb)가 디바이더(110-2)로부터 출력된 분주 주파수(fvb)보다 빠른 경우 제2-업 신호(up2)를 출력할 수 있고 분주 주파수(frb)가 분주 주파수(fvb)보다 느린 경우 제2-다운 신호(dn2)를 출력할 수 있다. 물론, 실시 예에 따라 그 반대일 수 있다.
제1주파수(Fcal)와 제2주파수(FLO)가 서로 일치하는 범위 내에 있을 때, 즉 분주 주파수(frb)와 분주 주파수(fvb)의 차이가 일정 범위 내에 있을 때, 제2비교기(114-2)는 하이 레벨을 갖는 제2-업 신호(up2)와 하이 레벨을 갖는 제2-다운 신호(dn2)를 출력할 수 있다.
제3비교기(114-3)는 제3주파수(FDET)에 따라 디바이더(112-1)로부터 출력된 분주 주파수(frc)와 디바이더(112-2)로부터 출력된 분주 주파수(fvc)를 비교하고 비교 결과에 따라 제3-업 신호(up3)와 제3-다운 신호(dn3)를 출력한다.
예컨대, 제3비교기(114-3)는 디바이더(112-1)로부터 출력된 분주 주파수 (frc)가 디바이더(112-2)로부터 출력된 분주 주파수(fvc)보다 빠른 경우 제3-업 신호(up3)를 출력할 수 있고 분주 주파수(frc)가 분주 주파수(fvc)보다 느린 경우 제3-다운 신호(dn3)를 출력할 수 있다.
제1주파수(Fcal)와 제2주파수(FLO)가 서로 일치하는 범위 내에 있을 때, 즉 분주 주파수(frc)와 분주 주파수(fvc)의 차이가 일정 범위 내에 있을 때, 제3비교기 (114-2)는 하이 레벨을 갖는 제3-업 신호(up3)와 하이 레벨을 갖는 제3-다운 신호(dn3)를 출력할 수 있다.
본 명세서에서, 주파수가 '빠르다' 또는 '느리다' 함은 비교 시점에서 비교 대상이 되는 두 개의 주파수들 중에서 어느 하나의 주파수의 주기가 다른 하나의 주파수의 주기보다 짧은 경우 또는 긴 경우를 의미할 수 있다. 또한, 주파수들을 비교한다 함은 비교 시점에서 각 주파수의 주기를 비교하는 것을 의미할 수 있다.
각 업 신호(up1, up2, 및 up3)는 조정 코드(Cal_code)를 증가시키기 위한 제 어 신호로 사용될 수 있고, 각 다운 신호(dn1, dn2, 및 dn3)는 조정 코드 (Cal_code)를 감소시키기 위한 제어 신호로 사용될 수 있다. 실시 예에 따라 그 반대로 구현될 수 있다.
상기 논리 회로 블록은 조정 종료 신호(Cal_END)를 발생하기 위한 제1논리 회로 블록과 이진 서치 블록(124)의 동작을 제어하기 위한 제2논리 회로 블록을 포함할 수 있다.
상기 제1논리 회로 블록은 복수의 AND 게이트들(116-1, 116-2, 및 116-3)과 제1OR 게이트(120)를 포함한다.
복수의 AND 게이트들(116-1, 116-2, 및 116-3) 중에서 적어도 하나로부터 출력된 신호가 하이 레벨일 때, 제1OR 게이트(120)는 하이 레벨을 갖는 조정 종료 신호(Cal_END)를 출력한다.
상기 제2논리 회로 블록은 복수의 OR 게이트들(118-1, 118-2, 및 118-3)과 제2OR 게이트(122)를 포함한다.
이진 서치 블록(124)은 제2OR 게이트(122)의 출력 신호에 응답하여 이진 서치(binary search)를 수행하고 그 수행 결과에 따라 조정 코드(Cal_code)를 증가시키거나 또는 감소시킬 수 있다.
도 6은 도 1에 도시된 수신기의 동작을 나타내는 플로우차트이다.
도 1부터 도 6을 참조하면, 조정 동작 시(S10), PLL(28)이 락 상태일 때, 락 검출기(30)는 하이 레벨을 갖는 락 검출 신호(PLL_LOCK)를 발생한다. 따라서 RF 증폭기(16)의 인에이블 신호 발생기(90)는 하이 레벨을 갖는 락 검출 신호(PLL_LOCK) 에 응답하여 하이 레벨을 갖는 인에이블 신호(Cal_EN)를 출력한다. 따라서 오실레이터(70)는 오실레이션 신호를 발생한다. 코드 발생기(32)는 제2LC 탱크 필터(18)에 의하여 결정된 제1주파수(Fcal)와 PLL(28)로부터 출력된 제2주파수(FLO)를 비교하고, 제1주파수(Fcal)가 제2주파수(FLO)와 동일 할 때까지 또는 제1주파수(Fcal)를 M-분주한 제1분주 주파수와 제2주파수(FLO)를 N*L분주한 제2분주 주파수의 차이가 제3주파수(FDET)의 K-주기 이내에 도달할 때까지 조정 코드(Cal_code)를 가변시킨다(S20).
제1주파수(Fcal)와 제2주파수(FLO)가 동일 할 때 또는 상기 제1분주 주파수와 상기 제2분주 주파수의 차이가 제3주파수(FDET)의 K-주기 이내일 때, 코드 발생기(32)는 하이 레벨을 갖는 조정 종료 신호(Cal_END)를 발생한다(S30). 따라서, 인에이블 신호 발생기(90)는 하이 레벨을 갖는 조정 종료 신호(Cal_END)에 응답하여 로우 레벨을 갖는 인에이블 신호를 발생한다. 따라서 오실레이터(70)의 동작을 중단되고 차동 증폭기()의 증폭 동작은 시작된다. 따라서, RF 증폭기(16)의 차동 증폭기(40)는 정상 증폭 동작을 수행한다(S40).
상술한 바와 같이 본 실시 예에 따른 수신기(10)는 공정, 전압, 또는 온도의 변화에 무관하게 일정한 Q-팩터를 유지할 수 있다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 본 발명의 실시 예에 따른 수신기의 블록 도를 나타낸다.
도 2는 도 1에 도시된 RF 증폭기의 회로도를 나타낸다.
도 3은 도 1에 도시된 LC-탱크의 회로도를 나타낸다.
도 4는 도 1에 도시된 수신기의 동작을 제어하기 위한 제어 신호들의 파형 도를 나타낸다.
도 5는 도 1에 도시된 코드 발생기의 회로도를 나타낸다.
도 6은 도 1에 도시된 수신기의 동작을 나타내는 플로우차트이다.

Claims (10)

  1. 입력 단자들로 입력되는 차동 입력 신호들을 증폭하고 출력 단자들을 통하여 차동 출력 신호들을 출력하기 위한 차동 증폭기; 및
    상기 차동 증폭기의 상기 출력 단자들에 접속된 오실레이터를 포함하며,
    상기 차동 증폭기와 상기 오실레이터는 인에이블 신호에 응답하여 양자택일적으로 동작하는 수신기.
  2. 제1항에 있어서, 상기 수신기는,
    상기 출력 단자들 중에서 어느 하나로부터 출력된 신호의 제1주파수와 PLL로부터 출력된 신호의 제2주파수를 서로 비교하여 조정 코드를 조절하기 위한 코드 발생기; 및
    상기 입력 단자들에 접속되고 상기 조정 코드에 응답하여 상기 차동 입력 신호들 각각의 주파수를 조절하기 위한 LC 탱크 필터를 더 포함하는 수신기.
  3. 제2항에 있어서, 상기 코드 발생기는,
    상기 제1주파수를 M-분주한 제1분주 주파수와 상기 제2주파수를 (N*L)-분주한 제2주파수를 서로 비교하고 비교 결과에 따라 상기 조정 코드를 조절하는 수신기.
  4. 제3항에 있어서, 상기 코드 발생기는,
    상기 제2주파수를 N-분주한 제3주파수에 기초하여 상기 제1분주 주파수와 상기 제2분주 주파수의 차이를 계산하고 계산 결과에 따라 상기 조정 코드를 조절하는 수신기.
  5. 제4항에 있어서, 상기 코드 발생기는,
    상기 차이가 상기 제3주파수의 K-주기 이내일 때 조정 종료 신호를 출력하고,
    상기 오실레이터는 상기 조정 종료 신호에 따라 비활성화되는 상기 인에이블 신호에 응답하여 디스에이블되는 수신기.
  6. 제5항에 있어서, 상기 수신기는,
    상기 조정 종료 신호에 응답하여 인에이블되고, 상기 차동 출력 신호들 각각의 주파수와 동 위상 차동 신호들 각각의 주파수의 차이들에 상응하는 제1중간 주파수 신호들을 출력하기 위한 제1다운-믹서; 및
    상기 조정 종료 신호에 응답하여 인에이블되고, 상기 차동 출력 신호들 각각의 주파수와 직교 위상 차동 신호들 각각의 주파수의 차이들에 상응하는 제2중간 주파수 신호들을 출력하기 위한 제2다운 믹서를 더 포함하는 수신기.
  7. 제1항에 있어서, 상기 수신기는,
    상기 출력 단자들에 접속되고 조정 코드에 응답하여 상기 차동 출력 신호들 각각의 주파수를 조절하기 위한 LC-탱크 필터; 및
    상기 출력 단자들 중에서 어느 하나로부터 출력되고 상기 LC-탱크 필터에 의하여 조정된 제1주파수와 PLL로부터 출력된 신호의 제2주파수를 서로 비교하여 상기 조정 코드를 조절하기 위한 코드 발생기를 더 포함하는 수신기.
  8. 제7항에 있어서, 상기 코드 발생기는,
    상기 제2주파수를 N-분주한 제3주파수에 기초하여 상기 제1분주 주파수와 상기 제2분주 주파수의 차이를 계산하고 계산 결과에 따라 상기 조정 코드를 조절하는 수신기.
  9. 제8항에 있어서, 상기 코드 발생기는,
    상기 차이가 상기 제3주파수의 K-주기 이내일 때 조정 종료 신호를 출력하고,
    상기 오실레이터는 상기 조정 종료 신호에 따라 비활성화되는 상기 인에이블 신호에 응답하여 디스에이블되는 수신기.
  10. 제9항에 있어서, 상기 수신기는,
    상기 조정 종료 신호에 응답하여 인에이블되고, 상기 LC 탱크 필터의 출력 신호들 각각의 주파수와 동 위상 차동 신호들 각각의 주파수의 차이들에 상응하는 제1중간 주파수 신호들을 출력하기 위한 제1다운-믹서; 및
    상기 조정 종료 신호에 응답하여 인에이블되고, 상기 LC 탱크 필터의 출력 신호들 각각의 주파수와 직교 위상 차동 신호들 각각의 주파수의 차이들에 상응하는 제2중간 주파수 신호들을 출력하기 위한 제2다운 믹서를 더 포함하는 수신기.
KR1020090112256A 2009-11-19 2009-11-19 Ｌｃ 탱크 필터를 포함하는 수신기 KR101578512B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020090112256A KR101578512B1 (ko) 2009-11-19 2009-11-19 Ｌｃ 탱크 필터를 포함하는 수신기
US12/844,551 US8368477B2 (en) 2009-11-19 2010-07-27 Receiver including an LCD tank filter and method thereof
CN201010517327.8A CN102075201B (zh) 2009-11-19 2010-10-19 包括电感电容槽路滤波器的接收器及其方法
JP2010257988A JP5777087B2 (ja) 2009-11-19 2010-11-18 Ｌｃタンクフィルタを含む受信器及びその動作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090112256A KR101578512B1 (ko) 2009-11-19 2009-11-19 Ｌｃ 탱크 필터를 포함하는 수신기

Publications (2)

Publication Number Publication Date
KR20110055301A true KR20110055301A (ko) 2011-05-25
KR101578512B1 KR101578512B1 (ko) 2015-12-18

Family

ID=44010885

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090112256A KR101578512B1 (ko) 2009-11-19 2009-11-19 Ｌｃ 탱크 필터를 포함하는 수신기

Country Status (4)

Country Link
US (1) US8368477B2 (ko)
JP (1) JP5777087B2 (ko)
KR (1) KR101578512B1 (ko)
CN (1) CN102075201B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190092128A (ko) 2018-01-30 2019-08-07 미르텍알앤디 주식회사 포토마스크 이송장치를 구비한 포토마스크 세정장치
KR20190092137A (ko) 2018-01-30 2019-08-07 미르텍알앤디 주식회사 포토마스크 고정부가 구비된 포토마스크 세정장치
KR20200037479A (ko) 2018-10-01 2020-04-09 미르텍알앤디 주식회사 포토마스크 양면 세정장치용 브러시장치
KR102095233B1 (ko) 2018-10-01 2020-04-23 미르텍알앤디 주식회사 포토마스크 양면 세정장치

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8494474B1 (en) * 2010-11-29 2013-07-23 The United States Of America As Represented By The Secretary Of The Navy Dual band diode mixer for RF data receiver
JP2013211814A (ja) * 2012-03-30 2013-10-10 Sony Corp 信号処理装置および方法、並びに、通信装置
US9813033B2 (en) * 2014-09-05 2017-11-07 Innophase Inc. System and method for inductor isolation
US9673829B1 (en) 2015-12-02 2017-06-06 Innophase, Inc. Wideband polar receiver architecture and signal processing methods
US10199997B2 (en) * 2016-06-09 2019-02-05 Qualcomm Incorporated Source-degenerated amplification stage with rail-to-rail output swing
US10263568B2 (en) * 2017-02-23 2019-04-16 Avaga Technologies International Sales PTE. Limited Radio frequency feedback power amplifiers
US10122397B2 (en) 2017-03-28 2018-11-06 Innophase, Inc. Polar receiver system and method for Bluetooth communications
US10503122B2 (en) 2017-04-14 2019-12-10 Innophase, Inc. Time to digital converter with increased range and sensitivity
US10840921B2 (en) 2018-09-07 2020-11-17 Innophase Inc. Frequency control word linearization for an oscillator
US10622959B2 (en) 2018-09-07 2020-04-14 Innophase Inc. Multi-stage LNA with reduced mutual coupling
US11095296B2 (en) 2018-09-07 2021-08-17 Innophase, Inc. Phase modulator having fractional sample interval timing skew for frequency control input
US10728851B1 (en) 2019-01-07 2020-07-28 Innophase Inc. System and method for low-power wireless beacon monitor
WO2020146408A1 (en) 2019-01-07 2020-07-16 Innophase, Inc. Using a multi-tone signal to tune a multi-stage low-noise amplifier
TW202333466A (zh) * 2022-01-21 2023-08-16 加拿大商芯凱科技國際控股有限合夥公司 用於混合電容器及電感器之數位隔離器架構

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5802450A (en) 1996-04-19 1998-09-01 Ericsson Inc. Transmit sequencing
WO2000028664A2 (en) * 1998-11-12 2000-05-18 Broadcom Corporation Fully integrated tuner architecture
KR100549221B1 (ko) * 2003-12-22 2006-02-03 한국전자통신연구원 전압 제어 디지털 아날로그 발진기 및 이를 이용한 주파수합성기
KR100652899B1 (ko) 2003-12-26 2006-12-06 한국전자통신연구원 직접 변환 ｒｆ 프론트-앤드 송수신기 및 그 구성요소들
US7343146B2 (en) 2004-08-13 2008-03-11 Nokia Corporation Single chip LNA and VCO having similar resonant circuit topology and using same calibration signal to compensate for process variations
GB2430090B (en) * 2005-09-08 2007-10-17 Motorola Inc RF synthesizer and RF transmitter or receiver incorporating the synthesizer
US7414484B2 (en) * 2005-09-29 2008-08-19 Altera Corporation Voltage controlled oscillator circuitry and methods
JP2008079155A (ja) 2006-09-22 2008-04-03 Sony Corp オフセット補償装置並びに無線通信装置
JP4730840B2 (ja) * 2006-11-15 2011-07-20 ルネサスエレクトロニクス株式会社 通信用半導体集積回路およびそれを用いた無線通信端末装置
JP2008236557A (ja) * 2007-03-22 2008-10-02 Toshiba Corp 周波数シンセサイザ及びこれを用いた無線通信装置
US8022778B2 (en) 2009-10-10 2011-09-20 Texas Instruments Incorporated Low phase noise frequency synthesizer

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190092128A (ko) 2018-01-30 2019-08-07 미르텍알앤디 주식회사 포토마스크 이송장치를 구비한 포토마스크 세정장치
KR20190092137A (ko) 2018-01-30 2019-08-07 미르텍알앤디 주식회사 포토마스크 고정부가 구비된 포토마스크 세정장치
KR20200037479A (ko) 2018-10-01 2020-04-09 미르텍알앤디 주식회사 포토마스크 양면 세정장치용 브러시장치
KR102095233B1 (ko) 2018-10-01 2020-04-23 미르텍알앤디 주식회사 포토마스크 양면 세정장치

Also Published As

Publication number Publication date
KR101578512B1 (ko) 2015-12-18
JP2011109669A (ja) 2011-06-02
US20110115566A1 (en) 2011-05-19
CN102075201A (zh) 2011-05-25
US8368477B2 (en) 2013-02-05
CN102075201B (zh) 2015-05-20
JP5777087B2 (ja) 2015-09-09

Similar Documents

Publication Publication Date Title
KR101578512B1 (ko) Ｌｃ 탱크 필터를 포함하는 수신기
US9660655B2 (en) Ultra low phase noise frequency synthesizer
US8130053B2 (en) Tank tuning for band pass filter used in radio communications
US8264259B2 (en) Phase-locked loop circuit and delay-locked loop circuit
US11012081B2 (en) Apparatus and methods for digital phase locked loop with analog proportional control function
US6873214B2 (en) Use of configurable capacitors to tune a self biased phase locked loop
US11218152B2 (en) Charge pump circuit and phase-locked loop
JP2010119074A (ja) 制御回路
US9240879B2 (en) Signal generator, electronic system comprising the signal generator and method of generating signals
US20140266342A1 (en) High-frequency signal processing device
US20120256669A1 (en) Duty cycle correction
US20200106387A1 (en) Calibrating an injection locked oscillator
KR101455638B1 (ko) 모드 변환 광대역 저잡음 증폭기 및 이를 구비하는 광대역무선 수신기
US20070018699A1 (en) Partial cascode phase locked loop architecture
US20170222604A1 (en) Power amplifier circuit
Hao et al. A 10 GHz phase noise filter with 10.6 dB phase noise suppression and− 116 dBc/Hz sensitivity at 1 MHz offset
JP2018026620A (ja) Ｐｌｌ回路及びその周波数補正方法
KR101196449B1 (ko) 듀얼 피드백 루프를 포함한 하이브리드 듀티 사이클 보정회로
Li et al. An Analog Automatic-Amplitude Control Circuitry for Ultra-wideband LC VCO in 0.18 µm CMOS
CN113098508B (zh) 锁相环
Phan et al. A 10.8-14.5 GHz 8-Phase 12.5%-Duty-Cycle Non-Overlapping LO Generator with Automatic Phase-and-Duty-Cycle Calibration for 60-GHz 8-Path-Filtering Sub-Sampling Receivers
KR100652809B1 (ko) 가변 저항 및 가변 용량을 이용한 광대역 다상 필터
Liang et al. A 28.8-to-43.2 GHz 79.8 fs $ _ {\mathrm {rms}} $ Jitter and $-$78.5 dBc Reference Spur PLL Exploiting Complementary Mixing Phase Detector With Mismatch Calibration
US20090322431A1 (en) Self-biased bipolar ring-oscillator phase-locked loops with wide tuning range
GB2498945A (en) Improved loop filter for phase locked loop (PLL)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant