JP5777087B2 - Lcタンクフィルタを含む受信器及びその動作方法 - Google Patents
Lcタンクフィルタを含む受信器及びその動作方法 Download PDFInfo
- Publication number
- JP5777087B2 JP5777087B2 JP2010257988A JP2010257988A JP5777087B2 JP 5777087 B2 JP5777087 B2 JP 5777087B2 JP 2010257988 A JP2010257988 A JP 2010257988A JP 2010257988 A JP2010257988 A JP 2010257988A JP 5777087 B2 JP5777087 B2 JP 5777087B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- output
- differential
- receiver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
- H03F3/45188—Non-folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/12—Frequency selective two-port networks using amplifiers with feedback
- H03H11/1291—Current or voltage controlled filters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45704—Indexing scheme relating to differential amplifiers the LC comprising one or more parallel resonance circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/12—Frequency selective two-port networks using amplifiers with feedback
- H03H11/1213—Frequency selective two-port networks using amplifiers with feedback using transistor amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Circuits Of Receivers In General (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Amplifiers (AREA)
Description
差動増幅器とオシレータとは、イネーブル信号に応答して二者択一的に動作する。
コード発生器は、第2周波数をN分周した第3周波数に基づいて、第1分周周波数と第2分周周波数との差を計算し、その計算結果によって、調整コードを調節する。
コード発生器は、第1分周周波数と第2分周周波数との差が、第3周波数のK周期以内である時、調整終了信号を出力し、オシレータは、調整終了信号によって非活性化するイネーブル信号に応答してディセーブルされる。
オシレータは、ネガティブコンダクタンスを用いてオシレーション信号を生成する。
図1は、本発明の実施形態による受信器のブロック図を示す。図1を参照すると、受信器10は、LNA12、第1LCフィルタ14、RF増幅器16、第2LCフィルタ18、及びコード発生器32を含む。図1に示す受信器10は、GPS受信器のRFフロントエンドの一部であり得る。
第1LCフィルタ14または第2LCフィルタ18が、図3のように具現される場合、第1LCフィルタ14のキャパシタンスと第2LCフィルタ18のキャパシタンスは、コード発生器32から出力された調整コードCal_codeによって調節される。
差動増幅器40は、インダクタ42、キャパシタバンク44、複数のトランジスタ50、52、54、及び56、第1スイッチ58、及び第1電流源60を含む。ここで、第1スイッチ58は、NMOSトランジスタとして具現されるものを仮定するが、これに限定されるものではない。
複数のトランジスタ50と52のそれぞれのゲートは、接地接続する。
調整動作の間に、すなわち、図4に示したイネーブル信号Cal_ENが、ハイレベルである時、差動増幅器40の出力端子46と48に接続するオシレータ70は、オシレーション信号を出力端子46と48とに出力する。オシレーション信号は、各LCタンクフィルタ14と18のキャパシタバンクのキャパシタンスを決定するために使われる。
調整動作の間に、イネーブル信号発生器90は、ロック検出器30から出力されたロック信号PLL_LOCKに応答してハイレベルを有するイネーブル信号Cal_ENを発生させる。
正常増幅動作の間に、イネーブル信号発生器90は、コード発生器32から出力された調整終了信号Cal_ENDに応答してローレベルを有するイネーブル信号Cal_ENを発生させる。
すなわち、調整動作の間には、オシレータ70のみ動作し、正常増幅動作時には、差動増幅器40のみ動作する。実施形態によって、受信器10は、初期化動作、調整動作、及び正常増幅動作を順次に行うことができる。
この際、オシレータ70はディセーブルされ、差動増幅器40はイネーブルされる。受信器10は、正常増幅動作を行う。正常増幅動作時、RF増幅器16は、LNA12の出力信号RF inpとRF innまたは第1LCタンクフィルタ14の出力信号を増幅し、増幅された信号RF outpとRF outnとを周波数変換器20と22とに伝送する。
複数の周波数変換器20と22はそれぞれ、局部発振器から出力された複数の信号LO_IP、LO_IN、LO_QP、及びLO_QNのそれぞれの周波数に基づいて、RF増幅器16によって増幅された複数の信号のそれぞれの周波数または第2LCタンクフィルタ18の複数の出力信号のそれぞれの周波数を変換する。
図5を参照すると、コード発生器32は、周波数分周ブロック100、ディバイダブロック、比較ブロック114、論理回路ブロック、及び二進サーチブロック124を含む。
周波数分周ブロック100は、第1周波数FcalをM分周するための第1分周器102、第2周波数FLOをN分周するための第2分周器104、及び第2分周器104によって分周された第3周波数FDETをL分周するための第3分周器106を含む。
ディバイダブロックは、複数のディバイダ108−1、108−2、110−1、110−2、112−1、及び112−2を含む。それぞれのディバイダ108−1、108−2、110−1、110−2、112−1、及び112−2は、第1分周器102によって分周された周波数と第3分周器106によって分周された周波数とを分周して、それぞれの分周周波数fra、fva、frb、fvb、frc、及びfvcを出力する。
第1比較器114−1は、第3周波数FDETによってディバイダ108−1から出力された分周周波数fraとディバイダ108−2から出力された分周周波数fvaとを比較し、その比較結果によって、第1アップ信号up1と第1ダウン信号dn1とを出力する。
例えば、第2比較器114−2は、ディバイダ110−1から出力された分周周波数frbが、ディバイダ110−2から出力された分周周波数fvbより早い場合、第2アップ信号up2を出力し、分周周波数frbが、分周周波数fvbより遅い場合、第2ダウン信号dn2を出力する。もちろん、実施形態によって、その反対であり得る。
例えば、第3比較器114−3は、ディバイダ112−1から出力された分周周波数frcが、ディバイダ112−2から出力された分周周波数fvcより早い場合、第3アップ信号up3を出力し、分周周波数frcが、分周周波数fvcより遅い場合、第3ダウン信号dn3を出力する。
第1論理回路ブロックは、複数のANDゲート116−1、116−2、及び116−3と第1ORゲート120とを含む。
複数のANDゲート116−1、116−2、及び116−3のうちの少なくとも一つから出力された信号が、ハイレベルである時、第1ORゲート120は、ハイレベルを有する調整終了信号Cal_ENDを出力する。
二進サーチブロック124は、第2ORゲート122の出力信号に応答して二進サーチを行い、その遂行結果によって調整コードCal_codeを増加、または減少させることができる。
図1から図6を参照すると、調整動作時(ステップS10)、PLL28が、ロック状態である時、ロック検出器30は、ハイレベルを有するロック検出信号PLL_LOCKを発生させる。したがって、RF増幅器16のイネーブル信号発生器90は、ハイレベルを有するロック検出信号PLL_LOCKに応答してハイレベルを有するイネーブル信号Cal_ENを出力する。オシレータ70は、オシレーション信号を発生させる。コード発生器32は、第2LCタンクフィルタ18によって決定された第1周波数FcalとPLL28から出力された第2周波数FLOとを比較し、第1周波数Fcalが、第2周波数FLOと同一になるまで、または第1周波数FcalをM分周した第1分周周波数と第2周波数FLOを(N*L)分周した第2分周周波数との差が、第3周波数FDETのK周期以内に到逹するまで調整コードCal_codeを調節する(ステップS20)。
12:LNA
14:第1LCフィルタ
16:RF増幅器
18:第2LCフィルタ
32:コード発生器
Claims (9)
- 複数の入力端子に入力する差動入力信号を増幅し、複数の出力端子を通じて差動出力信号を出力する差動増幅器と、
前記差動増幅器の前記複数の出力端子に接続するオシレータと、を含み、
前記差動増幅器と前記オシレータは、イネーブル信号に応答して二者択一的に動作する受信器であって、
前記受信器は、
前記複数の出力端子のうちの何れか一つから出力された信号の第1周波数とPLLから出力された信号の第2周波数とを互いに比較して、調整コードを調節するコード発生器と、
前記複数の入力端子に接続し、前記調整コードに応答して、前記差動入力信号のそれぞれの周波数を調節するLCタンクフィルタと、
をさらに含むことを特徴とする受信器。 - 前記コード発生器は、
前記第1周波数をM分周した第1分周周波数と前記第2周波数を(N*L)分周した第2分周周波数とを互いに比較し、その比較結果によって、前記調整コードを調節することを特徴とする請求項1に記載の受信器。 - 前記コード発生器は、
前記第2周波数をN分周した第3周波数に基づいて、前記第1分周周波数と前記第2分周周波数との差を計算し、その計算結果によって、前記調整コードを調節することを特徴とする請求項2に記載の受信器。 - 前記コード発生器は、
前記第1分周周波数と前記第2分周周波数との差が、前記第3周波数のK周期以内である時、調整終了信号を出力し、
前記オシレータは、前記調整終了信号によって非活性化する前記イネーブル信号に応答してディセーブルされることを特徴とする請求項3に記載の受信器。 - 前記受信器は、
前記調整終了信号に応答してイネーブルされ、前記差動出力信号のそれぞれの周波数と同位相差動信号のそれぞれの周波数との差に相応する複数の第1中間周波数信号を出力する第1ダウンミキサと、
前記調整終了信号に応答してイネーブルされ、前記差動出力信号のそれぞれの周波数と直交位相差動信号のそれぞれの周波数との差に相応する複数の第2中間周波数信号を出力する第2ダウンミキサと、
をさらに含むことを特徴とする請求項4に記載の受信器。 - 複数の入力端子に入力する差動入力信号を増幅し、複数の出力端子を通じて差動出力信号を出力する差動増幅器と、
前記差動増幅器の前記複数の出力端子に接続するオシレータと、を含み、
前記差動増幅器と前記オシレータは、イネーブル信号に応答して二者択一的に動作する受信器であって、
前記受信器は、
前記複数の出力端子に接続し、調整コードに応答して、前記差動出力信号のそれぞれの周波数を調節するLCタンクフィルタと、
前記複数の出力端子のうちの何れか一つから出力され、前記LCタンクフィルタによって調整された第1周波数とPLLから出力された信号の第2周波数とを互いに比較して、前記調整コードを調節するコード発生器と、
をさらに含むことを特徴とする受信器。 - 前記コード発生器は、
前記第2周波数をN分周した第3周波数に基づいて、前記第1分周周波数と前記第2分周周波数との差を計算し、その計算結果によって、前記調整コードを調節することを特徴とする請求項6に記載の受信器。 - 前記コード発生器は、
前記第1分周周波数と前記第2分周周波数との差が、前記第3周波数のK周期以内である時、調整終了信号を出力し、
前記オシレータは、前記調整終了信号によって非活性化する前記イネーブル信号に応答してディセーブルされることを特徴とする請求項7に記載の受信器。 - 前記受信器は、
前記調整終了信号に応答してイネーブルされ、前記LCタンクフィルタの出力信号のそれぞれの周波数と同位相差動信号のそれぞれの周波数との差に相応する複数の第1中間周波数信号を出力する第1ダウンミキサと、
前記調整終了信号に応答してイネーブルされ、前記LCタンクフィルタの複数の出力信号のそれぞれの周波数と直交位相差動信号のそれぞれの周波数との差に相応する複数の第2中間周波数信号を出力する第2ダウンミキサと、
をさらに含むことを特徴とする請求項8に記載の受信器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090112256A KR101578512B1 (ko) | 2009-11-19 | 2009-11-19 | Lc 탱크 필터를 포함하는 수신기 |
KR10-2009-0112256 | 2009-11-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011109669A JP2011109669A (ja) | 2011-06-02 |
JP5777087B2 true JP5777087B2 (ja) | 2015-09-09 |
Family
ID=44010885
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010257988A Active JP5777087B2 (ja) | 2009-11-19 | 2010-11-18 | Lcタンクフィルタを含む受信器及びその動作方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8368477B2 (ja) |
JP (1) | JP5777087B2 (ja) |
KR (1) | KR101578512B1 (ja) |
CN (1) | CN102075201B (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8494474B1 (en) * | 2010-11-29 | 2013-07-23 | The United States Of America As Represented By The Secretary Of The Navy | Dual band diode mixer for RF data receiver |
JP2013211814A (ja) * | 2012-03-30 | 2013-10-10 | Sony Corp | 信号処理装置および方法、並びに、通信装置 |
US9813033B2 (en) * | 2014-09-05 | 2017-11-07 | Innophase Inc. | System and method for inductor isolation |
US9673829B1 (en) | 2015-12-02 | 2017-06-06 | Innophase, Inc. | Wideband polar receiver architecture and signal processing methods |
US10199997B2 (en) * | 2016-06-09 | 2019-02-05 | Qualcomm Incorporated | Source-degenerated amplification stage with rail-to-rail output swing |
US10263568B2 (en) * | 2017-02-23 | 2019-04-16 | Avaga Technologies International Sales PTE. Limited | Radio frequency feedback power amplifiers |
US10122397B2 (en) | 2017-03-28 | 2018-11-06 | Innophase, Inc. | Polar receiver system and method for Bluetooth communications |
US10503122B2 (en) | 2017-04-14 | 2019-12-10 | Innophase, Inc. | Time to digital converter with increased range and sensitivity |
KR102011272B1 (ko) | 2018-01-30 | 2019-08-14 | 미르텍알앤디 주식회사 | 포토마스크 고정부가 구비된 포토마스크 세정장치 |
KR102029893B1 (ko) | 2018-01-30 | 2019-10-08 | 미르텍알앤디 주식회사 | 포토마스크 이송장치를 구비한 포토마스크 세정장치 |
US10622959B2 (en) | 2018-09-07 | 2020-04-14 | Innophase Inc. | Multi-stage LNA with reduced mutual coupling |
US10840921B2 (en) | 2018-09-07 | 2020-11-17 | Innophase Inc. | Frequency control word linearization for an oscillator |
US11095296B2 (en) | 2018-09-07 | 2021-08-17 | Innophase, Inc. | Phase modulator having fractional sample interval timing skew for frequency control input |
KR102188935B1 (ko) | 2018-10-01 | 2020-12-09 | 미르텍알앤디 주식회사 | 포토마스크 양면 세정장치용 브러시장치 |
KR102095233B1 (ko) | 2018-10-01 | 2020-04-23 | 미르텍알앤디 주식회사 | 포토마스크 양면 세정장치 |
US10728851B1 (en) | 2019-01-07 | 2020-07-28 | Innophase Inc. | System and method for low-power wireless beacon monitor |
WO2020146408A1 (en) | 2019-01-07 | 2020-07-16 | Innophase, Inc. | Using a multi-tone signal to tune a multi-stage low-noise amplifier |
TW202333466A (zh) * | 2022-01-21 | 2023-08-16 | 加拿大商芯凱科技國際控股有限合夥公司 | 用於混合電容器及電感器之數位隔離器架構 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5802450A (en) | 1996-04-19 | 1998-09-01 | Ericsson Inc. | Transmit sequencing |
US7092043B2 (en) * | 1998-11-12 | 2006-08-15 | Broadcom Corporation | Fully integrated tuner architecture |
KR100549221B1 (ko) * | 2003-12-22 | 2006-02-03 | 한국전자통신연구원 | 전압 제어 디지털 아날로그 발진기 및 이를 이용한 주파수합성기 |
KR100652899B1 (ko) | 2003-12-26 | 2006-12-06 | 한국전자통신연구원 | 직접 변환 rf 프론트-앤드 송수신기 및 그 구성요소들 |
US7343146B2 (en) | 2004-08-13 | 2008-03-11 | Nokia Corporation | Single chip LNA and VCO having similar resonant circuit topology and using same calibration signal to compensate for process variations |
GB2430090B (en) * | 2005-09-08 | 2007-10-17 | Motorola Inc | RF synthesizer and RF transmitter or receiver incorporating the synthesizer |
US7414484B2 (en) * | 2005-09-29 | 2008-08-19 | Altera Corporation | Voltage controlled oscillator circuitry and methods |
JP2008079155A (ja) | 2006-09-22 | 2008-04-03 | Sony Corp | オフセット補償装置並びに無線通信装置 |
JP4730840B2 (ja) | 2006-11-15 | 2011-07-20 | ルネサスエレクトロニクス株式会社 | 通信用半導体集積回路およびそれを用いた無線通信端末装置 |
JP2008236557A (ja) * | 2007-03-22 | 2008-10-02 | Toshiba Corp | 周波数シンセサイザ及びこれを用いた無線通信装置 |
US8022778B2 (en) | 2009-10-10 | 2011-09-20 | Texas Instruments Incorporated | Low phase noise frequency synthesizer |
-
2009
- 2009-11-19 KR KR1020090112256A patent/KR101578512B1/ko active IP Right Grant
-
2010
- 2010-07-27 US US12/844,551 patent/US8368477B2/en active Active
- 2010-10-19 CN CN201010517327.8A patent/CN102075201B/zh active Active
- 2010-11-18 JP JP2010257988A patent/JP5777087B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
CN102075201B (zh) | 2015-05-20 |
KR20110055301A (ko) | 2011-05-25 |
CN102075201A (zh) | 2011-05-25 |
US8368477B2 (en) | 2013-02-05 |
JP2011109669A (ja) | 2011-06-02 |
US20110115566A1 (en) | 2011-05-19 |
KR101578512B1 (ko) | 2015-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5777087B2 (ja) | Lcタンクフィルタを含む受信器及びその動作方法 | |
US8878614B2 (en) | Phase-locked loop | |
CN1937410B (zh) | 一种自适应工艺和温度补偿的高频环振型锁相环电路 | |
CN101814917B (zh) | 可实现频段选择的自校正锁相环频率综合器 | |
US8264259B2 (en) | Phase-locked loop circuit and delay-locked loop circuit | |
US8207795B2 (en) | Delay cell of ring oscillator and associated method | |
JP4636106B2 (ja) | Pll回路およびそのic | |
US20050195643A1 (en) | Differential and quadrature harmonic VCO and methods therefor | |
JP2010252289A (ja) | 電圧制御発振器のための補償回路 | |
KR20080044753A (ko) | 대역 필터 동조를 위한 장치 및 방법 | |
CN103931103A (zh) | 具有突波消除的集成式锁相与倍增延迟锁定环路 | |
US10389368B1 (en) | Dual path phase-locked loop circuit | |
US7782151B2 (en) | VCO digital range selection | |
JP2007158891A (ja) | 周波数シンセサイザ及び無線通信機器並びに制御方法 | |
US8067988B2 (en) | Low jitter and wide-range frequency synthesizer for low voltage operation | |
JP2018026620A (ja) | Pll回路及びその周波数補正方法 | |
US20080211590A1 (en) | Method and system for a varactor-tuned voltage-controlled ring oscillator with frequency and amplitude calibration | |
JP2016048841A (ja) | Pll回路、pll回路の制御方法、及び電子機器 | |
CN212572516U (zh) | 一种用于宽带频率合成器的锁相环电路 | |
US11374581B2 (en) | Low power frequency synthesizing apparatus | |
JP7514162B2 (ja) | 間欠動作アンプを用いたpll回路 | |
CN105450222A (zh) | 一种vco摆幅自动校准的电路和方法 | |
JP2016116111A (ja) | 受信機および電圧制御発振器 | |
JPH10126255A (ja) | 位相同期発振回路 | |
Shizhen et al. | A wide band and low PN PLL design for digital tuner |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140825 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140909 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150602 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150701 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5777087 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |