JP5777087B2

JP5777087B2 - Ｌｃタンクフィルタを含む受信器及びその動作方法

Info

Publication number: JP5777087B2
Application number: JP2010257988A
Authority: JP
Inventors: 鉉元文; 華烈柳
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2009-11-19
Filing date: 2010-11-18
Publication date: 2015-09-09
Anticipated expiration: 2030-11-18
Also published as: CN102075201B; KR20110055301A; CN102075201A; US8368477B2; JP2011109669A; US20110115566A1; KR101578512B1

Description

本発明は、受信器に係り、特に、ＰＶＴ変化に鈍感なＬＣタンクフィルタを含むＲＦ受信器に関する。

ＲＦ受信器で、フィルタは、工程（ｐｒｏｃｅｓｓ；Ｐ）、電圧（ｖｏｌｔａｇｅ；Ｖ）、または温度（ｔｅｍｐｅｒａｔｕｒｅ；Ｔ）の変化に敏感に変化するために、所望の周波数特性を得ることができない場合がある。これにより、工程（Ｐ）、電圧（Ｖ）、または温度（Ｔ）の変化に鈍感なフィルタを含む受信器が要求される。

本発明が解決しようとする技術的な課題は、工程、電圧、または温度の変化に鈍感なＬＣタンクフィルタを含む受信器と受信器の動作方法とを提供することである。

本発明の実施形態による受信器は、複数の入力端子に入力される差動入力信号を増幅し、複数の出力端子を通じて差動出力信号を出力する差動増幅器と、差動増幅器の複数の出力端子に接続するオシレータと、を含む。
差動増幅器とオシレータとは、イネーブル信号に応答して二者択一的に動作する。

実施形態によって、受信器は、複数の出力端子のうちの何れか一つから出力された信号の第１周波数と、ＰＬＬから出力された信号の第２周波数とを互いに比較して、調整コードを調節するコード発生器と、複数の入力端子と接続し、調整コードに応答して、差動入力信号のそれぞれの周波数を調節するＬＣタンクフィルタと、をさらに含む。

コード発生器は、第１周波数をＭ分周した第１分周周波数と第２周波数を（Ｎ＊Ｌ）分周した第２分周周波数とを互いに比較し、その比較結果によって、調整コードを調節する。
コード発生器は、第２周波数をＮ分周した第３周波数に基づいて、第１分周周波数と第２分周周波数との差を計算し、その計算結果によって、調整コードを調節する。
コード発生器は、第１分周周波数と第２分周周波数との差が、第３周波数のＫ周期以内である時、調整終了信号を出力し、オシレータは、調整終了信号によって非活性化するイネーブル信号に応答してディセーブルされる。

受信器は、調整終了信号に応答してイネーブルされ、差動出力信号のそれぞれの周波数と同位相差動信号のそれぞれの周波数との差に相応する複数の第１中間周波数信号を出力する第１ダウンミキサと、調整終了信号に応答してイネーブルされ、差動出力信号のそれぞれの周波数と直交位相差動信号のそれぞれの周波数との差に相応する複数の第２中間周波数信号を出力する第２ダウンミキサと、をさらに含む。

実施形態によって、受信器は、複数の出力端子と接続し、調整コードに応答して、差動出力信号のそれぞれの周波数を調節するＬＣタンクフィルタと、複数の出力端子のうちの何れか一つから出力され、ＬＣタンクフィルタによって調整された第１周波数とＰＬＬから出力された信号の第２周波数とを互いに比較して、調整コードを調節するコード発生器と、をさらに含む。
オシレータは、ネガティブコンダクタンスを用いてオシレーション信号を生成する。

本発明の実施形態によるＬＣタンクフィルタを含む受信器の動作方法は、オシレータから出力され、ＬＣタンクフィルタによって決定された第１周波数と、ＰＬＬから出力された第２周波数とを用いて調整コードを生成する段階と、調整コードによって、ＬＣタンクフィルタのキャパシタンスを調節する段階と、を含む。

本発明の実施形態によるＬＣタンクフィルタを含む受信器で、コード発生器を利用することによって、ＬＣタンクフィルタの特性をＰＶＴ変化に無関係に維持することができる。

本発明の実施形態による受信器のブロック図。図１に示したＲＦ増幅器の回路図。図１に示したＬＣタンクの回路図。図１に示した受信器の動作を制御するための制御信号の波形図。図１に示したコード発生器の回路図。図１に示した受信器の動作を示すフローチャート。

以下、添付した図面を参照して、本発明を詳しく説明する。
図１は、本発明の実施形態による受信器のブロック図を示す。図１を参照すると、受信器１０は、ＬＮＡ１２、第１ＬＣフィルタ１４、ＲＦ増幅器１６、第２ＬＣフィルタ１８、及びコード発生器３２を含む。図１に示す受信器１０は、ＧＰＳ受信器のＲＦフロントエンドの一部であり得る。

実施形態によって、受信器１０は、第１ＬＣフィルタ１４と第２ＬＣフィルタ１８とのうちの少なくとも一つを含みうる。第１ＬＣフィルタ１４と第２ＬＣフィルタ１８のそれぞれは、ＬＣ調節フィルタまたはＬＣタンクフィルタとも呼ばれうる。ＬＮＡ１２は、アンテナ（図示せず）と前置選択フィルタ（図示せず）とを通じて入力された信号を増幅し、増幅された信号ＲＦｉｎｐとＲＦｉｎｎとを出力する。前置選択フィルタは、バンドパスフィルタとして具現可能である。

第１ＬＣフィルタ１４の総キャパシタンスは、コード発生器３２から出力された調整コードＣａｌ＿ｃｏｄｅによって調節される。この際、調整コードＣａｌ＿ｃｏｄｅは、複数のビットを含む。例えば、第１ＬＣフィルタ１４の遮断周波数は、調整コードＣａｌ＿ｃｏｄｅによって調節される。
第１ＬＣフィルタ１４または第２ＬＣフィルタ１８が、図３のように具現される場合、第１ＬＣフィルタ１４のキャパシタンスと第２ＬＣフィルタ１８のキャパシタンスは、コード発生器３２から出力された調整コードＣａｌ＿ｃｏｄｅによって調節される。

例えば、第１ＬＣフィルタ１４または第２ＬＣフィルタ１８は、インダクタ（Ｌ）、インダクタ（Ｌ）に並列接続する複数のキャパシタＣ０、２Ｃ０、４Ｃ０、及び８Ｃ０、及び複数のスイッチを含む。複数のスイッチのそれぞれは、４ビット調整コードＣａｌ＿ｃｏｄｅを構成する各ビットのレベルによってオン／オフされる。第１ＬＣフィルタ１４は、ＬＮＡ１２の出力負荷として使われる。調整コードＣａｌ＿ｃｏｄｅによって第１ＬＣフィルタ１４または第２ＬＣフィルタ１８は、工程、電圧、または温度のうちの少なくとも一つの変化に無関係に動作することができる。

図２は、図１に示したＲＦ増幅器の回路図を示す。図１と図２とを参照すると、ＲＦ増幅器１６は、ロック検出器３０から出力されたロック信号ＰＬＬ＿ＬＯＣＫに応答して調整動作を開始し、コード発生器３２から出力された調整終了信号Ｃａｌ＿ＥＮＤに応答して正常増幅動作を行う。

すなわち、調整動作時、第１ＬＣフィルタ１４または第２ＬＣフィルタ１８のＬＣ調整は、コード発生器３２から出力された調整コードＣａｌ＿ｃｏｄｅによって行われる。実施形態によって、第１ＬＣフィルタ１４または第２ＬＣフィルタ１８のキャパシタンスまたはインダクタンスのうちの少なくとも一つは、調整コードＣａｌ＿ｃｏｄｅによって調節される。

調整動作または正常増幅動作を行うＲＦ増幅器１６は、差動増幅器４０、オシレータ７０、及びイネーブル信号発生器９０を含む。
差動増幅器４０は、インダクタ４２、キャパシタバンク４４、複数のトランジスタ５０、５２、５４、及び５６、第１スイッチ５８、及び第１電流源６０を含む。ここで、第１スイッチ５８は、ＮＭＯＳトランジスタとして具現されるものを仮定するが、これに限定されるものではない。

キャパシタバンク４４は、可変キャパシタとして具現可能である。実施形態によって、キャパシタバンク４４の総キャパシタンスは、少なくとも一つの制御信号に応答して調節される。
複数のトランジスタ５０と５２のそれぞれのゲートは、接地接続する。

各ＬＣタンクフィルタ１４と１８に対するＬＣ調整が終了した後、正常増幅動作の間に、すなわち、図４に示した相補イネーブル信号Ｃａｌ＿ＥＮＢが、ハイレベルである時、差動増幅器４０は、複数の入力端子５４と５６とに入力される差動入力信号ＲＦｉｎｐとＲＦＩｎｎとの差を増幅し、複数の出力端子４６と４８を通じて差動出力信号ＲＦｏｕｔｐとＲＦｏｕｔｎとを出力する。

調整動作時に動作するオシレータ７０は、クロス接続する複数のトランジスタ７２と７４、第２スイッチ７８、及び第２電流源８０を含む。ここで、第２スイッチ７８は、ＮＭＯＳトランジスタとして具現されるものを仮定するが、これに限定されるものではない。
調整動作の間に、すなわち、図４に示したイネーブル信号Ｃａｌ＿ＥＮが、ハイレベルである時、差動増幅器４０の出力端子４６と４８に接続するオシレータ７０は、オシレーション信号を出力端子４６と４８とに出力する。オシレーション信号は、各ＬＣタンクフィルタ１４と１８のキャパシタバンクのキャパシタンスを決定するために使われる。

実施形態によって、オシレータ７０は、ネガティブコンダクタンスを有するクロス接続された複数のトランジスタ７２と７４を用いてオシレーション信号を発生させる。
調整動作の間に、イネーブル信号発生器９０は、ロック検出器３０から出力されたロック信号ＰＬＬ＿ＬＯＣＫに応答してハイレベルを有するイネーブル信号Ｃａｌ＿ＥＮを発生させる。

オシレータ７０は、ハイレベルを有するイネーブル信号Ｃａｌ＿ＥＮに応答してイネーブルされ、差動増幅器４０は、ローレベルを有する相補イネーブル信号Ｃａｌ＿ＥＮＢに応答してディセーブルされる。ここで、イネーブル信号Ｃａｌ＿ＥＮと相補イネーブル信号Ｃａｌ＿ＥＮＢは、相補信号または差動信号である。
正常増幅動作の間に、イネーブル信号発生器９０は、コード発生器３２から出力された調整終了信号Ｃａｌ＿ＥＮＤに応答してローレベルを有するイネーブル信号Ｃａｌ＿ＥＮを発生させる。

オシレータ７０は、ローレベルを有するイネーブル信号Ｃａｌ＿ＥＮに応答してディセーブルされ、差動増幅器４０は、ハイレベルを有する相補イネーブル信号Ｃａｌ＿ＥＮＢに応答してイネーブルされる。
すなわち、調整動作の間には、オシレータ７０のみ動作し、正常増幅動作時には、差動増幅器４０のみ動作する。実施形態によって、受信器１０は、初期化動作、調整動作、及び正常増幅動作を順次に行うことができる。

第２ＬＣフィルタ１８は、ＲＦ増幅器１６の出力端子に接続され、調整コードＣａｌ＿ｃｏｄｅに応答してＲＦ増幅器１６から出力された差動出力信号のそれぞれの周波数を調節する。すなわち、ＲＦ増幅器１６の差動出力信号のそれぞれの周波数は、第２ＬＣフィルタ１８によって決定される。

調整動作の間に、コード発生器３２は、ＲＦ増幅器１６の出力端子のうちの何れか一つから出力され、第２ＬＣフィルタ１８によって調節された第１周波数Ｆｃａｌと、ＰＬＬ２８から出力された信号の第２周波数Ｆ_ＬＯとを互いに比較し、その比較結果に相応する調整コードＣａｌ＿ｃｏｄｅを第１ＬＣフィルタ１４と第２ＬＣフィルタ１８とのうちの少なくとも何れか一つに出力する。

調整動作の間に、コード発生器３２は、第１周波数Ｆｃａｌと第２周波数Ｆ_ＬＯとが互いに一致するか、または第１周波数Ｆｃａｌと第２周波数Ｆ_ＬＯとの差が、一定範囲内になるまで調整コードＣａｌ＿ｃｏｄｅを減少、または増加させることができる。実施形態によって、第１周波数Ｆｃａｌの上昇エッジと第２周波数Ｆ_ＬＯの上昇エッジとを一致または同期させる時、第１周波数Ｆｃａｌの下降エッジと第２周波数Ｆ_ＬＯの下降エッジとが比較の対象となりうる。

実施形態によって、コード発生器３２は、第１周波数ＦｃａｌをＭ（Ｍは、自然数であり、例えば、Ｍ＝６４）分周した第１分周周波数と、第２周波数Ｆ_ＬＯを（Ｎ＊Ｌ）分周した第２分周周波数とを互いに比較し、その比較結果によって増加、または減少する調整コードＣａｌ＿ｃｏｄｅを出力する。例えば、ＮとＬは自然数であり、Ｎは４であり、Ｌは１６であり得る。実施形態によって、比較の対象は、第１分周周波数の周期と第２分周周波数の周期とである。

また、コード発生器３２は、第２周波数Ｆ_ＬＯをＮ分周した第３周波数Ｆ_ＤＥＴに基づいて、第１分周周波数（例えば、第１分周周波数の周期）と第２分周周波数（例えば、第２分周周波数の周期）との差を計算し、その計算結果によって調整コードＣａｌ＿ｃｏｄｅを増加、または減少させることができる。

例えば、コード発生器３２は、第１分周周波数と第２分周周波数との差が、第３周波数Ｆ_ＤＥＴのＫ周期以内である時、第１周波数Ｆｃａｌと第２周波数Ｆ_ＬＯとが互いに一致すると判断し、調整終了信号Ｃａｌ＿ＥＮＤをＲＦ増幅器１６に出力する。ここで、Ｋは、自然数である。

ＲＦ増幅器１６のイネーブル信号発生器９０は、調整終了信号Ｃａｌ＿ＥＮＤに応答してローレベルを有するイネーブル信号Ｃａｌ＿ＥＮを発生させ、ハイレベルを有する相補イネーブル信号Ｃａｌ＿ＥＮＢを発生させる。
この際、オシレータ７０はディセーブルされ、差動増幅器４０はイネーブルされる。受信器１０は、正常増幅動作を行う。正常増幅動作時、ＲＦ増幅器１６は、ＬＮＡ１２の出力信号ＲＦｉｎｐとＲＦｉｎｎまたは第１ＬＣタンクフィルタ１４の出力信号を増幅し、増幅された信号ＲＦｏｕｔｐとＲＦｏｕｔｎとを周波数変換器２０と２２とに伝送する。

ＰＬＬ２８は、外部信号の周波数Ｆｒｅｆの位相に同期した位相を有する第２周波数Ｆ_ＬＯを含む信号を出力する。ロック検出器３０は、第２周波数Ｆ_ＬＯの位相が外部信号の周波数Ｆｒｅｆの位相に同期する時、ハイレベルを有するロック信号ＰＬＬ＿ＬＯＣＫを生成する。

図１では、ロック検出器３０は、ＰＬＬ２８から分離されているが、実施形態によって、ロック検出器３０は、ＰＬＬ２８の内部に具現可能である。
複数の周波数変換器２０と２２はそれぞれ、局部発振器から出力された複数の信号ＬＯ＿ＩＰ、ＬＯ＿ＩＮ、ＬＯ＿ＱＰ、及びＬＯ＿ＱＮのそれぞれの周波数に基づいて、ＲＦ増幅器１６によって増幅された複数の信号のそれぞれの周波数または第２ＬＣタンクフィルタ１８の複数の出力信号のそれぞれの周波数を変換する。

複数の周波数変換器２０と２２はそれぞれ、ハイレベルを有する補正終了信号Ｃａｌ＿ＥＮＤに応答して周波数変換動作を行い、調整動作時、複数の周波数変換器２０と２２はそれぞれディセーブルされ、正常増幅動作時、複数の周波数変換器２０と２２はそれぞれイネーブルされる。

ダウンミキサとして具現可能な第１周波数変換器２０は、局部発振器から出力された同位相差動信号ＬＯ＿ＩＰとＬＯ＿ＩＮのそれぞれの周波数に基づいて、ＲＦ増幅器１６によって増幅された複数の信号のそれぞれの周波数または第２ＬＣタンクフィルタ１８の複数の出力信号のそれぞれの周波数を中間周波数に変換する。第１トランスインピーダンス増幅器２４は、第１周波数変換器２０の出力信号を増幅して、増幅された信号ＩＦ−ＩｏｕｔｐとＩＦ−Ｉｏｕｔｎとを出力する。増幅された信号ＩＦ−ＩｏｕｔｐとＩＦ−Ｉｏｕｔｎは、差動信号または相補的な信号である。

また、ダウンミキサとして具現可能な第２周波数変換器２２は、局部発振器から出力された直交位相差動信号ＬＯ＿ＱＰとＬＯ＿ＱＮのそれぞれの周波数に基づいて、ＲＦ増幅器１６によって増幅された信号のそれぞれの周波数または第２ＬＣタンクフィルタ１８の出力信号のそれぞれの周波数を中間周波数に変換する。第２トランスインピーダンス増幅器２６は、第２周波数変換器２２の出力信号を増幅して、増幅された信号ＩＦ−ＱｏｕｔｐとＩＦ−Ｑｏｕｔｎとを出力する。増幅された信号ＩＦ−ＱｏｕｔｐとＩＦ−Ｑｏｕｔｎとは、差動信号または相補信号である。

図５は、図１に示したコード発生器の回路図を示す。
図５を参照すると、コード発生器３２は、周波数分周ブロック１００、ディバイダブロック、比較ブロック１１４、論理回路ブロック、及び二進サーチブロック１２４を含む。

周波数分周ブロック１００は、第１周波数Ｆｃａｌと第２周波数Ｆ_ＬＯのそれぞれを分周して、分周された周波数を有するそれぞれの信号を出力する。
周波数分周ブロック１００は、第１周波数ＦｃａｌをＭ分周するための第１分周器１０２、第２周波数Ｆ_ＬＯをＮ分周するための第２分周器１０４、及び第２分周器１０４によって分周された第３周波数Ｆ_ＤＥＴをＬ分周するための第３分周器１０６を含む。

コード発生器３２で、第１周波数Ｆｃａｌと第２周波数Ｆ_ＬＯとを直接比較する場合、エラーが発生することがあるため、このようなエラーの発生を防止するために、コード発生器３２は比較する周波数を低め、低くなった周波数を比較する。
ディバイダブロックは、複数のディバイダ１０８−１、１０８−２、１１０−１、１１０−２、１１２−１、及び１１２−２を含む。それぞれのディバイダ１０８−１、１０８−２、１１０−１、１１０−２、１１２−１、及び１１２−２は、第１分周器１０２によって分周された周波数と第３分周器１０６によって分周された周波数とを分周して、それぞれの分周周波数ｆｒａ、ｆｖａ、ｆｒｂ、ｆｖｂ、ｆｒｃ、及びｆｖｃを出力する。

比較ブロック１１４は、複数の比較器１１４−１、１１４−２、及び１１４−３を含む。
第１比較器１１４−１は、第３周波数Ｆ_ＤＥＴによってディバイダ１０８−１から出力された分周周波数ｆｒａとディバイダ１０８−２から出力された分周周波数ｆｖａとを比較し、その比較結果によって、第１アップ信号ｕｐ１と第１ダウン信号ｄｎ１とを出力する。

例えば、第１比較器１１４−１は、ディバイダ１０８−１から出力された分周周波数ｆｒａが、ディバイダ１０８−２から出力された分周周波数ｆｖａより早い場合、第１アップ信号ｕｐ１を出力し、分周周波数ｆｒａが、分周周波数ｆｖａより遅い場合、第１ダウン信号ｄｎ１を出力する。もちろん、実施形態によって、その反対であり得る。

第１周波数Ｆｃａｌと第２周波数Ｆ_ＬＯとが互いに一致する範囲内にある時、すなわち、分周周波数ｆｒａと分周周波数ｆｖａとの差が一定範囲内にある時、第１比較器１１４−１は、ハイレベルを有する第１アップ信号ｕｐ１とハイレベルを有する第１ダウン信号ｄｎ１とを出力する。

第２比較器１１４−２は、第３周波数Ｆ_ＤＥＴによってディバイダ１１０−１から出力された分周周波数ｆｒｂとディバイダ１１０−２から出力された分周周波数ｆｖｂとを比較し、その比較結果によって、第２アップ信号ｕｐ２と第２ダウン信号ｄｎ２とを出力する。
例えば、第２比較器１１４−２は、ディバイダ１１０−１から出力された分周周波数ｆｒｂが、ディバイダ１１０−２から出力された分周周波数ｆｖｂより早い場合、第２アップ信号ｕｐ２を出力し、分周周波数ｆｒｂが、分周周波数ｆｖｂより遅い場合、第２ダウン信号ｄｎ２を出力する。もちろん、実施形態によって、その反対であり得る。

第１周波数Ｆｃａｌと第２周波数Ｆ_ＬＯとが互いに一致する範囲内にある時、すなわち、分周周波数ｆｒｂと分周周波数ｆｖｂとの差が一定範囲内にある時、第２比較器１１４−２は、ハイレベルを有する第２アップ信号ｕｐ２とハイレベルを有する第２ダウン信号ｄｎ２とを出力する。

第３比較器１１４−３は、第３周波数Ｆ_ＤＥＴによってディバイダ１１２−１から出力された分周周波数ｆｒｃとディバイダ１１２−２から出力された分周周波数ｆｖｃとを比較し、その比較結果によって、第３アップ信号ｕｐ３と第３ダウン信号ｄｎ３とを出力する。
例えば、第３比較器１１４−３は、ディバイダ１１２−１から出力された分周周波数ｆｒｃが、ディバイダ１１２−２から出力された分周周波数ｆｖｃより早い場合、第３アップ信号ｕｐ３を出力し、分周周波数ｆｒｃが、分周周波数ｆｖｃより遅い場合、第３ダウン信号ｄｎ３を出力する。

第１周波数Ｆｃａｌと第２周波数Ｆ_ＬＯとが互いに一致する範囲内にある時、すなわち、分周周波数ｆｒｃと分周周波数ｆｖｃとの差が一定範囲内にある時、第３比較器１１４−２は、ハイレベルを有する第３アップ信号ｕｐ３とハイレベルを有する第３ダウン信号ｄｎ３とを出力する。

本明細書で、周波数が‘早い’または‘遅い’とは、比較時点で比較対象となる二つの周波数のうちの何れか一つの周波数の周期が、他の一つの周波数の周期より短い場合、または長い場合を意味する。また、周波数を比較するということは、比較時点で各周波数の周期を比較することを意味する。

各アップ信号ｕｐ１、ｕｐ２、及びｕｐ３は、調整コードＣａｌ＿ｃｏｄｅを増加させるための制御信号として使われ、各ダウン信号ｄｎ１、ｄｎ２、及びｄｎ３は、調整コードＣａｌ＿ｃｏｄｅを減少させるための制御信号として使われる。実施形態によって、その反対として具現可能である。

論理回路ブロックは、調整終了信号Ｃａｌ＿ＥＮＤを発生させるための第１論理回路ブロックと、二進サーチブロック１２４の動作を制御するための第２論理回路ブロックとを含む。
第１論理回路ブロックは、複数のＡＮＤゲート１１６−１、１１６−２、及び１１６−３と第１ＯＲゲート１２０とを含む。
複数のＡＮＤゲート１１６−１、１１６−２、及び１１６−３のうちの少なくとも一つから出力された信号が、ハイレベルである時、第１ＯＲゲート１２０は、ハイレベルを有する調整終了信号Ｃａｌ＿ＥＮＤを出力する。

第２論理回路ブロックは、複数のＯＲゲート１１８−１、１１８−２、及び１１８−３と第２ＯＲゲート１２２とを含む。
二進サーチブロック１２４は、第２ＯＲゲート１２２の出力信号に応答して二進サーチを行い、その遂行結果によって調整コードＣａｌ＿ｃｏｄｅを増加、または減少させることができる。

図６は、図１に示した受信器の動作を示すフローチャートである。
図１から図６を参照すると、調整動作時（ステップＳ１０）、ＰＬＬ２８が、ロック状態である時、ロック検出器３０は、ハイレベルを有するロック検出信号ＰＬＬ＿ＬＯＣＫを発生させる。したがって、ＲＦ増幅器１６のイネーブル信号発生器９０は、ハイレベルを有するロック検出信号ＰＬＬ＿ＬＯＣＫに応答してハイレベルを有するイネーブル信号Ｃａｌ＿ＥＮを出力する。オシレータ７０は、オシレーション信号を発生させる。コード発生器３２は、第２ＬＣタンクフィルタ１８によって決定された第１周波数ＦｃａｌとＰＬＬ２８から出力された第２周波数Ｆ_ＬＯとを比較し、第１周波数Ｆｃａｌが、第２周波数Ｆ_ＬＯと同一になるまで、または第１周波数ＦｃａｌをＭ分周した第１分周周波数と第２周波数Ｆ_ＬＯを（Ｎ＊Ｌ）分周した第２分周周波数との差が、第３周波数Ｆ_ＤＥＴのＫ周期以内に到逹するまで調整コードＣａｌ＿ｃｏｄｅを調節する（ステップＳ２０）。

第１周波数Ｆｃａｌと第２周波数Ｆ_ＬＯとが同一である時、または第１分周周波数と第２分周周波数との差が、第３周波数Ｆ_ＤＥＴのＫ周期以内である時、コード発生器３２は、ハイレベルを有する調整終了信号Ｃａｌ＿ＥＮＤを発生させる（ステップＳ３０）。イネーブル信号発生器９０は、ハイレベルを有する調整終了信号Ｃａｌ＿ＥＮＤに応答してローレベルを有するイネーブル信号を発生させる。オシレータ７０の動作は中断され、差動増幅器４０の増幅動作が開始する。ＲＦ増幅器１６の差動増幅器４０は、正常増幅動作を行う（ステップＳ４０）。

前述したように、本実施形態による受信器１０は、工程、電圧、または温度の変化に無関係に一定のＱファクターを維持することができる。

１０：受信器
１２：ＬＮＡ
１４：第１ＬＣフィルタ
１６：ＲＦ増幅器
１８：第２ＬＣフィルタ
３２：コード発生器

Claims

複数の入力端子に入力する差動入力信号を増幅し、複数の出力端子を通じて差動出力信号を出力する差動増幅器と、
前記差動増幅器の前記複数の出力端子に接続するオシレータと、を含み、
前記差動増幅器と前記オシレータは、イネーブル信号に応答して二者択一的に動作する受信器であって、
前記受信器は、
前記複数の出力端子のうちの何れか一つから出力された信号の第１周波数とＰＬＬから出力された信号の第２周波数とを互いに比較して、調整コードを調節するコード発生器と、
前記複数の入力端子に接続し、前記調整コードに応答して、前記差動入力信号のそれぞれの周波数を調節するＬＣタンクフィルタと、
をさらに含むことを特徴とする受信器。
前記コード発生器は、
前記第１周波数をＭ分周した第１分周周波数と前記第２周波数を（Ｎ＊Ｌ）分周した第２分周周波数とを互いに比較し、その比較結果によって、前記調整コードを調節することを特徴とする請求項１に記載の受信器。
前記コード発生器は、
前記第２周波数をＮ分周した第３周波数に基づいて、前記第１分周周波数と前記第２分周周波数との差を計算し、その計算結果によって、前記調整コードを調節することを特徴とする請求項２に記載の受信器。
前記コード発生器は、
前記第１分周周波数と前記第２分周周波数との差が、前記第３周波数のＫ周期以内である時、調整終了信号を出力し、
前記オシレータは、前記調整終了信号によって非活性化する前記イネーブル信号に応答してディセーブルされることを特徴とする請求項３に記載の受信器。
前記受信器は、
前記調整終了信号に応答してイネーブルされ、前記差動出力信号のそれぞれの周波数と同位相差動信号のそれぞれの周波数との差に相応する複数の第１中間周波数信号を出力する第１ダウンミキサと、
前記調整終了信号に応答してイネーブルされ、前記差動出力信号のそれぞれの周波数と直交位相差動信号のそれぞれの周波数との差に相応する複数の第２中間周波数信号を出力する第２ダウンミキサと、
をさらに含むことを特徴とする請求項４に記載の受信器。
複数の入力端子に入力する差動入力信号を増幅し、複数の出力端子を通じて差動出力信号を出力する差動増幅器と、
前記差動増幅器の前記複数の出力端子に接続するオシレータと、を含み、
前記差動増幅器と前記オシレータは、イネーブル信号に応答して二者択一的に動作する受信器であって、
前記受信器は、
前記複数の出力端子に接続し、調整コードに応答して、前記差動出力信号のそれぞれの周波数を調節するＬＣタンクフィルタと、
前記複数の出力端子のうちの何れか一つから出力され、前記ＬＣタンクフィルタによって調整された第１周波数とＰＬＬから出力された信号の第２周波数とを互いに比較して、前記調整コードを調節するコード発生器と、
をさらに含むことを特徴とする受信器。
前記コード発生器は、
前記第２周波数をＮ分周した第３周波数に基づいて、前記第１分周周波数と前記第２分周周波数との差を計算し、その計算結果によって、前記調整コードを調節することを特徴とする請求項６に記載の受信器。
前記コード発生器は、
前記第１分周周波数と前記第２分周周波数との差が、前記第３周波数のＫ周期以内である時、調整終了信号を出力し、
前記オシレータは、前記調整終了信号によって非活性化する前記イネーブル信号に応答してディセーブルされることを特徴とする請求項７に記載の受信器。
前記受信器は、
前記調整終了信号に応答してイネーブルされ、前記ＬＣタンクフィルタの出力信号のそれぞれの周波数と同位相差動信号のそれぞれの周波数との差に相応する複数の第１中間周波数信号を出力する第１ダウンミキサと、
前記調整終了信号に応答してイネーブルされ、前記ＬＣタンクフィルタの複数の出力信号のそれぞれの周波数と直交位相差動信号のそれぞれの周波数との差に相応する複数の第２中間周波数信号を出力する第２ダウンミキサと、
をさらに含むことを特徴とする請求項８に記載の受信器。